JP2003284012A - データ取得回路 - Google Patents

データ取得回路

Info

Publication number
JP2003284012A
JP2003284012A JP2002089185A JP2002089185A JP2003284012A JP 2003284012 A JP2003284012 A JP 2003284012A JP 2002089185 A JP2002089185 A JP 2002089185A JP 2002089185 A JP2002089185 A JP 2002089185A JP 2003284012 A JP2003284012 A JP 2003284012A
Authority
JP
Japan
Prior art keywords
reference potential
conversion circuit
circuit
limiting
data acquisition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002089185A
Other languages
English (en)
Inventor
Sanae Takahashi
早苗 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Design Corp
Mitsubishi Electric Corp
Original Assignee
Renesas Design Corp
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Design Corp, Mitsubishi Electric Corp filed Critical Renesas Design Corp
Priority to JP2002089185A priority Critical patent/JP2003284012A/ja
Priority to US10/320,634 priority patent/US7102693B2/en
Publication of JP2003284012A publication Critical patent/JP2003284012A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/025—Systems for the transmission of digital non-picture data, e.g. of text during the active part of a television frame
    • H04N7/035—Circuits for the digital non-picture data signal, e.g. for slicing of the data signal, for regeneration of the data-clock signal, for error detection or correction of the data signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Picture Signal Circuits (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 【課題】 １ビット当りの解像度を高めることができる
が、基準電位の可変電圧範囲を逸脱しているアナログ電
位を有するビデオ信号が入力されると（例えば、可変電
圧範囲が１Ｖ〜３Ｖであるとき、アナログ電位が４Ｖの
ビデオ信号が入力）、そのビデオ信号に重畳されている
データを正しく取得することができないなどの課題があ
った。 【解決手段】 基準電位の可変電圧範囲を同一の水平同
期期間中に変更するようにする。これにより、同一の水
平同期期間中にビデオ信号のアナログ電位が大きく変化
しても、そのビデオ信号に重畳されているデータを正確
に判別することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ビデオ信号に重
畳されているデータを取得するデータ取得回路に関する
ものである。
【０００２】
【従来の技術】図１１は従来のデータ取得回路を示す構
成図であり、図において、１はビデオ信号のアナログ電
位と基準電位が一致するように、その基準電位を更新
し、その基準電位に対応するディジタル値を出力するＡ
／Ｄ変換回路、２はＡ／Ｄ変換回路１から出力されたデ
ィジタル値を所定の判定基準値と比較して、そのディジ
タル値を２値化する０／１判定回路、３は０／１判定回
路２の２値化結果（“０”又は“１”のデータ）を格納
するメモリである。
【０００３】図１２はＡ／Ｄ変換回路１の内部構成を示
す構成図であり、図において、１１は比較回路１４の比
較結果に応じて基準電位を更新し、更新後の基準電位を
出力するＤ／Ａ変換回路、１２，１３は基準電位の可変
電圧範囲を制限する制限抵抗、１４は制限抵抗１２，１
３により可変電圧範囲が制限されている基準電位とビデ
オ信号のアナログ電位を比較し、その基準電位とアナロ
グ電位が一致すると、その基準電位に対応するディジタ
ル値を出力する比較回路である。
【０００４】次に動作について説明する。まず、Ａ／Ｄ
変換回路１は、アナログ信号であるビデオ信号を入力す
ると、そのビデオ信号のアナログ電位と基準電位が一致
するように、その基準電位を逐次更新する。そして、ビ
デオ信号のアナログ電位と基準電位が一致すると、その
基準電位に対応するディジタル値を出力する。
【０００５】具体的には、Ａ／Ｄ変換回路１のＤ／Ａ変
換回路１１が基準電位を出力すると、Ａ／Ｄ変換回路１
の比較回路１４が制限抵抗１２，１３により可変電圧範
囲が制限された基準電位とビデオ信号のアナログ電位を
比較する。比較回路１４は、その基準電位がビデオ信号
のアナログ電位より小さい場合には、その基準電位の上
昇を指示する制御信号をＤ／Ａ変換回路１１に出力し、
その基準電位がビデオ信号のアナログ電位より大きい場
合には、その基準電位の低下を指示する制御信号をＤ／
Ａ変換回路１１に出力する。そして、その基準電位がビ
デオ信号のアナログ電位と一致すると、その基準電位に
対応するディジタル値を出力する。
【０００６】ここで、Ｄ／Ａ変換回路１１の出力側に制
限抵抗１２，１３が接続されている理由は次の通りであ
る。例えば、６ビットのＡ／Ｄ変換回路１の場合におい
て、Ｄ／Ａ変換回路１１が出力する基準電位の可変電圧
範囲が０Ｖ〜５Ｖであるとすると、１ビット当りの解像
度が０．０７９Ｖになるが、制限抵抗１２，１３を接続
することにより、基準電位の可変電圧範囲を１Ｖ〜３Ｖ
に制限すると、１ビット当りの解像度が０．０３２Ｖと
なり、１ビット当りの解像度が約２．５倍向上するから
である。
【０００７】０／１判定回路２は、上記のようにして、
Ａ／Ｄ変換回路１がディジタル値を出力すると、そのデ
ィジタル値と所定の判定基準値を比較する。そして、そ
のディジタル値が所定の判定基準値より大きければ、
“１”のデータをメモリ３に格納し、そのディジタル値
が所定の判定基準値より小さければ、“０”のデータを
メモリ３に格納する。
【０００８】
【発明が解決しようとする課題】従来のデータ取得回路
は以上のように構成されているので、１ビット当りの解
像度を高めることができるが、基準電位の可変電圧範囲
を逸脱しているアナログ電位を有するビデオ信号が入力
されると（例えば、可変電圧範囲が１Ｖ〜３Ｖであると
き、アナログ電位が４Ｖのビデオ信号が入力）、そのビ
デオ信号に重畳されているデータを正しく取得すること
ができないなどの課題があった。
【０００９】この発明は上記のような課題を解決するた
めになされたもので、同一の水平同期期間中にビデオ信
号のアナログ電位が大きく変化しても、そのビデオ信号
に重畳されているデータを正確に判別することができる
データ取得回路を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係るデータ取
得回路は、基準電位の可変電圧範囲を同一の水平同期期
間中に変更するようにしたものである。
【００１１】この発明に係るデータ取得回路は、複数の
制限抵抗の中からＤ／Ａ変換回路の出力側に接続する制
限抵抗を選択する切替手段を設けたものである。
【００１２】この発明に係るデータ取得回路は、水平同
期信号が入力されてから一定期間が経過すると、Ｄ／Ａ
変換回路の出力側に接続する制限抵抗を切り替えるよう
にしたものである。
【００１３】この発明に係るデータ取得回路は、制限抵
抗の切替タイミングの設定を受け付けて、水平同期信号
の入力後、その切替タイミングに至ると、Ｄ／Ａ変換回
路の出力側に接続する制限抵抗を切り替えるようにした
ものである。
【００１４】この発明に係るデータ取得回路は、Ｄ／Ａ
変換回路の出力側に接続する制限可変抵抗の抵抗値を変
更する切替手段を設けたものである。
【００１５】この発明に係るデータ取得回路は、水平同
期信号が入力されてから一定期間が経過すると、Ｄ／Ａ
変換回路の出力側に接続する制限可変抵抗の抵抗値を変
更するようにしたものである。
【００１６】この発明に係るデータ取得回路は、制限可
変抵抗の抵抗値変更タイミングの設定を受け付けて、水
平同期信号の入力後、その抵抗値変更タイミングに至る
と、Ｄ／Ａ変換回路の出力側に接続する制限可変抵抗の
抵抗値を変更するようにしたものである。
【００１７】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるデ
ータ取得回路を示す構成図であり、図において、２１は
ビデオ信号のアナログ電位と基準電位が一致するよう
に、その基準電位を更新し、その基準電位に対応するデ
ィジタル値を出力するＡ／Ｄ変換回路（Ａ／Ｄ変換手
段）、２２はＡ／Ｄ変換回路２１から出力されたディジ
タル値を所定の判定基準値と比較して、そのディジタル
値を２値化する０／１判定回路（２値化手段）、２３は
０／１判定回路２２の２値化結果（“０”又は“１”の
データ）を格納するメモリである。
【００１８】図２はＡ／Ｄ変換回路２１の内部構成を示
す構成図であり、図において、３１は比較回路３６の比
較結果に応じて基準電位を更新し、更新後の基準電位を
出力するＤ／Ａ変換回路、３２はＤ／Ａ変換回路３１の
出力端子と電源間に接続される制限抵抗、３３はＤ／Ａ
変換回路３１の出力端子とグランド間に接続される制限
抵抗、３４は制限抵抗３２と抵抗値が異なる制限抵抗、
３５は制限抵抗３３と抵抗値が異なる制限抵抗、３６は
制限抵抗３２，３３又は制限抵抗３４，３５により可変
電圧範囲が制限されている基準電位とビデオ信号のアナ
ログ電位を比較し、その基準電位とアナログ電位が一致
すると、その基準電位に対応するディジタル値を出力す
る比較回路である。
【００１９】３７は水平同期信号の入力タイミングを基
準にして、制限抵抗の切替信号を生成する切替信号生成
回路、３８は切替信号生成回路３７により生成された切
替信号にしたがって制限抵抗３２又は制限抵抗３４をＤ
／Ａ変換回路３１の出力側に接続するセレクタ、３９は
切替信号生成回路３７により生成された切替信号にした
がって制限抵抗３３又は制限抵抗３５をＤ／Ａ変換回路
３１の出力側に接続するセレクタである。なお、切替信
号生成回路３７及びセレクタ３８，３９から切替手段が
構成されている。
【００２０】図３は切替信号生成回路３７の内部構成を
示す構成図であり、図において、４１は外部から水平同
期信号が入力されると、外部から入力される基準クロッ
クのカウントを開始し、そのカウント値が規定数に到達
すると、パルス信号Ａを出力するカウンタ、４２はカウ
ンタ４１の出力レベルを反転するインバータ、４３は外
部から水平同期信号が入力されると、信号レベルがＨレ
ベルの切替信号をセレクタ３８，３９に出力する一方、
カウンタ４１がパルス信号Ａを出力すると、信号レベル
がＬレベルの切替信号をセレクタ３８，３９に出力する
フリップフロップである。
【００２１】次に動作について説明する。まず、Ａ／Ｄ
変換回路２１は、アナログ信号であるビデオ信号を入力
すると、そのビデオ信号のアナログ電位と基準電位が一
致するように、その基準電位を逐次更新する。そして、
ビデオ信号のアナログ電位と基準電位が一致すると、そ
の基準電位に対応するディジタル値を出力する。
【００２２】具体的には、Ａ／Ｄ変換回路２１のＤ／Ａ
変換回路３１が基準電位を出力すると、Ａ／Ｄ変換回路
２１の比較回路３６が制限抵抗３２，３３により可変電
圧範囲が制限された基準電位とビデオ信号のアナログ電
位を比較する。比較回路３６は、その基準電位がビデオ
信号のアナログ電位より小さい場合には、その基準電位
の上昇を指示する制御信号をＤ／Ａ変換回路３１に出力
し、その基準電位がビデオ信号のアナログ電位より大き
い場合には、その基準電位の低下を指示する制御信号を
Ｄ／Ａ変換回路３１に出力する。そして、その基準電位
がビデオ信号のアナログ電位と一致すると、その基準電
位に対応するディジタル値を出力する。
【００２３】ここで、Ｄ／Ａ変換回路３１の出力側に
は、上述したように、制限抵抗３２，３３が接続されて
いる。即ち、例えば、図４に示すようなカラーバースト
期間では、ビデオ信号のアナログ電位の振幅が小さいの
で、基準電位の可変電圧範囲を狭めて１ビット当りの解
像度を高めることができる。そこで、Ａ／Ｄ変換回路２
１の切替信号生成回路３７におけるフリップフロップ４
３は、外部から水平同期信号が入力されると、信号レベ
ルがＨレベルの切替信号をセレクタ３８，３９に出力す
る。これにより、セレクタ３８，３９は、Ｄ／Ａ変換回
路３１の出力側に制限抵抗３２，３３を接続して、基準
電位の可変電圧範囲を狭めるようにする。
【００２４】水平同期信号が入力されてから一定期間が
経過すると、即ち、カラーバースト期間が終了すると、
ビデオ信号のアナログ電位の振幅が大きくなるので、基
準電位の可変電圧範囲を広げて比較回路３６による電位
比較を可能にする必要がある。そこで、Ａ／Ｄ変換回路
２１の切替信号生成回路３７におけるカウンタ４１は、
外部から水平同期信号が入力されると、外部から入力さ
れる基準クロックのカウントを開始し、そのカウント値
が規定数に到達すると、パルス信号Ａを出力する。そし
て、切替信号生成回路３７におけるフリップフロップ４
３は、カウンタ４１がパルス信号Ａを出力すると、信号
レベルがＬレベルの切替信号をセレクタ３８，３９に出
力する。これにより、セレクタ３８，３９は、Ｄ／Ａ変
換回路３１の出力側に制限抵抗３４，３５を接続して、
基準電位の可変電圧範囲を拡げるようにする。
【００２５】よって、水平同期信号が入力されてから一
定期間が経過すると、Ａ／Ｄ変換回路２１の比較回路３
６は、制限抵抗３４，３５により可変電圧範囲が制限さ
れた基準電位とビデオ信号のアナログ電位を比較するよ
うに動作し、その基準電位がビデオ信号のアナログ電位
と一致すると、その基準電位に対応するディジタル値を
出力する。
【００２６】０／１判定回路２２は、上記のようにし
て、Ａ／Ｄ変換回路２１がディジタル値を出力すると、
そのディジタル値と所定の判定基準値を比較する。そし
て、そのディジタル値が所定の判定基準値より大きけれ
ば、“１”のデータをメモリ２３に格納し、そのディジ
タル値が所定の判定基準値より小さければ、“０”のデ
ータをメモリ２３に格納する。
【００２７】以上で明らかなように、この実施の形態１
によれば、基準電位の可変電圧範囲を同一の水平同期期
間中に変更するように構成したので、同一の水平同期期
間中にビデオ信号のアナログ電位が大きく変化しても、
そのビデオ信号に重畳されているデータを正確に判別す
ることができる効果を奏する。
【００２８】実施の形態２．図５はこの発明の実施の形
態２によるデータ取得回路のＡ／Ｄ変換回路２１の内部
構成を示す構成図であり、図において、図２と同一符号
は同一または相当部分を示すので説明を省略する。５１
は制限抵抗３２，３４と抵抗値が異なる制限抵抗、５２
は制限抵抗３３，３５と抵抗値が異なる制限抵抗、５３
は水平同期信号の入力タイミングを基準にして、制限抵
抗の切替信号を生成する切替信号生成回路、５４は切替
信号生成回路５３により生成された切替信号にしたがっ
て制限抵抗３２，制限抵抗３４又は制限抵抗５１をＤ／
Ａ変換回路３１の出力側に接続するセレクタ、５５は切
替信号生成回路５３により生成された切替信号にしたが
って制限抵抗３３，制限抵抗３５又は制限抵抗５２をＤ
／Ａ変換回路３１の出力側に接続するセレクタである。
なお、切替信号生成回路５３及びセレクタ５４，５５か
ら切替手段が構成されている。
【００２９】図６は切替信号生成回路５３の内部構成を
示す構成図であり、図において、６１は外部から制限抵
抗の切替タイミングを示す設定値ｂの入力を受け付ける
一方、外部から水平同期信号が入力されると、外部から
入力される基準クロックのカウントを開始し、そのカウ
ント値が設定値ｂに到達すると、パルス信号Ｂを出力す
るカウンタ、６２は外部から制限抵抗の切替タイミング
を示す設定値ｃ（ただし、ｂ＜ｃ）の入力を受け付ける
一方、外部から水平同期信号が入力されると、外部から
入力される基準クロックのカウントを開始し、そのカウ
ント値が設定値ｃに到達すると、パルス信号Ｃを出力す
るカウンタ、６３はカウンタ６１がパルス信号Ｂを出力
すると、信号レベルがＨレベルの切替信号をセレクタ５
４，５５に出力する一方、カウンタ６２がパルス信号Ｃ
を出力すると、信号レベルがＬレベルの切替信号をセレ
クタ５４，５５に出力する論理回路である。
【００３０】上記実施の形態１では、水平同期信号が入
力されてから一定期間が経過すると、Ｄ／Ａ変換回路３
１の出力側に接続する制限抵抗を切り替えるものについ
て示したが、制限抵抗の切替タイミングの設定を受け付
けて、水平同期信号の入力後、その切替タイミングに至
ると、Ｄ／Ａ変換回路３１の出力側に接続する制限抵抗
を切り替えるようにしてもよく、上記実施の形態１と同
様の効果を奏することができる。
【００３１】具体的には、切替信号生成回路５３のカウ
ンタ６１が予め外部から制限抵抗の切替タイミングを示
す設定値ｂの入力を受け付けるとともに、カウンタ６２
が予め外部から制限抵抗の切替タイミングを示す設定値
ｃの入力を受け付けるようにする。そして、切替信号生
成回路５３のカウンタ６１，６２は、図７に示すよう
に、外部から水平同期信号が入力されると、外部から入
力される基準クロックのカウントを開始し、そのカウン
ト値が設定値ｂ，ｃに到達すると、パルス信号Ｂ，Ｃを
出力する。
【００３２】そして、論理回路６３は、図７の例では、
カウンタ６１がパルス信号Ｂを出力すると、信号レベル
がＨレベルの切替信号をセレクタ５４，５５に出力す
る。これにより、セレクタ５４，５５は、Ｄ／Ａ変換回
路３１の出力側に接続する制限抵抗を制限抵抗３２，３
３から制限抵抗３４，３５に切り替えるようにする。ま
た、論理回路６３は、カウンタ６１がパルス信号Ｃを出
力すると、信号レベルがＬレベルの切替信号をセレクタ
５４，５５に出力する。これにより、セレクタ５４，５
５は、Ｄ／Ａ変換回路３１の出力側に接続する制限抵抗
を制限抵抗３４，３５から制限抵抗５１，５２に切り替
えるようにする。
【００３３】実施の形態３．上記実施の形態１，２で
は、Ｄ／Ａ変換回路３１の出力側に接続する制限抵抗を
切り替えるものについて示したが、図８及び図９に示す
ように、制限抵抗３２，３４等の代わりに、制限可変抵
抗７１，７２が用意されている場合、切替信号生成回路
３７，５３が切替信号を制限可変抵抗７１，７２に出力
し、制限可変抵抗７１，７２が切替信号にしたがって抵
抗値を変更するようにしてもよく、上記実施の形態１，
２と同様の効果を奏することができる。なお、図１０は
制限可変抵抗７１，７２の具体的な回路例を示す構成図
である。
【００３４】
【発明の効果】以上のように、この発明によれば、基準
電位の可変電圧範囲を同一の水平同期期間中に変更する
ように構成したので、同一の水平同期期間中にビデオ信
号のアナログ電位が大きく変化しても、そのビデオ信号
に重畳されているデータを正確に判別することができる
効果がある。
【００３５】この発明によれば、複数の制限抵抗の中か
らＤ／Ａ変換回路の出力側に接続する制限抵抗を選択す
る切替手段を設けるように構成したので、構成の複雑化
を招くことなく、基準電位の可変電圧範囲を変更するこ
とができる効果がある。
【００３６】この発明によれば、水平同期信号が入力さ
れてから一定期間が経過すると、Ｄ／Ａ変換回路の出力
側に接続する制限抵抗を切り替えるように構成したの
で、構成の複雑化を招くことなく、基準電位の可変電圧
範囲を変更することができる効果がある。
【００３７】この発明によれば、制限抵抗の切替タイミ
ングの設定を受け付けて、水平同期信号の入力後、その
切替タイミングに至ると、Ｄ／Ａ変換回路の出力側に接
続する制限抵抗を切り替えるように構成したので、構成
の複雑化を招くことなく、基準電位の可変電圧範囲を変
更することができる効果がある。
【００３８】この発明によれば、Ｄ／Ａ変換回路の出力
側に接続する制限可変抵抗の抵抗値を変更する切替手段
を設けるように構成したので、構成の複雑化を招くこと
なく、基準電位の可変電圧範囲を変更することができる
効果がある。
【００３９】この発明によれば、水平同期信号が入力さ
れてから一定期間が経過すると、Ｄ／Ａ変換回路の出力
側に接続する制限可変抵抗の抵抗値を変更するように構
成したので、構成の複雑化を招くことなく、基準電位の
可変電圧範囲を変更することができる効果がある。
【００４０】この発明によれば、制限可変抵抗の抵抗値
変更タイミングの設定を受け付けて、水平同期信号の入
力後、その抵抗値変更タイミングに至ると、Ｄ／Ａ変換
回路の出力側に接続する制限可変抵抗の抵抗値を変更す
るように構成したので、構成の複雑化を招くことなく、
基準電位の可変電圧範囲を変更することができる効果が
ある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるデータ取得回
路を示す構成図である。
【図２】 Ａ／Ｄ変換回路の内部構成を示す構成図であ
る。
【図３】 切替信号生成回路の内部構成を示す構成図で
ある。
【図４】 制限抵抗の切替タイミング等を示す説明図で
ある。
【図５】 この発明の実施の形態２によるデータ取得回
路のＡ／Ｄ変換回路の内部構成を示す構成図である。
【図６】 切替信号生成回路の内部構成を示す構成図で
ある。
【図７】 各種信号の波形を示す説明図である。
【図８】 この発明の実施の形態３によるデータ取得回
路のＡ／Ｄ変換回路の内部構成を示す構成図である。
【図９】 この発明の実施の形態３によるデータ取得回
路のＡ／Ｄ変換回路の内部構成を示す構成図である。
【図１０】 制限可変抵抗の具体的な回路例を示す構成
図である。
【図１１】 従来のデータ取得回路を示す構成図であ
る。
【図１２】 Ａ／Ｄ変換回路の内部構成を示す構成図で
ある。
【符号の説明】
２１ Ａ／Ｄ変換回路（Ａ／Ｄ変換手段）、２２ ０／
１判定回路（２値化手段）、２３ メモリ、３１ Ｄ／
Ａ変換回路、３２ 制限抵抗、３３ 制限抵抗、３４
制限抵抗、３５ 制限抵抗、３６ 比較回路、３７ 切
替信号生成回路（切替手段）、３８ セレクタ（切替手
段）、３９ セレクタ（切替手段）、４１ カウンタ、
４２ インバータ、４３ フリップフロップ、５１ 制
限抵抗、５２ 制限抵抗、５３ 切替信号生成回路（切
替手段）、５４ セレクタ（切替手段）、５５ セレク
タ（切替手段）、６１ カウンタ、６２ カウンタ、６
３論理回路、７１，７２ 制限可変抵抗。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C063 AA01 AB01 AB05 AC01 AC05 AC10 CA09 CA23 CA31 DA03 DA07 DA11 DB09 5J022 AA03 AB01 BA07 CB01 CC01 CF01

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 ビデオ信号のアナログ電位と基準電位が
    一致するように、その基準電位を更新し、その基準電位
    に対応するディジタル値を出力するＡ／Ｄ変換手段と、
    上記Ａ／Ｄ変換手段から出力されたディジタル値を所定
    の判定基準値と比較して、そのディジタル値を２値化す
    る２値化手段とを備えたデータ取得回路において、上記
    Ａ／Ｄ変換手段は、上記基準電位の可変電圧範囲を同一
    の水平同期期間中に変更することを特徴とするデータ取
    得回路。
  2. 【請求項２】 基準電位を更新して出力するＤ／Ａ変換
    回路と、上記Ｄ／Ａ変換回路から出力された基準電位と
    ビデオ信号のアナログ電位を比較し、その基準電位とア
    ナログ電位が一致すると、その基準電位に対応するディ
    ジタル値を出力する比較回路と、相互に抵抗値が異なる
    複数の制限抵抗と、上記複数の制限抵抗の中から上記Ｄ
    ／Ａ変換回路の出力側に接続する制限抵抗を選択する切
    替手段とからＡ／Ｄ変換手段を構成することを特徴とす
    る請求項１記載のデータ取得回路。
  3. 【請求項３】 切替手段は、水平同期信号が入力されて
    から一定期間が経過すると、Ｄ／Ａ変換回路の出力側に
    接続する制限抵抗を切り替えることを特徴とする請求項
    ２記載のデータ取得回路。
  4. 【請求項４】 切替手段は、制限抵抗の切替タイミング
    の設定を受け付けて、水平同期信号の入力後、その切替
    タイミングに至ると、Ｄ／Ａ変換回路の出力側に接続す
    る制限抵抗を切り替えることを特徴とする請求項２記載
    のデータ取得回路。
  5. 【請求項５】 基準電位を更新して出力するＤ／Ａ変換
    回路と、上記Ｄ／Ａ変換回路から出力された基準電位と
    ビデオ信号のアナログ電位を比較し、その基準電位とア
    ナログ電位が一致すると、その基準電位に対応するディ
    ジタル値を出力する比較回路と、上記Ｄ／Ａ変換回路の
    出力側に接続する制限可変抵抗の抵抗値を変更する切替
    手段とからＡ／Ｄ変換手段を構成することを特徴とする
    請求項１記載のデータ取得回路。
  6. 【請求項６】 切替手段は、水平同期信号が入力されて
    から一定期間が経過すると、Ｄ／Ａ変換回路の出力側に
    接続する制限可変抵抗の抵抗値を変更することを特徴と
    する請求項５記載のデータ取得回路。
  7. 【請求項７】 切替手段は、制限可変抵抗の抵抗値変更
    タイミングの設定を受け付けて、水平同期信号の入力
    後、その抵抗値変更タイミングに至ると、Ｄ／Ａ変換回
    路の出力側に接続する制限可変抵抗の抵抗値を変更する
    ことを特徴とする請求項５記載のデータ取得回路。
JP2002089185A 2002-03-27 2002-03-27 データ取得回路 Pending JP2003284012A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002089185A JP2003284012A (ja) 2002-03-27 2002-03-27 データ取得回路
US10/320,634 US7102693B2 (en) 2002-03-27 2002-12-17 Data acquisition circuit which changes a range of a reference potential

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002089185A JP2003284012A (ja) 2002-03-27 2002-03-27 データ取得回路

Publications (1)

Publication Number Publication Date
JP2003284012A true JP2003284012A (ja) 2003-10-03

Family

ID=28449494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002089185A Pending JP2003284012A (ja) 2002-03-27 2002-03-27 データ取得回路

Country Status (2)

Country Link
US (1) US7102693B2 (ja)
JP (1) JP2003284012A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129687A (ja) * 2010-12-14 2012-07-05 Ricoh Co Ltd Ａ／ｄコンバータ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7633560B1 (en) * 2005-08-30 2009-12-15 American Megatrends, Inc. System and apparatus for selectively terminating a video signal based on the presence or absence of a terminating device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3113397A1 (de) * 1981-04-03 1982-10-21 Robert Bosch Gmbh, 7000 Stuttgart Pulscodemodulationssystem
JPH07202696A (ja) * 1993-12-28 1995-08-04 Fujitsu Ltd アナログ−デジタル変換回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129687A (ja) * 2010-12-14 2012-07-05 Ricoh Co Ltd Ａ／ｄコンバータ

Also Published As

Publication number Publication date
US7102693B2 (en) 2006-09-05
US20030184680A1 (en) 2003-10-02

Similar Documents

Publication Publication Date Title
US5801559A (en) Clock generating circuit, PLL circuit, semiconductor device, and methods for designing and making the clock generating circuit
JP3934339B2 (ja) 映像信号処理装置
JP2003284012A (ja) データ取得回路
JP2008278062A (ja) 固体撮像装置、ａｄ変換器、ａｄ変換方法
US7414760B2 (en) Image reader, image reading apparatus, and reading resolution setting method
JP5029422B2 (ja) 半導体装置のリセット回路
US7834933B2 (en) Vertical sync signal generator
JPH07162294A (ja) パルス計数回路およびパルス切換回路
US5953070A (en) Digital pulse filtering circuit
JPH09200566A (ja) 信号判別回路及び同期信号発生器
JP4272321B2 (ja) パルス密度変調回路
KR100238208B1 (ko) 동기식 직렬 입출력 회로
JP2010068349A (ja) データ受信回路
WO2020031560A1 (ja) 撮像装置及び制御方法
JP2932813B2 (ja) 出力ラッチ回路
JP3123525B2 (ja) パルス信号処理装置
JP2998704B2 (ja) カウンタ
JP2877433B2 (ja) 波形生成回路
JPH05143211A (ja) 入力インタフエース回路
JP2004233235A (ja) ノイズ検知回路および情報処理装置
TWI542211B (zh) 用來產生顯示裝置中水平同步訊號的電路及相關的方法
KR100698279B1 (ko) 비디오 신호 처리 장치 및 방법
KR20010026710A (ko) 클럭 분주 회로
JPS5839324A (ja) タイミングパルス発生回路
JPH02296419A (ja) バランスネットワークのバランス素子選択方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060314

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070410