JP2012129687A - Ａ／ｄコンバータ - Google Patents

Abstract

【課題】アナログ入力信号の信号レベルに応じてＦＳＲ電圧を変化させることにより、Ｄ／Ａコンバータの基準電圧を切り替える基準電圧発生回路の有無に関係なく、電圧変動の小さなアナログ入力信号に対する分解能を充分に向上させることができるＡ／Ｄコンバータを提供すること。
【解決手段】Ａ／Ｄコンバータは、複数のアナログ入力信号のうちのいずれか１つを選択して出力する選択部の出力を第１比較基準電圧と比較する比較部と、前記複数のアナログ入力信号のうちのいずれか１つのアナログ入力信号の電圧変動範囲に応じた第２比較基準電圧を出力するＤ／Ａコンバータと、前記選択部で選択されたアナログ入力信号の電圧変動範囲に応じて、前記Ｄ／Ａコンバータが出力する第２比較基準電圧を前記第１比較基準電圧に切り替えて前記比較部に出力する切替部とを含む。
【選択図】図１

Description

本発明は、逐次比較型のＡ／Ｄコンバータに関する。

例えば、携帯電話、スマートフォン、携帯型音楽プレーヤ等のように、リチウムイオン電池等の二次電池を使用した携帯型電子機器のシステム電源は、複数のアナログ入力信号をデジタル変換（Ａ／Ｄ（Analog/Digital）変換）する場合がある。

このように複数のアナログ入力信号をＡ／Ｄ変換する場合に、その信号の数だけＡ／Ｄコンバータを用意することは、コストの低減、機器の小型化を図る上で問題がある。

そこで、携帯型電子機器において複数のアナログ入力信号をＡ／Ｄ変換する場合には、マルチプレクサを用いて複数のアナログ入力信号を切り替え、１つのＡ／Ｄコンバータにより時分割でデジタル信号に変換する方法が取られている。

一般に、ｎビット（ｎは自然数）のＡ／Ｄコンバータにおける最小変換単位は、ＦＳＲ／２^ｎで表される（２^ｎは、２のｎ乗（ｎは自然数）を表す）。ここで、ＦＳＲ（Full Scale Range）電圧は、Ａ／Ｄコンバータの変換可能な電圧の範囲であり、最小変換単位が小さいほどＡ／Ｄコンバータの変換精度が良い（高い）ことを表す。

すなわち、同一ビット数のＡ／Ｄコンバータであれば、ＦＳＲ電圧が小さい方が最小変換単位は小さくなり、変換誤差は小さくなる。

一方、ＦＳＲ電圧は、アナログ入力信号のオーバーレンジを防ぐために、アナログ入力信号の電圧変動範囲の全範囲を含むように設定する必要がある。

そのため、従来は、マルチプレクサを用いて複数のアナログ入力信号を切り替えて、１つのＡ／Ｄコンバータで時分割処理を行う場合、すべてのアナログ入力信号の電圧変動範囲がＡ／ＤコンバータのＦＳＲ電圧の範囲内に収まるように、ＦＳＲ電圧を設定していた。

すなわち、従来のＡ／Ｄコンバータでは、最も電圧変動の大きいアナログ入力信号に合わせてＦＳＲ電圧を設定していた。

しかしながら、最も電圧変動の大きいアナログ入力信号に合わせてＦＳＲ電圧を設定すると、電圧変動の小さいアナログ入力信号にとっては最小変換単位が大きくなりすぎ、小さな電圧変化を検出することが困難となる。

そこで、アナログ入力信号の電圧変動範囲に応じてＤ／Ａコンバータの基準電圧を切り替える基準電圧発生回路を含み、基準電圧発生回路でＦＳＲ電圧の上限値を変更することにより、Ａ／Ｄコンバータの変換精度を向上させることが提案されている（例えば、特許文献１参照）。

ところで、Ａ／Ｄコンバータには、Ｄ／Ａコンバータの基準電圧を切り替える基準電圧発生回路を含まない形式のものもある。

例えば、Ｄ／Ａコンバータの基準電圧が外部回路から供給されるＡ／Ｄコンバータや、Ａ／Ｄコンバータの電源回路と同じ電源からＤ／Ａコンバータの基準電圧が供給されるＡ／Ｄコンバータでは、Ｄ／Ａコンバータの基準電圧を切り替える基準電圧発生回路を含まないため、ＦＳＲ電圧を変化させることができず、Ａ／Ｄコンバータの分解能を充分に向上させることができないという課題があった。

そこで、本発明は、アナログ入力信号の信号レベルに応じてＦＳＲ電圧を変化させることにより、Ｄ／Ａコンバータの基準電圧を切り替える基準電圧発生回路の有無に関係なく、電圧変動の小さなアナログ入力信号に対する分解能を充分に向上させることができるＡ／Ｄコンバータを提供することを目的とする。

本発明の実施の形態の一観点のＡ／Ｄコンバータは、複数のアナログ入力信号のうちのいずれか１つを選択して出力する選択部の出力を第１比較基準電圧と比較する比較部と、前記複数のアナログ入力信号のうちのいずれか１つのアナログ入力信号の電圧変動範囲に応じた第２比較基準電圧を出力するＤ／Ａコンバータと、前記選択部で選択されたアナログ入力信号の電圧変動範囲に応じて、前記Ｄ／Ａコンバータが出力する第２比較基準電圧を前記第１比較基準電圧に切り替えて前記比較部に出力する切替部とを含む。

また、前記切替部は、電圧変動範囲の異なる複数の前記アナログ入力信号の各々の電圧変動範囲に応じて前記第２比較基準電圧を前記第１比較基準電圧に切り替えるために、抵抗値の異なる複数の電圧切替用の抵抗器を含んでもよい。

また、前記切替部は、前記Ｄ／Ａコンバータが前記第２比較基準電圧を生成するための抵抗器と同一の単位抵抗素子で構成される電圧切替用の抵抗器を含んでもよい。

また、前記切替部は、前記第２比較基準電圧を前記第１比較基準電圧に切り替える切り替え動作を行わないときは、非能動状態にされてもよい。

また、前記Ｄ／Ａコンバータには、前記Ａ／Ｄコンバータの動作電圧と同一の電圧が入力されてもよい。

アナログ入力信号の信号レベルに応じてＦＳＲ電圧を変化させることにより、Ｄ／Ａコンバータの基準電圧を切り替える基準電圧発生回路の有無に関係なく、電圧変動の小さなアナログ入力信号に対する分解能を充分に向上させることができるＡ／Ｄコンバータを提供できる。

第１実施例のＡ／Ｄコンバータ１００を示すブロック図である。 第１実施例のＡ／Ｄコンバータ１００のＤ／Ａコンバータ１０、フルスケール電圧切替回路２０、及び比較回路３０を示す図である。 第１実施例のＡ／Ｄコンバータ１００のアナログ信号AIN1をデジタル変換する回路を示す図である。 第１実施例のＡ／Ｄコンバータ１００におけるアナログ信号１（AIN1）の変換特性を示す図である。 第１実施例のＡ／Ｄコンバータ１００におけるアナログ入力信号２（AIN2）の変換回路である。 第１実施例のＡ／Ｄコンバータ１００におけるアナログ信号２（AIN2）の変換特性を示す図である。 第２実施例のＡ／Ｄコンバータ２００を示すブロック図である。 第２実施例のＡ／Ｄコンバータ２００のフルスケール電圧切替回路２２０を示す図である。 第３実施例のＡ／Ｄコンバータ３００を示すブロック図である。 第４実施例のＡ／ＤコンバータのＤ／Ａコンバータ１０、フルスケール電圧切替回路４２０、及び比較回路３０を示す図である。

以下、本発明のＡ／Ｄコンバータを適用した実施例について説明する。

以下で説明する本発明の実施例のＡ／Ｄコンバータは、例えば、携帯電話、スマートフォン、携帯型音楽プレーヤ等のように、リチウムイオン電池等の二次電池を使用した携帯型の電子機器のシステム電源に用いることができる。

ただし、本発明の実施の形態のＡ／Ｄコンバータは、携帯型の電子機器に限らず、携帯型以外の電子機器に適用することも可能である。

＜第１実施例＞
図１は、第１実施例のＡ／Ｄコンバータ１００を示すブロック図である。

逐次比較型のＡ／Ｄコンバータ１００は、Ｄ／Ａコンバータ（R-2R Ladder D/A Converter）１０、フルスケール電圧切替回路（FSR Select）２０、比較回路（Sample Hold & Comparator）３０、逐次比較レジスタ（Successive Approximation Register）４０、Ｎビットラッチ（Data Latch）５０、及びコントロール回路（Control Logic）６０を含む。

Ａ／Ｄコンバータ１００には、マルチプレクサ７０と基準電圧発生回路８０が接続されている。

マルチプレクサ７０は、選択信号（AINEN1〜AINENk）に応じて、複数のアナログ入力信号（AIN1〜AINk）のうちの１つを選択して出力する選択部の一例である。なお、ｋはアナログ入力信号の数を表す整数である。

マルチプレクサ７０に入力される選択信号（AINEN1〜AINENk）は、複数（ｋ個）あるアナログ入力信号から１つのアナログ入力信号を任意に選択するための信号であり、図示しない電子機器の制御部から入力される。

マルチプレクサ７０は、いずれか１つのアナログ入力信号を比較回路３０に入力する。

なお、マルチプレクサ７０に入力されるアナログ入力信号AIN1〜AINkのうち、アナログ入力信号AIN1は、高電位側のアナログ電圧（VBAT）が分圧抵抗器（R1、R2）で分圧されることによって低電位側にレベルシフトされているため、他のアナログ入力信号AIN2〜AINkとは電圧変動範囲が異なる。アナログ入力信号AIN2〜AINkの電圧変動範囲は、すべて等しい。アナログ入力信号AIN1の電圧変動範囲は、アナログ入力信号AIN2〜AINkの電圧変動範囲よりも小さいものとする。アナログ入力信号AIN2〜AINkは、例えば、電子機器の汎用入力電圧、電池パックの電圧、又は、筐体のサーミスタ電圧等である。

基準電圧発生回路８０は、バンドギャップリファレンス（BGR: Band Gap Reference）回路８１、オペアンプ回路（AMP）８２、及びオペアンプ回路（AMP）８３を含み、上位側基準電圧（VRT）と下位側基準電圧（VRB）を出力する。基準電圧発生回路８０が出力する上位側基準電圧（VRT）と下位側基準電圧（VRB）は、Ｄ／Ａコンバータ１０に供給される。

なお、基準電圧発生回路８０が出力する上位側基準電圧（VRT）と下位側基準電圧（VRB）は、アナログ入力信号AIN2の電圧変動範囲の上限VRTと下限VRBに対応している。

Ｄ／Ａコンバータ１０は、逐次比較レジスタ４０の出力側に接続されるとともに、基準電圧発生回路８０の出力側に接続されている。

Ｄ／Ａコンバータ１０は、逐次比較レジスタ４０からコードデータ（ｎビットのコードを表すデータ）が入力されるとともに、基準電圧発生回路８０から上位側基準電圧（VRT）と下位側基準電圧（VRB）が入力され、逐次比較レジスタ４０から入力されるコードデータに応じた所定の電圧を出力する。

Ｄ／Ａコンバータ１０が出力する電圧は、比較回路３０が比較に用いる第１比較基準電圧の元になる第２比較基準電圧である。

ここで、Ｄ／Ａコンバータ１０は、アナログ入力信号AIN1〜AINkのうちのアナログ入力信号AIN2の電圧変動範囲に応じた第２比較基準電圧を出力できるように設定されている。

アナログ入力信号AIN2の電圧変動範囲は、上限がVRTで下限がVRBである。

フルスケール電圧切替回路２０は、Ｄ／Ａコンバータ１０の出力側に接続されるとともに、基準電圧発生回路８０から上位側基準電圧が入力される。また、フルスケール電圧切替回路２０には、コントロール回路６０からフルスケール電圧切り替え信号１（FSREN1）が入力される。なお、フルスケール電圧切り替え信号１（FSREN1）は、フルスケール電圧の切り替えの有効／無効を切り替えるイネーブル信号である。

フルスケール電圧切替回路２０は、コントロール回路６０から入力されるフルスケール電圧切り替え信号１（FSREN1）に基づき、Ｄ／Ａコンバータ１０が出力する電圧（第２比較基準電圧）をフルスケール電圧切り替え信号の信号レベルに応じた電圧に切り替えて出力する切替部の一例である。

フルスケール電圧切替回路２０は、Ｄ／Ａコンバータ１０が出力する電圧（第２比較基準電圧）を比較回路３０が比較に用いる第１比較基準電圧に切り替えて出力する。

なお、フルスケール電圧切替回路２０が出力する電圧（第１比較基準電圧）については、図３乃至図６を用いて後述する。

比較回路３０は、フルスケール電圧切替回路２０の出力側に接続されるとともに、マルチプレクサ７０の出力側に接続される。また、比較回路３０には、コントロール回路６０から動作制御信号が入力される。

比較回路３０は、コントロール回路６０から入力される動作制御信号に基づき、フルスケール電圧切替回路２０から入力される電圧と、マルチプレクサ７０から入力されるアナログ入力信号の電圧とを比較し、比較結果を表す比較結果データを出力する比較部の一例である。

比較回路３０が出力する比較結果データは、アナログ入力信号AIN1〜AINkと、フルスケール電圧切替回路２０から入力される、フルスケール電圧切り替え信号の信号レベルに応じた電圧との比較結果である。比較結果データは、逐次比較レジスタ４０に入力される。

比較回路３０は、例えば、アナログ入力信号AIN1〜AINkの方が電圧値が高い場合は比較結果データとして"１"を出力し、アナログ入力信号AIN1〜AINkの方が電圧値が低い場合は比較結果データとして"０"を出力する。

比較回路３０は、１つのアナログ入力信号について、すべてのビットに対してデジタル変換を繰り返し行う。

なお、コントロール回路６０から入力される動作制御信号は、例えば、比較結果データをサンプル＆ホールドするために必要な制御信号等である。

逐次比較レジスタ４０は、比較回路３０の出力側に接続されるとともに、コントロール回路６０から動作制御信号が入力される。

逐次比較レジスタ４０は、ｎビットのデータ領域を有し、比較回路３０から入力される比較結果データを逐次保持する。比較回路３０から逐次比較レジスタ４０に逐次入力される比較結果データがｎビット分揃うと、コードデータとなる。

逐次比較レジスタ４０が保持するコードデータは、Ｄ／Ａコンバータ１０とＮビットラッチ５０に入力される。

Ｎビットラッチ５０は、逐次比較レジスタ４０の出力側に接続されてコードデータが入力されるとともに、コントロール回路６０から動作制御信号が入力される。

Ｎビットラッチ５０は、コントロール回路６０から入力される動作制御信号に従って動作し、逐次比較レジスタ４０から入力されるコードデータに基づき、アナログ入力信号をデジタル変換したデジタル信号（D0〜Dk）を出力する。

Ｎビットラッチ５０が出力するデジタル信号（D0〜Dk）は、それぞれ、アナログ入力信号（AIN1〜AINk）をデジタル変換したＡ／Ｄコンバータ１００の出力である。

コントロール回路６０は、フルスケール電圧切替回路２０、比較回路３０、逐次比較レジスタ４０、Ｎビットラッチ５０の動作制御を行う。

図２は、第１実施例のＡ／Ｄコンバータ１００のＤ／Ａコンバータ１０、フルスケール電圧切替回路２０、及び比較回路３０を示す図である。

フルスケール電圧切替回路（FSR Select）２０は、スイッチＳ１とフルスケール電圧調整抵抗器Ｒ３を含む。スイッチＳ１とフルスケール電圧調整抵抗器Ｒ３は直列接続されており、フルスケール電圧調整抵抗器Ｒ３の出力端子２２は、Ｄ／Ａコンバータ１０の出力端子と接続されている。フルスケール電圧調整抵抗器Ｒ３の出力端子２２と、Ｄ／Ａコンバータ１０の出力端子とは、比較回路３０に接続されている。

スイッチＳ１は、コントロール回路６０から入力されるフルスケール電圧切り替え信号１（FSREN1）によって切り替えられる。

フルスケール電圧切替回路２０は、フルスケール電圧切り替え信号１（FSREN1）に基づき、アナログ入力信号（AIN1）をデジタル変換するときにスイッチＳ１を閉成（オン）し、アナログ入力信号（AIN2〜AINk）をデジタル変換するときにスイッチＳ１を開放（オフ）する。

基準電圧発生回路８０から入力される上位側基準電圧（VRT）は、スイッチＳ１の入力端子２１に入力されるとともに、Ｄ／Ａコンバータ１０に入力されている。

フルスケール電圧切替回路２０は、スイッチＳ１を開放（オフ）しているときはＤ／Ａコンバータ１０の出力をそのまま比較回路３０に出力し、スイッチＳ１を閉成（オン）しているときはＤ／Ａコンバータ１０の出力をフルスケール電圧調整抵抗器Ｒ３で調整して比較回路３０に出力する。

図３は、第１実施例のＡ／Ｄコンバータ１００のアナログ信号AIN1をデジタル変換する回路を示す図である。

図３には、Ｄ／Ａコンバータ１０内の上位側基準電圧（VRT）が入力される等価回路（R4、Dout）、フルスケール電圧切替回路２０、比較回路３０（図１参照）内のコンパレータ３１、アナログ電圧源９０、及び分圧抵抗器Ｒ１、Ｒ２を示す。

Ｄ／Ａコンバータ１０は、図３に示す電圧源１１と出力抵抗器Ｒ４の等価回路で表される。電圧源１１の出力電圧（Dout）は、逐次比較レジスタ４０から入力されるコードデータによって決定される。出力電圧（Dout）は、コードデータに応じて、下位側基準電圧（VRB）から、上位側基準電圧（VRT）と下位側基準電圧（VRB）の電位差で表される電圧まで変化する。

フルスケール電圧切替回路２０のスイッチＳ１を開放（オフ）した状態では、フルスケール電圧切替回路２０の出力電圧（RDout）は、Ｄ／Ａコンバータ１０の出力電圧（電圧源１１の出力電圧（Dout））に等しくなる。フルスケール電圧切替回路２０の出力電圧（RDout）はコンパレータ３１の右側の入力端子に入力される。このため、コンパレータ３１の右側の入力端子には、電圧源１１の出力電圧（Dout）が入力される。

一方、フルスケール電圧切替回路２０のスイッチＳ１を閉成（オン）した状態では、Ｄ／Ａコンバータ１０の出力（出力電圧（Dout））と上位側基準電圧（VRT）とは、フルスケール電圧調整抵抗器Ｒ３と抵抗器Ｒ４とによって分圧され、分圧された電圧がフルスケール電圧切替回路２０の出力電圧（RDout）としてコンパレータ３１の右側の入力端子に入力される。

ここで、Ｄ／Ａコンバータ１０の出力（出力電圧（Dout））は第２比較基準電圧であり、フルスケール電圧切替回路２０の出力電圧（RDout）は、第１比較基準電圧である。

フルスケール電圧切替回路２０の出力電圧（RDout）は、上述のようにスイッチＳ１の閉成（オン）／開放（オフ）によって切り替えられ、互いに電圧変動範囲の異なるアナログ入力信号AIN1とアナログ入力信号AIN2〜AINkとの全電圧変動範囲に対応する第１比較基準電圧として、コンパレータ３１の右側の入力端子に入力される。

ここで、フルスケール電圧調整抵抗器Ｒ３と抵抗器Ｒ４は、相対比精度を考慮して同一形状の単位素子を用い近傍配置して抵抗分圧精度を向上することが望ましい。

すなわち、フルスケール電圧切替回路２０は、Ｄ／Ａコンバータ１０が第２比較基準電圧を生成するための抵抗器Ｒ４と同一の単位抵抗素子で構成される電圧切替用の抵抗器をフルスケール電圧調整抵抗器Ｒ３として含むことが望ましい。

また、コンパレータ３１の左側の入力端子には、アナログ電圧源９０の出力電圧（VBAT）が分圧抵抗器Ｒ１、Ｒ２による分圧によって低電位へレベルシフトされたアナログ入力信号（AIN1）が入力される。

なお、コントロール回路６０は、アナログ信号AIN1をＡ／Ｄ変換する必要がないときは、フルスケール電圧切り替え信号１（FSREN1）を切り替え、スイッチＳ１を開放（オフ）した状態でフルスケール電圧調整抵抗器Ｒ３による電流経路を遮断する。

これにより、フルスケール電圧切替回路２０は、非能動状態にされる。動作させる必要がないときに非能動状態にすることにより消費電力を削減することができる。特に、二次電池を使用した携帯型の電子機器では、消費電力の削減は重要なウェイトを占めているため、非動作時にフルスケール電圧切替回路２０を非能動状態にすることは有効的である。

図４は、第１実施例のＡ／Ｄコンバータ１００におけるアナログ信号１（AIN1）の変換特性を示す図である。

図４では、横軸はコードデータのコードｍを示し、縦軸は電圧値（Ｖ）を示す。なお、コードｍは、ｎビットのコードデータで表される値であり、２^ｎ個の値を取り得る。コード（code）ｍは、例えば、コードデータが８ビットである場合は、０から２５５間での２５６個の値のうちのいずれかの値を取る。

例えば、アナログ電圧源９０が電子機器のバッテリ電圧である場合は、バッテリの電力が消費されることにより、出力電圧（VBAT）は徐々に低下する。

アナログ電圧源９０の出力電圧（VBAT）が低下すれば、図４に示すようにアナログ信号１（AIN1）も低下する。ここで、アナログ信号１（AIN1）の電圧変動範囲は、V1〜VRT（上位側基準電圧）であるとする。

第１実施例のＡ／Ｄコンバータ１００は、他のアナログ入力信号AIN2〜AINkよりも低電位側にレベルシフトされているアナログ入力信号AIN1についても、アナログ入力信号AIN1のオーバーレンジを防ぐために、アナログ入力信号AIN1の電圧変動範囲の全範囲を含むように、第１比較基準電圧としてのフルスケール電圧切替回路２０の出力電圧（RDout）を設定する。

具体的には、フルスケール電圧調整抵抗器Ｒ３の抵抗値を調整して、次式（１）、（２）を用いて出力電圧（RDout）を設定すればよい。

Dout= Code*(VRT-VRB)/2^n ・・・（１）
RDout=(VRT-Dout)*R3/(R3+R4)+Dout ・・・（２）
コードが０の場合は、Dout が０（Ｖ）になるため、RDoutはVRT*R3/(R3+R4)（Ｖ）である。VRT*R3/(R3+R4)（Ｖ）は、図４に示すV1である。

すなわち、スイッチＳ１が閉成（オン）されているときは、第１比較基準電圧としてのフルスケール電圧切替回路２０の出力電圧（RDout）の値は、V1から上位側基準電圧（VRT）の間の値に設定される。

これにより、他のアナログ入力信号AIN2〜AINkよりも低電位側にレベルシフトされているアナログ入力信号AIN1についても、コンパレータ３１で第１比較基準電圧としてのフルスケール電圧切替回路２０の出力電圧（RDout）との比較を行うことにより、全電圧変動範囲でＡ／Ｄ変換を行うことができる。

図５は、第１実施例のＡ／Ｄコンバータ１００におけるアナログ入力信号２（AIN2）の変換回路である。

アナログ入力信号AIN2のＡ／Ｄ変換を行う場合は、図５に示すように、スイッチＳ１を開放（オフ）する。

この場合、第１比較基準電圧としてのフルスケール電圧切替回路２０の出力電圧（RDout）の値は、Ｄ／Ａコンバータ１０の電圧源１１の出力電圧（Dout）となる。

なお、これは、アナログ信号３（AIN3）〜アナログ信号ｋ（AINk）のＡ／Ｄ変換を行う場合についても同様である。

図６は、第１実施例のＡ／Ｄコンバータ１００におけるアナログ信号２（AIN2）の変換特性を示す図である。

ここで、アナログ入力信号AIN2の電圧変動範囲は、上述のように下位側基準電圧（VRB）から上位側基準電圧（VRT）である。

式（１）、（２）においてR3=0とすれば、アナログ入力信号AIN2のＡ／Ｄ変換を行う場合の第１比較基準電圧としてのフルスケール電圧切替回路２０の出力電圧（RDout）は、次式（３）で与えられる。

RDout=Dout= Code*(VRT-VRB)/2^n ・・・（３）
このため、図６に示すように、スイッチＳ１が開放（オフ）されているときは、第１比較基準電圧としてのフルスケール電圧切替回路２０の出力電圧（RDout）の値は、下位側基準電圧（VRB）から上位側基準電圧（VRT）の間の値に設定される。

これにより、アナログ入力信号AIN1とは電圧値の異なるアナログ入力信号AIN2についても、全電圧変動範囲でＡ／Ｄ変換を行うことができる。

なお、これは、アナログ信号３（AIN3）〜アナログ信号ｋ（AINk）のＡ／Ｄ変換を行う場合についても同様である。

以上、第１実施例のＡ／Ｄコンバータ１００によれば、互いに電圧値の異なる入力アナログ信号AIN1, AIN2の双方の全電圧変動範囲について、図４及び図６に示すように、ＦＳＲ電圧を設定することができる。

また、入力アナログ信号AIN1は、入力アナログ信号AIN2よりも電圧値が低く、電圧変動が小さいアナログ入力信号であるが、このように電圧変動の小さなアナログ入力信号に対して分解能を充分に向上させることができる。

このように、第１実施例によれば、アナログ入力信号の信号レベルに応じてＦＳＲを変化させることにより、アナログ入力信号が入力される電子機器にとって最適なデジタル信号を供給することができるＡ／Ｄコンバータ１００を提供することができる。

＜第２実施例＞
図７は、第２実施例のＡ／Ｄコンバータ２００を示すブロック図である。

第２実施例のＡ／Ｄコンバータ２００は、第１実施例のＡ／Ｄコンバータ１００におけるアナログ入力信号３（AIN3）からアナログ入力信号ｋ（AINk）が、高電位側のアナログ電圧（VBUS）から、分圧抵抗器によって低電位側にレベルシフトされている構成を有する。

図７には、説明の便宜上、アナログ入力信号３（AIN3）を分圧するための分圧抵抗器（R11, R12）を示し、アナログ入力信号４（AIN4）からアナログ入力信号ｋ（AINk）をそれぞれ分圧する分圧抵抗器を省略する。

アナログ入力信号３（AIN3）からアナログ入力信号ｋ（AINk）は、それぞれ電圧変動範囲が異なり、かつ、アナログ入力信号１（AIN1）及びアナログ入力信号２（AIN2）とも電圧変動範囲が異なる。

このため、第２実施例のＡ／Ｄコンバータ２００は、フルスケール電圧切替回路２２０の構成が第１実施例のＡ／Ｄコンバータ１００のフルスケール電圧切替回路２０と異なる。

その他の構成は第１実施例のＡ／Ｄコンバータ１００と同様であるため、第１実施例のＡ／Ｄコンバータ１００と同一又は同等の構成要素には同一符号を付し、その説明を省略する。

図８は、第２実施例のＡ／Ｄコンバータ２００のフルスケール電圧切替回路２２０を示す図である。

フルスケール電圧切替回路２２０は、スイッチＳ１及びフルスケール電圧調整抵抗器Ｒ３に加えて、スイッチＳ３〜Ｓｋ及びフルスケール電圧調整抵抗器Ｒ３Ａ〜ＲｋＡを含む。スイッチＳ３〜Ｓｋ及びフルスケール電圧調整抵抗器Ｒ３Ａ〜ＲｋＡは、それぞれ直列接続されており、それぞれ、スイッチＳ１及びフルスケール電圧調整抵抗器Ｒ３に並列に接続されている。

スイッチＳ３〜Ｓｋ及びフルスケール電圧調整抵抗器Ｒ３Ａ〜ＲｋＡは、それぞれフルスケール電圧切り替え信号３（FSREN3）〜フルスケール電圧切り替え信号ｋ（FSRENk）によって閉成（オン）／開放（オフ）が切り替えられる。

フルスケール電圧切替回路２２０は、フルスケール電圧切り替え信号１（FSREN1）、及びスケール電圧切り替え信号３（FSREN3）〜フルスケール電圧切り替え信号ｋ（FSRENk）に基づき、アナログ入力信号（AIN1）、及びアナログ入力信号３（AIN3）〜アナログ入力信号ｋ（AINk）をそれぞれデジタル変換するときにスイッチＳ１、Ｓ３〜Ｓｋをそれぞれ閉成（オン）し、アナログ入力信号（AIN2）をデジタル変換するときにはスイッチＳ１、Ｓ３〜Ｓｋをすべて開放（オフ）する。

フルスケール電圧切替回路２２０は、アナログ入力信号１（AIN1）、アナログ入力信号３（AIN3）〜アナログ入力信号ｋ（AINk）のすべてに応じてＤ／Ａコンバータ１０の出力をフルスケール電圧調整抵抗器Ｒ３、Ｒ３Ａ〜ＲｋＡで調整し、出力電圧（RDout）を比較回路３０に出力する。

このため、第２実施例のＡ／Ｄコンバータ２００によれば、互いに電圧値の異なる入力アナログ信号AIN1, AIN2, AIN3〜AINkのそれぞれの全電圧変動範囲について、第１実施例のＡ／Ｄコンバータ１００と同様に、ＦＳＲ電圧を設定することができる。

また、入力アナログ信号AIN1, AIN3〜AINkは、入力アナログ信号AIN2よりも電圧値が低く、電圧変動が小さいアナログ入力信号であるが、このように電圧変動の小さなアナログ入力信号に対して分解能を充分に向上させることができる。

このように、第２実施例によれば、アナログ入力信号の信号レベルに応じてＦＳＲを変化させることにより、アナログ入力信号が入力される電子機器にとって最適なデジタル信号を供給することができるＡ／Ｄコンバータ２００を提供することができる。

＜第３実施例＞
図９は、第３実施例のＡ／Ｄコンバータ３００を示すブロック図である。

第３実施例のＡ／Ｄコンバータ３００は、第１実施例及び第２実施例のＡ／Ｄコンバータ１００及び２００のように基準電圧発生回路８０（図１、図７参照）からＤ／Ａコンバータ１０に上位側基準電圧（VRT）と下位側基準電圧（VRB）が入力されるのではなく、上位側基準電圧（VRT）として電源電圧（Ｖｃｃ）が入力され、下位側基準電圧（VRB）として接地電圧（０（Ｖ））が入力される点が第１実施例及び第２実施例と異なる。

すなわち、Ｄ／Ａコンバータ１０の基準電圧は、Ａ／Ｄコンバータ３００の動作電圧と同一である。

その他の構成は、第２実施例のＡ／Ｄコンバータ２００と同様であるため、同一又は同等の構成要素には同一符号を付し、その説明を省略する。

このように基準電圧発生回路８０（図１、図７参照）を介して上位側基準電圧（VRT）及び下位側基準電圧（VRB）が供給されない構成のＡ／Ｄコンバータ３００では、フルスケール電圧切替回路２２０内のフルスケール電圧調整抵抗器Ｒ３及びフルスケール電圧調整抵抗器Ｒ３Ａ〜ＲｋＡの抵抗値を調整することにより、Ｄ／Ａコンバータ１０の出力を調整して出力電圧（RDout）を比較回路３０に出力することができる。

このため、第３実施例のＡ／Ｄコンバータ３００によれば、基準電圧発生回路８０（図１、図７参照）を介して上位側基準電圧（VRT）及び下位側基準電圧（VRB）が供給されなくても、互いに電圧値の異なる入力アナログ信号AIN1, AIN2, AIN3〜AINkのそれぞれの全電圧変動範囲について、第１、２実施例のＡ／Ｄコンバータ１００、２００と同様に、ＦＳＲ電圧を設定することができる。

以上、第３実施例によれば、アナログ入力信号の信号レベルに応じてＦＳＲ電圧を変化させることにより、Ｄ／Ａコンバータの基準電圧を切り替える基準電圧発生回路の有無に関係なく、電圧変動の小さなアナログ入力信号に対する分解能を充分に向上させることができるＡ／Ｄコンバータ３００を提供することができる。

また、第３実施例によれば、アナログ入力信号の信号レベルに応じてＦＳＲを変化させることにより、アナログ入力信号が入力される電子機器にとって最適なデジタル信号を供給することができるＡ／Ｄコンバータ３００を提供することができる。

また、第３実施例によれば、Ｄ／Ａコンバータの基準電圧をＡ／Ｄコンバータの動作電圧と同一にすることにより、バンドギャップリファレンス回路とオペアンプ回路等で構成されている基準電圧発生回路が不要となり、面積削減を図ることができる。

＜第４実施例＞
図１０は、第４実施例のＡ／ＤコンバータのＤ／Ａコンバータ１０、フルスケール電圧切替回路４２０、及び比較回路３０を示す図である。

第４実施例のＡ／Ｄコンバータは、第１実施例のＡ／Ｄコンバータ１００のフルスケール電圧切替回路２０（図２参照）を、図１０に示すフルスケール電圧切替回路４２０に置き換えたものである。

その他の構成は第１実施例のＡ／Ｄコンバータ１００と同様であるため、同一又は同等の構成要素には同一符号を付し、その説明を省略する。

図１０に示すフルスケール電圧切替回路４２０は、下位側基準電圧（VRB）が入力されている点が第１実施例のＡ／Ｄコンバータ１００のフルスケール電圧切替回路２０（図２参照）と異なる。

このため、第４実施例のＡ／Ｄコンバータは、Ｄ／Ａコンバータ１０の下位側の電圧値を調整することにより、出力電圧（RDout）を比較回路３０に出力する。

以上、第４実施例のＡ／Ｄコンバータによれば、互いに電圧値の異なる入力アナログ信号AIN1, AIN2の双方の全電圧変動範囲について、ＦＳＲ電圧を設定することができる。

また、入力アナログ信号AIN1は、入力アナログ信号AIN2よりも電圧値が低く、電圧変動が小さいアナログ入力信号であるが、このように電圧変動の小さなアナログ入力信号に対して分解能を充分に向上させることができる。

このように、第４実施例によれば、アナログ入力信号の信号レベルに応じてＦＳＲを変化させることにより、アナログ入力信号が入力される電子機器にとって最適なデジタル信号を供給することができるＡ／Ｄコンバータを提供することができる。

以上、本発明の例示的な実施の形態のＡ／Ｄコンバータについて説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。

１０ Ｄ／Ａコンバータ
２０、２２０、４２０ フルスケール電圧切替回路
３０ 比較回路
４０ 逐次比較レジスタ
５０ Ｎビットラッチ
６０ コントロール回路
７０ マルチプレクサ
８０ 基準電圧発生回路
３１ コンパレータ
９０ アナログ電圧源
１００、２００、３００ Ａ／Ｄコンバータ

特開２０１０−１０９９６３号公報

Claims (5)

1. 複数のアナログ入力信号のうちのいずれか１つを選択して出力する選択部の出力を第１比較基準電圧と比較する比較部と、
   前記複数のアナログ入力信号のうちのいずれか１つのアナログ入力信号の電圧変動範囲に応じた第２比較基準電圧を出力するＤ／Ａコンバータと、
   前記選択部で選択されたアナログ入力信号の電圧変動範囲に応じて、前記Ｄ／Ａコンバータが出力する第２比較基準電圧を前記第１比較基準電圧に切り替えて前記比較部に出力する切替部と
   を含むＡ／Ｄコンバータ。
2. 前記切替部は、電圧変動範囲の異なる複数の前記アナログ入力信号の各々の電圧変動範囲に応じて前記第２比較基準電圧を前記第１比較基準電圧に切り替えるために、抵抗値の異なる複数の電圧切替用の抵抗器を含む、請求項１記載のＡ／Ｄコンバータ。
3. 前記切替部は、前記Ｄ／Ａコンバータが前記第２比較基準電圧を生成するための抵抗器と同一の単位抵抗素子で構成される電圧切替用の抵抗器を含む、請求項１記載のＡ／Ｄコンバータ。
4. 前記切替部は、前記第２比較基準電圧を前記第１比較基準電圧に切り替える切り替え動作を行わないときは、非能動状態にされる、請求項１乃至３のいずれか一項記載のＡ／Ｄコンバータ。
5. 前記Ｄ／Ａコンバータには、前記Ａ／Ｄコンバータの動作電圧と同一の電圧が入力される、請求項１乃至４のいずれか一項記載のＡ／Ｄコンバータ。

Images