JP2003280599A - 表示装置及びその駆動方法 - Google Patents
表示装置及びその駆動方法Info
- Publication number
- JP2003280599A JP2003280599A JP2002077497A JP2002077497A JP2003280599A JP 2003280599 A JP2003280599 A JP 2003280599A JP 2002077497 A JP2002077497 A JP 2002077497A JP 2002077497 A JP2002077497 A JP 2002077497A JP 2003280599 A JP2003280599 A JP 2003280599A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- line
- display
- pixel
- pixel array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0202—Addressing of scan or signal lines
- G09G2310/0205—Simultaneous scanning of several lines in flat panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/061—Details of flat display driving waveforms for resetting or blanking
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】液晶表示装置等のホールド型表示装置での動画
像表示動作で生じる動画ぼやけとこれに因る画質劣化
を、動画像の表示輝度を損なうことなく抑える。 【解決手段】水平同期信号に呼応して１ライン毎に表示
装置に入力される映像データを表示装置の画素アレイに
１ラインずつＮ回（Ｎは２以上の自然数）順次書き込む
毎に画素アレイの輝度を下げるブランキング・データを
Ｍ回（ＭはＮより小さい自然数）順次書き込む動作を繰
り返す。画素アレイへの（Ｎ＋Ｍ）回のデータ書込み
は、Ｎライン分の映像データの水平走査期間を宛がい、
画素アレイへのデータ書込みにおける水平帰線期間を映
像データの水平走査期間に含まれるそれより短くして行
う。また、Ｎ回の映像データが書き込まれる画素行とＭ
回のブランキング・データが書き込まれる画素行との画
素アレイ内での間隔を夫々の画素行の選択動作を開始す
る走査開始信号により調整する。
像表示動作で生じる動画ぼやけとこれに因る画質劣化
を、動画像の表示輝度を損なうことなく抑える。 【解決手段】水平同期信号に呼応して１ライン毎に表示
装置に入力される映像データを表示装置の画素アレイに
１ラインずつＮ回（Ｎは２以上の自然数）順次書き込む
毎に画素アレイの輝度を下げるブランキング・データを
Ｍ回（ＭはＮより小さい自然数）順次書き込む動作を繰
り返す。画素アレイへの（Ｎ＋Ｍ）回のデータ書込み
は、Ｎライン分の映像データの水平走査期間を宛がい、
画素アレイへのデータ書込みにおける水平帰線期間を映
像データの水平走査期間に含まれるそれより短くして行
う。また、Ｎ回の映像データが書き込まれる画素行とＭ
回のブランキング・データが書き込まれる画素行との画
素アレイ内での間隔を夫々の画素行の選択動作を開始す
る走査開始信号により調整する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング素子
（Switching Element）を夫々有する複数の画素を備え
た液晶表示装置並びにエレクトロルミネセンス型（Elec
tro Luminescence-type）表示装置、及び発光ダイオー
ド（Light Emitting Diode）のような発光素子を夫々
有する複数の画素を備えた表示装置に代表される所謂ア
クティブ・マトリクス型の表示装置（Active Matrix-t
ype Display Device）に係り、特にホールド型の表示
装置（Hold-type Display Device）における表示画像
のブランキング処理（Blanking Process）に関する。
（Switching Element）を夫々有する複数の画素を備え
た液晶表示装置並びにエレクトロルミネセンス型（Elec
tro Luminescence-type）表示装置、及び発光ダイオー
ド（Light Emitting Diode）のような発光素子を夫々
有する複数の画素を備えた表示装置に代表される所謂ア
クティブ・マトリクス型の表示装置（Active Matrix-t
ype Display Device）に係り、特にホールド型の表示
装置（Hold-type Display Device）における表示画像
のブランキング処理（Blanking Process）に関する。
【０００２】
【従来の技術】フレーム期間毎に外部から入力される映
像データ（テレビジョン放送の場合、映像信号）に基づ
く画像を、二次元的に配列された複数の画素の各々の輝
度を所定の期間（例えば、１フレーム期間）内に所望の
値に保持して表示する表示装置として、液晶表示装置が
普及している。
像データ（テレビジョン放送の場合、映像信号）に基づ
く画像を、二次元的に配列された複数の画素の各々の輝
度を所定の期間（例えば、１フレーム期間）内に所望の
値に保持して表示する表示装置として、液晶表示装置が
普及している。
【０００３】アクティブ・マトリクス方式（Active Ma
trix Scheme）の液晶表示装置では、図９に示す如く、
二次元的又は行列（Matrix）状に配置された複数の画素
PIXの各々に画素電極PXとこれに映像信号を供給するス
イッチング素子SW（例えば、薄膜トランジスタ）が設け
られる。このように複数の画素PIXが配置された素子
は、画素アレイ（Pixels Array）101とも呼ばれ、液晶
表示装置における画素アレイは液晶表示パネルとも呼ば
れる。この画素アレイにおいて、複数の画素PIXは画像
を表示する所謂画面（Screen）をなす。
trix Scheme）の液晶表示装置では、図９に示す如く、
二次元的又は行列（Matrix）状に配置された複数の画素
PIXの各々に画素電極PXとこれに映像信号を供給するス
イッチング素子SW（例えば、薄膜トランジスタ）が設け
られる。このように複数の画素PIXが配置された素子
は、画素アレイ（Pixels Array）101とも呼ばれ、液晶
表示装置における画素アレイは液晶表示パネルとも呼ば
れる。この画素アレイにおいて、複数の画素PIXは画像
を表示する所謂画面（Screen）をなす。
【０００４】図９に示された画素アレイ101には、横方
向に延びる複数のゲート線10（GateLines、走査信号線
とも呼ばれる）と縦方向（このゲート線10と交差する方
向）に延びる複数のデータ線12（Data Lines、映像信
号線とも呼ばれる）とがそれぞれ並設（juxtapose）さ
れる。図９に示される如く、G1，G2，…Gj，Gj+1，…Gn
なる番地で識別される夫々のゲート線10沿いには複数の
画素PIXが横方向に並ぶ所謂画素行（Pixel Row）が、D
1R，D1G，D1B，…DmBなる番地で識別される夫々のデー
タ線12沿いには複数の画素PIXが縦方向に並ぶ所謂画素
列（Pixel Column）が形成される。ゲート線10は、走
査ドライバ103（Scanning Driver，走査駆動回路とも
呼ばれる）からその各々に対応する画素行（図９の場
合、各ゲート線の下側）をなす画素PIXに夫々設けられ
たスイッチング素子SWに電圧信号を印加し、夫々の画素
PIXに設けられた画素電極PXとデータ線12の一つとの電
気的な接続を開閉する。特定の画素行に設けられたスイ
ッチング素子SWの群を、これに対応するゲート線10から
電圧信号を印加して制御する動作は、「ラインの選択
（Selecting Line(s)）」又は「走査（Scanning）」と
も呼ばれる。走査ドライバ103からゲート線10に印加さ
れる上記電圧信号は走査信号とも呼ばれ、例えばその信
号波形に生じるパルスでスイッチング素子SWの導通状態
を制御する。また、スイッチング素子SWの種類に応じ、
この走査信号は電流信号として走査信号線（ゲート線10
に相当）に供給される。
向に延びる複数のゲート線10（GateLines、走査信号線
とも呼ばれる）と縦方向（このゲート線10と交差する方
向）に延びる複数のデータ線12（Data Lines、映像信
号線とも呼ばれる）とがそれぞれ並設（juxtapose）さ
れる。図９に示される如く、G1，G2，…Gj，Gj+1，…Gn
なる番地で識別される夫々のゲート線10沿いには複数の
画素PIXが横方向に並ぶ所謂画素行（Pixel Row）が、D
1R，D1G，D1B，…DmBなる番地で識別される夫々のデー
タ線12沿いには複数の画素PIXが縦方向に並ぶ所謂画素
列（Pixel Column）が形成される。ゲート線10は、走
査ドライバ103（Scanning Driver，走査駆動回路とも
呼ばれる）からその各々に対応する画素行（図９の場
合、各ゲート線の下側）をなす画素PIXに夫々設けられ
たスイッチング素子SWに電圧信号を印加し、夫々の画素
PIXに設けられた画素電極PXとデータ線12の一つとの電
気的な接続を開閉する。特定の画素行に設けられたスイ
ッチング素子SWの群を、これに対応するゲート線10から
電圧信号を印加して制御する動作は、「ラインの選択
（Selecting Line(s)）」又は「走査（Scanning）」と
も呼ばれる。走査ドライバ103からゲート線10に印加さ
れる上記電圧信号は走査信号とも呼ばれ、例えばその信
号波形に生じるパルスでスイッチング素子SWの導通状態
を制御する。また、スイッチング素子SWの種類に応じ、
この走査信号は電流信号として走査信号線（ゲート線10
に相当）に供給される。
【０００５】一方、データ線12の夫々には、データ・ド
ライバ102（Data Driver，映像信号駆動回路とも呼ば
れる）から階調電圧（Gray Scale Voltage，又はTone
Voltage）とよばれる表示信号（液晶表示装置の場
合、電圧信号）が印加され、その各々に対応する画素列
（図９の場合、各データ線の右側）をなす画素PIXの上
記走査信号で選択された夫々の画素電極PXに上記階調電
圧を印加する。
ライバ102（Data Driver，映像信号駆動回路とも呼ば
れる）から階調電圧（Gray Scale Voltage，又はTone
Voltage）とよばれる表示信号（液晶表示装置の場
合、電圧信号）が印加され、その各々に対応する画素列
（図９の場合、各データ線の右側）をなす画素PIXの上
記走査信号で選択された夫々の画素電極PXに上記階調電
圧を印加する。
【０００６】このような液晶表示装置をテレビジョン装
置に組み込んだ場合、インタレース方式（Interlace M
ode）で受信される映像データ（映像信号）の１フィー
ルド期間又はプログレッシブ方式（Progressive Mod
e）で受信される映像データの１フレーム期間に対し
て、上記走査信号はゲート線10のＧ１からＧｎに順次印
加され、１フィールド期間又は１フレーム期間に受信さ
れる映像データから生成された階調電圧が夫々の画素行
を構成する画素の一群に順次印加される。画素の各々に
は、上述の画素電極PXと基準電圧（Reference Voltag
e）又はコモン電圧（Common Voltage）が信号線11を通
して印加される対向電極CTとで液晶層LCを挟む言わば容
量素子が形成され、画素電極PXと対向電極CTとの間に生
じる電界で液晶層LCの光透過率を制御する。上述の如
く、映像データのフィールド期間毎又はフレーム期間毎
にゲート線Ｇ１乃至Ｇｎを順次選択する動作を１回行う
場合、例えば或るフィールド期間に或る画素の画素電極
PXに印加された階調電圧は、この或るフィールド期間に
続く次のフィールド期間で別の階調電圧を受けるまで、
この画素電極PXに理論的には保持される。従って、この
画素電極PXと上記対向電極CTとに挟まれる液晶層LCの光
透過率（換言すれば、この画素電極PXを有する画素の明
るさ）は、１フィールド期間毎に所定の状態に保たれ
る。このようにフィールド期間毎又はフレーム期間毎に
画素の明るさを保持しながら画像を表示する液晶表示装
置は、ホールド型表示装置（Hold-type Display Devi
ce）とも呼ばれ、映像信号を受けた瞬間に画素毎に設け
られた蛍光体を電子線照射により発光させる陰極線管
（Cathode-ray Tube）のような所謂インパルス型表示
装置（Impulse-type Display Device）と区別され
る。
置に組み込んだ場合、インタレース方式（Interlace M
ode）で受信される映像データ（映像信号）の１フィー
ルド期間又はプログレッシブ方式（Progressive Mod
e）で受信される映像データの１フレーム期間に対し
て、上記走査信号はゲート線10のＧ１からＧｎに順次印
加され、１フィールド期間又は１フレーム期間に受信さ
れる映像データから生成された階調電圧が夫々の画素行
を構成する画素の一群に順次印加される。画素の各々に
は、上述の画素電極PXと基準電圧（Reference Voltag
e）又はコモン電圧（Common Voltage）が信号線11を通
して印加される対向電極CTとで液晶層LCを挟む言わば容
量素子が形成され、画素電極PXと対向電極CTとの間に生
じる電界で液晶層LCの光透過率を制御する。上述の如
く、映像データのフィールド期間毎又はフレーム期間毎
にゲート線Ｇ１乃至Ｇｎを順次選択する動作を１回行う
場合、例えば或るフィールド期間に或る画素の画素電極
PXに印加された階調電圧は、この或るフィールド期間に
続く次のフィールド期間で別の階調電圧を受けるまで、
この画素電極PXに理論的には保持される。従って、この
画素電極PXと上記対向電極CTとに挟まれる液晶層LCの光
透過率（換言すれば、この画素電極PXを有する画素の明
るさ）は、１フィールド期間毎に所定の状態に保たれ
る。このようにフィールド期間毎又はフレーム期間毎に
画素の明るさを保持しながら画像を表示する液晶表示装
置は、ホールド型表示装置（Hold-type Display Devi
ce）とも呼ばれ、映像信号を受けた瞬間に画素毎に設け
られた蛍光体を電子線照射により発光させる陰極線管
（Cathode-ray Tube）のような所謂インパルス型表示
装置（Impulse-type Display Device）と区別され
る。
【０００７】テレビジョン受像機やコンピュータ等から
送信される映像データは、インパルス型表示装置に対応
したフォーマットを有する。上述した液晶表示装置の駆
動方法とテレビジョン放送とを比較すると、テレビジョ
ン放送の水平走査周波数の逆数に相当する時間でゲート
線10毎に走査信号が印加され、その垂直周波数の逆数に
相当する時間で全ゲート線Ｇ１乃至Ｇｎへの走査信号印
加が完了される。インパルス型表示装置は水平同期パル
スに呼応して水平走査期間毎に画面の横方向に並ぶ画素
を順次インパルス的に発光させるが、ホールド型表示装
置では上述のように水平走査期間毎に画素行を選択し
て、この画素行に含まれる複数の画素に一斉に電圧信号
を供給し且つ水平走査期間の終了後はこれらの画素に電
圧信号を保持させる。
送信される映像データは、インパルス型表示装置に対応
したフォーマットを有する。上述した液晶表示装置の駆
動方法とテレビジョン放送とを比較すると、テレビジョ
ン放送の水平走査周波数の逆数に相当する時間でゲート
線10毎に走査信号が印加され、その垂直周波数の逆数に
相当する時間で全ゲート線Ｇ１乃至Ｇｎへの走査信号印
加が完了される。インパルス型表示装置は水平同期パル
スに呼応して水平走査期間毎に画面の横方向に並ぶ画素
を順次インパルス的に発光させるが、ホールド型表示装
置では上述のように水平走査期間毎に画素行を選択し
て、この画素行に含まれる複数の画素に一斉に電圧信号
を供給し且つ水平走査期間の終了後はこれらの画素に電
圧信号を保持させる。
【０００８】図９を参照して液晶表示装置を例にホール
ド型表示装置の動作を説明したが、この液晶層LCをエレ
クトロルミネセンス材料に置き換えたエレクトロルミネ
センス型（ＥＬ型）の表示素子や、液晶層LCを画素電極
PX及び対向電極CTで挟んだ容量素子を発光ダイオードに
置き換えた発光ダイオード・アレイ型の表示装置も、そ
の動作原理（発光材料へのキャリア（Carrier）注入量
の制御で画像を表示する）は相違すれど、ホールド型表
示装置として動作する。発光材料（発光領域）へのキャ
リア注入で画像を生成する表示装置においては、上記表
示信号は電流信号として画素アレイ内の各画素に供給さ
れる。
ド型表示装置の動作を説明したが、この液晶層LCをエレ
クトロルミネセンス材料に置き換えたエレクトロルミネ
センス型（ＥＬ型）の表示素子や、液晶層LCを画素電極
PX及び対向電極CTで挟んだ容量素子を発光ダイオードに
置き換えた発光ダイオード・アレイ型の表示装置も、そ
の動作原理（発光材料へのキャリア（Carrier）注入量
の制御で画像を表示する）は相違すれど、ホールド型表
示装置として動作する。発光材料（発光領域）へのキャ
リア注入で画像を生成する表示装置においては、上記表
示信号は電流信号として画素アレイ内の各画素に供給さ
れる。
【０００９】ところで、ホールド型表示装置は、その画
素の各々の明るさを例えば上述のフレーム期間毎に保持
して画像を表示するため、表示画像を連続する一対のフ
レーム期間の間で異なるものに置換えると、画素の明る
さが十分に応答しないことがある。この現象は、或るフ
レーム期間（例えば、第１のフレーム期間）で所定の明
るさに設定された画素が、このフレーム期間に続く次の
フレーム期間（例えば、第２のフレーム期間）で走査さ
れるまで第１のフレーム期間に応じた明るさを保つこと
から説明される。また、この現象は第１のフレーム期間
で画素に送られた電圧信号（または、これに注入された
キャリア）の一部が、第２のフレーム期間にて画素に送
られるべき電圧信号（または、これに注入されるべきキ
ャリア）に干渉する、いわば各画素における映像信号の
履歴（Hysteresis）からも説明される。ホールド型発光
を用いた表示装置における画像表示の応答性に係る斯様
な問題を解決する技術は、例えば、特公平06−016223
号、特公平07−044670号、特開平05−073005号、特開平
11-109921号公報、及び特開2001-166280号公報に夫々開
示されている。
素の各々の明るさを例えば上述のフレーム期間毎に保持
して画像を表示するため、表示画像を連続する一対のフ
レーム期間の間で異なるものに置換えると、画素の明る
さが十分に応答しないことがある。この現象は、或るフ
レーム期間（例えば、第１のフレーム期間）で所定の明
るさに設定された画素が、このフレーム期間に続く次の
フレーム期間（例えば、第２のフレーム期間）で走査さ
れるまで第１のフレーム期間に応じた明るさを保つこと
から説明される。また、この現象は第１のフレーム期間
で画素に送られた電圧信号（または、これに注入された
キャリア）の一部が、第２のフレーム期間にて画素に送
られるべき電圧信号（または、これに注入されるべきキ
ャリア）に干渉する、いわば各画素における映像信号の
履歴（Hysteresis）からも説明される。ホールド型発光
を用いた表示装置における画像表示の応答性に係る斯様
な問題を解決する技術は、例えば、特公平06−016223
号、特公平07−044670号、特開平05−073005号、特開平
11-109921号公報、及び特開2001-166280号公報に夫々開
示されている。
【００１０】このうち、特開平11-109921号公報におい
ては、液晶表示装置（ホールド型発光を用いた表示装置
の一例）で動画像を再生する際に、画素をインパルス的
に発光させる陰極線管に比べて物体の輪郭が不明瞭にな
る所謂ぼやけ現象（BlurringPhenomenon）が論じられて
いる。特開平11-109921号公報は、このぼやけ現象を解
決するために、一つの液晶表示パネルの画素アレイ（Pi
xels Array，二次元的に並ぶ複数の画素群）を画面
（画像表示領域）の上下に二分割し、その分割された画
素アレイのそれぞれにデータ線駆動回路を設けた液晶表
示装置を開示する。この液晶表示装置は、上下の画素ア
レイの各々のゲート線を１本ずつ、上下併せて２本を選
択しながら夫々の画素アレイに設けたデータ線駆動回路
から映像信号を供給する所謂デュアルスキャン動作（Du
al Scanning Operation）を行う。このデュアルスキ
ャン動作を１フレーム期間内に行いながら、上下位相を
ずらして一方に表示画像に相当する信号（所謂映像信
号）を、他方にブランキング画像（Blanking Image，
例えば黒画像）の信号を夫々のデータ線駆動回路から画
素アレイに入力する。従って、１フレーム期間において
上下いずれの画素アレイにも、映像表示を行う期間とブ
ランキング表示を行う期間とが与えられ、画面全体にお
いて映像がホールドされる期間が短縮される。これによ
り、液晶表示装置においても、ブラウン管並みの動画表
示性能が得られる。
ては、液晶表示装置（ホールド型発光を用いた表示装置
の一例）で動画像を再生する際に、画素をインパルス的
に発光させる陰極線管に比べて物体の輪郭が不明瞭にな
る所謂ぼやけ現象（BlurringPhenomenon）が論じられて
いる。特開平11-109921号公報は、このぼやけ現象を解
決するために、一つの液晶表示パネルの画素アレイ（Pi
xels Array，二次元的に並ぶ複数の画素群）を画面
（画像表示領域）の上下に二分割し、その分割された画
素アレイのそれぞれにデータ線駆動回路を設けた液晶表
示装置を開示する。この液晶表示装置は、上下の画素ア
レイの各々のゲート線を１本ずつ、上下併せて２本を選
択しながら夫々の画素アレイに設けたデータ線駆動回路
から映像信号を供給する所謂デュアルスキャン動作（Du
al Scanning Operation）を行う。このデュアルスキ
ャン動作を１フレーム期間内に行いながら、上下位相を
ずらして一方に表示画像に相当する信号（所謂映像信
号）を、他方にブランキング画像（Blanking Image，
例えば黒画像）の信号を夫々のデータ線駆動回路から画
素アレイに入力する。従って、１フレーム期間において
上下いずれの画素アレイにも、映像表示を行う期間とブ
ランキング表示を行う期間とが与えられ、画面全体にお
いて映像がホールドされる期間が短縮される。これによ
り、液晶表示装置においても、ブラウン管並みの動画表
示性能が得られる。
【００１１】従来の技術として、特開平11-109921号公
報には、一つの液晶表示パネルを上下２つの画素アレイ
に分割し、その分割された画素アレイのそれぞれにデー
タ線駆動回路を設け、上下の画素アレイの各々に１本ず
つ、上下併せて計２本のゲート線を選択し、上下２分割
した表示領域をそれぞれの駆動回路でデュアルスキャン
しながら、１フレーム期間内に上下位相をずらしてブラ
ンキング画像（黒画像）を挿入する（interpolate）こ
とが開示されている。つまり、１フレーム期間が映像表
示期間とブランキング期間の状態を取ることとなり、映
像ホールド期間を短縮することができる。そのため液晶
ディスプレイで、ブラウン管のようにインパルス型発光
の動画表示性能を得ることができる。
報には、一つの液晶表示パネルを上下２つの画素アレイ
に分割し、その分割された画素アレイのそれぞれにデー
タ線駆動回路を設け、上下の画素アレイの各々に１本ず
つ、上下併せて計２本のゲート線を選択し、上下２分割
した表示領域をそれぞれの駆動回路でデュアルスキャン
しながら、１フレーム期間内に上下位相をずらしてブラ
ンキング画像（黒画像）を挿入する（interpolate）こ
とが開示されている。つまり、１フレーム期間が映像表
示期間とブランキング期間の状態を取ることとなり、映
像ホールド期間を短縮することができる。そのため液晶
ディスプレイで、ブラウン管のようにインパルス型発光
の動画表示性能を得ることができる。
【００１２】一方、液晶表示装置で表示される動画像の
ぼやけ現象を抑える別の技術が、特開2001-166280号公
報に開示される。この公報には、夫々のゲート線に対応
した画素群に上記映像信号を供給するためのゲート線の
選択期間を分割し、その前半で選択されたゲート線に対
応する画素群には映像信号を、その後半で選択された別
のゲート線に対応する別の画素群にはこれらを黒表示す
る電圧信号を夫々供給する液晶表示装置の駆動方法が記
載される。その概要を、図９の画素アレイを図１０のタ
イミング・チャートに則り駆動する例にて説明する。フ
レーム期間毎に、画素アレイ101内のゲート線G1，G2，
…Gj，Gj+1，…は、その各々に走査ドライバ103から送
られる走査信号に発生するゲート・パルス（Gate Puls
e，ゲート選択パルスともいう）で選択される。換言す
れば、ゲート・パルスを受けたゲート線に対応する画素
PIXの各々に備えられたスイッチング素子SWが、ゲート
・パルスによりデータ線12から送られる表示信号を画素
PIXに受けさせる状態になる。例えば、ゲート線G1に対
応する画素群（行方向に並ぶため、画素行ともよぶ）に
供給すべき映像データの１ライン分から生成される表示
信号L1のデータ・ドライバ102からの出力に呼応して、
ゲート線G1がゲート・パルスにより選択される。図１０
では、Low状態の走査信号がHigh状態になる波形として
ゲート・パルスを示し、走査信号がHigh状態にある期間
に亘り、この走査信号を受けるゲート線が選択される。
ぼやけ現象を抑える別の技術が、特開2001-166280号公
報に開示される。この公報には、夫々のゲート線に対応
した画素群に上記映像信号を供給するためのゲート線の
選択期間を分割し、その前半で選択されたゲート線に対
応する画素群には映像信号を、その後半で選択された別
のゲート線に対応する別の画素群にはこれらを黒表示す
る電圧信号を夫々供給する液晶表示装置の駆動方法が記
載される。その概要を、図９の画素アレイを図１０のタ
イミング・チャートに則り駆動する例にて説明する。フ
レーム期間毎に、画素アレイ101内のゲート線G1，G2，
…Gj，Gj+1，…は、その各々に走査ドライバ103から送
られる走査信号に発生するゲート・パルス（Gate Puls
e，ゲート選択パルスともいう）で選択される。換言す
れば、ゲート・パルスを受けたゲート線に対応する画素
PIXの各々に備えられたスイッチング素子SWが、ゲート
・パルスによりデータ線12から送られる表示信号を画素
PIXに受けさせる状態になる。例えば、ゲート線G1に対
応する画素群（行方向に並ぶため、画素行ともよぶ）に
供給すべき映像データの１ライン分から生成される表示
信号L1のデータ・ドライバ102からの出力に呼応して、
ゲート線G1がゲート・パルスにより選択される。図１０
では、Low状態の走査信号がHigh状態になる波形として
ゲート・パルスを示し、走査信号がHigh状態にある期間
に亘り、この走査信号を受けるゲート線が選択される。
【００１３】特開2001-166280号公報に開示される液晶
表示装置の駆動方法においては、それぞれの画素行に映
像データの１ライン分の表示信号（図１０におけるL1，
L2，Lj，Lj+1，…のいずれか）を供給するために、これ
に対応するゲート線（図１０におけるG1，G2，Gj，Gj+
1）を選択していた時間tgのうち、その後半のtbを別の
ゲート線の選択（ゲート線G1に対してはゲート線Gj）の
選択に割り当てて、この別のゲート線に対応する画素行
にこれを黒く表示する表示信号（図１０におけるＢ）を
供給する。この（tg−tb）の時間内に選択されて１ライ
ン分の映像データが書き込まれるゲート線と、これに続
くtbの時間内に選択されて黒データ（画素を黒く表示す
る表示信号に対応）が書き込まれるゲート線とは、画素
アレイにて離間するように選択される。これにより、フ
レーム期間毎に画素アレイへの映像データ書き込みによ
る映像生成とその消去とを完結することで、この映像は
インパルス型の表示装置のように画面に生成され、その
動画ぼやけも低減される。
表示装置の駆動方法においては、それぞれの画素行に映
像データの１ライン分の表示信号（図１０におけるL1，
L2，Lj，Lj+1，…のいずれか）を供給するために、これ
に対応するゲート線（図１０におけるG1，G2，Gj，Gj+
1）を選択していた時間tgのうち、その後半のtbを別の
ゲート線の選択（ゲート線G1に対してはゲート線Gj）の
選択に割り当てて、この別のゲート線に対応する画素行
にこれを黒く表示する表示信号（図１０におけるＢ）を
供給する。この（tg−tb）の時間内に選択されて１ライ
ン分の映像データが書き込まれるゲート線と、これに続
くtbの時間内に選択されて黒データ（画素を黒く表示す
る表示信号に対応）が書き込まれるゲート線とは、画素
アレイにて離間するように選択される。これにより、フ
レーム期間毎に画素アレイへの映像データ書き込みによ
る映像生成とその消去とを完結することで、この映像は
インパルス型の表示装置のように画面に生成され、その
動画ぼやけも低減される。
【００１４】
【発明が解決しようとする課題】上述した特開平11-109
921号公報に記載された液晶表示装置と、特開2001-1662
80号公報に記載されたそれとを比較すると、前者は２つ
のゲート線を同時に選択して一方に対応する画素行に１
ライン分の映像データに対応する表示信号を、他方に対
応する画素行にこれを黒く表示する表示信号を夫々供給
することができる。これにより夫々の画素行をなす画素
の各々に表示信号を供給する時間が確保される。しか
し、１フレーム期間にて画素行が映像データに対応する
表示信号を保持する期間はその半分に制限されるため、
特に画素の輝度が表示信号の供給からこれに応じた値に
到るまでの遅延時間を要する場合は、この画素が十分な
輝度に到る前にこれを黒く表示する次の表示信号を受け
る問題が浮上する。この問題を解決するには、表示信号
の強度を高めねばならず、ゆえにデータ・ドライバ102
の出力を上げざるを得ない。また、上述のように特開平
11-109921号公報に記載された液晶表示装置は、その画
素アレイを２つの領域に分割するため、各領域にデータ
線駆動回路を設けざるを得ない。従って、液晶表示パネ
ル及びその周辺回路も自ずと複雑な構造となり、また寸
法も大きくなる。
921号公報に記載された液晶表示装置と、特開2001-1662
80号公報に記載されたそれとを比較すると、前者は２つ
のゲート線を同時に選択して一方に対応する画素行に１
ライン分の映像データに対応する表示信号を、他方に対
応する画素行にこれを黒く表示する表示信号を夫々供給
することができる。これにより夫々の画素行をなす画素
の各々に表示信号を供給する時間が確保される。しか
し、１フレーム期間にて画素行が映像データに対応する
表示信号を保持する期間はその半分に制限されるため、
特に画素の輝度が表示信号の供給からこれに応じた値に
到るまでの遅延時間を要する場合は、この画素が十分な
輝度に到る前にこれを黒く表示する次の表示信号を受け
る問題が浮上する。この問題を解決するには、表示信号
の強度を高めねばならず、ゆえにデータ・ドライバ102
の出力を上げざるを得ない。また、上述のように特開平
11-109921号公報に記載された液晶表示装置は、その画
素アレイを２つの領域に分割するため、各領域にデータ
線駆動回路を設けざるを得ない。従って、液晶表示パネ
ル及びその周辺回路も自ずと複雑な構造となり、また寸
法も大きくなる。
【００１５】一方、特開2001-166280号公報に記載され
た液晶表示装置は、その液晶表示パネル及びその周辺回
路の構造や寸法からして特開平11-109921号公報に記載
されたそれより実用的である。しかし、図１０のタイミ
ング・チャートからも明らかなように、１ライン分の映
像データを画素行に書き込むためのゲート線の選択期間
の一部が別の画素行への黒データ書き込みのための別の
ゲート線選択に宛がわれるため、夫々の画素行に表示信
号を供給する時間が短くなる問題は否めない。SID 01
Digest（The 2001 International Symposium of
the Societyfor Information Display），pages
994-997には、特開2001-166280号公報の液晶表示装置に
おける上述の問題を解決する技術が記載されている。こ
の技術を図１０により説明すれば、時間tgにおける時間
tbの比率をtg／２未満に抑え、画素行への映像データ書
き込み時間を確保する。一方、画素行への黒データ書き
込みは、複数回の画素行への映像データ書き込みに応じ
て繰り返して、１回の書き込み時間tbの不足を補う。こ
のため、ゲート線G1への映像データ書き込みに対してゲ
ート線Gj，Gj+2，Gj+4，…（後の２つは図１０に示され
ず）への黒データ書き込みを、ゲート線G2への映像デー
タ書き込みに対してゲート線Gj+1，Gj+3，Gj+5，…（後
の２つは図１０に示されず）への黒データ書き込みを、
夫々行う。
た液晶表示装置は、その液晶表示パネル及びその周辺回
路の構造や寸法からして特開平11-109921号公報に記載
されたそれより実用的である。しかし、図１０のタイミ
ング・チャートからも明らかなように、１ライン分の映
像データを画素行に書き込むためのゲート線の選択期間
の一部が別の画素行への黒データ書き込みのための別の
ゲート線選択に宛がわれるため、夫々の画素行に表示信
号を供給する時間が短くなる問題は否めない。SID 01
Digest（The 2001 International Symposium of
the Societyfor Information Display），pages
994-997には、特開2001-166280号公報の液晶表示装置に
おける上述の問題を解決する技術が記載されている。こ
の技術を図１０により説明すれば、時間tgにおける時間
tbの比率をtg／２未満に抑え、画素行への映像データ書
き込み時間を確保する。一方、画素行への黒データ書き
込みは、複数回の画素行への映像データ書き込みに応じ
て繰り返して、１回の書き込み時間tbの不足を補う。こ
のため、ゲート線G1への映像データ書き込みに対してゲ
ート線Gj，Gj+2，Gj+4，…（後の２つは図１０に示され
ず）への黒データ書き込みを、ゲート線G2への映像デー
タ書き込みに対してゲート線Gj+1，Gj+3，Gj+5，…（後
の２つは図１０に示されず）への黒データ書き込みを、
夫々行う。
【００１６】このようにして、ゲート線への黒データ書
き込み時間をその合計にて確保するも、その１回毎の時
間の不足は画素の輝度応答の遅れを補償するに不十分で
あった。１回のゲート線への黒データ書き込みで十分な
表示信号を受けた画素に比べて、この表示信号を複数回
に分割して受けた画素は、その輝度応答も緩くなる。こ
のため、消去すべき映像データの表示信号が黒データ書
き込み開始後も画素に残留し、１フレーム期間に完了す
べき映像データによる画像の画面からの消去が却って中
途半端になる可能性も否めない。
き込み時間をその合計にて確保するも、その１回毎の時
間の不足は画素の輝度応答の遅れを補償するに不十分で
あった。１回のゲート線への黒データ書き込みで十分な
表示信号を受けた画素に比べて、この表示信号を複数回
に分割して受けた画素は、その輝度応答も緩くなる。こ
のため、消去すべき映像データの表示信号が黒データ書
き込み開始後も画素に残留し、１フレーム期間に完了す
べき映像データによる画像の画面からの消去が却って中
途半端になる可能性も否めない。
【００１７】本発明は、液晶表示装置に代表されるホー
ルド型表示装置の画素アレイ周辺の構造変更を最小限に
抑えながら、これに表示される動画像の動画ぼやけを抑
え、またその表示輝度を十分に維持するに好適な表示装
置及びその駆動方法を提供する。
ルド型表示装置の画素アレイ周辺の構造変更を最小限に
抑えながら、これに表示される動画像の動画ぼやけを抑
え、またその表示輝度を十分に維持するに好適な表示装
置及びその駆動方法を提供する。
【００１８】
【課題を解決するための手段】本発明による表示装置の
一例は、（１）スイッチング素子（例えば、薄膜トラン
ジスタのような電界効果型素子）を夫々備えた複数の画
素が第１の方向（例えば、表示画面の水平方向）沿いに
複数の画素行を該第１の方向に交差する第２の方向沿い
（例えば、表示画面の垂直方向）に複数の画素列を夫々
なして配置された画素アレイ、（２）前記画素アレイの
前記第１の方向沿いに延び且つ前記第２の方向沿いに並
設され且つその各々にはこれに対応する前記画素行に備
えられた前記スイッチング素子の群へ第１信号（例え
ば、ゲート・パルス）を伝送する複数の第１信号線（例
えば、走査信号線）、（３）前記第２の方向に沿う前記
画素アレイの一端から他端に向けて前記複数の第１信号
線の夫々へ前記第１信号を順次出力して第１信号線の夫
々に対応する前記画素行を選択する第１駆動回路（例え
ば、走査駆動回路）、（４）前記画素アレイの前記第２
の方向沿いに延び且つ前記第１の方向沿いに並設され且
つその各々にはこれに対応する前記画素列に備えられた
前記画素の前記第１信号にて選択される前記画素行に属
する少なくとも一つに第２信号を供給する複数の第２信
号線（例えば、映像信号線やデータ信号線）、（５）前
記第２信号線の夫々に前記第２信号を出力する第２駆動
回路（例えば、データ駆動回路）、及び（６）前記第１
駆動回路に前記第１信号出力を制御する第１制御信号を
送り且つ前記第２駆動回路に前記第２信号の出力間隔を
制御する第２制御信号と映像データとを送る表示制御回
路（例えば、タイミング・コントローラ）を備える。
一例は、（１）スイッチング素子（例えば、薄膜トラン
ジスタのような電界効果型素子）を夫々備えた複数の画
素が第１の方向（例えば、表示画面の水平方向）沿いに
複数の画素行を該第１の方向に交差する第２の方向沿い
（例えば、表示画面の垂直方向）に複数の画素列を夫々
なして配置された画素アレイ、（２）前記画素アレイの
前記第１の方向沿いに延び且つ前記第２の方向沿いに並
設され且つその各々にはこれに対応する前記画素行に備
えられた前記スイッチング素子の群へ第１信号（例え
ば、ゲート・パルス）を伝送する複数の第１信号線（例
えば、走査信号線）、（３）前記第２の方向に沿う前記
画素アレイの一端から他端に向けて前記複数の第１信号
線の夫々へ前記第１信号を順次出力して第１信号線の夫
々に対応する前記画素行を選択する第１駆動回路（例え
ば、走査駆動回路）、（４）前記画素アレイの前記第２
の方向沿いに延び且つ前記第１の方向沿いに並設され且
つその各々にはこれに対応する前記画素列に備えられた
前記画素の前記第１信号にて選択される前記画素行に属
する少なくとも一つに第２信号を供給する複数の第２信
号線（例えば、映像信号線やデータ信号線）、（５）前
記第２信号線の夫々に前記第２信号を出力する第２駆動
回路（例えば、データ駆動回路）、及び（６）前記第１
駆動回路に前記第１信号出力を制御する第１制御信号を
送り且つ前記第２駆動回路に前記第２信号の出力間隔を
制御する第２制御信号と映像データとを送る表示制御回
路（例えば、タイミング・コントローラ）を備える。
【００１９】上述の第１駆動回路は、第１信号を複数の
第１信号線のＹライン毎にＮ回出力する第１走査工程
と、この第１信号を複数の第１信号線の第１走査工程で
第１信号を受けた（Ｙ×Ｎ）ライン以外（換言すれば、
第１走査工程で選択されない第１信号線の一群）のＺラ
イン毎にＭ回出力する第２走査工程とを交互に繰り返す
（Ｙ，Ｎ，Ｚ，Ｍは、Ｍ＜Ｎ，及び，Ｙ＜Ｎ／Ｍ≦Ｚ，
なる関係を夫々満たす自然数）。
第１信号線のＹライン毎にＮ回出力する第１走査工程
と、この第１信号を複数の第１信号線の第１走査工程で
第１信号を受けた（Ｙ×Ｎ）ライン以外（換言すれば、
第１走査工程で選択されない第１信号線の一群）のＺラ
イン毎にＭ回出力する第２走査工程とを交互に繰り返す
（Ｙ，Ｎ，Ｚ，Ｍは、Ｍ＜Ｎ，及び，Ｙ＜Ｎ／Ｍ≦Ｚ，
なる関係を夫々満たす自然数）。
【００２０】上述の第２駆動回路は、表示制御回路から
映像データをその水平走査周期毎に１ラインずつ受け、
前記第１走査工程での映像データの１ライン毎に生成さ
れる第２信号のＮ回の出力と、前記第２走査工程での画
素アレイをマスクする第２信号のＭ回の出力とを交互に
繰り返す。
映像データをその水平走査周期毎に１ラインずつ受け、
前記第１走査工程での映像データの１ライン毎に生成さ
れる第２信号のＮ回の出力と、前記第２走査工程での画
素アレイをマスクする第２信号のＭ回の出力とを交互に
繰り返す。
【００２１】上述の映像データは、テレビジョン受信
機、パーソナル・コンピュータ、ＤＶＤプレーヤ（Digi
tal Versatile Disc Player）等の表示装置の外部に
ある映像信号源から表示装置に入力され供給される。ま
た、映像データはその水平走査周波数毎に１ラインのデ
ータ（ライン・データや水平データとも呼ぶ）を複数回
に亘り表示装置に入力することで１画面の画像情報を表
示装置に与える。映像データは、この１画面分の画像情
報毎に表示装置に入力され、これに要する期間をフレー
ム期間と呼ぶ。
機、パーソナル・コンピュータ、ＤＶＤプレーヤ（Digi
tal Versatile Disc Player）等の表示装置の外部に
ある映像信号源から表示装置に入力され供給される。ま
た、映像データはその水平走査周波数毎に１ラインのデ
ータ（ライン・データや水平データとも呼ぶ）を複数回
に亘り表示装置に入力することで１画面の画像情報を表
示装置に与える。映像データは、この１画面分の画像情
報毎に表示装置に入力され、これに要する期間をフレー
ム期間と呼ぶ。
【００２２】これに対して、前記第２駆動回路からの表
示信号の１回の出力に対して、前記画素行を選択し、こ
れに表示信号を入力する時間は水平周期や水平期間と呼
ばれる。換言すれば、この水平期間は第２駆動回路から
の第２信号の出力間隔にも対応する。この水平期間に含
まれる帰線期間を１ラインの映像データを表示装置に入
力する期間（水平走査期間）に含まれる水平帰線期間よ
り短くすることで、１ライン毎の映像データの表示装置
への入力間隔より、これに応じた表示信号の画素アレイ
への出力間隔は短くなる。このため、表示制御回路に少
なくともＮ個のライン・メモリを設け、１ライン毎に表
示装置に順次入力される映像データをＮ個のライン・メ
モリの一つ毎に順次格納し、且つその夫々から順次読み
出すことで、Nライン分の映像データを表示装置に入力
するに要する時間とこれを第２駆動回路に順次（N回に
亘り）転送するに要する時間との差を前記第２走査工程
での画素アレイへの第２信号出力に活かせる。第２走査
工程にて画素アレイをマスクする第２信号は、これが入
力された画素の輝度をその入力前のそれ以下にするた
め、ブランキング信号（Blanking Signal）とも呼ばれ
る。
示信号の１回の出力に対して、前記画素行を選択し、こ
れに表示信号を入力する時間は水平周期や水平期間と呼
ばれる。換言すれば、この水平期間は第２駆動回路から
の第２信号の出力間隔にも対応する。この水平期間に含
まれる帰線期間を１ラインの映像データを表示装置に入
力する期間（水平走査期間）に含まれる水平帰線期間よ
り短くすることで、１ライン毎の映像データの表示装置
への入力間隔より、これに応じた表示信号の画素アレイ
への出力間隔は短くなる。このため、表示制御回路に少
なくともＮ個のライン・メモリを設け、１ライン毎に表
示装置に順次入力される映像データをＮ個のライン・メ
モリの一つ毎に順次格納し、且つその夫々から順次読み
出すことで、Nライン分の映像データを表示装置に入力
するに要する時間とこれを第２駆動回路に順次（N回に
亘り）転送するに要する時間との差を前記第２走査工程
での画素アレイへの第２信号出力に活かせる。第２走査
工程にて画素アレイをマスクする第２信号は、これが入
力された画素の輝度をその入力前のそれ以下にするた
め、ブランキング信号（Blanking Signal）とも呼ばれ
る。
【００２３】本発明による表示装置の他の一例は、
（１）第１方向（例えば、表示画面の水平方向）とこれ
に交差する第２方向（例えば、表示画面の垂直方向）に
沿い２次元的に配置された複数の画素を有する画素アレ
イと、（２）前記画素アレイに前記第２方向沿いに並設
され且つ前記複数の画素の前記第１方向沿いに並ぶ夫々
の群からなる複数の画素行の夫々を選択する走査信号を
伝送する複数の第１信号線（例えば、走査信号線）と、
（３）前記画素アレイに前記第１方向沿いに並設され且
つ前記走査信号で選択された前記画素行に含まれる画素
の夫々の輝度を決める表示信号を供給する複数の第２信
号線（例えば、映像信号線）と、（４）前記複数の第１
信号線の夫々に走査信号を出力する第１駆動回路（例え
ば、走査信号駆動回路）と、（５）前記複数の第２信号
線の夫々に表示信号を出力する第２駆動回路（例えば、
データ駆動回路）と、（６）フレーム期間毎に映像デー
タがその水平同期信号（例えば、上述の水平走査期間を
規定）に呼応して１ラインずつ入力され且つ前記第１駆
動回路による前記走査信号出力を制御する第１クロック
信号とこの第１クロック信号による前記画素行の選択工
程の開始を指示する走査開始信号とをこの第１駆動回路
へ送信し且つ前記第２駆動回路に第２クロック信号を前
記映像データとともにこの第２駆動回路へ送信する表示
制御回路（例えば、タイミング・コントローラ）とを備
える。
（１）第１方向（例えば、表示画面の水平方向）とこれ
に交差する第２方向（例えば、表示画面の垂直方向）に
沿い２次元的に配置された複数の画素を有する画素アレ
イと、（２）前記画素アレイに前記第２方向沿いに並設
され且つ前記複数の画素の前記第１方向沿いに並ぶ夫々
の群からなる複数の画素行の夫々を選択する走査信号を
伝送する複数の第１信号線（例えば、走査信号線）と、
（３）前記画素アレイに前記第１方向沿いに並設され且
つ前記走査信号で選択された前記画素行に含まれる画素
の夫々の輝度を決める表示信号を供給する複数の第２信
号線（例えば、映像信号線）と、（４）前記複数の第１
信号線の夫々に走査信号を出力する第１駆動回路（例え
ば、走査信号駆動回路）と、（５）前記複数の第２信号
線の夫々に表示信号を出力する第２駆動回路（例えば、
データ駆動回路）と、（６）フレーム期間毎に映像デー
タがその水平同期信号（例えば、上述の水平走査期間を
規定）に呼応して１ラインずつ入力され且つ前記第１駆
動回路による前記走査信号出力を制御する第１クロック
信号とこの第１クロック信号による前記画素行の選択工
程の開始を指示する走査開始信号とをこの第１駆動回路
へ送信し且つ前記第２駆動回路に第２クロック信号を前
記映像データとともにこの第２駆動回路へ送信する表示
制御回路（例えば、タイミング・コントローラ）とを備
える。
【００２４】この表示装置において、前記第２駆動回路
は、前記フレーム期間毎に前記第２クロック信号に呼応
して、前記映像データの１ライン分から生成される映像
表示信号のＮ回（Ｎは２以上の自然数）の出力と前記画
素アレイに表示された画像をマスクするブランキング信
号のＭ回（ＭはＭ＜Ｎを満たす自然数）の出力とを交互
に繰り返す。
は、前記フレーム期間毎に前記第２クロック信号に呼応
して、前記映像データの１ライン分から生成される映像
表示信号のＮ回（Ｎは２以上の自然数）の出力と前記画
素アレイに表示された画像をマスクするブランキング信
号のＭ回（ＭはＭ＜Ｎを満たす自然数）の出力とを交互
に繰り返す。
【００２５】また、この表示装置において、前記第１駆
動回路は、前記フレーム期間毎の前記走査信号出力によ
り、前記Ｎ回の映像表示信号の出力毎に前記第１信号線
を前記画素アレイの一端（例えば、画面の上端）から他
端（例えば、画面の下端）に向けてＹライン（Ｙ＜Ｎ／
Ｍ）ずつ順次選択する工程と、これに続く前記Ｍ回のブ
ランキング信号出力毎に該Ｎ回の映像表示信号出力に対
して選択されたＹ×Ｎ本以外の第１信号線を画素アレイ
の一端から他端に向けてＺラインずつ（Ｚ≧Ｎ／Ｍ）選
択する工程とを交互に繰り返す。夫々の工程で選択され
るＹ×Ｎ本の第１信号線群とＺ×Ｍ本の第１信号線群と
は、画素アレイ内にてそのいずれにも属さない別の第１
信号線を挟んで離間されてもよい。また、これらの信号
線群が隣接する場合は、前記画素アレイの一端側からＹ
×Ｎ本の第１信号線群及びＺ×Ｍ本の第１信号線群をこ
の順に並ばせることにより、Ｙ×Ｎ本の第１信号線群に
対応する画素における映像表示信号の保持時間が長くな
る。即ち、この画素がＹ×Ｎ本の第１信号線群のいずれ
かにより選択される（映像表示信号を受ける）時刻から
Ｚ×Ｍ本の第１信号線群のいずれかにより選択される
（ブランキング信号を受ける）時刻迄の期間が長くなる
からである。
動回路は、前記フレーム期間毎の前記走査信号出力によ
り、前記Ｎ回の映像表示信号の出力毎に前記第１信号線
を前記画素アレイの一端（例えば、画面の上端）から他
端（例えば、画面の下端）に向けてＹライン（Ｙ＜Ｎ／
Ｍ）ずつ順次選択する工程と、これに続く前記Ｍ回のブ
ランキング信号出力毎に該Ｎ回の映像表示信号出力に対
して選択されたＹ×Ｎ本以外の第１信号線を画素アレイ
の一端から他端に向けてＺラインずつ（Ｚ≧Ｎ／Ｍ）選
択する工程とを交互に繰り返す。夫々の工程で選択され
るＹ×Ｎ本の第１信号線群とＺ×Ｍ本の第１信号線群と
は、画素アレイ内にてそのいずれにも属さない別の第１
信号線を挟んで離間されてもよい。また、これらの信号
線群が隣接する場合は、前記画素アレイの一端側からＹ
×Ｎ本の第１信号線群及びＺ×Ｍ本の第１信号線群をこ
の順に並ばせることにより、Ｙ×Ｎ本の第１信号線群に
対応する画素における映像表示信号の保持時間が長くな
る。即ち、この画素がＹ×Ｎ本の第１信号線群のいずれ
かにより選択される（映像表示信号を受ける）時刻から
Ｚ×Ｍ本の第１信号線群のいずれかにより選択される
（ブランキング信号を受ける）時刻迄の期間が長くなる
からである。
【００２６】上述の走査開始信号は、フレーム期間毎に
第１信号線をＹライン毎に順次選択する工程を画素アレ
イの一端から開始させる第１時刻とこの第１信号線をＺ
ライン毎に順次選択する工程を該画素アレイの一端から
開始させる第２時刻とを夫々決める。或るフレーム期間
における第１時刻とこれに続く第２時刻との間隔を、こ
の第２時刻とこれに続く次の第１時刻（次のフレーム期
間のＹライン毎の第１信号線の選択が開始される時刻）
との間隔より長くすることで、１フレーム期間における
画素アレイが映像表示信号を保持する時間（換言すれ
ば、画面における映像表示期間）の比率が上がり、表示
輝度も上がる。
第１信号線をＹライン毎に順次選択する工程を画素アレ
イの一端から開始させる第１時刻とこの第１信号線をＺ
ライン毎に順次選択する工程を該画素アレイの一端から
開始させる第２時刻とを夫々決める。或るフレーム期間
における第１時刻とこれに続く第２時刻との間隔を、こ
の第２時刻とこれに続く次の第１時刻（次のフレーム期
間のＹライン毎の第１信号線の選択が開始される時刻）
との間隔より長くすることで、１フレーム期間における
画素アレイが映像表示信号を保持する時間（換言すれ
ば、画面における映像表示期間）の比率が上がり、表示
輝度も上がる。
【００２７】また、フレーム期間の連続した少なくとも
一対にて、夫々のフレーム期間における走査開始信号の
第１時刻とこれに続く第２時刻との間隔（ブランキング
信号を画素アレイに供給するタイミング）を互いに異な
らせてもよい。走査開始信号の波形が第１時刻に対応す
る第１パルスと第２時刻に対応する第２パルスとを含む
とき、フレーム期間の連続した少なくとも一対にて、夫
々のフレーム期間における第１パルスと第２パルスとの
間隔を互いに異ならせてもよい。
一対にて、夫々のフレーム期間における走査開始信号の
第１時刻とこれに続く第２時刻との間隔（ブランキング
信号を画素アレイに供給するタイミング）を互いに異な
らせてもよい。走査開始信号の波形が第１時刻に対応す
る第１パルスと第２時刻に対応する第２パルスとを含む
とき、フレーム期間の連続した少なくとも一対にて、夫
々のフレーム期間における第１パルスと第２パルスとの
間隔を互いに異ならせてもよい。
【００２８】さらに、本発明による（ａ）第１方向沿い
に並ぶ複数の画素を夫々含む複数の画素行が第１方向に
交差する第２方向沿いに並設される画素アレイ、（ｂ）
この複数の画素行の夫々を走査信号にて選択する走査駆
動回路、（ｃ）この複数の画素行の走査信号にて選択さ
れた少なくとも１行に含まれる該画素の各々に表示信号
を供給するデータ駆動回路、及び（ｄ）この画素アレイ
の表示動作を制御する表示制御回路を備えた表示装置の
駆動方法の概要は以下のとおりである。 （１）この表示装置に映像データをその水平走査周期毎
に１ラインずつ入力する。 （２）このデータ駆動回路により（２Ａ）前記映像デー
タの１ライン毎にこれに対応する表示信号を順次生成し
且つこの表示信号を画素アレイにＮ回（Ｎは２以上の自
然数）出力する第１の工程と、（２Ｂ）前記画素の輝度
を前記第１工程における画素のそれ以下（換言すれば、
この２Ｂ工程による表示信号を受ける前の輝度以下）に
する表示信号を生成し且つこの表示信号を画素アレイに
Ｍ回（ＭはＮより小さい自然数）出力する第２の工程と
を交互に繰り返す。 （３）この走査駆動回路により、（３Ａ）前記第１の工
程において前記複数の画素行をＹ行（ＹはＮ／Ｍより小
さい自然数）毎に前記画素アレイの一端から他端に向け
て前記第２方向沿いに順次選択する第１選択工程と、
（３Ｂ）前記第２の工程において前記複数の画素行の前
記第１選択工程で選択された（Ｙ×Ｎ）行以外をＺ行
（ＺはＮ／Ｍ以上の自然数）毎に前記画素アレイの一端
から他端に向けて前記第２方向沿いに順次選択する第２
選択工程とを交互に繰り返す。
に並ぶ複数の画素を夫々含む複数の画素行が第１方向に
交差する第２方向沿いに並設される画素アレイ、（ｂ）
この複数の画素行の夫々を走査信号にて選択する走査駆
動回路、（ｃ）この複数の画素行の走査信号にて選択さ
れた少なくとも１行に含まれる該画素の各々に表示信号
を供給するデータ駆動回路、及び（ｄ）この画素アレイ
の表示動作を制御する表示制御回路を備えた表示装置の
駆動方法の概要は以下のとおりである。 （１）この表示装置に映像データをその水平走査周期毎
に１ラインずつ入力する。 （２）このデータ駆動回路により（２Ａ）前記映像デー
タの１ライン毎にこれに対応する表示信号を順次生成し
且つこの表示信号を画素アレイにＮ回（Ｎは２以上の自
然数）出力する第１の工程と、（２Ｂ）前記画素の輝度
を前記第１工程における画素のそれ以下（換言すれば、
この２Ｂ工程による表示信号を受ける前の輝度以下）に
する表示信号を生成し且つこの表示信号を画素アレイに
Ｍ回（ＭはＮより小さい自然数）出力する第２の工程と
を交互に繰り返す。 （３）この走査駆動回路により、（３Ａ）前記第１の工
程において前記複数の画素行をＹ行（ＹはＮ／Ｍより小
さい自然数）毎に前記画素アレイの一端から他端に向け
て前記第２方向沿いに順次選択する第１選択工程と、
（３Ｂ）前記第２の工程において前記複数の画素行の前
記第１選択工程で選択された（Ｙ×Ｎ）行以外をＺ行
（ＺはＮ／Ｍ以上の自然数）毎に前記画素アレイの一端
から他端に向けて前記第２方向沿いに順次選択する第２
選択工程とを交互に繰り返す。
【００２９】上述の工程（２Ａ）と工程（３Ａ）、及び
工程（２Ｂ）と工程（３Ｂ）は夫々ほぼ並行して行われ
る。
工程（２Ｂ）と工程（３Ｂ）は夫々ほぼ並行して行われ
る。
【００３０】以上に記した本発明の作用並びに効果、及
びその望ましき実施形態の詳細に関しては、後述の説明
で明らかになろう。
びその望ましき実施形態の詳細に関しては、後述の説明
で明らかになろう。
【００３１】
【発明の実施の形態】以下、本発明の具体的な実施形態
をこれに関連する図面を参照して説明する。以下の説明
にて参照する図面で、同一機能を有するものは同一符号
を付け、その繰り返しの説明は省略する。
をこれに関連する図面を参照して説明する。以下の説明
にて参照する図面で、同一機能を有するものは同一符号
を付け、その繰り返しの説明は省略する。
【００３２】≪第１の実施例≫本発明による表示装置及
びその駆動方法の第１の実施例を図１乃至図７を参照し
て説明する。本実施例では、アクティブ・マトリクス型
の液晶表示パネル（Active Matrix-type Liquid Cry
stal Display Panel）を画素アレイ（Pixels-Array）
に用いた表示装置（液晶表示装置）を引き合いに出す
が、その基本的な構造や駆動方法はエレクトロルミネセ
ンス・アレイ（Electroluminescence Array）や発光ダ
イオード・アレイ（Light Emitting Diode Array）
を画素アレイとして用いた表示装置にも適用され得る。
びその駆動方法の第１の実施例を図１乃至図７を参照し
て説明する。本実施例では、アクティブ・マトリクス型
の液晶表示パネル（Active Matrix-type Liquid Cry
stal Display Panel）を画素アレイ（Pixels-Array）
に用いた表示装置（液晶表示装置）を引き合いに出す
が、その基本的な構造や駆動方法はエレクトロルミネセ
ンス・アレイ（Electroluminescence Array）や発光ダ
イオード・アレイ（Light Emitting Diode Array）
を画素アレイとして用いた表示装置にも適用され得る。
【００３３】図１は、本発明による表示装置の画素アレ
イへの表示信号出力（データ・ドライバ出力電圧）とそ
の各々に呼応した画素アレイ内の走査信号線Ｇ１の選択
タイミングを示すタイミング・チャートである。図２
は、表示装置に備えられた表示制御回路（タイミング・
コントローラ）への映像データの入力（入力データ）と
これからの映像データの出力（ドライバ・データ）のタ
イミングを示すタイミング・チャートである。図３は、
本発明による表示装置の本実施例における概要を示す構
成図（ブロック図）であり、これに示された画素アレイ
101とその周辺の詳細の一例は図９に示される。先述の
図１及び図２のタイミング・チャートは、図３に示され
た表示装置（液晶表示装置）の構成に基づいて描かれて
いる。図４は、本実施例における表示装置の画素アレイ
への表示信号出力（データ・ドライバ出力電圧）とその
各々に呼応した走査信号線選択タイミングの別の例を示
すタイミング・チャートであり、表示信号の出力期間に
シフトレジスタ型走査ドライバ（Shift-register type
Scanning Driver）から出力される走査信号線で走査
信号線の４本を選択し、これらの走査信号線の夫々に対
応する画素行に表示信号を供給する。図５は、表示制御
回路104（図３参照）に備えられたライン・メモリ回路
（Line-Memory Circuit）105に含まれる４つのライン
・メモリ毎に４ライン分の映像データを１ラインずつ書
込み（Write）し、且つ夫々のライン・メモリから読み
出して（Read−Out）、データ・ドライバ（映像信号駆
動回路）に転送するタイミングを示すタイミング・チャ
ートである。図６は、本発明による表示装置の駆動方法
に係り、その画素アレイでの本実施例による映像データ
及びブランキング・データの表示タイミングを示し、こ
れに則り本実施例における表示装置（液晶表示装置）を
駆動したときの画素の輝度応答（画素に対応する液晶層
の光透過率の変動）を図７に示す。
イへの表示信号出力（データ・ドライバ出力電圧）とそ
の各々に呼応した画素アレイ内の走査信号線Ｇ１の選択
タイミングを示すタイミング・チャートである。図２
は、表示装置に備えられた表示制御回路（タイミング・
コントローラ）への映像データの入力（入力データ）と
これからの映像データの出力（ドライバ・データ）のタ
イミングを示すタイミング・チャートである。図３は、
本発明による表示装置の本実施例における概要を示す構
成図（ブロック図）であり、これに示された画素アレイ
101とその周辺の詳細の一例は図９に示される。先述の
図１及び図２のタイミング・チャートは、図３に示され
た表示装置（液晶表示装置）の構成に基づいて描かれて
いる。図４は、本実施例における表示装置の画素アレイ
への表示信号出力（データ・ドライバ出力電圧）とその
各々に呼応した走査信号線選択タイミングの別の例を示
すタイミング・チャートであり、表示信号の出力期間に
シフトレジスタ型走査ドライバ（Shift-register type
Scanning Driver）から出力される走査信号線で走査
信号線の４本を選択し、これらの走査信号線の夫々に対
応する画素行に表示信号を供給する。図５は、表示制御
回路104（図３参照）に備えられたライン・メモリ回路
（Line-Memory Circuit）105に含まれる４つのライン
・メモリ毎に４ライン分の映像データを１ラインずつ書
込み（Write）し、且つ夫々のライン・メモリから読み
出して（Read−Out）、データ・ドライバ（映像信号駆
動回路）に転送するタイミングを示すタイミング・チャ
ートである。図６は、本発明による表示装置の駆動方法
に係り、その画素アレイでの本実施例による映像データ
及びブランキング・データの表示タイミングを示し、こ
れに則り本実施例における表示装置（液晶表示装置）を
駆動したときの画素の輝度応答（画素に対応する液晶層
の光透過率の変動）を図７に示す。
【００３４】はじめに、図３を参照して本実施例におけ
る表示装置100の概要を説明する。この表示装置100は、
画素アレイ101としてＷＸＧＡクラスの解像度を有する
液晶表示パネル（以下、液晶パネルと記す）を備える。
ＷＸＧＡクラスの解像度を有する画素アレイ101は、液
晶パネルに限らず、その画面内に水平方向に１２８０ド
ットの画素を並べてなる画素行が垂直方向に７６８ライ
ン並設されていることに特徴づけられる。本実施例にお
ける表示装置の画素アレイ101は、既に図９を参照して
説明されたそれと概ね同じであるが、その解像度ゆえ、
画素アレイ101の面内には７６８ラインのゲート線10と
１２８０ラインのデータ線12とが夫々並設される。ま
た、画素アレイ101には、その各々が前者のいずれか一
つで伝送される走査信号で選択されて後者のいずれか一
つから表示信号を受ける９８３０４０個の画素PIXが二
次元的に配置され、これらにより画像が生成される。画
素アレイがカラー画像を表示する場合は、各画素はカラ
ー表示に用いられる原色の数に応じて水平方向に分割さ
れる。例えば、光の三原色（赤，緑，青）に応じたカラ
ー・フィルタを備える液晶パネルでは、上述のデータ線
12の数は３８４０ラインに増やされ、その表示画面に含
まれる画素PIXの総数も上述の値の３倍となる。
る表示装置100の概要を説明する。この表示装置100は、
画素アレイ101としてＷＸＧＡクラスの解像度を有する
液晶表示パネル（以下、液晶パネルと記す）を備える。
ＷＸＧＡクラスの解像度を有する画素アレイ101は、液
晶パネルに限らず、その画面内に水平方向に１２８０ド
ットの画素を並べてなる画素行が垂直方向に７６８ライ
ン並設されていることに特徴づけられる。本実施例にお
ける表示装置の画素アレイ101は、既に図９を参照して
説明されたそれと概ね同じであるが、その解像度ゆえ、
画素アレイ101の面内には７６８ラインのゲート線10と
１２８０ラインのデータ線12とが夫々並設される。ま
た、画素アレイ101には、その各々が前者のいずれか一
つで伝送される走査信号で選択されて後者のいずれか一
つから表示信号を受ける９８３０４０個の画素PIXが二
次元的に配置され、これらにより画像が生成される。画
素アレイがカラー画像を表示する場合は、各画素はカラ
ー表示に用いられる原色の数に応じて水平方向に分割さ
れる。例えば、光の三原色（赤，緑，青）に応じたカラ
ー・フィルタを備える液晶パネルでは、上述のデータ線
12の数は３８４０ラインに増やされ、その表示画面に含
まれる画素PIXの総数も上述の値の３倍となる。
【００３５】本実施例で画素アレイ101として用いられ
る前記液晶パネルを更に詳細に説明すれば、これに含ま
れる画素PIXの各々はスイッチング素子SWとして薄膜ト
ランジスタ（Thin Film Transistor，TFTと略され
る）を備える。また、各画素はこれに供給される表示信
号が増大するほど高い輝度を示す所謂ノーマリ黒表示モ
ード（Normally Black-displaying Mode）で動作す
る。本実施例の液晶パネルのみならず、上述のエレクト
ロルミネセンス・アレイや発光ダイオード・アレイの画
素もノーマリ黒表示モードで動作する。ノーマリ黒表示
モードで動作する液晶パネルにおいては、図９の画素PI
Xに設けられた画素電極PXにデータ線12からスイッチン
グ素子SWを通して印加される階調電圧と、液晶層LCを挟
んで画素電極PXと対向する対向電極CTに印加される対向
電圧（基準電圧、コモン電圧ともよばれる）との電位差
が大きくなるほど、この液晶層LCの光透過率が上昇し、
画素PIXの輝度を高める。換言すれば、この液晶パネル
の表示信号である階調電圧は、その値が対向電圧の値か
ら離れるほど、表示信号を増大させる。
る前記液晶パネルを更に詳細に説明すれば、これに含ま
れる画素PIXの各々はスイッチング素子SWとして薄膜ト
ランジスタ（Thin Film Transistor，TFTと略され
る）を備える。また、各画素はこれに供給される表示信
号が増大するほど高い輝度を示す所謂ノーマリ黒表示モ
ード（Normally Black-displaying Mode）で動作す
る。本実施例の液晶パネルのみならず、上述のエレクト
ロルミネセンス・アレイや発光ダイオード・アレイの画
素もノーマリ黒表示モードで動作する。ノーマリ黒表示
モードで動作する液晶パネルにおいては、図９の画素PI
Xに設けられた画素電極PXにデータ線12からスイッチン
グ素子SWを通して印加される階調電圧と、液晶層LCを挟
んで画素電極PXと対向する対向電極CTに印加される対向
電圧（基準電圧、コモン電圧ともよばれる）との電位差
が大きくなるほど、この液晶層LCの光透過率が上昇し、
画素PIXの輝度を高める。換言すれば、この液晶パネル
の表示信号である階調電圧は、その値が対向電圧の値か
ら離れるほど、表示信号を増大させる。
【００３６】図３に示された画素アレイ（ＴＦＴ型の液
晶パネル）101には、図９に示される画素アレイ101と同
様に、これに設けられたデータ線（信号線）12に表示デ
ータに応じた表示信号（階調電圧，Gray Scale Volta
ge，or Tone Voltage）を与えるデータ・ドライバ
（表示信号駆動回路）102と、これに設けられたゲート
線（走査線）10に走査信号（電圧信号）を与える走査ド
ライバ（走査信号駆動回路）103-1，103-2，103-3とが
夫々設けられる。本実施例では、走査ドライバを画素ア
レイ101の所謂垂直方向沿いに３つに分割したが、その
個数はこれに限定されず、またこれらの機能を集約させ
た一つの走査ドライバに置き換えてもよい。
晶パネル）101には、図９に示される画素アレイ101と同
様に、これに設けられたデータ線（信号線）12に表示デ
ータに応じた表示信号（階調電圧，Gray Scale Volta
ge，or Tone Voltage）を与えるデータ・ドライバ
（表示信号駆動回路）102と、これに設けられたゲート
線（走査線）10に走査信号（電圧信号）を与える走査ド
ライバ（走査信号駆動回路）103-1，103-2，103-3とが
夫々設けられる。本実施例では、走査ドライバを画素ア
レイ101の所謂垂直方向沿いに３つに分割したが、その
個数はこれに限定されず、またこれらの機能を集約させ
た一つの走査ドライバに置き換えてもよい。
【００３７】表示制御回路（タイミング・コントロー
ラ，Timing Controller）104は、データ・ドライバ102
に上述の表示データ（ドライバ・データ，Driver Dat
a）106及びこれに応じた表示信号出力を制御するタイミ
ング信号（データ・ドライバ制御信号，Data Driver
Control Signal）107を、走査ドライバ103-1，103-2，
103-3の夫々に走査クロック信号（Scanning Clock Si
gnal）112及び走査開始信号（Scanning Start Signa
l）113を夫々転送する。走査制御回路104は、走査ドラ
イバ103-1，103-2，103-3に、その夫々に応じた走査状
態選択信号（Scan−Condition Selecting Signal）11
4-1，114-2，114-3をも転送するが、その機能について
は後述する。走査状態選択信号は、その機能からして表
示動作選択信号（Display−Operation Selecting Sig
nal）とも記される。
ラ，Timing Controller）104は、データ・ドライバ102
に上述の表示データ（ドライバ・データ，Driver Dat
a）106及びこれに応じた表示信号出力を制御するタイミ
ング信号（データ・ドライバ制御信号，Data Driver
Control Signal）107を、走査ドライバ103-1，103-2，
103-3の夫々に走査クロック信号（Scanning Clock Si
gnal）112及び走査開始信号（Scanning Start Signa
l）113を夫々転送する。走査制御回路104は、走査ドラ
イバ103-1，103-2，103-3に、その夫々に応じた走査状
態選択信号（Scan−Condition Selecting Signal）11
4-1，114-2，114-3をも転送するが、その機能について
は後述する。走査状態選択信号は、その機能からして表
示動作選択信号（Display−Operation Selecting Sig
nal）とも記される。
【００３８】表示制御回路104は、テレビジョン受像
機、パーソナル・コンピュータ、ＤＶＤプレーヤ等、表
示装置100の外部の映像信号源からこれに入力される映
像データ（映像信号）120及び映像制御信号121を受け
る。表示制御回路104の内部又はその周辺には映像デー
タ120を一時的に格納するメモリ回路が設けられるが、
本実施例ではライン・メモリ回路105が表示制御回路104
に内蔵される。映像制御信号121は、映像データの伝送
状態を制御する垂直同期信号（Vertical Synchronizin
g Signal）ＶＳＹＮＣ，水平同期信号（Vertical Syn
chronizing Signal）ＨＳＹＮＣ，ドット・クロック信
号（Dot Clock Signal）ＤＯＴＣＬＫ，及びディスプ
レイ・タイミング信号（Display Timing Signal）Ｄ
ＴＭＧを含む。表示装置100に１画面の映像を生成させ
る映像データは、垂直同期信号ＶＳＹＮＣに呼応して
（同期して）表示制御回路104に入力される。換言すれ
ば、映像データは垂直同期信号ＶＳＹＮＣにより規定さ
れる周期（垂直走査期間、フレーム期間とも呼ばれる）
毎に上記映像信号源から表示装置100（表示制御回路10
4）に逐次入力され、このフレーム期間毎に１画面の映
像が入れ代わり立ち代わり画素アレイ101に表示され
る。１フレーム期間における映像データは、これに含ま
れる複数のライン・データ（Line Data）を上述の水平
同期信号ＨＳＹＮＣで規定される周期（水平走査期間と
も呼ばれる）で分けて表示装置に順次入力される。換言
すれば、フレーム期間毎に表示装置に入力される映像デ
ータの各々は複数のライン・データを含み、これにより
生成される１画面の映像はライン・データ毎に拠る水平
方向の映像を水平走査期間毎に垂直方向に順次並べて生
成される。１画面の水平方向に並ぶ画素の各々に対応し
たデータは、上記ライン・データの各々を上記ドット・
クロック信号で規定される周期で識別される。
機、パーソナル・コンピュータ、ＤＶＤプレーヤ等、表
示装置100の外部の映像信号源からこれに入力される映
像データ（映像信号）120及び映像制御信号121を受け
る。表示制御回路104の内部又はその周辺には映像デー
タ120を一時的に格納するメモリ回路が設けられるが、
本実施例ではライン・メモリ回路105が表示制御回路104
に内蔵される。映像制御信号121は、映像データの伝送
状態を制御する垂直同期信号（Vertical Synchronizin
g Signal）ＶＳＹＮＣ，水平同期信号（Vertical Syn
chronizing Signal）ＨＳＹＮＣ，ドット・クロック信
号（Dot Clock Signal）ＤＯＴＣＬＫ，及びディスプ
レイ・タイミング信号（Display Timing Signal）Ｄ
ＴＭＧを含む。表示装置100に１画面の映像を生成させ
る映像データは、垂直同期信号ＶＳＹＮＣに呼応して
（同期して）表示制御回路104に入力される。換言すれ
ば、映像データは垂直同期信号ＶＳＹＮＣにより規定さ
れる周期（垂直走査期間、フレーム期間とも呼ばれる）
毎に上記映像信号源から表示装置100（表示制御回路10
4）に逐次入力され、このフレーム期間毎に１画面の映
像が入れ代わり立ち代わり画素アレイ101に表示され
る。１フレーム期間における映像データは、これに含ま
れる複数のライン・データ（Line Data）を上述の水平
同期信号ＨＳＹＮＣで規定される周期（水平走査期間と
も呼ばれる）で分けて表示装置に順次入力される。換言
すれば、フレーム期間毎に表示装置に入力される映像デ
ータの各々は複数のライン・データを含み、これにより
生成される１画面の映像はライン・データ毎に拠る水平
方向の映像を水平走査期間毎に垂直方向に順次並べて生
成される。１画面の水平方向に並ぶ画素の各々に対応し
たデータは、上記ライン・データの各々を上記ドット・
クロック信号で規定される周期で識別される。
【００３９】映像データ120及び映像制御信号121は陰極
線管（Cathode Ray Tube）を用いた表示装置にも入力
されるため、その電子線を水平走査期間毎及びフレーム
期間毎に走査終了位置から走査開始位置に掃引する時間
を要する。この時間は映像情報の伝送においてデッド・
タイム（Dead Time）となるため、これに対応する映像
情報の伝送に寄与しない帰線期間（Retracing Perio
d）と呼ばれる領域が映像データ120にも設けられる。映
像データ120において、この帰線期間に対応する領域
は、上述のディスプレイ・タイミング信号ＤＴＭＧによ
り映像情報の伝送に寄与する他の領域と識別される。
線管（Cathode Ray Tube）を用いた表示装置にも入力
されるため、その電子線を水平走査期間毎及びフレーム
期間毎に走査終了位置から走査開始位置に掃引する時間
を要する。この時間は映像情報の伝送においてデッド・
タイム（Dead Time）となるため、これに対応する映像
情報の伝送に寄与しない帰線期間（Retracing Perio
d）と呼ばれる領域が映像データ120にも設けられる。映
像データ120において、この帰線期間に対応する領域
は、上述のディスプレイ・タイミング信号ＤＴＭＧによ
り映像情報の伝送に寄与する他の領域と識別される。
【００４０】一方、本実施例にて記されるアクティブ・
マトリクス型の表示装置100は、そのデータ・ドライバ1
02で１ラインの映像データ（上述のライン・データ）分
の表示信号を生成し、これらを走査ドライバ103による
ゲート線10の選択に呼応させて画素アレイ101に並設さ
れた複数のデータ線（信号線）12へ一斉に出力する。こ
のため、理論的には帰線期間を挟むことなく水平走査期
間から次の水平走査期間へライン・データの画素行への
入力が続けられ、フレーム期間から次のフレーム期間へ
映像データの画素アレイへの入力も続けられる。このた
め、本実施例の表示装置100では、表示制御回路104によ
るメモリ回路（ライン・メモリ）105からの１ライン分
の映像データ（ライン・データ）毎の読み出しを、上述
の水平走査期間（１ライン分の映像データのメモリ回路
105への格納に宛がわれる）に含まれる帰線期間を縮め
て生成された周期に則り行う。この周期は、後述する画
素アレイ101への表示信号の出力間隔にも反映されるた
め、以降、画素アレイ動作の水平期間又は単に水平期間
と記す。表示制御回路104は、この水平期間を規定する
水平クロックＣＬ１を生成し、上述のデータ・ドライバ
制御信号107の一つとしてデータ・ドライバ102に転送す
る。本実施例では、１ライン分の映像データをメモリ回
路105に格納する時間（上述の水平走査期間）に対し
て、これをメモリ回路105から読み出す時間（上述の水
平期間）を縮めることで、１フレーム期間毎に画素アレ
イ101にブランキング信号を入力する時間を捻出する。
マトリクス型の表示装置100は、そのデータ・ドライバ1
02で１ラインの映像データ（上述のライン・データ）分
の表示信号を生成し、これらを走査ドライバ103による
ゲート線10の選択に呼応させて画素アレイ101に並設さ
れた複数のデータ線（信号線）12へ一斉に出力する。こ
のため、理論的には帰線期間を挟むことなく水平走査期
間から次の水平走査期間へライン・データの画素行への
入力が続けられ、フレーム期間から次のフレーム期間へ
映像データの画素アレイへの入力も続けられる。このた
め、本実施例の表示装置100では、表示制御回路104によ
るメモリ回路（ライン・メモリ）105からの１ライン分
の映像データ（ライン・データ）毎の読み出しを、上述
の水平走査期間（１ライン分の映像データのメモリ回路
105への格納に宛がわれる）に含まれる帰線期間を縮め
て生成された周期に則り行う。この周期は、後述する画
素アレイ101への表示信号の出力間隔にも反映されるた
め、以降、画素アレイ動作の水平期間又は単に水平期間
と記す。表示制御回路104は、この水平期間を規定する
水平クロックＣＬ１を生成し、上述のデータ・ドライバ
制御信号107の一つとしてデータ・ドライバ102に転送す
る。本実施例では、１ライン分の映像データをメモリ回
路105に格納する時間（上述の水平走査期間）に対し
て、これをメモリ回路105から読み出す時間（上述の水
平期間）を縮めることで、１フレーム期間毎に画素アレ
イ101にブランキング信号を入力する時間を捻出する。
【００４１】図２は、表示制御回路104によるメモリ回
路105への映像データ入力（格納）とこれからの出力
（読み出し）の一例を示すタイミング・チャートであ
る。垂直同期信号ＶＳＹＮＣのパルス間隔で規定される
フレーム期間毎に表示装置に入力される映像データは、
入力データの波形に示される如く、これに含まれる複数
のライン・データ（１ラインの映像データ）L1，L2，L
3，…毎に帰線期間を夫々含めて、水平同期信号ＨＳＹ
ＮＣに呼応して（同期して）表示制御回路104によりメ
モリ回路105に順次入力される。表示制御回路104は、上
述の水平クロックＣＬ１又はこれに類似するタイミング
信号に則りメモリ回路105に格納されたライン・データL
1，L2，L3，…を出力データの波形に示される如く、順
次読み出す。このとき、メモリ回路105から出力される
ライン・データL1，L2，L3，…の夫々を時間軸沿いに隔
てる帰線期間は、メモリ回路105に入力されるライン・
データL1，L2，L3，…の夫々を隔てるそれより、時間軸
沿いに縮められる。このため、Ｎ回（Ｎは２以上の自然
数）のライン・データのメモリ回路105への入力に要す
る期間とこれらのライン・データのメモリ回路105から
の出力に要する期間（Ｎ回のライン・データ出力期間）
との間には、メモリ回路105からライン・データをＭ回
（ＭはＮより小さい自然数）出力し得る時間が生じる。
本実施例では、このＭライン分の映像データをメモリ回
路105から出力せしめる言わば余剰時間で画素アレイ101
に別の表示動作を行わせる。
路105への映像データ入力（格納）とこれからの出力
（読み出し）の一例を示すタイミング・チャートであ
る。垂直同期信号ＶＳＹＮＣのパルス間隔で規定される
フレーム期間毎に表示装置に入力される映像データは、
入力データの波形に示される如く、これに含まれる複数
のライン・データ（１ラインの映像データ）L1，L2，L
3，…毎に帰線期間を夫々含めて、水平同期信号ＨＳＹ
ＮＣに呼応して（同期して）表示制御回路104によりメ
モリ回路105に順次入力される。表示制御回路104は、上
述の水平クロックＣＬ１又はこれに類似するタイミング
信号に則りメモリ回路105に格納されたライン・データL
1，L2，L3，…を出力データの波形に示される如く、順
次読み出す。このとき、メモリ回路105から出力される
ライン・データL1，L2，L3，…の夫々を時間軸沿いに隔
てる帰線期間は、メモリ回路105に入力されるライン・
データL1，L2，L3，…の夫々を隔てるそれより、時間軸
沿いに縮められる。このため、Ｎ回（Ｎは２以上の自然
数）のライン・データのメモリ回路105への入力に要す
る期間とこれらのライン・データのメモリ回路105から
の出力に要する期間（Ｎ回のライン・データ出力期間）
との間には、メモリ回路105からライン・データをＭ回
（ＭはＮより小さい自然数）出力し得る時間が生じる。
本実施例では、このＭライン分の映像データをメモリ回
路105から出力せしめる言わば余剰時間で画素アレイ101
に別の表示動作を行わせる。
【００４２】なお、映像データ（図２では、これに含ま
れるライン・データ）は、データ・ドライバ102に転送
される前に一旦メモリ回路105に格納されるため、その
格納される期間に応じた遅延時間をおいて表示制御回路
104により読み出される。メモリ回路105としてフレーム
・メモリを用いた場合、この遅延時間は１フレーム期間
に相当する。映像データが３０Ｈｚの周波数で表示装置
に入力されるとき、その１フレーム期間は約３３ｍｓ
（ミリ秒）であるため、表示装置のユーザは映像データ
の表示装置への入力時刻に対するその画像の表示時刻の
遅れを知覚し得ない。しかしながら、上述のメモリ回路
105として、フレーム・メモリに代えて複数のライン・
メモリを表示装置100に設けることにより、この遅延時
間を縮め且つ表示制御回路104又はその周辺の回路構造
を簡素にし又はその寸法の増大を抑えることができる。
れるライン・データ）は、データ・ドライバ102に転送
される前に一旦メモリ回路105に格納されるため、その
格納される期間に応じた遅延時間をおいて表示制御回路
104により読み出される。メモリ回路105としてフレーム
・メモリを用いた場合、この遅延時間は１フレーム期間
に相当する。映像データが３０Ｈｚの周波数で表示装置
に入力されるとき、その１フレーム期間は約３３ｍｓ
（ミリ秒）であるため、表示装置のユーザは映像データ
の表示装置への入力時刻に対するその画像の表示時刻の
遅れを知覚し得ない。しかしながら、上述のメモリ回路
105として、フレーム・メモリに代えて複数のライン・
メモリを表示装置100に設けることにより、この遅延時
間を縮め且つ表示制御回路104又はその周辺の回路構造
を簡素にし又はその寸法の増大を抑えることができる。
【００４３】メモリ回路105として、複数のライン・デ
ータを格納するライン・メモリを用いた表示装置100の
駆動方法の一例を図５を参照して説明する。この一例に
よる表示装置100の駆動では、表示制御回路104へのＮラ
イン分の映像データ入力期間とこれからのＮライン分の
映像データ出力期間（Ｎラインの映像データに夫々応じ
た表示信号をデータ・ドライバ102から逐次出力する期
間）との間に生じる上記余剰時間にて、既に画素アレイ
に保持された表示信号（一つ前のフレーム期間に画素ア
レイに入力された映像データ）をマスクする表示信号
（以下、これをブランキング信号と記す）をＭ回書込
む。この表示装置100の駆動方法では、データ・ドライ
バ102によりＮラインの映像データの各々から表示信号
を逐次生成し且つこれを水平クロックＣＬ１に呼応させ
て順次（合計Ｎ回）画素アレイ101に出力する第１の工
程と、上述のブランキング信号を水平クロックＣＬ１に
呼応させて画素アレイ101にＭ回出力する第２の工程と
が繰り返される。この表示装置の駆動方法の更なる説明
は図１を参照して後述されるが、図５においては上記Ｎ
の値を４とし、Ｍの値を１とする。
ータを格納するライン・メモリを用いた表示装置100の
駆動方法の一例を図５を参照して説明する。この一例に
よる表示装置100の駆動では、表示制御回路104へのＮラ
イン分の映像データ入力期間とこれからのＮライン分の
映像データ出力期間（Ｎラインの映像データに夫々応じ
た表示信号をデータ・ドライバ102から逐次出力する期
間）との間に生じる上記余剰時間にて、既に画素アレイ
に保持された表示信号（一つ前のフレーム期間に画素ア
レイに入力された映像データ）をマスクする表示信号
（以下、これをブランキング信号と記す）をＭ回書込
む。この表示装置100の駆動方法では、データ・ドライ
バ102によりＮラインの映像データの各々から表示信号
を逐次生成し且つこれを水平クロックＣＬ１に呼応させ
て順次（合計Ｎ回）画素アレイ101に出力する第１の工
程と、上述のブランキング信号を水平クロックＣＬ１に
呼応させて画素アレイ101にＭ回出力する第２の工程と
が繰り返される。この表示装置の駆動方法の更なる説明
は図１を参照して後述されるが、図５においては上記Ｎ
の値を４とし、Ｍの値を１とする。
【００４４】図５に示すように、メモリ回路105はデー
タの書込みと読み出しとを互いに独立して行える４つの
ライン・メモリ１〜４を備え、水平同期信号ＨＳＹＮＣ
に同期して表示装置100に順次入力される１ライン毎の
映像データ120はこれらのライン・メモリ１〜４の一つ
に順繰りに格納される。換言すれば、メモリ回路105は
４ライン分のメモリ容量を有する。例えば、メモリ回路
105による４ライン分の映像データ120の取得期間（Acqu
isition Period）Ｔinでは、４ライン分の映像データW
1，W2，W3，W4がライン・メモリ１からライン・メモリ
４に順次入力される。この映像データの取得期間Ｔin
は、映像制御信号121に含まれる水平同期信号ＨＳＹＮ
Ｃのパルス間隔で規定される水平走査期間の４倍に相当
する時間に亘る。しかしながら、この映像データの取得
期間Ｔinがライン・メモリ４への映像データの格納によ
り終了する前に、この期間にライン・メモリ１、ライン
・メモリ２、及びライン・メモリ３に格納された映像デ
ータは表示制御回路104により映像データR1，R2，R3と
して順次読み出される。これにより、４ライン分の映像
データW1，W2，W3，W4の取得期間Ｔinが終了するや否
や、次の４ライン分の映像データW5，W6，W7，W8のライ
ン・メモリ１〜４への格納が開始できる。
タの書込みと読み出しとを互いに独立して行える４つの
ライン・メモリ１〜４を備え、水平同期信号ＨＳＹＮＣ
に同期して表示装置100に順次入力される１ライン毎の
映像データ120はこれらのライン・メモリ１〜４の一つ
に順繰りに格納される。換言すれば、メモリ回路105は
４ライン分のメモリ容量を有する。例えば、メモリ回路
105による４ライン分の映像データ120の取得期間（Acqu
isition Period）Ｔinでは、４ライン分の映像データW
1，W2，W3，W4がライン・メモリ１からライン・メモリ
４に順次入力される。この映像データの取得期間Ｔin
は、映像制御信号121に含まれる水平同期信号ＨＳＹＮ
Ｃのパルス間隔で規定される水平走査期間の４倍に相当
する時間に亘る。しかしながら、この映像データの取得
期間Ｔinがライン・メモリ４への映像データの格納によ
り終了する前に、この期間にライン・メモリ１、ライン
・メモリ２、及びライン・メモリ３に格納された映像デ
ータは表示制御回路104により映像データR1，R2，R3と
して順次読み出される。これにより、４ライン分の映像
データW1，W2，W3，W4の取得期間Ｔinが終了するや否
や、次の４ライン分の映像データW5，W6，W7，W8のライ
ン・メモリ１〜４への格納が開始できる。
【００４５】上述の説明では、映像データの１ライン毎
に付された参照符号をライン・メモリへの入力時とこれ
からの出力時にて、例えば前者のW1に対して後者のR1と
いうように変えている。これは、１ライン毎の映像デー
タが上述の帰線期間を含み、これがライン・メモリ１〜
４のいずれかから上記水平同期信号ＨＳＹＮＣより周波
数の高い水平クロックＣＬ１に呼応して（同期して）読
み出されるとき、これに含まれる帰線期間が縮められる
ことを反映する。従って、例えばライン・メモリ１に入
力される１ライン分の映像データ（以下、ライン・デー
タ）W1の時間軸に沿う長さに比べて、これがライン・メ
モリ１から出力されるときのライン・データR1の時間軸
に沿う長さは図５に示される如く短い。ライン・データ
のライン・メモリへの入力からこれよりの出力に到る期
間にて、このライン・データに含まれる映像情報（例え
ば、画面の水平方向沿いに１ラインの映像を生成する）
を加工しなくとも、その時間軸沿いの長さは上述の如く
圧縮される。従って、ライン・メモリ１〜４からの４ラ
インの映像データR1，R2，R3，R4の出力の終了時刻とラ
イン・メモリ１〜４からの４ラインの映像データR5，R
6，R7，R8の出力の開始時刻との間には上述の余剰時間
Ｔexが生じる。
に付された参照符号をライン・メモリへの入力時とこれ
からの出力時にて、例えば前者のW1に対して後者のR1と
いうように変えている。これは、１ライン毎の映像デー
タが上述の帰線期間を含み、これがライン・メモリ１〜
４のいずれかから上記水平同期信号ＨＳＹＮＣより周波
数の高い水平クロックＣＬ１に呼応して（同期して）読
み出されるとき、これに含まれる帰線期間が縮められる
ことを反映する。従って、例えばライン・メモリ１に入
力される１ライン分の映像データ（以下、ライン・デー
タ）W1の時間軸に沿う長さに比べて、これがライン・メ
モリ１から出力されるときのライン・データR1の時間軸
に沿う長さは図５に示される如く短い。ライン・データ
のライン・メモリへの入力からこれよりの出力に到る期
間にて、このライン・データに含まれる映像情報（例え
ば、画面の水平方向沿いに１ラインの映像を生成する）
を加工しなくとも、その時間軸沿いの長さは上述の如く
圧縮される。従って、ライン・メモリ１〜４からの４ラ
インの映像データR1，R2，R3，R4の出力の終了時刻とラ
イン・メモリ１〜４からの４ラインの映像データR5，R
6，R7，R8の出力の開始時刻との間には上述の余剰時間
Ｔexが生じる。
【００４６】ライン・メモリ１〜４から読み出された４
ラインの映像データR1，R2，R3，R4は、ドライバ・デー
タ106としてデータ・ドライバ102に転送され、夫々に応
じた表示信号L1，L2，L3，L4が生成される（次に読み出
される４ラインの映像データR5，R6，R7，R8についても
同様に表示信号L5，L6，L7，L8が生成される）。これら
の表示信号は、図５の表示信号出力のアイ・ダイヤグラ
ム（Eye Diagram）に示される順序で、上述の水平クロ
ックＣＬ１に呼応して画素アレイ101に夫々出力され
る。従って、メモリ回路105に少なくとも上記Ｎライン
の容量を有するライン・メモリ（又はその集合体）を含
ませることにより、或るフレーム期間に表示装置に入力
される映像データの１ラインを、このフレーム期間内で
画素アレイに入力することが可能となり、表示装置の映
像データ入力に対する応答速度も高まる。
ラインの映像データR1，R2，R3，R4は、ドライバ・デー
タ106としてデータ・ドライバ102に転送され、夫々に応
じた表示信号L1，L2，L3，L4が生成される（次に読み出
される４ラインの映像データR5，R6，R7，R8についても
同様に表示信号L5，L6，L7，L8が生成される）。これら
の表示信号は、図５の表示信号出力のアイ・ダイヤグラ
ム（Eye Diagram）に示される順序で、上述の水平クロ
ックＣＬ１に呼応して画素アレイ101に夫々出力され
る。従って、メモリ回路105に少なくとも上記Ｎライン
の容量を有するライン・メモリ（又はその集合体）を含
ませることにより、或るフレーム期間に表示装置に入力
される映像データの１ラインを、このフレーム期間内で
画素アレイに入力することが可能となり、表示装置の映
像データ入力に対する応答速度も高まる。
【００４７】一方、図５から明らかなように、上述の余
剰時間Ｔexはライン・メモリから１ラインの映像データ
を上述の水平クロックＣＬ１に呼応して出力させる時間
に相当する。本実施例では、この余剰時間Ｔexを利用し
て画素アレイに別の表示信号を１回出力する。本実施例
による別の表示信号は、これが供給される画素の輝度を
その供給前の輝度以下に落とす所謂ブランキング信号Ｂ
である。例えば、１フレーム期間前に比較的高い階調
（モノクロ画像表示の場合、白又はこれに近い明るい灰
色）で表示された画素の輝度は、ブランキング信号Ｂに
よりこれより低くなる。一方、１フレーム期間前に比較
的低い階調（モノクロ画像表示の場合、黒又はこれに近
いCharcoal Grayのような暗い灰色）で表示された画素
の輝度は、ブランキング信号Ｂの入力後も殆ど変らな
い。このブランキング信号Ｂは、フレーム期間毎に画素
アレイに生成された画像を一旦暗い画像（ブランキング
画像）に置き換える。このような画素アレイの表示動作
により、ホールド型の表示装置においても、フレーム期
間毎にこれに入力される映像データに応じた画像表示を
インパルス型表示装置におけるそれのように行える。
剰時間Ｔexはライン・メモリから１ラインの映像データ
を上述の水平クロックＣＬ１に呼応して出力させる時間
に相当する。本実施例では、この余剰時間Ｔexを利用し
て画素アレイに別の表示信号を１回出力する。本実施例
による別の表示信号は、これが供給される画素の輝度を
その供給前の輝度以下に落とす所謂ブランキング信号Ｂ
である。例えば、１フレーム期間前に比較的高い階調
（モノクロ画像表示の場合、白又はこれに近い明るい灰
色）で表示された画素の輝度は、ブランキング信号Ｂに
よりこれより低くなる。一方、１フレーム期間前に比較
的低い階調（モノクロ画像表示の場合、黒又はこれに近
いCharcoal Grayのような暗い灰色）で表示された画素
の輝度は、ブランキング信号Ｂの入力後も殆ど変らな
い。このブランキング信号Ｂは、フレーム期間毎に画素
アレイに生成された画像を一旦暗い画像（ブランキング
画像）に置き換える。このような画素アレイの表示動作
により、ホールド型の表示装置においても、フレーム期
間毎にこれに入力される映像データに応じた画像表示を
インパルス型表示装置におけるそれのように行える。
【００４８】先述のＮラインの映像データを画素アレイ
に順次出力する第１の工程とブランキング信号Ｂを画素
アレイにＭ回出力する第２の工程とを繰り返す表示装置
の駆動方法をホールド型の表示装置に適用することによ
り、このホールド型表示装置による画像表示をインパル
ス型の表示装置のように行うことができる。この表示装
置の駆動方法は、図５を参照して説明した少なくともＮ
ライン分の容量を備えたライン・メモリをメモリ回路10
5として備えた表示装置のみならず、例えば、このメモ
リ回路105をフレーム・メモリに置き換えた表示装置に
も適用できる。
に順次出力する第１の工程とブランキング信号Ｂを画素
アレイにＭ回出力する第２の工程とを繰り返す表示装置
の駆動方法をホールド型の表示装置に適用することによ
り、このホールド型表示装置による画像表示をインパル
ス型の表示装置のように行うことができる。この表示装
置の駆動方法は、図５を参照して説明した少なくともＮ
ライン分の容量を備えたライン・メモリをメモリ回路10
5として備えた表示装置のみならず、例えば、このメモ
リ回路105をフレーム・メモリに置き換えた表示装置に
も適用できる。
【００４９】このような表示装置の駆動方法について、
更に図１を参照して説明する。上述した第１及び第２の
工程による表示装置の動作は、図３の表示装置100にお
けるデータ・ドライバ102による表示信号の出力を規定
するが、これに呼応する走査ドライバ103による走査信
号の出力（画素行の選択）は次のように記される。以下
の説明にて、ゲート線（走査信号線）10に印加され且つ
このゲート線に対応する画素行（ゲート線沿いに並ぶ複
数の画素PIX）を選択する「走査信号」は、図１に示す
ゲート線G1，G2，G3，…の夫々に印加される走査信号が
High状態となる走査信号のパルス（ゲート・パルス）を
指す。図９に示されるような画素アレイにおいては、画
素PIXに設けられたスイッチング素子SWは、これに接続
されたゲート線10を通してゲート・パルスを受けること
により、データ線12から供給される表示信号をこの画素
PIXに入力させる。
更に図１を参照して説明する。上述した第１及び第２の
工程による表示装置の動作は、図３の表示装置100にお
けるデータ・ドライバ102による表示信号の出力を規定
するが、これに呼応する走査ドライバ103による走査信
号の出力（画素行の選択）は次のように記される。以下
の説明にて、ゲート線（走査信号線）10に印加され且つ
このゲート線に対応する画素行（ゲート線沿いに並ぶ複
数の画素PIX）を選択する「走査信号」は、図１に示す
ゲート線G1，G2，G3，…の夫々に印加される走査信号が
High状態となる走査信号のパルス（ゲート・パルス）を
指す。図９に示されるような画素アレイにおいては、画
素PIXに設けられたスイッチング素子SWは、これに接続
されたゲート線10を通してゲート・パルスを受けること
により、データ線12から供給される表示信号をこの画素
PIXに入力させる。
【００５０】上述の第１の工程に対応する期間では、Ｎ
ラインの映像データに対応する表示信号の出力毎に、ゲ
ート線のＹラインにこれに対応する画素行を選択する走
査信号が印加される。従って、走査ドライバ103から走
査信号がＮ回出力される。このような走査信号の印加
は、上記表示信号の出力毎にゲート線のＹライン置きに
画素アレイ101の一端（例えば、図３における上端）か
らその他端（例えば、図３における下端）に向けて順次
行われる。このため、第１の工程では（Ｙ×Ｎ）ライン
のゲート線に相当する画素行が選択され、その各々に映
像データから生成された表示信号が供給される。図１
は、Ｎの値を４とし、Ｙの値を１としたときの表示信号
の出力タイミング（データ・ドライバ出力電圧のアイ・
ダイヤグラム参照）とこれに呼応するゲート線（走査
線）の夫々に印加される走査信号の波形を示し、この第
１工程の期間は、データ・ドライバ出力電圧１〜４，５
〜８，９〜１２，…，５１３〜５１６，…の各々に対応
する。データ・ドライバ出力電圧１〜４に対してG1から
G4のゲート線に走査信号が順次印加され、次のデータ・
ドライバ出力電圧５〜８に対してG5からG8のゲート線に
走査信号が順次印加され、更なる時間経過の後のデータ
・ドライバ出力電圧５１３〜５１６に対してG513からG5
16のゲート線に走査信号が順次印加される。即ち、走査
ドライバ103から走査信号出力は、画素アレイ101におけ
るゲート線10のアドレス番号（G1，G2，G3，…，G257，
G258，G259，…，G513，G514，G515，…）が増える方向
に向けて順次行われる。
ラインの映像データに対応する表示信号の出力毎に、ゲ
ート線のＹラインにこれに対応する画素行を選択する走
査信号が印加される。従って、走査ドライバ103から走
査信号がＮ回出力される。このような走査信号の印加
は、上記表示信号の出力毎にゲート線のＹライン置きに
画素アレイ101の一端（例えば、図３における上端）か
らその他端（例えば、図３における下端）に向けて順次
行われる。このため、第１の工程では（Ｙ×Ｎ）ライン
のゲート線に相当する画素行が選択され、その各々に映
像データから生成された表示信号が供給される。図１
は、Ｎの値を４とし、Ｙの値を１としたときの表示信号
の出力タイミング（データ・ドライバ出力電圧のアイ・
ダイヤグラム参照）とこれに呼応するゲート線（走査
線）の夫々に印加される走査信号の波形を示し、この第
１工程の期間は、データ・ドライバ出力電圧１〜４，５
〜８，９〜１２，…，５１３〜５１６，…の各々に対応
する。データ・ドライバ出力電圧１〜４に対してG1から
G4のゲート線に走査信号が順次印加され、次のデータ・
ドライバ出力電圧５〜８に対してG5からG8のゲート線に
走査信号が順次印加され、更なる時間経過の後のデータ
・ドライバ出力電圧５１３〜５１６に対してG513からG5
16のゲート線に走査信号が順次印加される。即ち、走査
ドライバ103から走査信号出力は、画素アレイ101におけ
るゲート線10のアドレス番号（G1，G2，G3，…，G257，
G258，G259，…，G513，G514，G515，…）が増える方向
に向けて順次行われる。
【００５１】一方、上述の第２の工程に対応する期間で
は、ブランキング信号として上述した表示信号のＭ回の
出力毎に、ゲート線のＺラインにこれに対応する画素行
を選択する走査信号が印加される。従って、走査ドライ
バ103から走査信号がＭ回出力される。走査ドライバ103
からの走査信号の１回の出力に対し、この走査信号が印
加されるゲート線（走査線）の組み合わせは特に限定さ
れないが、第１の工程で画素行に供給された表示信号を
これに長く保持させることや、データ・ドライバ102に
掛かる負荷を軽減することを鑑みれば、表示信号の出力
毎に走査信号をゲート線のＺライン置きに順次印加する
とよい。第２工程におけるゲート線への走査信号の印加
は、第１工程のそれと同様に画素アレイ101の一端から
その他端に向けて順次行われる。このため、第２の工程
では（Ｚ×Ｍ）ラインのゲート線に相当する画素行が選
択され、その各々にブランキング信号が供給される。図
１は、Ｍの値を１とし、Ｚの値を４としたときの上記第
１の工程の夫々に続く第２の工程の各々におけるブラン
キング信号Ｂの出力タイミングとこれに呼応するゲート
線（走査線）の夫々に印加される走査信号の波形を示
す。G1からG4のゲート線に走査信号が順次印加される第
１の工程に続く第２の工程では１回のブランキング信号
Ｂ出力に対してG257からG260に到る４本のゲート線に走
査信号が、G5からG8のゲート線に走査信号が順次印加さ
れる第１の工程に続く第２の工程では、１回のブランキ
ング信号Ｂ出力に対してG261からG264に到る４本のゲー
ト線に走査信号が、G513からG516のゲート線に走査信号
が順次印加される第１の工程に続く第２の工程では、１
回のブランキング信号Ｂ出力に対してG1からG4に到る４
本のゲート線に走査信号が、夫々印加される。
は、ブランキング信号として上述した表示信号のＭ回の
出力毎に、ゲート線のＺラインにこれに対応する画素行
を選択する走査信号が印加される。従って、走査ドライ
バ103から走査信号がＭ回出力される。走査ドライバ103
からの走査信号の１回の出力に対し、この走査信号が印
加されるゲート線（走査線）の組み合わせは特に限定さ
れないが、第１の工程で画素行に供給された表示信号を
これに長く保持させることや、データ・ドライバ102に
掛かる負荷を軽減することを鑑みれば、表示信号の出力
毎に走査信号をゲート線のＺライン置きに順次印加する
とよい。第２工程におけるゲート線への走査信号の印加
は、第１工程のそれと同様に画素アレイ101の一端から
その他端に向けて順次行われる。このため、第２の工程
では（Ｚ×Ｍ）ラインのゲート線に相当する画素行が選
択され、その各々にブランキング信号が供給される。図
１は、Ｍの値を１とし、Ｚの値を４としたときの上記第
１の工程の夫々に続く第２の工程の各々におけるブラン
キング信号Ｂの出力タイミングとこれに呼応するゲート
線（走査線）の夫々に印加される走査信号の波形を示
す。G1からG4のゲート線に走査信号が順次印加される第
１の工程に続く第２の工程では１回のブランキング信号
Ｂ出力に対してG257からG260に到る４本のゲート線に走
査信号が、G5からG8のゲート線に走査信号が順次印加さ
れる第１の工程に続く第２の工程では、１回のブランキ
ング信号Ｂ出力に対してG261からG264に到る４本のゲー
ト線に走査信号が、G513からG516のゲート線に走査信号
が順次印加される第１の工程に続く第２の工程では、１
回のブランキング信号Ｂ出力に対してG1からG4に到る４
本のゲート線に走査信号が、夫々印加される。
【００５２】上述のように第１の工程では４本のゲート
線の各々に走査信号を順次印加し、第２の工程では４本
のゲート線に一斉に走査信号を印加するため、例えばデ
ータ・ドライバ102からの表示信号出力に呼応して、走
査ドライバ103の動作を夫々の工程に合わせる必要があ
る。先述したように本実施例で用いられる画素アレイは
ＷＸＧＡクラスの解像度を有し、７６８ラインのゲート
線がこれに並設される。一方、第１の工程で順次選択さ
れる４本のゲート線群（例えば、G1からG4）とこれに続
く第２の工程で選択される４本のゲート線群（例えばG2
57からG260）とは、画素アレイ101におけるゲート線10
のアドレス番号が増える方向に沿い２５２本のゲート線
にて離間される。従って、画素アレイに並設された７６
８ラインのゲート線をその垂直方向（又は、データ線の
延伸方向）に沿い、２５６ライン毎に３つの群に分割
し、夫々の群毎に走査ドライバ103からの走査信号の出
力動作を独立して制御する。このため、図３に示す表示
装置では、画素アレイ101沿いに３つの走査ドライバ103
-１，103-2，103-3を配置し、夫々からの走査信号の出
力動作を走査状態選択信号114-1，114-2，114-3で制御
する。例えば、第１の工程でゲート線G1〜G4を、これに
続く第２の工程でゲート線G257〜G260を夫々選択する場
合、走査状態選択信号114-1は走査ドライバ103-１に、
走査クロックＣＬ３の連続する４パルスに対するゲート
線を１ラインずつ順次選択する走査信号出力と、これに
続く走査クロックＣＬ３の１パルスに対する走査信号の
出力休止とを繰り返す走査状態を指示する。一方、走査
状態選択信号114-2は走査ドライバ103-2に、走査クロッ
クＣＬ３の連続する４パルスに対する走査信号の出力休
止と、これに続く走査クロックＣＬ３の１パルスに対す
る４ラインのゲート線への走査信号出力とを繰り返す走
査状態を指示する。また、走査状態選択信号114-3は走
査ドライバ103-3に入力される走査クロックＣＬ３を無
効にし、これによるに走査信号出力を休止させる。夫々
の走査ドライバ103-１，103-2，103-3には、走査状態選
択信号114-1，114-2，114-3による上述の２つの指示に
対応する２つの制御信号伝達網が備えられる。
線の各々に走査信号を順次印加し、第２の工程では４本
のゲート線に一斉に走査信号を印加するため、例えばデ
ータ・ドライバ102からの表示信号出力に呼応して、走
査ドライバ103の動作を夫々の工程に合わせる必要があ
る。先述したように本実施例で用いられる画素アレイは
ＷＸＧＡクラスの解像度を有し、７６８ラインのゲート
線がこれに並設される。一方、第１の工程で順次選択さ
れる４本のゲート線群（例えば、G1からG4）とこれに続
く第２の工程で選択される４本のゲート線群（例えばG2
57からG260）とは、画素アレイ101におけるゲート線10
のアドレス番号が増える方向に沿い２５２本のゲート線
にて離間される。従って、画素アレイに並設された７６
８ラインのゲート線をその垂直方向（又は、データ線の
延伸方向）に沿い、２５６ライン毎に３つの群に分割
し、夫々の群毎に走査ドライバ103からの走査信号の出
力動作を独立して制御する。このため、図３に示す表示
装置では、画素アレイ101沿いに３つの走査ドライバ103
-１，103-2，103-3を配置し、夫々からの走査信号の出
力動作を走査状態選択信号114-1，114-2，114-3で制御
する。例えば、第１の工程でゲート線G1〜G4を、これに
続く第２の工程でゲート線G257〜G260を夫々選択する場
合、走査状態選択信号114-1は走査ドライバ103-１に、
走査クロックＣＬ３の連続する４パルスに対するゲート
線を１ラインずつ順次選択する走査信号出力と、これに
続く走査クロックＣＬ３の１パルスに対する走査信号の
出力休止とを繰り返す走査状態を指示する。一方、走査
状態選択信号114-2は走査ドライバ103-2に、走査クロッ
クＣＬ３の連続する４パルスに対する走査信号の出力休
止と、これに続く走査クロックＣＬ３の１パルスに対す
る４ラインのゲート線への走査信号出力とを繰り返す走
査状態を指示する。また、走査状態選択信号114-3は走
査ドライバ103-3に入力される走査クロックＣＬ３を無
効にし、これによるに走査信号出力を休止させる。夫々
の走査ドライバ103-１，103-2，103-3には、走査状態選
択信号114-1，114-2，114-3による上述の２つの指示に
対応する２つの制御信号伝達網が備えられる。
【００５３】一方、図１に示される走査開始信号ＦＬＭ
の波形は、時刻ｔ１とｔ２とで夫々立ち上がる２つのパ
ルスを含む。上記第１の工程による一連のゲート線選択
動作は時刻ｔ１に生じる走査開始信号ＦＬＭのパルス
（Pulse 1と記す、以下、第１パルス）に呼応して、上
記第２の工程による一連のゲート線選択動作は時刻ｔ２
に生じる走査開始信号ＦＬＭのパルス（Pulse 2と記
す、以下、第２パルス）に呼応して、夫々開始される。
走査開始信号ＦＬＭの第１パルスは、１フレーム期間の
映像データの表示装置への入力開始（上記垂直同期信号
ＶＳＹＮＣのパルスで規定される）にも呼応する。従っ
て、走査開始信号ＦＬＭの第１パルス及び第２パルス
は、フレーム期間毎に繰り返して生じる。さらに、走査
開始信号ＦＬＭの第１パルスとこれに続く第２パルスの
間隔と、この第２パルスとこれに続く（例えば、次のフ
レーム期間の）第１パルス）との間隔とを調整すること
により、１フレーム期間にて画素アレイに映像データに
基づく表示信号を保持する時間を調整できる。換言すれ
ば、走査開始信号ＦＬＭに生じる第１パルスと第２パル
スとを含めたパルス間隔は、２つの異なる値（時間幅）
を交互に取りえる。一方、この走査開始信号ＦＬＭは、
表示制御回路（タイミング・コントローラ）104で発生
される。以上のことから、上記走査状態選択信号114-
1，114-2，114-3は表示制御回路104において走査開始信
号ＦＬＭを参照して生成できる。
の波形は、時刻ｔ１とｔ２とで夫々立ち上がる２つのパ
ルスを含む。上記第１の工程による一連のゲート線選択
動作は時刻ｔ１に生じる走査開始信号ＦＬＭのパルス
（Pulse 1と記す、以下、第１パルス）に呼応して、上
記第２の工程による一連のゲート線選択動作は時刻ｔ２
に生じる走査開始信号ＦＬＭのパルス（Pulse 2と記
す、以下、第２パルス）に呼応して、夫々開始される。
走査開始信号ＦＬＭの第１パルスは、１フレーム期間の
映像データの表示装置への入力開始（上記垂直同期信号
ＶＳＹＮＣのパルスで規定される）にも呼応する。従っ
て、走査開始信号ＦＬＭの第１パルス及び第２パルス
は、フレーム期間毎に繰り返して生じる。さらに、走査
開始信号ＦＬＭの第１パルスとこれに続く第２パルスの
間隔と、この第２パルスとこれに続く（例えば、次のフ
レーム期間の）第１パルス）との間隔とを調整すること
により、１フレーム期間にて画素アレイに映像データに
基づく表示信号を保持する時間を調整できる。換言すれ
ば、走査開始信号ＦＬＭに生じる第１パルスと第２パル
スとを含めたパルス間隔は、２つの異なる値（時間幅）
を交互に取りえる。一方、この走査開始信号ＦＬＭは、
表示制御回路（タイミング・コントローラ）104で発生
される。以上のことから、上記走査状態選択信号114-
1，114-2，114-3は表示制御回路104において走査開始信
号ＦＬＭを参照して生成できる。
【００５４】図１に示される映像データを１ライン毎に
画素アレイへ４回書込む毎にブランキング信号を画素ア
レイへ１回書込む動作は、図５を参照して説明したよう
に４ライン分の映像データを表示装置に入力する時間内
に完結する。また、これに呼応して、走査信号を画素ア
レイへ５回出力する。このため、画素アレイの動作に要
する水平期間は映像制御信号121の水平走査期間の４／
５となる。このようにして、１フレーム期間に表示装置
に入力される映像データ（これに基づく表示信号）とブ
ランキング信号との画素アレイ内の全画素への入力は、
この１フレーム期間にて完結する。
画素アレイへ４回書込む毎にブランキング信号を画素ア
レイへ１回書込む動作は、図５を参照して説明したよう
に４ライン分の映像データを表示装置に入力する時間内
に完結する。また、これに呼応して、走査信号を画素ア
レイへ５回出力する。このため、画素アレイの動作に要
する水平期間は映像制御信号121の水平走査期間の４／
５となる。このようにして、１フレーム期間に表示装置
に入力される映像データ（これに基づく表示信号）とブ
ランキング信号との画素アレイ内の全画素への入力は、
この１フレーム期間にて完結する。
【００５５】図１に示したブランキング信号は、表示制
御回路104又はその周辺回路で擬似的な映像データ（以
下、ブランキング・データ）を生成し、これをデータ・
ドライバ102に転送して、データ・ドライバ102内で生成
させても、予めデータ・ドライバ102にブランキング信
号を生成させる回路を設け、表示制御回路104から転送
される水平クロックＣＬ１の特定のパルスに応じてブラ
ンキング信号を画素アレイ101に出力させてもよい。前
者の場合、表示制御回路104又はその周辺にフレーム・
メモリを設け、これに格納されるフレーム期間毎の映像
データからブランキング信号を強めるべき画素（この映
像データにより高い輝度で表示される画素）を表示制御
回路104により特定させ、画素に応じて暗さの異なるブ
ランキング信号をデータ・ドライバ102に生成させるブ
ランキング・データを生成させてもよい。後者の場合
は、データ・ドライバ102にて水平クロックＣＬ１のパ
ルス数をカウントさせ、そのカウント数に応じて画素を
黒又はこれに近い暗い色（例えば、Charcoal Grayのよ
うな色）に表示させる表示信号を出力させる。液晶表示
装置の一部は、画素の輝度を決める複数の階調電圧を表
示制御回路（タイミング・コンバータ）104にて生成す
る。このような液晶表示装置においては、複数の階調電
圧をデータ・ドライバ102にて転送し、データ・ドライ
バ102により映像データに応じた階調電圧を選択させ且
つ画素アレイに出力させるが、同様にして、データ・ド
ライバ102による水平クロックＣＬ１のパルスに応じた
階調電圧の選択でブランキング信号を発生させてもよ
い。
御回路104又はその周辺回路で擬似的な映像データ（以
下、ブランキング・データ）を生成し、これをデータ・
ドライバ102に転送して、データ・ドライバ102内で生成
させても、予めデータ・ドライバ102にブランキング信
号を生成させる回路を設け、表示制御回路104から転送
される水平クロックＣＬ１の特定のパルスに応じてブラ
ンキング信号を画素アレイ101に出力させてもよい。前
者の場合、表示制御回路104又はその周辺にフレーム・
メモリを設け、これに格納されるフレーム期間毎の映像
データからブランキング信号を強めるべき画素（この映
像データにより高い輝度で表示される画素）を表示制御
回路104により特定させ、画素に応じて暗さの異なるブ
ランキング信号をデータ・ドライバ102に生成させるブ
ランキング・データを生成させてもよい。後者の場合
は、データ・ドライバ102にて水平クロックＣＬ１のパ
ルス数をカウントさせ、そのカウント数に応じて画素を
黒又はこれに近い暗い色（例えば、Charcoal Grayのよ
うな色）に表示させる表示信号を出力させる。液晶表示
装置の一部は、画素の輝度を決める複数の階調電圧を表
示制御回路（タイミング・コンバータ）104にて生成す
る。このような液晶表示装置においては、複数の階調電
圧をデータ・ドライバ102にて転送し、データ・ドライ
バ102により映像データに応じた階調電圧を選択させ且
つ画素アレイに出力させるが、同様にして、データ・ド
ライバ102による水平クロックＣＬ１のパルスに応じた
階調電圧の選択でブランキング信号を発生させてもよ
い。
【００５６】図１に示された本発明による画素アレイへ
の表示信号の出力方法（OutputtingManner）及びこれに
呼応する夫々のゲート線（走査線）への走査信号の出力
方法は、入力される走査状態選択信号114に応じて複数
のゲート線に同時に走査信号を出力する機能を有する走
査ドライバ103を備えた表示装置を駆動するに好適であ
る。一方、走査ドライバ103-１，103-2，103-3の夫々に
上述の如く複数の走査線へ同時に走査信号を出力させる
ことなく、走査クロックＣＬ３のパルス毎にゲート線
（走査線）の１ライン毎に走査信号を順次出力させても
本実施例による画像表示動作を行うことができる。この
ような走査ドライバ103の動作により、４ラインの映像
データを１ラインずつ画素行の１つに順次入力する（映
像データが４回出力される上記第１工程）毎にブランキ
ング・データを別の画素行の４つに入力する（ブランキ
ング・データが１回出力される上記第１工程）ことを繰
り返す本実施例の画像表示動作は、図４に示される表示
信号と走査信号との夫々の出力波形で説明される。
の表示信号の出力方法（OutputtingManner）及びこれに
呼応する夫々のゲート線（走査線）への走査信号の出力
方法は、入力される走査状態選択信号114に応じて複数
のゲート線に同時に走査信号を出力する機能を有する走
査ドライバ103を備えた表示装置を駆動するに好適であ
る。一方、走査ドライバ103-１，103-2，103-3の夫々に
上述の如く複数の走査線へ同時に走査信号を出力させる
ことなく、走査クロックＣＬ３のパルス毎にゲート線
（走査線）の１ライン毎に走査信号を順次出力させても
本実施例による画像表示動作を行うことができる。この
ような走査ドライバ103の動作により、４ラインの映像
データを１ラインずつ画素行の１つに順次入力する（映
像データが４回出力される上記第１工程）毎にブランキ
ング・データを別の画素行の４つに入力する（ブランキ
ング・データが１回出力される上記第１工程）ことを繰
り返す本実施例の画像表示動作は、図４に示される表示
信号と走査信号との夫々の出力波形で説明される。
【００５７】図４を参照して説明される表示装置の駆動
方法は、図１と同様に図３に示された表示装置が参照さ
れる。走査ドライバ103-１，103-2，103-3の各々は、走
査信号を出力する端子を２５６個備える。換言すれば、
各走査ドライバ103は最大２５６ラインのゲート線に走
査信号を出力できる。一方、画素アレイ101（例えば、
液晶表示パネル）には７６８ラインのゲート線10とその
夫々に対応する画素行が設けられる。このため、３つの
走査ドライバ103-1，103-2，103-3は画素アレイ101の垂
直方向（これに設けられたデータ線12の延伸方向）に沿
う一辺に順次並ぶ。走査ドライバ103-1はゲート線群G1
〜G256に、走査ドライバ103-2はゲート線群G257〜G512
に、走査ドライバ103-3はゲート線群G513〜G768に走査
信号を夫々出力し、表示装置100の全画面（画素アレイ1
01の全域）における画像表示を制御する。図１を参照し
て説明された駆動方法が適用される表示装置と図４を参
照して以下に説明される駆動方法が適用される表示装置
とは、以上の走査ドライバ配置を有することで共通す
る。また、走査開始信号ＦＬＭの波形が映像データを画
素アレイに入力する一連の走査信号出力を開始させる第
１パルスとブランキング・データを画素アレイに入力す
る一連の走査信号出力を開始させる第２パルスとフレー
ム期間毎に含むことで、図１を参照して説明された表示
装置の駆動方法と図４を参照して説明されるそれとは共
通する。さらに、走査ドライバ103が上記走査開始信号
ＦＬＭの第１パルス及び第２パルスの夫々を走査クロッ
クＣＬ３で取り込み、その後、走査クロックＣＬ３に呼
応して走査信号を出力すべき端子（又は端子群）を映像
データ又はブランキング・データの画素アレイへの取り
込み（Acquisition）に応じて順次シフトすることで
も、図１の信号波形に拠る表示装置の駆動方法と図４の
信号波形に拠るそれとは共通する。
方法は、図１と同様に図３に示された表示装置が参照さ
れる。走査ドライバ103-１，103-2，103-3の各々は、走
査信号を出力する端子を２５６個備える。換言すれば、
各走査ドライバ103は最大２５６ラインのゲート線に走
査信号を出力できる。一方、画素アレイ101（例えば、
液晶表示パネル）には７６８ラインのゲート線10とその
夫々に対応する画素行が設けられる。このため、３つの
走査ドライバ103-1，103-2，103-3は画素アレイ101の垂
直方向（これに設けられたデータ線12の延伸方向）に沿
う一辺に順次並ぶ。走査ドライバ103-1はゲート線群G1
〜G256に、走査ドライバ103-2はゲート線群G257〜G512
に、走査ドライバ103-3はゲート線群G513〜G768に走査
信号を夫々出力し、表示装置100の全画面（画素アレイ1
01の全域）における画像表示を制御する。図１を参照し
て説明された駆動方法が適用される表示装置と図４を参
照して以下に説明される駆動方法が適用される表示装置
とは、以上の走査ドライバ配置を有することで共通す
る。また、走査開始信号ＦＬＭの波形が映像データを画
素アレイに入力する一連の走査信号出力を開始させる第
１パルスとブランキング・データを画素アレイに入力す
る一連の走査信号出力を開始させる第２パルスとフレー
ム期間毎に含むことで、図１を参照して説明された表示
装置の駆動方法と図４を参照して説明されるそれとは共
通する。さらに、走査ドライバ103が上記走査開始信号
ＦＬＭの第１パルス及び第２パルスの夫々を走査クロッ
クＣＬ３で取り込み、その後、走査クロックＣＬ３に呼
応して走査信号を出力すべき端子（又は端子群）を映像
データ又はブランキング・データの画素アレイへの取り
込み（Acquisition）に応じて順次シフトすることで
も、図１の信号波形に拠る表示装置の駆動方法と図４の
信号波形に拠るそれとは共通する。
【００５８】しかし、図４を参照して説明される本実施
例の表示装置の駆動方法では、走査状態選択信号114-
1，114-2，114-3の役割が図１を参照して説明されたそ
れらと相違する。図４には、走査状態選択信号114-1，1
14-2，114-3の夫々の波形がDISP1，DISP2，DISP3として
示される。走査状態選択信号114は、まず、その各々が
制御する領域（例えば、DISP2の場合、ゲート線群G257
〜G512に対応する画素群）に適用される動作条件に応じ
て、この領域における走査信号の出力動作を決める。図
４において、データ・ドライバ出力電圧が４ラインの映
像データに応じた表示信号L513〜L516の出力を示す期間
（表示信号L513〜L516が出力される上記第１工程）で
は、これらの表示信号が入力される画素行に対応したゲ
ート線G513〜G516に走査ドライバ103-3から走査信号が
印加される。このため、走査ドライバ103-3に転送され
る走査状態選択信号114-3は、走査クロックＣＬ３に呼
応して（１回のゲート・パルス出力毎に）ゲート線G513
〜G516の１ライン毎に順次走査信号を出力する所謂１ラ
イン毎のゲート線選択を行う。これによりゲート線G513
に対応する画素行に表示信号L513が、次いでゲート線G5
14に対応する画素行に表示信号L514が、さらにゲート線
G515に対応する画素行に表示信号L515が、最後にゲート
線G516に対応する画素行に表示信号L516が夫々１水平期
間（水平クロックＣＬ１のパルス間隔で規定される）に
亘り供給される。
例の表示装置の駆動方法では、走査状態選択信号114-
1，114-2，114-3の役割が図１を参照して説明されたそ
れらと相違する。図４には、走査状態選択信号114-1，1
14-2，114-3の夫々の波形がDISP1，DISP2，DISP3として
示される。走査状態選択信号114は、まず、その各々が
制御する領域（例えば、DISP2の場合、ゲート線群G257
〜G512に対応する画素群）に適用される動作条件に応じ
て、この領域における走査信号の出力動作を決める。図
４において、データ・ドライバ出力電圧が４ラインの映
像データに応じた表示信号L513〜L516の出力を示す期間
（表示信号L513〜L516が出力される上記第１工程）で
は、これらの表示信号が入力される画素行に対応したゲ
ート線G513〜G516に走査ドライバ103-3から走査信号が
印加される。このため、走査ドライバ103-3に転送され
る走査状態選択信号114-3は、走査クロックＣＬ３に呼
応して（１回のゲート・パルス出力毎に）ゲート線G513
〜G516の１ライン毎に順次走査信号を出力する所謂１ラ
イン毎のゲート線選択を行う。これによりゲート線G513
に対応する画素行に表示信号L513が、次いでゲート線G5
14に対応する画素行に表示信号L514が、さらにゲート線
G515に対応する画素行に表示信号L515が、最後にゲート
線G516に対応する画素行に表示信号L516が夫々１水平期
間（水平クロックＣＬ１のパルス間隔で規定される）に
亘り供給される。
【００５９】一方、この表示信号L513〜L516が水平期間
毎に（水平クロックＣＬ１のパルスに呼応して）順次出
力される第１工程に続く上記第２工程では、この第１工
程に対応する４水平期間に続く１水平期間にブランキン
グ信号Ｂが出力される。本実施例では、表示信号L516出
力と表示信号L517出力との間に出力されるブランキング
信号Ｂをゲート線群G5〜G8に対応する画素行の夫々に供
給する。このため、走査ドライバ103-1は、このブラン
キング信号Ｂの出力期間にゲート線G5〜G8の４ライン全
てに走査信号を印加する所謂４ライン同時のゲート線選
択を行わねばならない。しかしながら、図４に拠る画素
アレイの表示動作では、上述の如く、走査ドライバ103
は走査クロックＣＬ３に呼応して（その１回のパルスに
対して）１本のゲート線のみへの走査信号印加を開始す
るが、複数のゲート線には走査信号印加開始しない。換
言すれば、走査ドライバ103は複数のゲート線の走査信
号パルスを同時に立ち上げない。
毎に（水平クロックＣＬ１のパルスに呼応して）順次出
力される第１工程に続く上記第２工程では、この第１工
程に対応する４水平期間に続く１水平期間にブランキン
グ信号Ｂが出力される。本実施例では、表示信号L516出
力と表示信号L517出力との間に出力されるブランキング
信号Ｂをゲート線群G5〜G8に対応する画素行の夫々に供
給する。このため、走査ドライバ103-1は、このブラン
キング信号Ｂの出力期間にゲート線G5〜G8の４ライン全
てに走査信号を印加する所謂４ライン同時のゲート線選
択を行わねばならない。しかしながら、図４に拠る画素
アレイの表示動作では、上述の如く、走査ドライバ103
は走査クロックＣＬ３に呼応して（その１回のパルスに
対して）１本のゲート線のみへの走査信号印加を開始す
るが、複数のゲート線には走査信号印加開始しない。換
言すれば、走査ドライバ103は複数のゲート線の走査信
号パルスを同時に立ち上げない。
【００６０】このため、走査ドライバ103-1に転送され
る走査状態選択信号114-1は、走査信号を印加すべきゲ
ート線のＺラインの少なくとも（Ｚ−１）ラインにブラ
ンキング信号Ｂの出力前に走査信号を印加し、且つ走査
信号の印加時間（走査信号のパルス幅）を水平期間の少
なくともＮ倍の期間に延ばすように走査ドライバ103-1
を制御する。この変数Ｚ，Ｎは、上述の映像データを画
素アレイに書き込む第１工程及びブランキング・データ
を画素アレイに書き込む第２工程の説明で記した第２工
程におけるゲート線の選択数：Ｚ、及び第１工程におけ
る表示信号の出力回数：Ｎである。例えば、ゲート線G5
には表示信号L514の出力開始時刻から、ゲート線G6には
表示信号L515の出力開始時刻から、ゲート線G7には表示
信号L516の出力開始時刻から、ゲート線G8には表示信号
L516の出力終了時刻（これに続くブランキング信号Ｂ出
力開始時刻）から水平期間の５倍の期間に亘って走査信
号が夫々印加される。換言すれば、走査ドライバ103に
よるゲート線群G5〜G8のゲート・パルスの夫々の立ち上
がり時刻は、走査クロックＣＬ３に呼応させて１水平期
間毎に順次ずらされるも、夫々のゲート・パルスの夫々
の立ち下がり時刻を立ち上がり時刻のＮ水平期間以降に
遅らせることで、上記ブランキング信号出力期間にゲー
ト線群G5〜G8のゲート・パルスの全てを立ち上がった
（図４ではHighの）状態にする。このようにゲート・パ
ルスの出力を制御する上で、走査ドライバ103にシフト
レジスタ動作機能を含ませることが望ましい。なお、対
応する画素行にブランキング信号が供給されるゲート線
G1〜G12のゲート・パルスに示されたハッチング領域に
ついては後述する。
る走査状態選択信号114-1は、走査信号を印加すべきゲ
ート線のＺラインの少なくとも（Ｚ−１）ラインにブラ
ンキング信号Ｂの出力前に走査信号を印加し、且つ走査
信号の印加時間（走査信号のパルス幅）を水平期間の少
なくともＮ倍の期間に延ばすように走査ドライバ103-1
を制御する。この変数Ｚ，Ｎは、上述の映像データを画
素アレイに書き込む第１工程及びブランキング・データ
を画素アレイに書き込む第２工程の説明で記した第２工
程におけるゲート線の選択数：Ｚ、及び第１工程におけ
る表示信号の出力回数：Ｎである。例えば、ゲート線G5
には表示信号L514の出力開始時刻から、ゲート線G6には
表示信号L515の出力開始時刻から、ゲート線G7には表示
信号L516の出力開始時刻から、ゲート線G8には表示信号
L516の出力終了時刻（これに続くブランキング信号Ｂ出
力開始時刻）から水平期間の５倍の期間に亘って走査信
号が夫々印加される。換言すれば、走査ドライバ103に
よるゲート線群G5〜G8のゲート・パルスの夫々の立ち上
がり時刻は、走査クロックＣＬ３に呼応させて１水平期
間毎に順次ずらされるも、夫々のゲート・パルスの夫々
の立ち下がり時刻を立ち上がり時刻のＮ水平期間以降に
遅らせることで、上記ブランキング信号出力期間にゲー
ト線群G5〜G8のゲート・パルスの全てを立ち上がった
（図４ではHighの）状態にする。このようにゲート・パ
ルスの出力を制御する上で、走査ドライバ103にシフト
レジスタ動作機能を含ませることが望ましい。なお、対
応する画素行にブランキング信号が供給されるゲート線
G1〜G12のゲート・パルスに示されたハッチング領域に
ついては後述する。
【００６１】これに対し、この期間（表示信号L513〜L5
16が出力される上記第１工程）及びこれに続く第２工程
の間に、走査ドライバ103-2から走査信号を受けるゲー
ト線群G257〜G512の夫々に対応する画素行には表示信号
が供給されない。このため、走査ドライバ103-2に転送
される走査状態選択信号114-2は、この第１工程及び第
２工程に亘る期間にて走査クロックＣＬ３を走査ドライ
バ103-2に対して無効（Ineffective for the Scanni
ng Driver 103-2）にする。このような走査状態選択
信号114による走査クロックＣＬ３の無効化は、これが
転送される走査ドライバ103から走査信号が出力される
領域内の画素群に表示信号やブランキング信号を供給す
る場合においても所定のタイミングで適用してもよい。
図４には、走査ドライバ103-1での走査信号出力に応じ
た走査クロックＣＬ３の波形が示される。この走査クロ
ックＣＬ３のパルスは、表示信号やブランキング信号の
出力間隔を規定する水平クロックＣＬ１のパルスに呼応
して生じるものの、表示信号L513，L517，…の出力開始
時刻にはパルスが生じない。このように表示制御回路10
4から走査ドライバ103に転送される走査クロックＣＬ３
を特定の時刻にて無効にする動作を、走査状態選択信号
114で行うことができる。走査ドライバ103に対する走査
クロックＣＬ３の部分的な無効化は、これに応じた信号
処理経路を走査ドライバ103に組み込み、この信号処理
経路の動作を走査ドライバ103に転送される走査状態選
択信号114で開始させてもよい。なお、図４には示され
ないが、映像データの画素アレイへの書込みを制御する
走査ドライバ103-3もブランキング信号Ｂの出力開始時
刻にて走査クロックＣＬ３に対して不感となる。これに
より、ブランキング信号Ｂの出力による第２工程に続く
第１工程で映像データに拠る表示信号が供給される画素
行に走査ドライバ103-3がブランキング信号を誤って供
給することが防げる。
16が出力される上記第１工程）及びこれに続く第２工程
の間に、走査ドライバ103-2から走査信号を受けるゲー
ト線群G257〜G512の夫々に対応する画素行には表示信号
が供給されない。このため、走査ドライバ103-2に転送
される走査状態選択信号114-2は、この第１工程及び第
２工程に亘る期間にて走査クロックＣＬ３を走査ドライ
バ103-2に対して無効（Ineffective for the Scanni
ng Driver 103-2）にする。このような走査状態選択
信号114による走査クロックＣＬ３の無効化は、これが
転送される走査ドライバ103から走査信号が出力される
領域内の画素群に表示信号やブランキング信号を供給す
る場合においても所定のタイミングで適用してもよい。
図４には、走査ドライバ103-1での走査信号出力に応じ
た走査クロックＣＬ３の波形が示される。この走査クロ
ックＣＬ３のパルスは、表示信号やブランキング信号の
出力間隔を規定する水平クロックＣＬ１のパルスに呼応
して生じるものの、表示信号L513，L517，…の出力開始
時刻にはパルスが生じない。このように表示制御回路10
4から走査ドライバ103に転送される走査クロックＣＬ３
を特定の時刻にて無効にする動作を、走査状態選択信号
114で行うことができる。走査ドライバ103に対する走査
クロックＣＬ３の部分的な無効化は、これに応じた信号
処理経路を走査ドライバ103に組み込み、この信号処理
経路の動作を走査ドライバ103に転送される走査状態選
択信号114で開始させてもよい。なお、図４には示され
ないが、映像データの画素アレイへの書込みを制御する
走査ドライバ103-3もブランキング信号Ｂの出力開始時
刻にて走査クロックＣＬ３に対して不感となる。これに
より、ブランキング信号Ｂの出力による第２工程に続く
第１工程で映像データに拠る表示信号が供給される画素
行に走査ドライバ103-3がブランキング信号を誤って供
給することが防げる。
【００６２】次に、走査状態選択信号114は、夫々が制
御する領域にて順次生成される走査信号のパルス（ゲー
ト・パルス）を、これがゲート線に出力される段階で無
効にする。この機能は、図４による表示装置の駆動方法
にて、ブランキング信号を画素アレイに供給する走査ド
ライバ103内での信号処理に、これに転送された走査状
態選択信号114を関与させる。図４に示される３つの波
形DISP1，DISP2，DISP3は、走査ドライバ103-1，103-
2，103-3の夫々の内部における信号処理に関与する走査
状態選択信号114-1，114-2，114-3を示し、これがLow-l
evelにあるときゲート・パルスの出力を有効にする。ま
た、走査状態選択信号114-1の波形DISP1は、上述の第１
工程による画素アレイへの表示信号出力期間中にてHigh
-levelとなり、この期間内に走査ドライバ103-1で生じ
るゲート・パルスの出力を無効にする。
御する領域にて順次生成される走査信号のパルス（ゲー
ト・パルス）を、これがゲート線に出力される段階で無
効にする。この機能は、図４による表示装置の駆動方法
にて、ブランキング信号を画素アレイに供給する走査ド
ライバ103内での信号処理に、これに転送された走査状
態選択信号114を関与させる。図４に示される３つの波
形DISP1，DISP2，DISP3は、走査ドライバ103-1，103-
2，103-3の夫々の内部における信号処理に関与する走査
状態選択信号114-1，114-2，114-3を示し、これがLow-l
evelにあるときゲート・パルスの出力を有効にする。ま
た、走査状態選択信号114-1の波形DISP1は、上述の第１
工程による画素アレイへの表示信号出力期間中にてHigh
-levelとなり、この期間内に走査ドライバ103-1で生じ
るゲート・パルスの出力を無効にする。
【００６３】例えば、表示信号L513〜L516が画素アレイ
に供給される４水平期間にてゲート線G1〜G7に夫々応じ
た走査信号に生じるゲート・パルスは、この期間にHigh
-levelとなる走査状態選択信号DISP1により、夫々の出
力をハッチングされたように無効にされる。これによ
り、或る期間にてブランキング信号を供給すべき画素行
に映像データに拠る表示信号が誤って供給されることを
防ぎ、これらの画素行によるブランキング表示（これら
の画素行に表示されていた映像の消去）を確実に行い、
また、映像データに拠る表示信号自体の強度の損失を防
ぐ。また、表示信号L513〜L516を出力する４水平期間と
表示信号L517〜L520を出力する次の４水平期間との間の
ブランキング信号Ｂを出力する１水平期間にて、走査状
態選択信号DISP1はLow-levelとなる。これにより、この
期間にゲート線G5〜G8に夫々応じた走査信号に生じるゲ
ート・パルスは、一斉に画素アレイに出力され、この４
ラインのゲート線に応じた画素行を同時に選択して、そ
の各々にブランキング信号Ｂを供給する。
に供給される４水平期間にてゲート線G1〜G7に夫々応じ
た走査信号に生じるゲート・パルスは、この期間にHigh
-levelとなる走査状態選択信号DISP1により、夫々の出
力をハッチングされたように無効にされる。これによ
り、或る期間にてブランキング信号を供給すべき画素行
に映像データに拠る表示信号が誤って供給されることを
防ぎ、これらの画素行によるブランキング表示（これら
の画素行に表示されていた映像の消去）を確実に行い、
また、映像データに拠る表示信号自体の強度の損失を防
ぐ。また、表示信号L513〜L516を出力する４水平期間と
表示信号L517〜L520を出力する次の４水平期間との間の
ブランキング信号Ｂを出力する１水平期間にて、走査状
態選択信号DISP1はLow-levelとなる。これにより、この
期間にゲート線G5〜G8に夫々応じた走査信号に生じるゲ
ート・パルスは、一斉に画素アレイに出力され、この４
ラインのゲート線に応じた画素行を同時に選択して、そ
の各々にブランキング信号Ｂを供給する。
【００６４】以上のように、図４による表示装置の表示
動作では、走査状態選択信号114により、これが転送さ
れる走査ドライバ103の動作状態（上記第１工程及び上
記第２工程のいずれかによる動作状態、又は、これらの
いずれにも拠らない非動作状態）のみならず、その動作
状態に応じて走査ドライバ103で生成されたゲート・パ
ルスの出力の有効性も決められる。なお、これらの走査
状態選択信号114による走査ドライバ103（これからの走
査信号出力）の一連の制御は、画素アレイへの映像デー
タに拠る表示信号書込み及びブランキング信号書込みの
いずれに対しても走査開始信号ＦＬＭに呼応してゲート
線G1に対する走査信号出力から開始される。図４には、
走査開始信号ＦＬＭの上記第２パルスに呼応して、走査
状態選択信号DISP1により順次シフトする走査ドライバ1
03によるゲート線のライン選択動作（４ライン同時選択
動作）を主に示す。図４には示されないものの、これに
よる表示装置の動作にて、走査ドライバ103によるゲー
ト線の１ライン毎選択動作も走査開始信号ＦＬＭの第１
パルスに呼応させて順次シフトする。このため、図４に
おける表示装置の動作でもフレーム期間毎に走査開始信
号ＦＬＭで２種類の画素アレイの走査を１度ずつ開始さ
せる必要があり、走査開始信号ＦＬＭの波形には第１パ
ルスとこれに続く第２パルスとが現われる。
動作では、走査状態選択信号114により、これが転送さ
れる走査ドライバ103の動作状態（上記第１工程及び上
記第２工程のいずれかによる動作状態、又は、これらの
いずれにも拠らない非動作状態）のみならず、その動作
状態に応じて走査ドライバ103で生成されたゲート・パ
ルスの出力の有効性も決められる。なお、これらの走査
状態選択信号114による走査ドライバ103（これからの走
査信号出力）の一連の制御は、画素アレイへの映像デー
タに拠る表示信号書込み及びブランキング信号書込みの
いずれに対しても走査開始信号ＦＬＭに呼応してゲート
線G1に対する走査信号出力から開始される。図４には、
走査開始信号ＦＬＭの上記第２パルスに呼応して、走査
状態選択信号DISP1により順次シフトする走査ドライバ1
03によるゲート線のライン選択動作（４ライン同時選択
動作）を主に示す。図４には示されないものの、これに
よる表示装置の動作にて、走査ドライバ103によるゲー
ト線の１ライン毎選択動作も走査開始信号ＦＬＭの第１
パルスに呼応させて順次シフトする。このため、図４に
おける表示装置の動作でもフレーム期間毎に走査開始信
号ＦＬＭで２種類の画素アレイの走査を１度ずつ開始さ
せる必要があり、走査開始信号ＦＬＭの波形には第１パ
ルスとこれに続く第２パルスとが現われる。
【００６５】以上に述べた図１及び図４による表示装置
の駆動方法のいずれにおいても、画素アレイ101の一辺
沿いに並ぶ走査ドライバ103及びこれに送られる走査状
態選択信号114の数は図３や図９を参照して説明した画
素アレイ101の構造を変えることなく変更可能であり、
３つの走査ドライバ103に分担させた夫々の機能を一つ
の走査ドライバ103にまとめてもよい（例えば、走査ド
ライバ103内部を上記３つの走査ドライバ103-1，103-
2，103-3の夫々に応じた回路セクションに分ける）。
の駆動方法のいずれにおいても、画素アレイ101の一辺
沿いに並ぶ走査ドライバ103及びこれに送られる走査状
態選択信号114の数は図３や図９を参照して説明した画
素アレイ101の構造を変えることなく変更可能であり、
３つの走査ドライバ103に分担させた夫々の機能を一つ
の走査ドライバ103にまとめてもよい（例えば、走査ド
ライバ103内部を上記３つの走査ドライバ103-1，103-
2，103-3の夫々に応じた回路セクションに分ける）。
【００６６】図６は、本実施例の表示装置による画像表
示タイミングを連続する３つのフレーム期間に亘り示す
タイミング・チャートである。各フレーム期間の冒頭に
て、１番目の走査線（上記ゲート線G1に相当）からの画
素アレイへの映像データ書込みが走査開始信号ＦＬＭの
第１パルスにより開始され、この時刻から時間：Δｔ１
が経過した後、この１番目の走査線からの画素アレイへ
のブランキング・データ書込みが走査開始信号ＦＬＭの
第２パルスにより開始される。さらに、走査開始信号Ｆ
ＬＭの第２パルスの発生時刻から時間：Δｔ２が経過し
た後、次のフレーム期間に表示装置に入力される映像デ
ータの画素アレイへの書込みが走査開始信号ＦＬＭの第
１パルスにより開始される。なお、本実施例において
は、図６に示された時間：Δｔ１’は時間：Δｔ１と同
じであり、時間：Δｔ２’は時間：Δｔ２と同じであ
る。画素アレイへの映像データ書込みの進行とブランキ
ング・データ書込みのそれとは、双方が１水平期間にて
選択するゲート線のライン数（前者１ライン、後者４ラ
イン）が相違するも、時間経過に対して略同様に進行す
る。このため、画素アレイにおける走査線の位置に依ら
ず、その夫々に対応する画素行が映像データに拠る表示
信号を保持する期間（これを受ける時間を含めて概ね上
記時間：Δｔ１に亘る）とこの画素行がブランキング信
号を保持する期間（これを受ける時間を含めて概ね上記
時間：Δｔ２に亘る）とは画素アレイの垂直方向に亘り
概ね一様となる。換言すれば、画素アレイにおける画素
行間（垂直方向沿い）の表示輝度のばらつきが抑えられ
る。本実施例では、図６に示すように画素アレイにおけ
る映像データの表示期間とブランキング・データの表示
期間とに、１フレーム期間の６７％と３３％とを夫々割
り当て、これに応じた走査開始信号ＦＬＭのタイミング
調整した（上記時間Δｔ１とΔｔ２とを調整した）が、
この走査開始信号ＦＬＭのタイミングの変更により、映
像データの表示期間とブランキング・データの表示期間
とは適宜変更され得る。
示タイミングを連続する３つのフレーム期間に亘り示す
タイミング・チャートである。各フレーム期間の冒頭に
て、１番目の走査線（上記ゲート線G1に相当）からの画
素アレイへの映像データ書込みが走査開始信号ＦＬＭの
第１パルスにより開始され、この時刻から時間：Δｔ１
が経過した後、この１番目の走査線からの画素アレイへ
のブランキング・データ書込みが走査開始信号ＦＬＭの
第２パルスにより開始される。さらに、走査開始信号Ｆ
ＬＭの第２パルスの発生時刻から時間：Δｔ２が経過し
た後、次のフレーム期間に表示装置に入力される映像デ
ータの画素アレイへの書込みが走査開始信号ＦＬＭの第
１パルスにより開始される。なお、本実施例において
は、図６に示された時間：Δｔ１’は時間：Δｔ１と同
じであり、時間：Δｔ２’は時間：Δｔ２と同じであ
る。画素アレイへの映像データ書込みの進行とブランキ
ング・データ書込みのそれとは、双方が１水平期間にて
選択するゲート線のライン数（前者１ライン、後者４ラ
イン）が相違するも、時間経過に対して略同様に進行す
る。このため、画素アレイにおける走査線の位置に依ら
ず、その夫々に対応する画素行が映像データに拠る表示
信号を保持する期間（これを受ける時間を含めて概ね上
記時間：Δｔ１に亘る）とこの画素行がブランキング信
号を保持する期間（これを受ける時間を含めて概ね上記
時間：Δｔ２に亘る）とは画素アレイの垂直方向に亘り
概ね一様となる。換言すれば、画素アレイにおける画素
行間（垂直方向沿い）の表示輝度のばらつきが抑えられ
る。本実施例では、図６に示すように画素アレイにおけ
る映像データの表示期間とブランキング・データの表示
期間とに、１フレーム期間の６７％と３３％とを夫々割
り当て、これに応じた走査開始信号ＦＬＭのタイミング
調整した（上記時間Δｔ１とΔｔ２とを調整した）が、
この走査開始信号ＦＬＭのタイミングの変更により、映
像データの表示期間とブランキング・データの表示期間
とは適宜変更され得る。
【００６７】このような、図６に拠る画像表示タイミン
グで表示装置を動作させたときの、画素行の輝度応答の
一例を図７に示す。この輝度応答は、図３の画素アレイ
101としてＷＸＧＡクラスの解像度を有し且つノーマリ
黒表示モードで動作する液晶表示パネルを用い、映像デ
ータとして画素行を白く表示する表示オンデータを、ブ
ランキング・データとして画素行を黒く表示する表示オ
フデータを夫々書き込む。従って、図７の輝度応答は、
この液晶表示パネルの画素行に対応する液晶層の光透過
率の変動を示す。図７に示すように画素行（これに含ま
れる各画素）は１フレーム期間にて、まず映像データに
応じた輝度に応答し、その後、黒輝度に応答する。液晶
層の光透過率はこれに印加される電界の変動に対して比
較的緩く応答するも、その値は図７から明らかなように
フレーム期間毎に映像データに対応する電界及びブラン
キング・データに対応する電界のいずれにも十分に応答
する。従って、フレーム期間に画面（画素行）に生成さ
れた映像データによる画像は、この画像がフレーム期間
内に画面（画素行）から十分に消去されて、インパルス
型の表示装置と同様な状態で表示される。このような映
像データによる画像のインパルス型の応答により、これ
に生じる動画ぼやけを低減することが可能となる。この
ような効果は、画素アレイの解像度を変更しても、図２
に示すドライバ・データの水平期間における帰線期間の
割合を変更しても同様に得られる。
グで表示装置を動作させたときの、画素行の輝度応答の
一例を図７に示す。この輝度応答は、図３の画素アレイ
101としてＷＸＧＡクラスの解像度を有し且つノーマリ
黒表示モードで動作する液晶表示パネルを用い、映像デ
ータとして画素行を白く表示する表示オンデータを、ブ
ランキング・データとして画素行を黒く表示する表示オ
フデータを夫々書き込む。従って、図７の輝度応答は、
この液晶表示パネルの画素行に対応する液晶層の光透過
率の変動を示す。図７に示すように画素行（これに含ま
れる各画素）は１フレーム期間にて、まず映像データに
応じた輝度に応答し、その後、黒輝度に応答する。液晶
層の光透過率はこれに印加される電界の変動に対して比
較的緩く応答するも、その値は図７から明らかなように
フレーム期間毎に映像データに対応する電界及びブラン
キング・データに対応する電界のいずれにも十分に応答
する。従って、フレーム期間に画面（画素行）に生成さ
れた映像データによる画像は、この画像がフレーム期間
内に画面（画素行）から十分に消去されて、インパルス
型の表示装置と同様な状態で表示される。このような映
像データによる画像のインパルス型の応答により、これ
に生じる動画ぼやけを低減することが可能となる。この
ような効果は、画素アレイの解像度を変更しても、図２
に示すドライバ・データの水平期間における帰線期間の
割合を変更しても同様に得られる。
【００６８】以上に述べた本実施例では、上述の第１工
程で映像データの１ライン毎に生成される表示信号を画
素アレイに４回順次出力し且つその夫々をゲート線の１
ラインに相当する画素行に順次供給し、これに続く第２
工程でブランキング信号を画素アレイに１回順次出力し
且つこれをゲート線の４ラインに相当する画素行に供給
した。しかし、第１工程における表示信号の出力回数：
Ｎ（この値は、画素アレイに書き込まれるライン・デー
タの数にも相当する）は４に限られず、第２工程におけ
るブランキング信号の出力回数：Ｍは１に限られない。
また、第１工程にて１回の表示信号出力に対して走査信
号（選択パルス）が印加されるゲート線のライン数：Ｙ
は１に限られず、第２工程にて１回のブランキング信号
出力に対して走査信号が印加されるゲート線のライン
数：Ｚは４に限られない。これらの因子Ｎ，Ｍは、Ｍ＜
Ｎなる条件を満たす自然数であり且つＮは２以上である
条件を満たすことが要請される。また、因子ＹはＮ／Ｍ
より小さい自然数であること、因子ＺはＮ／Ｍ以上の自
然数であることが夫々要請される。また、Ｎ回の表示信
号出力とＭ回のブランキング信号出力とを行う１周期を
Ｎラインの映像データが表示装置に入力される期間内に
完結させる。換言すれば、画素アレイの動作における水
平期間の（Ｎ＋Ｍ）倍の値を、映像データの表示装置へ
の入力における水平走査期間のＮ倍の値以下にする。前
者の水平期間は水平クロックＣＬ１のパルス間隔で、後
者の水平走査期間は映像制御信号の一つである水平同期
信号ＨＳＹＮＣのパルス間隔で夫々規定される。
程で映像データの１ライン毎に生成される表示信号を画
素アレイに４回順次出力し且つその夫々をゲート線の１
ラインに相当する画素行に順次供給し、これに続く第２
工程でブランキング信号を画素アレイに１回順次出力し
且つこれをゲート線の４ラインに相当する画素行に供給
した。しかし、第１工程における表示信号の出力回数：
Ｎ（この値は、画素アレイに書き込まれるライン・デー
タの数にも相当する）は４に限られず、第２工程におけ
るブランキング信号の出力回数：Ｍは１に限られない。
また、第１工程にて１回の表示信号出力に対して走査信
号（選択パルス）が印加されるゲート線のライン数：Ｙ
は１に限られず、第２工程にて１回のブランキング信号
出力に対して走査信号が印加されるゲート線のライン
数：Ｚは４に限られない。これらの因子Ｎ，Ｍは、Ｍ＜
Ｎなる条件を満たす自然数であり且つＮは２以上である
条件を満たすことが要請される。また、因子ＹはＮ／Ｍ
より小さい自然数であること、因子ＺはＮ／Ｍ以上の自
然数であることが夫々要請される。また、Ｎ回の表示信
号出力とＭ回のブランキング信号出力とを行う１周期を
Ｎラインの映像データが表示装置に入力される期間内に
完結させる。換言すれば、画素アレイの動作における水
平期間の（Ｎ＋Ｍ）倍の値を、映像データの表示装置へ
の入力における水平走査期間のＮ倍の値以下にする。前
者の水平期間は水平クロックＣＬ１のパルス間隔で、後
者の水平走査期間は映像制御信号の一つである水平同期
信号ＨＳＹＮＣのパルス間隔で夫々規定される。
【００６９】このような画素アレイの動作条件によれ
ば、Ｎラインの映像データが表示装置に入力される期間
Ｔinにデータ・ドライバ102から（Ｎ＋Ｍ）回の信号出
力、即ち上述の第１工程及びこれに続く第２工程からな
る１周期の画素アレイ動作を行う。このため、この１周
期にて表示信号出力及びブランキング信号出力の各々に
割り当てられる時間（以下、Ｔinvention）は、期間Ｔi
nにＮラインの映像データに応じた表示信号を順次出力
するときの１回の信号出力に要する時間（以下、Ｔprio
r）の（Ｎ／（Ｎ＋Ｍ））倍に減少する。しかしなが
ら、上述のように因子ＭはＮより小さい自然数であるた
め、本発明による上記１周期での各信号を出力期間Ｔin
ventionは上記Ｔpriorの１／２以上の長さを確保でき
る。即ち、画素アレイへの映像データへの書込みの観点
では、上述の特開2001-166280号公報に記載された技法
に対する上述のSID 01 Digest，pages 994-997に記
載された技法の利点が得られる。
ば、Ｎラインの映像データが表示装置に入力される期間
Ｔinにデータ・ドライバ102から（Ｎ＋Ｍ）回の信号出
力、即ち上述の第１工程及びこれに続く第２工程からな
る１周期の画素アレイ動作を行う。このため、この１周
期にて表示信号出力及びブランキング信号出力の各々に
割り当てられる時間（以下、Ｔinvention）は、期間Ｔi
nにＮラインの映像データに応じた表示信号を順次出力
するときの１回の信号出力に要する時間（以下、Ｔprio
r）の（Ｎ／（Ｎ＋Ｍ））倍に減少する。しかしなが
ら、上述のように因子ＭはＮより小さい自然数であるた
め、本発明による上記１周期での各信号を出力期間Ｔin
ventionは上記Ｔpriorの１／２以上の長さを確保でき
る。即ち、画素アレイへの映像データへの書込みの観点
では、上述の特開2001-166280号公報に記載された技法
に対する上述のSID 01 Digest，pages 994-997に記
載された技法の利点が得られる。
【００７０】さらに、本発明では、上記期間Ｔinventio
nにて画素にブランキング信号を供給することにより、
この画素の輝度を素早く低下させる。このため、SID 0
1 Digest，pages 994-997に記載された技法に比べ
て、本発明に依れば１フレーム期間における各画素行の
映像表示期間とブランキング表示期間とが明瞭に分か
れ、動画ぼやけも効率的に低減される。また、本発明で
はブランキング信号の画素への供給を（Ｎ＋Ｍ）回毎に
間欠的に行うものの、１回のブランキング信号出力に対
してＺラインのゲート線に対応する画素行にこれを供給
することにより、画素行間に生じる映像表示期間とブラ
ンキング表示期間との比率のばらつきを抑える。さら
に、ブランキング信号出力毎に対して走査信号をゲート
線のＺライン置きに順次印加すれば、データ・ドライバ
102からのブランキング信号の１回の出力に対する負荷
も、このブランキング信号が供給される画素行数の制限
により軽減される。
nにて画素にブランキング信号を供給することにより、
この画素の輝度を素早く低下させる。このため、SID 0
1 Digest，pages 994-997に記載された技法に比べ
て、本発明に依れば１フレーム期間における各画素行の
映像表示期間とブランキング表示期間とが明瞭に分か
れ、動画ぼやけも効率的に低減される。また、本発明で
はブランキング信号の画素への供給を（Ｎ＋Ｍ）回毎に
間欠的に行うものの、１回のブランキング信号出力に対
してＺラインのゲート線に対応する画素行にこれを供給
することにより、画素行間に生じる映像表示期間とブラ
ンキング表示期間との比率のばらつきを抑える。さら
に、ブランキング信号出力毎に対して走査信号をゲート
線のＺライン置きに順次印加すれば、データ・ドライバ
102からのブランキング信号の１回の出力に対する負荷
も、このブランキング信号が供給される画素行数の制限
により軽減される。
【００７１】従って、本発明による表示装置の駆動は、
図１乃至７を参照して説明した上述のＮを４、Ｍを１、
Ｙを１、及びＺを４にした例に限られず、上述の条件を
満たす限りにおいて、ホールド型の表示装置の駆動全般
に汎く適用し得る。例えば、インタレース方式で映像デ
ータをフレーム期間毎に奇数ライン又は偶数ラインのい
ずれか一方を表示装置に入力する場合、奇数ライン又は
偶数ラインの映像データを１ライン毎に走査信号をゲー
ト線の２ライン毎に順次印加し、これらに対応する画素
行に表示信号を供給してもよい（この場合、少なくとも
上記因子Ｙは２となる）。また、本発明による表示装置
の駆動では、その水平クロックＣＬ１の周波数を水平同
期信号ＨＳＹＮＣのそれの（（Ｎ＋Ｍ）／Ｎ）倍（上述
の図１や図４の例では１.２５倍）にしたが、水平クロ
ックＣＬ１の周波数をこれ以上に高め、そのパルス間隔
を詰めて画素アレイの動作マージンを確保してもよい。
この場合、表示制御回路104やその周辺にパルス発振回
路を設け、これにより発生される映像制御信号に含まれ
るドット・クロックＤＯＴＣＬＫより周波数の高い基準
信号を参照して水平クロックＣＬ１の周波数を高めても
よい。
図１乃至７を参照して説明した上述のＮを４、Ｍを１、
Ｙを１、及びＺを４にした例に限られず、上述の条件を
満たす限りにおいて、ホールド型の表示装置の駆動全般
に汎く適用し得る。例えば、インタレース方式で映像デ
ータをフレーム期間毎に奇数ライン又は偶数ラインのい
ずれか一方を表示装置に入力する場合、奇数ライン又は
偶数ラインの映像データを１ライン毎に走査信号をゲー
ト線の２ライン毎に順次印加し、これらに対応する画素
行に表示信号を供給してもよい（この場合、少なくとも
上記因子Ｙは２となる）。また、本発明による表示装置
の駆動では、その水平クロックＣＬ１の周波数を水平同
期信号ＨＳＹＮＣのそれの（（Ｎ＋Ｍ）／Ｎ）倍（上述
の図１や図４の例では１.２５倍）にしたが、水平クロ
ックＣＬ１の周波数をこれ以上に高め、そのパルス間隔
を詰めて画素アレイの動作マージンを確保してもよい。
この場合、表示制御回路104やその周辺にパルス発振回
路を設け、これにより発生される映像制御信号に含まれ
るドット・クロックＤＯＴＣＬＫより周波数の高い基準
信号を参照して水平クロックＣＬ１の周波数を高めても
よい。
【００７２】以上のべた夫々の因子は、Ｎを４以上の自
然数にするとよく、また、因子Ｍを１にするとよい。ま
た、因子ＹをＭと同じ値にするとよく、因子ＺをＮと同
じ値にするとよい。
然数にするとよく、また、因子Ｍを１にするとよい。ま
た、因子ＹをＭと同じ値にするとよく、因子ＺをＮと同
じ値にするとよい。
【００７３】≪第２の実施例≫本実施例においても、上
述の第１の実施例と同様に図３の表示装置に図２のタイ
ミングで入力された映像データを、図１又は図４に示す
波形で表示信号及び走査信号をデータ・ドライバ102か
ら出力し且つ図６に示す表示タイミングに則り表示する
が、図１や図４に示す映像データに拠る表示信号の出力
に対するブランキング信号の出力タイミングを図８に示
す如く、フレーム期間毎に変える。
述の第１の実施例と同様に図３の表示装置に図２のタイ
ミングで入力された映像データを、図１又は図４に示す
波形で表示信号及び走査信号をデータ・ドライバ102か
ら出力し且つ図６に示す表示タイミングに則り表示する
が、図１や図４に示す映像データに拠る表示信号の出力
に対するブランキング信号の出力タイミングを図８に示
す如く、フレーム期間毎に変える。
【００７４】画素アレイとして液晶表示パネルを用いる
表示装置において、図８に示す本実施例のブランキング
信号の出力タイミングは、このブランキング信号が供給
された液晶表示パネルのデータ線に生じる信号の波形鈍
りの影響を分散する効果を奏し、これにより画像の表示
品質を高める。図８には、水平クロックＣＬ１のパルス
の夫々に対応する期間Th1，Th2，Th3，…が横方向に順
次並び、これらの期間のいずれかでデータ・ドライバ10
2から出力される映像データの１ライン毎の表示信号m，
m+1，m+2，m+3，…及びブランキング信号Ｂを含むアイ
・ダイヤグラムが連続するフレーム期間n，n+1，n+2，n
+3，…毎に縦方向に順次並ぶ。ここで示す表示信号m，m
+1，m+2，m+3は特定のラインの映像データに限定させ
ず、例えば図１の表示信号L1，L2，L3，L4にも、表示信
号L511，L512，L513，L514にも対応し得る。
表示装置において、図８に示す本実施例のブランキング
信号の出力タイミングは、このブランキング信号が供給
された液晶表示パネルのデータ線に生じる信号の波形鈍
りの影響を分散する効果を奏し、これにより画像の表示
品質を高める。図８には、水平クロックＣＬ１のパルス
の夫々に対応する期間Th1，Th2，Th3，…が横方向に順
次並び、これらの期間のいずれかでデータ・ドライバ10
2から出力される映像データの１ライン毎の表示信号m，
m+1，m+2，m+3，…及びブランキング信号Ｂを含むアイ
・ダイヤグラムが連続するフレーム期間n，n+1，n+2，n
+3，…毎に縦方向に順次並ぶ。ここで示す表示信号m，m
+1，m+2，m+3は特定のラインの映像データに限定させ
ず、例えば図１の表示信号L1，L2，L3，L4にも、表示信
号L511，L512，L513，L514にも対応し得る。
【００７５】第１の実施例にて述べた要領で画素アレイ
に映像データを４回書込むごとにブランキング・データ
を１回書込む場合、図８に示す画素アレイへのブランキ
ング・データの印加を上記期間Th1，Th2，Th3，Th4，Th
5，Th6，…における４期間置きに並ぶ期間のいずれかの
群（例えば、期間Th1，Th6，Th12，…の群）から別の群
（例えば、期間Th2，Th7，Th13，…の群）へフレーム毎
に順次変化させる。例えば、フレーム期間ｎではｍ番目
のライン・データを画素アレイに入力する（これに拠る
表示信号をｍ番目の画素行に印加する）前にブランキン
グ・データを画素アレイに入力し（ゲート線の所定の４
ラインに相当する画素行に印加し）、フレーム期間ｎ＋
１ではｍ番目のライン・データの画素アレイへの入力後
且つ（ｍ＋１）番目のライン・データの画素アレイへの
入力前に上述のブランキング・データの画素アレイへの
入力を行う。（ｍ＋１）番目のライン・データの画素ア
レイへの入力は、ｍ番目のライン・データのそれに倣
い、（ｍ＋１）番目のライン・データに拠る表示信号を
（ｍ＋１）番目の画素行に印加する。以降の各ライン・
データの画素アレイへの入力も、このライン・データに
拠る表示信号をこれと同じアドレス（順番）を持つ画素
行に印加する。
に映像データを４回書込むごとにブランキング・データ
を１回書込む場合、図８に示す画素アレイへのブランキ
ング・データの印加を上記期間Th1，Th2，Th3，Th4，Th
5，Th6，…における４期間置きに並ぶ期間のいずれかの
群（例えば、期間Th1，Th6，Th12，…の群）から別の群
（例えば、期間Th2，Th7，Th13，…の群）へフレーム毎
に順次変化させる。例えば、フレーム期間ｎではｍ番目
のライン・データを画素アレイに入力する（これに拠る
表示信号をｍ番目の画素行に印加する）前にブランキン
グ・データを画素アレイに入力し（ゲート線の所定の４
ラインに相当する画素行に印加し）、フレーム期間ｎ＋
１ではｍ番目のライン・データの画素アレイへの入力後
且つ（ｍ＋１）番目のライン・データの画素アレイへの
入力前に上述のブランキング・データの画素アレイへの
入力を行う。（ｍ＋１）番目のライン・データの画素ア
レイへの入力は、ｍ番目のライン・データのそれに倣
い、（ｍ＋１）番目のライン・データに拠る表示信号を
（ｍ＋１）番目の画素行に印加する。以降の各ライン・
データの画素アレイへの入力も、このライン・データに
拠る表示信号をこれと同じアドレス（順番）を持つ画素
行に印加する。
【００７６】フレーム期間ｎ＋２では、（ｍ＋１）番目
のライン・データの画素アレイへの入力後且つ（ｍ＋
２）番目のライン・データの画素アレイへの入力前に上
述のブランキング・データの画素アレイへの入力を行
う。続くフレーム期間ｎ＋３では、（ｍ＋２）番目のラ
イン・データの画素アレイへの入力後且つ（ｍ＋３）番
目のライン・データの画素アレイへの入力前に上述のブ
ランキング・データの画素アレイへの入力を行う。以
下、このようなライン・データとブランキング・データ
との画素アレイへの入力を、ブランキング・データのそ
れのタイミングを1水平期間毎にずらしながら繰り返
し、フレーム期間ｎ＋４にてフレーム期間ｎによるライ
ン・データとブランキング・データとの画素アレイへの
入力パターンに戻る。これら一連の動作の繰り返しで、
ブランキング信号のみならずライン・データに拠る表示
信号が画素アレイのデータ線の夫々に出力されたとき
の、データ線の延伸方向沿いに生じるこれらの信号波形
の鈍りの影響を一様に分散して、画素アレイに表示され
る画像の品質を高める。
のライン・データの画素アレイへの入力後且つ（ｍ＋
２）番目のライン・データの画素アレイへの入力前に上
述のブランキング・データの画素アレイへの入力を行
う。続くフレーム期間ｎ＋３では、（ｍ＋２）番目のラ
イン・データの画素アレイへの入力後且つ（ｍ＋３）番
目のライン・データの画素アレイへの入力前に上述のブ
ランキング・データの画素アレイへの入力を行う。以
下、このようなライン・データとブランキング・データ
との画素アレイへの入力を、ブランキング・データのそ
れのタイミングを1水平期間毎にずらしながら繰り返
し、フレーム期間ｎ＋４にてフレーム期間ｎによるライ
ン・データとブランキング・データとの画素アレイへの
入力パターンに戻る。これら一連の動作の繰り返しで、
ブランキング信号のみならずライン・データに拠る表示
信号が画素アレイのデータ線の夫々に出力されたとき
の、データ線の延伸方向沿いに生じるこれらの信号波形
の鈍りの影響を一様に分散して、画素アレイに表示され
る画像の品質を高める。
【００７７】一方、本実施例でも、第１の実施例と同様
に図６に拠る画像表示タイミングで表示装置を動作させ
ることができるが、上述のように画素アレイへのブラン
キング信号の印加タイミングがフレーム期間毎にシフト
されるため、ブランキング信号による画素アレイの走査
を開始させる走査開始信号ＦＬＭの第２パルスの発生時
刻もフレーム期間に応じて変位する。このような走査開
始信号ＦＬＭの第２パルス発生タイミングの変動に応じ
て、図６のフレーム期間１に示される時間：Δｔ１がこ
れに続くフレーム期間２にて時間：Δｔ１より短い（又
は長い）時間：Δｔ１’となり、フレーム期間１に示さ
れる時間：Δｔ２がこれに続くフレーム期間２にて時
間：Δｔ２より長い（又は短い）時間：Δｔ２’とな
る。図８に示される一対のフレーム期間ｎとｎ＋１や別
の一対のフレーム期間ｎ＋３とｎ＋４に見られるライン
・データｍに拠る表示信号での画素アレイの走査開始時
刻の「ずれ」を考慮すれば、本実施例において、走査開
始信号ＦＬＭのパルス間隔に応じた２つの時間間隔：Δ
ｔ１，Δｔ２の少なくとも一方がフレーム期間に応じて
変動する。
に図６に拠る画像表示タイミングで表示装置を動作させ
ることができるが、上述のように画素アレイへのブラン
キング信号の印加タイミングがフレーム期間毎にシフト
されるため、ブランキング信号による画素アレイの走査
を開始させる走査開始信号ＦＬＭの第２パルスの発生時
刻もフレーム期間に応じて変位する。このような走査開
始信号ＦＬＭの第２パルス発生タイミングの変動に応じ
て、図６のフレーム期間１に示される時間：Δｔ１がこ
れに続くフレーム期間２にて時間：Δｔ１より短い（又
は長い）時間：Δｔ１’となり、フレーム期間１に示さ
れる時間：Δｔ２がこれに続くフレーム期間２にて時
間：Δｔ２より長い（又は短い）時間：Δｔ２’とな
る。図８に示される一対のフレーム期間ｎとｎ＋１や別
の一対のフレーム期間ｎ＋３とｎ＋４に見られるライン
・データｍに拠る表示信号での画素アレイの走査開始時
刻の「ずれ」を考慮すれば、本実施例において、走査開
始信号ＦＬＭのパルス間隔に応じた２つの時間間隔：Δ
ｔ１，Δｔ２の少なくとも一方がフレーム期間に応じて
変動する。
【００７８】以上のように、フレーム期間毎にブランキ
ング信号の出力期間を時間軸方向沿いにシフトさせる本
実施例による表示装置の駆動方法に則り、図６に示す画
像表示タイミングに倣う表示動作を行う場合、その走査
開始信号の設定に若干の変更を要するが、これに依り得
られる効果は図７に示した第１の実施例におけるそれと
何ら遜色がない。従って、本実施例においても映像デー
タに応じた画像をインパルス型の表示装置におけるそれ
と略同様にしてホールド型の表示装置に表示できる。ま
た、ホールド型の画素アレイより、動画像をその輝度は
損なうことなく且つこれに生じる動画ぼやけを低減して
表示することも可能となる。本実施例においても、１フ
レーム期間における映像データの表示期間とブランキン
グデータの表示期間との比率を、走査開始信号ＦＬＭの
タイミングの調整（例えば、上述のパルス間隔：Δｔ
１，Δｔ２の配分）により適宜変更できる。また、本実
施例による駆動方法の表示装置への適用範囲も、第１の
実施例のそれと同様に、画素アレイ（例えば、液晶表示
パネル）の解像度により制限されない。さらに、本実施
例による表示装置は第１の実施例によるそれと同様に、
水平クロックＣＬ１に規定される水平期間に含まれる帰
線期間の比率を適宜変更することで、上記第１工程にお
ける表示信号の出力回数：Ｎや第２工程にて選択される
ゲート線のライン数：Ｚを増やせ又は減らせる。
ング信号の出力期間を時間軸方向沿いにシフトさせる本
実施例による表示装置の駆動方法に則り、図６に示す画
像表示タイミングに倣う表示動作を行う場合、その走査
開始信号の設定に若干の変更を要するが、これに依り得
られる効果は図７に示した第１の実施例におけるそれと
何ら遜色がない。従って、本実施例においても映像デー
タに応じた画像をインパルス型の表示装置におけるそれ
と略同様にしてホールド型の表示装置に表示できる。ま
た、ホールド型の画素アレイより、動画像をその輝度は
損なうことなく且つこれに生じる動画ぼやけを低減して
表示することも可能となる。本実施例においても、１フ
レーム期間における映像データの表示期間とブランキン
グデータの表示期間との比率を、走査開始信号ＦＬＭの
タイミングの調整（例えば、上述のパルス間隔：Δｔ
１，Δｔ２の配分）により適宜変更できる。また、本実
施例による駆動方法の表示装置への適用範囲も、第１の
実施例のそれと同様に、画素アレイ（例えば、液晶表示
パネル）の解像度により制限されない。さらに、本実施
例による表示装置は第１の実施例によるそれと同様に、
水平クロックＣＬ１に規定される水平期間に含まれる帰
線期間の比率を適宜変更することで、上記第１工程にお
ける表示信号の出力回数：Ｎや第２工程にて選択される
ゲート線のライン数：Ｚを増やせ又は減らせる。
【００７９】
【発明の効果】本発明による１フレーム期間分の映像デ
ータを画素アレイに入力する期間にブランキング・デー
タを画素アレイに入力する期間を間欠的に挿入する方法
では、１フレーム期間（又はこれに相当する期間内）内
にて画素アレイによる映像表示とブランキング表示とが
映像表示時の輝度を損なうことなく完結され、またフレ
ーム期間にわたる一連の映像表示に生じる動画ぼやけ及
びこれに因る画質劣化を低減できる。また、本発明を液
晶表示装置に適用した場合、１フレーム期間内の映像表
示期間とブランキング表示期間との割合を液晶応答速度
等の特性に応じて最適化することで、画素アレイでの映
像表示にてトレード・オフの関係にある動画ぼやけの低
減と表示輝度の維持の効果を両立させることも可能とな
る。
ータを画素アレイに入力する期間にブランキング・デー
タを画素アレイに入力する期間を間欠的に挿入する方法
では、１フレーム期間（又はこれに相当する期間内）内
にて画素アレイによる映像表示とブランキング表示とが
映像表示時の輝度を損なうことなく完結され、またフレ
ーム期間にわたる一連の映像表示に生じる動画ぼやけ及
びこれに因る画質劣化を低減できる。また、本発明を液
晶表示装置に適用した場合、１フレーム期間内の映像表
示期間とブランキング表示期間との割合を液晶応答速度
等の特性に応じて最適化することで、画素アレイでの映
像表示にてトレード・オフの関係にある動画ぼやけの低
減と表示輝度の維持の効果を両立させることも可能とな
る。
【図１】本発明による表示装置の駆動方法の第１実施例
として説明される表示信号の出力タイミングとこれに呼
応する走査線の駆動波形を示す図。
として説明される表示信号の出力タイミングとこれに呼
応する走査線の駆動波形を示す図。
【図２】本発明による表示装置の駆動方法の第１実施例
として説明される表示制御回路（タイミング・コントロ
ーラ）への映像データの入力波形（入力データ）とこれ
からの出力波形（ドライバ・データ）とのタイミングを
示す図。
として説明される表示制御回路（タイミング・コントロ
ーラ）への映像データの入力波形（入力データ）とこれ
からの出力波形（ドライバ・データ）とのタイミングを
示す図。
【図３】本発明による表示装置（液晶表示装置）の概要
を示す構成図。
を示す構成図。
【図４】本発明による表示装置の駆動方法の第１実施例
として説明される表示信号の出力期間に走査線の４ライ
ンを同時に選択する駆動波形を示す図。
として説明される表示信号の出力期間に走査線の４ライ
ンを同時に選択する駆動波形を示す図。
【図５】本発明による表示装置に備えられた複数個（例
えば、４個）のライン・メモリの夫々への映像データの
書込み（Write）とこれからの読み出し（Read Out）と
の夫々のタイミングを示す図。
えば、４個）のライン・メモリの夫々への映像データの
書込み（Write）とこれからの読み出し（Read Out）と
の夫々のタイミングを示す図。
【図６】本発明による表示装置の駆動方法の第１実施例
におけるフレーム期間毎（連続する３つのフレーム期間
の各々）の画像表示タイミングを示す図。
におけるフレーム期間毎（連続する３つのフレーム期間
の各々）の画像表示タイミングを示す図。
【図７】本発明による液晶表示装置（表示装置の一例）
を図６に示す画像表示タイミングに則り駆動したとき
の、表示信号への画素の輝度応答（画素に対応する液晶
層の光透過率変動）を示す図。
を図６に示す画像表示タイミングに則り駆動したとき
の、表示信号への画素の輝度応答（画素に対応する液晶
層の光透過率変動）を示す図。
【図８】本発明による表示装置の駆動方法の第２実施例
として説明されるゲート線Ｇ１，Ｇ２，Ｇ３，…に対応
する画素行の夫々へ供給される表示信号（映像データに
よるｍ，ｍ＋１，ｍ＋２，…とブランキング・データに
よるＢ）の連続する複数のフレーム期間ｍ，ｍ＋１，ｍ
＋２，…に亘る変化を示す図。
として説明されるゲート線Ｇ１，Ｇ２，Ｇ３，…に対応
する画素行の夫々へ供給される表示信号（映像データに
よるｍ，ｍ＋１，ｍ＋２，…とブランキング・データに
よるＢ）の連続する複数のフレーム期間ｍ，ｍ＋１，ｍ
＋２，…に亘る変化を示す図。
【図９】アクティブ・マトリクス型の表示装置に備えら
れる画素アレイの一例の概略図。
れる画素アレイの一例の概略図。
【図１０】液晶表示装置における動画ぼやけを抑える従
来の手法の一つによる走査信号及び表示信号の波形を示
す図。
来の手法の一つによる走査信号及び表示信号の波形を示
す図。
100…表示装置（液晶表示装置）、101…画素アレイ（Ｔ
ＦＴ型液晶表示パネル）、102…データ・ドライバ、103
…走査ドライバ、104…表示制御回路（タイミング・コ
ントローラ）、105…ライン・メモリ回路、120…映像デ
ータ、121…映像制御信号群（垂直同期信号、水平同期
信号、ドット・クロック等）、106…ドライバ・デー
タ、107…データ・ドライバ制御信号群、ＣＬ３…走査
ラインクロック。
ＦＴ型液晶表示パネル）、102…データ・ドライバ、103
…走査ドライバ、104…表示制御回路（タイミング・コ
ントローラ）、105…ライン・メモリ回路、120…映像デ
ータ、121…映像制御信号群（垂直同期信号、水平同期
信号、ドット・クロック等）、106…ドライバ・デー
タ、107…データ・ドライバ制御信号群、ＣＬ３…走査
ラインクロック。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６３１ Ｇ０９Ｇ 3/20 ６３１Ｂ
６４１ ６４１Ｒ
６６０ ６６０Ｖ
Ｈ０４Ｎ 5/66 Ｈ０４Ｎ 5/66 Ａ
Ｂ
１０２ １０２
(72)発明者 小金沢 信之
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
(72)発明者 武田 伸宏
千葉県茂原市早野3300番地 株式会社日立
製作所ディスプレイグループ内
(72)発明者 古橋 勉
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所システム開発研究所内
(72)発明者 中村 雅志
千葉県茂原市早野3681番地 日立デバイス
エンジニアリング株式会社内
Ｆターム(参考） 2H093 NA16 NA43 NA79 NB22 NC16
NC21 NC22 NC28 NC34 NC41
NC51 NC90 ND01 ND08 ND60
NH14 NH15
5C006 AA01 AF03 AF04 AF06 AF44
AF51 AF53 AF61 AF71 AF73
BB16 BC03 BC12 BC16 BF02
BF05 BF14 BF24 FA29
5C058 AA08 AA11 AA12 BA03 BA04
BA07 BB12 BB25
5C080 AA10 BB05 DD03 EE19 EE29
FF11 GG12 JJ02 JJ03
Claims (14)
- 【請求項１】スイッチング素子を夫々備えた複数の画素
が第１の方向沿いに複数の画素行を該第１の方向に交差
する第２の方向沿いに複数の画素列を夫々なして配置さ
れた画素アレイ、 前記画素アレイの前記第１の方向沿いに延び且つ前記第
２の方向沿いに並設され、その各々はこれに対応する前
記画素行に備えられた前記スイッチング素子の群へ第１
信号を伝送する複数の第１信号線、 前記第２の方向に沿う前記画素アレイの一端から他端に
向けて前記複数の第１信号線の夫々へ前記第１信号を順
次出力して該第１信号線の夫々に対応する前記画素行を
選択する第１駆動回路、 前記画素アレイの前記第２の方向沿いに延び且つ前記第
１の方向沿いに並設され、その各々はこれに対応する前
記画素列に備えられた前記画素の前記第１信号にて選択
される前記画素行に属する少なくとも一つに第２信号を
供給する複数の第２信号線、 前記第２信号線の夫々に前記第２信号を出力する第２駆
動回路、及び前記第１駆動回路に前記第１信号出力を制
御する第１制御信号を送り且つ前記第２駆動回路に前記
第２信号の出力間隔を制御する第２制御信号と映像デー
タとを送る表示制御回路を備え、 前記第１駆動回路は、前記第１信号を前記複数の第１信
号線のＹライン毎にＮ回出力する第１走査工程と、該第
１信号を該複数の第１信号線の該第１走査工程で該第１
信号を受けた（Ｙ×Ｎ）ライン以外のＺライン毎にＭ回
出力する第２走査工程とを交互に繰り返し（Ｙ，Ｎ，
Ｚ，Ｍは、Ｍ＜Ｎ，及び，Ｙ＜Ｎ／Ｍ≦Ｚ，なる関係を
夫々満たす自然数）、 前記第２駆動回路は、前記表示制御回路から映像データ
をその水平走査周期毎に１ラインずつ受け、前記第１走
査工程での該映像データの１ライン毎に生成される第２
信号のＮ回の出力と、前記第２走査工程での画素アレイ
をマスクする第２信号のＭ回の出力とを交互に繰り返す
表示装置。 - 【請求項２】前記第１走査工程における前記第１信号線
の選択ライン数：Ｙ及び前記第２走査工程における該第
１信号の出力回数：Ｍは１であり、該第２走査工程にお
ける該第１信号線の選択ライン数：Ｚ及び該第１走査工
程における該第１信号の出力回数：Ｎは４以上である請
求項１に記載の表示装置。 - 【請求項３】前記第２走査工程にて出力される前記第２
信号は、これが供給される画素行の輝度を供給前のそれ
以下に低減するブランキング信号である請求項１に記載
の表示装置。 - 【請求項４】前記第２駆動回路からの前記第２信号の出
力間隔は前記映像データの水平走査周期より短い請求項
１に記載の表示装置。 - 【請求項５】前記表示制御回路は少なくともＮ個のライ
ン・メモリを備え、前記表示装置に順次入力される前記
１ラインの映像データを該Ｎ個のライン・メモリの一つ
毎に順次格納し、且つ該１ラインの映像データを前記第
２駆動回路に順次転送する請求項１に記載の表示装置。 - 【請求項６】第１方向とこれに交差する第２方向に沿い
２次元的に配置された複数の画素を有する画素アレイ
と、 前記画素アレイに前記第２方向沿いに並設され且つ前記
複数の画素の前記第１方向沿いに並ぶ夫々の群からなる
複数の画素行の夫々を選択する走査信号を伝送する複数
の第１信号線と、 前記画素アレイに前記第１方向沿いに並設され且つ前記
走査信号で選択された前記画素行に含まれる画素の夫々
の輝度を決める表示信号を供給する複数の第２信号線
と、 前記複数の第１信号線の夫々に走査信号を出力する第１
駆動回路と、 前記複数の第２信号線の夫々に表示信号を出力する第２
駆動回路と、 フレーム期間毎に映像データがその水平同期信号に呼応
して１ラインずつ入力され且つ前記第１駆動回路による
前記走査信号出力を制御する第１クロック信号と該第１
クロック信号による前記画素行の選択工程の開始を指示
する走査開始信号とを該第１駆動回路へ送信し且つ前記
第２駆動回路に第２クロック信号を前記映像データとと
もに該第２駆動回路へ送信する表示制御回路とを備え、 前記第２駆動回路は、前記フレーム期間毎に前記第２ク
ロック信号に呼応して、前記映像データの１ライン分か
ら生成される映像表示信号のＮ回（Ｎは２以上の自然
数）の出力と前記画素アレイに表示された画像をマスク
するブランキング信号のＭ回（ＭはＭ＜Ｎを満たす自然
数）の出力とを交互に繰り返し、 前記第１駆動回路は、前記フレーム期間毎の前記走査信
号出力により、前記Ｎ回の映像表示信号の出力毎に前記
第１信号線を前記画素アレイの一端から他端に向けてＹ
ライン（Ｙ＜Ｎ／Ｍ）ずつ順次選択する工程と、これに
続く前記Ｍ回のブランキング信号出力毎に該Ｎ回の映像
表示信号出力に対して選択されたＹ×Ｎ本以外の該第１
信号線を該画素アレイの一端から他端に向けてＺライン
ずつ（Ｚ≧Ｎ／Ｍ）選択する工程とを交互に繰り返す表
示装置。 - 【請求項７】前記表示制御回路から前記第１駆動回路に
送信される前記走査開始信号は、前記フレーム期間毎に
前記第１信号線をＹライン毎に順次選択する工程を前記
画素アレイの一端から開始させる第１時刻と前記第１信
号線をＺライン毎に順次選択する工程を該画素アレイの
一端から開始させる第２時刻とを夫々決める請求項６に
記載の表示装置。 - 【請求項８】前記走査開始信号の前記１フレーム期間に
おける前記第１時刻とこれに続く前記第２時刻との間隔
は、前記フレーム期間の連続した少なくとも一対にて互
いに異なる請求項７に記載の表示装置。 - 【請求項９】前記走査開始信号における前記第１時刻と
これに続く前記第２時刻との間隔は、該第２時刻とこれ
に続く次のフレーム期間の前記第１信号線のＹラインの
選択が開始される時刻との間隔より長い請求項７に記載
の表示装置。 - 【請求項１０】前記走査開始信号には前記フレーム期間
毎に前記第１時刻に対応する第１パルスと前記第２時刻
に対応する第２パルスとが発生される請求項７に記載の
表示装置。 - 【請求項１１】前記走査開始信号の第１パルスと第２パ
ルスとの間隔は前記フレーム期間の連続した少なくとも
一対にて互いに異なる請求項７に記載の表示装置。 - 【請求項１２】前記画素アレイは液晶表示パネルであ
り、前記ブランキング信号は該液晶表示パネルの液晶層
の光透過率を最小にする電圧信号である請求項６に記載
の表示装置。 - 【請求項１３】第１方向沿いに並ぶ複数の画素を夫々含
む複数の画素行が該第１方向に交差する第２方向沿いに
並設される画素アレイ、該複数の画素行の夫々を走査信
号にて選択する走査駆動回路、該複数の画素行の該走査
信号にて選択された少なくとも１行に含まれる該画素の
各々に表示信号を供給するデータ駆動回路、及び該画素
アレイの表示動作を制御する表示制御回路を備えた表示
装置に映像データをその水平走査周期ごとにその１ライ
ンずつ入力し、 前記データ駆動回路により 前記映像データの１ライン毎にこれに対応する表示信号
を順次生成し且つ該表示信号を画素アレイにＮ回（Ｎは
２以上の自然数）出力する第１の工程と、 前記画素の輝度を前記第１工程における該画素のそれ以
下にする表示信号を生成し且つ該表示信号を画素アレイ
にＭ回（ＭはＮより小さい自然数）出力する第２の工程
とを交互に繰り返し、 前記走査駆動回路により、 前記第１の工程において前記複数の画素行をＹ行（Ｙは
Ｎ／Ｍより小さい自然数）毎に前記画素アレイの一端か
ら他端に向けて前記第２方向沿いに順次選択する第１選
択工程と、 前記第２の工程において前記複数の画素行の前記第１選
択工程で選択された（Ｙ×Ｎ）行以外をＺ行（ＺはＮ／
Ｍ以上の自然数）毎に前記画素アレイの一端から他端に
向けて前記第２方向沿いに順次選択する第２選択工程と
を交互に繰り返す表示装置の駆動方法。 - 【請求項１４】前記第１の工程における前記表示信号の
１回の出力に呼応して前記第１選択工程で選択される前
記画素行の行数：Ｙは１であり、該第１の工程での表示
信号の出力回数：Ｎは４以上であり、前記第２の工程に
おける前記表示信号の１回の出力に呼応して前記第２選
択工程で選択される前記画素行の行数：Ｚは４以上であ
り、且つ該第２の工程での表示信号の出力回数：Ｎは１
である請求項１３に記載の表示装置の駆動方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077497A JP3653506B2 (ja) | 2002-03-20 | 2002-03-20 | 表示装置及びその駆動方法 |
| CNB031198848A CN1267873C (zh) | 2002-03-20 | 2003-03-07 | 显示装置及其驱动方法 |
| CNB2006100917232A CN100495519C (zh) | 2002-03-20 | 2003-03-07 | 有源矩阵型液晶显示装置的驱动方法 |
| KR1020030014411A KR100581625B1 (ko) | 2002-03-20 | 2003-03-07 | 표시 장치 및 그 구동 방법 |
| TW092106026A TWI225629B (en) | 2002-03-20 | 2003-03-19 | Display apparatus and its driving method |
| US10/391,787 US7027018B2 (en) | 2002-03-20 | 2003-03-20 | Display device and driving method thereof |
| KR1020050078681A KR100817645B1 (ko) | 2002-03-20 | 2005-08-26 | 액티브 매트릭스형 표시 장치 |
| US11/300,305 US20060092113A1 (en) | 2002-03-20 | 2005-12-15 | Display device and driving method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077497A JP3653506B2 (ja) | 2002-03-20 | 2002-03-20 | 表示装置及びその駆動方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004231794A Division JP3886140B2 (ja) | 2004-08-09 | 2004-08-09 | アクティブ・マトリクス型液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003280599A true JP2003280599A (ja) | 2003-10-02 |
| JP3653506B2 JP3653506B2 (ja) | 2005-05-25 |
Family
ID=28035521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077497A Expired - Fee Related JP3653506B2 (ja) | 2002-03-20 | 2002-03-20 | 表示装置及びその駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7027018B2 (ja) |
| JP (1) | JP3653506B2 (ja) |
| KR (2) | KR100581625B1 (ja) |
| CN (2) | CN1267873C (ja) |
| TW (1) | TWI225629B (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004279741A (ja) * | 2003-03-17 | 2004-10-07 | Hitachi Ltd | 表示装置およびその駆動方法 |
| JP2005114941A (ja) * | 2003-10-06 | 2005-04-28 | Sharp Corp | 液晶表示装置 |
| WO2005059886A1 (ja) * | 2004-02-24 | 2005-06-30 | Marubun Corporation | ホールド型表示装置並びにその部品 |
| JP2005222011A (ja) * | 2003-06-10 | 2005-08-18 | Hitachi Displays Ltd | 液晶表示装置とその駆動方法 |
| JP2006011430A (ja) * | 2004-06-24 | 2006-01-12 | Hannstar Display Corp | ディスプレイパネル及びその駆動方法 |
| JP2006039458A (ja) * | 2004-07-30 | 2006-02-09 | Hitachi Displays Ltd | 表示装置 |
| WO2006121188A1 (en) * | 2005-05-11 | 2006-11-16 | Hitachi Displays, Ltd. | Display device |
| JP2007156462A (ja) * | 2005-12-05 | 2007-06-21 | Samsung Electronics Co Ltd | 液晶表示装置及び駆動方法 |
| US7256763B2 (en) | 2003-06-10 | 2007-08-14 | Hitachi Displays, Ltd. | Liquid crystal display device and driving method thereof |
| WO2008099936A1 (ja) * | 2007-02-15 | 2008-08-21 | Nec Corporation | 表示システム、制御システム及び表示方法 |
| JP2009015280A (ja) * | 2007-06-29 | 2009-01-22 | Renei Kagi Kofun Yugenkoshi | 表示装置およびその表示パネルの駆動方法 |
| US7551157B2 (en) | 2002-06-27 | 2009-06-23 | Hitachi Displays, Ltd | Display device and driving method thereof |
| US7777765B2 (en) | 2004-03-15 | 2010-08-17 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving liquid crystal display device |
| US7817169B2 (en) | 2005-11-21 | 2010-10-19 | Hitachi Displays, Ltd. | Display device |
| US7847771B2 (en) | 2005-05-11 | 2010-12-07 | Hitachi Displays, Ltd. | Display device capable of adjusting divided data in one frame |
| US8044904B2 (en) | 2008-02-08 | 2011-10-25 | Hitachi Displays, Ltd. | Display device |
| US8542168B2 (en) | 2006-09-19 | 2013-09-24 | Hitachi Displays, Ltd. | Display device |
| KR20170078913A (ko) * | 2015-12-29 | 2017-07-10 | 삼성디스플레이 주식회사 | 스캔 드라이버 및 이를 포함하는 표시 장치 |
| CN113838435A (zh) * | 2021-09-18 | 2021-12-24 | 深圳创维－Rgb电子有限公司 | 显示器扫描方法、装置、设备、存储介质及驱动电路 |
| WO2022230276A1 (ja) * | 2021-04-30 | 2022-11-03 | ソニーグループ株式会社 | 駆動制御装置、および駆動制御方法、並びに情報処理システム、および情報処理システムの情報処理方法 |
Families Citing this family (58)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003280600A (ja) * | 2002-03-20 | 2003-10-02 | Hitachi Ltd | 表示装置およびその駆動方法 |
| JP4441160B2 (ja) * | 2002-06-27 | 2010-03-31 | 株式会社 日立ディスプレイズ | 表示装置 |
| JP2004226522A (ja) * | 2003-01-21 | 2004-08-12 | Hitachi Displays Ltd | 表示装置およびその駆動方法 |
| JP4093232B2 (ja) | 2004-01-28 | 2008-06-04 | セイコーエプソン株式会社 | 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器 |
| JP4911890B2 (ja) * | 2004-03-26 | 2012-04-04 | ルネサスエレクトロニクス株式会社 | 自己発光型表示装置及びその駆動方法 |
| TWI267054B (en) * | 2004-05-14 | 2006-11-21 | Hannstar Display Corp | Impulse driving method and apparatus for liquid crystal device |
| KR100624306B1 (ko) * | 2004-05-28 | 2006-09-18 | 삼성에스디아이 주식회사 | 주사 구동장치와 이를 가지는 평판 표시장치 및 그의구동방법 |
| EP1603107A1 (en) * | 2004-06-02 | 2005-12-07 | Vastview Technology Inc. | Method for driving LCD device |
| US7224342B2 (en) * | 2004-06-05 | 2007-05-29 | Vastview Technology Inc. | Method and device used for eliminating image overlap blurring phenomenon between frames in process of simulating CRT impulse type image display |
| JP4594654B2 (ja) * | 2004-06-07 | 2010-12-08 | 東芝モバイルディスプレイ株式会社 | 平面表示パネルの駆動方法及び平面表示装置 |
| JP2006023539A (ja) * | 2004-07-08 | 2006-01-26 | Tohoku Pioneer Corp | 自発光表示パネルおよびその駆動制御方法 |
| TWI271682B (en) * | 2004-08-03 | 2007-01-21 | Au Optronics Corp | Liquid crystal display and method for driving the same |
| JP2006084710A (ja) * | 2004-09-15 | 2006-03-30 | Toshiba Matsushita Display Technology Co Ltd | 表示制御回路、表示制御方法、および液晶表示装置 |
| US7903064B2 (en) * | 2004-09-17 | 2011-03-08 | Sharp Kabushiki Kaisha | Method and apparatus for correcting the output signal for a blanking period |
| US8164557B2 (en) * | 2004-10-29 | 2012-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for driving the same |
| TW200627362A (en) * | 2004-11-01 | 2006-08-01 | Seiko Epson Corp | Signal processing for reducing blur of moving image |
| TW200623897A (en) * | 2004-12-02 | 2006-07-01 | Seiko Epson Corp | Image display method, image display device, and projector |
| KR100624317B1 (ko) * | 2004-12-24 | 2006-09-19 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법 |
| TWI298867B (en) * | 2005-01-21 | 2008-07-11 | Chi Mei Optoelectronics Corp | Liquid crystal display and driving method thereof |
| CN100437728C (zh) * | 2005-03-14 | 2008-11-26 | 友达光电股份有限公司 | 像素驱动电路、时序控制器和扫描方法 |
| JP2006276545A (ja) * | 2005-03-30 | 2006-10-12 | Hitachi Ltd | 表示装置 |
| KR100645700B1 (ko) * | 2005-04-28 | 2006-11-14 | 삼성에스디아이 주식회사 | 주사 구동부 및 이를 이용한 발광 표시장치와 그의 구동방법 |
| CN100552753C (zh) * | 2005-05-11 | 2009-10-21 | 株式会社日立显示器 | 显示装置 |
| KR101152123B1 (ko) * | 2005-07-18 | 2012-06-15 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| TWI305335B (en) * | 2005-09-23 | 2009-01-11 | Innolux Display Corp | Liquid crystal display and method for driving the same |
| JP2007140379A (ja) * | 2005-11-22 | 2007-06-07 | Toshiba Matsushita Display Technology Co Ltd | 表示装置、及び表示装置の駆動方法 |
| US7881199B2 (en) | 2006-01-04 | 2011-02-01 | Alcatel Lucent | System and method for prioritization of traffic through internet access network |
| JP2007212591A (ja) * | 2006-02-08 | 2007-08-23 | Hitachi Displays Ltd | 表示装置 |
| CN101339751B (zh) * | 2006-02-24 | 2010-10-13 | 奇景光电股份有限公司 | 充电顺序的动态调整方法与系统、及应用其的显示装置 |
| TWI337336B (en) * | 2006-03-01 | 2011-02-11 | Novatek Microelectronics Corp | Driving method of tft lcd |
| JP2007271842A (ja) * | 2006-03-31 | 2007-10-18 | Hitachi Displays Ltd | 表示装置 |
| US20070290977A1 (en) * | 2006-06-20 | 2007-12-20 | Jung-Chieh Cheng | Apparatus for driving liquid crystal display and method thereof |
| JP2008076433A (ja) * | 2006-09-19 | 2008-04-03 | Hitachi Displays Ltd | 表示装置 |
| JP2008309839A (ja) * | 2007-06-12 | 2008-12-25 | Hitachi Displays Ltd | 表示装置 |
| CN101329484B (zh) * | 2007-06-22 | 2010-10-13 | 群康科技(深圳)有限公司 | 液晶显示装置之驱动电路及其驱动方法 |
| KR101357306B1 (ko) * | 2007-07-13 | 2014-01-29 | 삼성전자주식회사 | Ｌｃｄ 드라이버 ｉｄ에서 인버젼을 구현하기 위한 데이터매핑 방법 및 상기 데이터 매핑 방법을 구현하기에 적합한액정 표시 장치 |
| JP2009093055A (ja) * | 2007-10-11 | 2009-04-30 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2009109694A (ja) * | 2007-10-30 | 2009-05-21 | Hitachi Displays Ltd | 表示装置 |
| US8786542B2 (en) * | 2008-02-14 | 2014-07-22 | Sharp Kabushiki Kaisha | Display device including first and second scanning signal line groups |
| US8317325B2 (en) | 2008-10-31 | 2012-11-27 | Cross Match Technologies, Inc. | Apparatus and method for two eye imaging for iris identification |
| KR101689323B1 (ko) * | 2010-08-10 | 2016-12-26 | 삼성디스플레이 주식회사 | 유기 전계발광 표시장치 및 그의 구동방법 |
| JP5818722B2 (ja) * | 2012-03-06 | 2015-11-18 | 株式会社ジャパンディスプレイ | 液晶表示装置、表示駆動方法、電子機器 |
| KR101969952B1 (ko) * | 2012-06-05 | 2019-04-18 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR101697257B1 (ko) * | 2012-12-26 | 2017-01-17 | 엘지디스플레이 주식회사 | 터치스크린 일체형 표시장치 및 그 구동 방법 |
| US9620048B2 (en) * | 2013-07-30 | 2017-04-11 | E Ink Corporation | Methods for driving electro-optic displays |
| US10539791B2 (en) * | 2014-09-02 | 2020-01-21 | Ostendo Technologies, Inc. | Split exit pupil multiple virtual image heads-up display systems and methods |
| KR102274215B1 (ko) | 2015-01-09 | 2021-07-08 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 구동 방법 |
| US20160269329A1 (en) * | 2015-03-11 | 2016-09-15 | Dell Software, Inc. | Automated large file processing with embedded visual cues |
| US10845591B2 (en) | 2016-04-12 | 2020-11-24 | Ostendo Technologies, Inc. | Split exit pupil heads-up display systems and methods |
| KR102539185B1 (ko) * | 2016-12-01 | 2023-06-02 | 삼성전자주식회사 | 디스플레이 장치, 그의 구동 방법 및 비일시적 컴퓨터 판독가능 기록매체 |
| CN106847209B (zh) * | 2017-02-03 | 2019-08-09 | 京东方科技集团股份有限公司 | 一种显示驱动方法、显示驱动装置以及显示装置 |
| CN106920531B (zh) * | 2017-05-12 | 2019-07-05 | 京东方科技集团股份有限公司 | 显示装置及其驱动方法 |
| CN108391031B (zh) * | 2018-01-17 | 2023-03-10 | 中国北方车辆研究所 | 一种视频滚动显示装置和方法 |
| KR101997104B1 (ko) | 2018-02-21 | 2019-07-05 | 순천대학교 산학협력단 | 마이크로 어레이 발광 다이오드 및 이의 제조 방법 |
| KR20220017574A (ko) * | 2020-08-04 | 2022-02-14 | 삼성디스플레이 주식회사 | 표시장치 |
| CN113903301B (zh) * | 2021-10-15 | 2023-04-21 | 合肥京东方卓印科技有限公司 | 移位寄存器、扫描驱动电路、驱动方法、显示面板及装置 |
| CN115206239A (zh) * | 2022-06-30 | 2022-10-18 | 厦门天马显示科技有限公司 | 显示面板及其显示驱动方法、显示装置 |
| US11856311B1 (en) * | 2022-08-25 | 2023-12-26 | Aspinity, Inc. | Motion detection based on analog video stream |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0744670B2 (ja) | 1989-02-10 | 1995-05-15 | シャープ株式会社 | 液晶表示装置 |
| JP2776090B2 (ja) | 1991-09-13 | 1998-07-16 | カシオ計算機株式会社 | 画像表示装置 |
| JPH07110687B2 (ja) | 1992-07-03 | 1995-11-29 | 西部電機株式会社 | 物品の検品方法 |
| JPH0744670A (ja) | 1993-07-28 | 1995-02-14 | Casio Comput Co Ltd | 電子機器 |
| GB9407116D0 (en) * | 1994-04-11 | 1994-06-01 | Secr Defence | Ferroelectric liquid crystal display with greyscale |
| JPH10232662A (ja) | 1997-02-20 | 1998-09-02 | Sony Corp | 走査線数変換装置 |
| JP3229250B2 (ja) | 1997-09-12 | 2001-11-19 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 液晶表示装置における画像表示方法及び液晶表示装置 |
| US6239779B1 (en) * | 1998-03-06 | 2001-05-29 | Victor Company Of Japan, Ltd. | Active matrix type liquid crystal display apparatus used for a video display system |
| JP2000322032A (ja) * | 1999-05-10 | 2000-11-24 | Sharp Corp | 平面型表示器の駆動方法 |
| JP2001166280A (ja) * | 1999-12-10 | 2001-06-22 | Nec Corp | 液晶表示装置の駆動方法 |
| JP3498033B2 (ja) * | 2000-02-28 | 2004-02-16 | Ｎｅｃ液晶テクノロジー株式会社 | 表示装置、携帯用電子機器および表示装置の駆動方法 |
| JP2001343921A (ja) * | 2000-05-31 | 2001-12-14 | Sanyo Electric Co Ltd | 表示装置 |
| JP2002072968A (ja) * | 2000-08-24 | 2002-03-12 | Advanced Display Inc | 表示方法および表示装置 |
| US6989812B2 (en) | 2001-02-05 | 2006-01-24 | Matsushita Electric Industrial Co., Ltd. | Liquid crystal display unit and driving method therefor |
| JP2002229004A (ja) | 2001-02-05 | 2002-08-14 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| JP2002323876A (ja) * | 2001-04-24 | 2002-11-08 | Nec Corp | 液晶表示装置における画像表示方法及び液晶表示装置 |
-
2002
- 2002-03-20 JP JP2002077497A patent/JP3653506B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-07 CN CNB031198848A patent/CN1267873C/zh not_active Expired - Fee Related
- 2003-03-07 KR KR1020030014411A patent/KR100581625B1/ko not_active IP Right Cessation
- 2003-03-07 CN CNB2006100917232A patent/CN100495519C/zh not_active Expired - Fee Related
- 2003-03-19 TW TW092106026A patent/TWI225629B/zh not_active IP Right Cessation
- 2003-03-20 US US10/391,787 patent/US7027018B2/en not_active Expired - Lifetime
-
2005
- 2005-08-26 KR KR1020050078681A patent/KR100817645B1/ko not_active IP Right Cessation
- 2005-12-15 US US11/300,305 patent/US20060092113A1/en not_active Abandoned
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7551157B2 (en) | 2002-06-27 | 2009-06-23 | Hitachi Displays, Ltd | Display device and driving method thereof |
| JP2004279741A (ja) * | 2003-03-17 | 2004-10-07 | Hitachi Ltd | 表示装置およびその駆動方法 |
| JP4628650B2 (ja) * | 2003-03-17 | 2011-02-09 | 株式会社日立製作所 | 表示装置およびその駆動方法 |
| JP2005222011A (ja) * | 2003-06-10 | 2005-08-18 | Hitachi Displays Ltd | 液晶表示装置とその駆動方法 |
| US7256763B2 (en) | 2003-06-10 | 2007-08-14 | Hitachi Displays, Ltd. | Liquid crystal display device and driving method thereof |
| JP2005114941A (ja) * | 2003-10-06 | 2005-04-28 | Sharp Corp | 液晶表示装置 |
| WO2005059886A1 (ja) * | 2004-02-24 | 2005-06-30 | Marubun Corporation | ホールド型表示装置並びにその部品 |
| US7777765B2 (en) | 2004-03-15 | 2010-08-17 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for driving liquid crystal display device |
| JP2006011430A (ja) * | 2004-06-24 | 2006-01-12 | Hannstar Display Corp | ディスプレイパネル及びその駆動方法 |
| JP2006039458A (ja) * | 2004-07-30 | 2006-02-09 | Hitachi Displays Ltd | 表示装置 |
| JP4634087B2 (ja) * | 2004-07-30 | 2011-02-16 | 株式会社 日立ディスプレイズ | 表示装置 |
| WO2006121188A1 (en) * | 2005-05-11 | 2006-11-16 | Hitachi Displays, Ltd. | Display device |
| US7847771B2 (en) | 2005-05-11 | 2010-12-07 | Hitachi Displays, Ltd. | Display device capable of adjusting divided data in one frame |
| US7817169B2 (en) | 2005-11-21 | 2010-10-19 | Hitachi Displays, Ltd. | Display device |
| JP2007156462A (ja) * | 2005-12-05 | 2007-06-21 | Samsung Electronics Co Ltd | 液晶表示装置及び駆動方法 |
| US8542168B2 (en) | 2006-09-19 | 2013-09-24 | Hitachi Displays, Ltd. | Display device |
| US8810493B2 (en) | 2007-02-15 | 2014-08-19 | Nec Corporation | Display system, control system, and display method |
| JP5272736B2 (ja) * | 2007-02-15 | 2013-08-28 | 日本電気株式会社 | 表示システム、制御システム及び表示方法 |
| WO2008099936A1 (ja) * | 2007-02-15 | 2008-08-21 | Nec Corporation | 表示システム、制御システム及び表示方法 |
| US8253651B2 (en) | 2007-06-29 | 2012-08-28 | Novatek Microelectronics Corp. | Display apparatus and method for driving display panel thereof |
| JP2009015280A (ja) * | 2007-06-29 | 2009-01-22 | Renei Kagi Kofun Yugenkoshi | 表示装置およびその表示パネルの駆動方法 |
| USRE48209E1 (en) | 2007-06-29 | 2020-09-15 | Novatek Microelectronics Corp. | Display apparatus and method for driving display panel thereof |
| US8044904B2 (en) | 2008-02-08 | 2011-10-25 | Hitachi Displays, Ltd. | Display device |
| KR20170078913A (ko) * | 2015-12-29 | 2017-07-10 | 삼성디스플레이 주식회사 | 스캔 드라이버 및 이를 포함하는 표시 장치 |
| KR102560314B1 (ko) | 2015-12-29 | 2023-07-28 | 삼성디스플레이 주식회사 | 스캔 드라이버 및 이를 포함하는 표시 장치 |
| WO2022230276A1 (ja) * | 2021-04-30 | 2022-11-03 | ソニーグループ株式会社 | 駆動制御装置、および駆動制御方法、並びに情報処理システム、および情報処理システムの情報処理方法 |
| CN113838435A (zh) * | 2021-09-18 | 2021-12-24 | 深圳创维－Rgb电子有限公司 | 显示器扫描方法、装置、设备、存储介质及驱动电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1267873C (zh) | 2006-08-02 |
| CN1941056A (zh) | 2007-04-04 |
| TW200305128A (en) | 2003-10-16 |
| CN1445738A (zh) | 2003-10-01 |
| KR20050088987A (ko) | 2005-09-07 |
| KR20030076280A (ko) | 2003-09-26 |
| CN100495519C (zh) | 2009-06-03 |
| KR100817645B1 (ko) | 2008-03-27 |
| JP3653506B2 (ja) | 2005-05-25 |
| US20060092113A1 (en) | 2006-05-04 |
| US7027018B2 (en) | 2006-04-11 |
| TWI225629B (en) | 2004-12-21 |
| KR100581625B1 (ko) | 2006-05-22 |
| US20040001054A1 (en) | 2004-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003280599A (ja) | 表示装置及びその駆動方法 | |
| KR100540405B1 (ko) | 액티브 매트릭스형 표시 장치 및 그 구동 방법 | |
| US7692618B2 (en) | Display device and driving method thereof | |
| JP4357188B2 (ja) | 液晶表示装置 | |
| JP2003280600A (ja) | 表示装置およびその駆動方法 | |
| CN100337267C (zh) | 显示装置及其驱动方法 | |
| KR100571070B1 (ko) | 표시 장치 | |
| US7176873B2 (en) | Display device and driving method thereof | |
| JP2004212749A (ja) | 表示装置及びその駆動方法 | |
| JP4441160B2 (ja) | 表示装置 | |
| JP2004029539A (ja) | 表示装置およびその駆動方法 | |
| JP2004212747A (ja) | 表示装置及びその駆動方法 | |
| JP3886140B2 (ja) | アクティブ・マトリクス型液晶表示装置 | |
| JP3885083B2 (ja) | アクティブ・マトリクス型表示装置 | |
| EP0452870A2 (en) | Display apparatus and driving circuit | |
| JP2006301213A (ja) | 液晶表示装置 | |
| KR20000023618A (ko) | 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041026 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050222 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |