JP2003273108A

JP2003273108A - 半導体装置の製造方法及び半導体装置並びに回路基板及び電子機器

Info

Publication number: JP2003273108A
Application number: JP2002069165A
Authority: JP
Inventors: Makoto Ishii; 誠石井
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-03-13
Filing date: 2002-03-13
Publication date: 2003-09-26

Abstract

(57)【要約】【課題】主として、貫通穴が形成された基板表面への
所定形状のレジストの形成等の困難な工程を省略して製
造工程の簡略化を図るとともに製造コストを低下させ、
更にはレジストの残渣等の原因による歩留まりの低下を
起こすことがない半導体装置の製造方法を提供する。【解決手段】基板１０上に形成された電極パッド１６
を開口するとともに、開口した電極パッド１６直下の基
板１０を穿孔して孔部を形成し、電極パッド１６の上方
及び後部の内壁に絶縁膜２２を形成する。レジストを用
いずに基板１０の上方から基板１０の表面全体に対して
異方性エッチングを施して、基板１０の表面に対してほ
ぼ平行な面に形成された絶縁膜２２を除去して電極パッ
ド１６を露出させる。そして、孔部の内部にメッキを施
して電極パッド１６と電気的に導通した接続端子を形成
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法及び半導体装置並びに回路基板及び電子機器に関す
る

【０００２】

【従来の技術】現在、主として携帯電話機、ノート型パ
ーソナルコンピュータ、ＰＤＡ（Personal data assist
ance）等の携帯性を有する電子機器は、小型・軽量化の
ため、内部に設けられる半導体チップ等の各種の電子部
品の小型化が図られており、更にその電子部品を実装す
るスペースも極めて制限されている。このため、例えば
半導体チップにおいては、そのパッケージング方法が工
夫され、現在ではＣＳＰ（Chip Scale Package）といわ
れる超小型のパッケージングが案出されている。このＣ
ＳＰ技術を用いて製造された半導体チップは、実装面積
が半導体チップの面積と同程度で良いため、高密度実装
を図ることができる。

【０００３】しかしながら、上記の電子機器は、今後益
々小型化及び多機能化が求められることが予想されてお
り、半導体チップの実装密度を更に高める必要が出てき
た。かかる背景の下、三次元実装技術が案出されてき
た。この三次元実装技術は、同様の機能を有する半導体
チップ同士又は異なる機能を有する半導体チップ同士を
積層し、各半導体チップ間を配線接続することで、半導
体チップの高密度実装を図る技術である。

【０００４】

【発明が解決しようとする課題】ところで、上述の三次
元実装技術においては、各半導体チップ間を配線接続す
る技術が極めて重要になる。なぜならば、複数の半導体
チップからなる半導体装置が所期の機能を発揮するには
設計通り配線がなされていることが必要条件であること
はもちろんのこと、半導体チップ間の接続を強固にして
半導体装置の堅牢性を確保する必要があるからである。

【０００５】三次元実装技術に用いられる半導体チップ
は、例えばその表面と裏面とに形成された電極と、半導
体チップの表面と裏面とを貫通する貫通穴とを有し、こ
の貫通穴を介してそれらの電極同士が電気的に接続され
た電極構造を有する。そして、このような電極構造を有
する半導体チップを積層すると、ある半導体チップの裏
面に形成された電極が、他の半導体チップの表面に形成
された電極と接続され、これにより各半導体チップ間が
配線接続される。

【０００６】しかしながら、各半導体チップに対して、
上記の電極構造を形成するには、貫通穴が形成された基
板表面に対して所定形状のレジストを形成し、酸化膜の
エッチング等の処理を行う工程が必要となる場合があ
る。かかる場合に、例えば貫通穴に蓋をするようにレジ
ストを形成しなければならないといった状況が生じ、レ
ジストの形成自体が困難になるという問題がある。ま
た、貫通穴内部にレジストを形成した場合には、貫通穴
内部に形成されたレジストが残渣となって歩留まりの低
下を引き起こす虞があるという問題もある。更には、上
記の電極構造を形成するには、レジストのパターニン
グ、エッチング処理又は薄膜形成処理、及びレジストの
剥離を繰り返さなければならず、多くの工程を必要とす
るため、製造効率が悪くコストが上昇してしまうという
問題があった。

【０００７】本発明は、上記事情に鑑みてなされたもの
であり、貫通穴が形成された基板表面への所定形状のレ
ジストの形成等の困難な工程を省略して製造工程の簡略
化を図るとともに製造コストを低下させ、更にはレジス
トの残渣等の原因による歩留まりの低下を起こすことが
ない半導体装置の製造方法及び当該方法で製造される半
導体装置並びに当該半導体装置を備える回路基板及び電
子機器を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置の製造方法は、基板上に形成さ
れた電極の一部を開口するとともに、開口した当該電極
直下の基板を穿孔して孔を形成する第１工程と、前記電
極上及び前記孔の内壁に絶縁膜を形成する第２工程と、
前記基板の上方から前記基板の表面全体に対して異方性
エッチングを施し、前記基板表面に対してほぼ平行な面
に形成された前記絶縁膜を除去して前記電極を露出させ
る第３工程と、前記孔の内部及び前記第３工程で露出し
た前記電極をメッキして接続部を形成する第４工程とを
含むことを特徴としている。ここで、本発明の半導体装
置の製造方法は、前記第３工程が、前記基板表面にレジ
ストが形成されていない状態で前記異方性エッチングを
施すことを特徴としている。この発明によれば、基板に
孔を形成した後、接続部を形成するまでの工程、特に電
極上及び前記孔の内壁に形成された絶縁膜をエッチング
する工程で、基板の表面にレジストを形成せずに各工程
が進められるため、孔が形成された基板に所定形状のレ
ジストを形成するという困難な工程が不要となって、工
程を簡略化することができるとともに工程数を低減する
とができる。その結果として、製造コストを低下させる
ことができる。また、孔内におけるレジストの残渣が生
じないため、製造歩留まりの低下を引き起こすこともな
い。また、本発明の半導体装置の製造方法は、前記第３
工程における異方性エッチングが、ドライエッチングで
あることを特徴としている。この発明によれば、異方性
エッチングをドライエッチングにより行っているため、
エッチングの選択比を確保する上で好適である。また、
本発明の半導体装置の製造方法は、前記絶縁膜が、オゾ
ンプラズマを用いた化学気相成長法により形成されるこ
とを特徴としている。また、本発明の半導体装置の製造
方法は、前記孔が、前記電極の開口部の径よりも小さい
径に形成されることを特徴としている。また、本発明の
半導体装置の製造方法は、前記孔の径が、前記電極の開
口部の径と同程度の径に形成されることを特徴としてい
る。また、本発明の半導体装置の製造方法は、前記基板
上には前記電極を覆うように絶縁層が形成されており、
前記第１工程の前に、当該絶縁層の当該電極上に位置す
る部分の少なくとも一部を開口する工程が設けられ、前
記第１工程は、開口された前記絶縁層をマスクとして、
前記電極を開口するとともに、前記基板を穿孔すること
を特徴としている。この発明によれば、電極上を覆うよ
うに形成された絶縁層の一部を開口し、この絶縁層をマ
スクとして電極を開口しており、電極を開口する際のレ
ジスト塗布、レジストの露光及び現像によるパターニン
グの工程が不要となるため、製造効率を向上させること
ができる。また、レジストのパターニングに必要となる
フォトマスク等のマスクが不要となるため、製造コスト
を低下させることもできる。また、発明の半導体装置の
製造方法は、上記の半導体装置の製造方法を用いて製造
された半導体装置を少なくとも１つ含む半導体装置を積
層し、上下の半導体装置に形成されている前記電極部を
電気的に接続する工程を含むことを特徴としている。本
発明の半導体装置は、上記の何れかに記載の半導体装置
の製造方法を用いて製造されたことを特徴としている。
本発明の回路基板は、上記の半導体装置を実装すること
を特徴としている。本発明の電子機器は、上記の半導体
装置を有することを特徴としている。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明の実
施形態による半導体装置の製造方法及び半導体装置並び
に回路基板及び電子機器について詳細に説明する。

【００１０】〔第１実施形態〕図１〜図５は、本発明の
第１実施形態による半導体装置の製造方法における一連
の製造工程の内の、本発明に関連した工程を示す工程図
である。以下、これらの図を順に参照して本実施形態に
ついて説明する。図１（ａ）は、本実施形態による製造
方法が適用される半導体基板の一部を示す断面図であ
る。

【００１１】尚、本実施形態においては、シリコンウェ
ハ等の半導体基板に対して各種処理を行う場合を例に挙
げて説明するが、多数の半導体チップが形成されている
状態の半導体基板そのものに対して処理を行うのではな
く、個々の半導体チップに対して以下に示す処理を行っ
ても良い。尚、半導体チップの場合には、一般的には直
方体（立方体を含む）であるが、その形状は限定され
ず、球状であってもよい。

【００１２】まず、処理対処の半導体基板の構成につい
て説明する。図１（ａ）において、図示しないトランジ
スタ、メモリ素子、その他の電子素子からなる集積回路
が形成されたＳｉ等の基板１０の表面には、絶縁膜１２
が形成されている。この絶縁膜１２は、例えば基板１０
の基本的な材料であるＳｉ（シリコン）の酸化膜（Ｓｉ
Ｏ₂）で形成されている。

【００１３】絶縁膜１２上には、硼燐珪酸ガラス（以
下、ＢＰＳＧという）からなる層間絶縁膜１４が形成さ
れている。層間絶縁膜１４上には、図示しない箇所で基
板１０に形成された集積回路と電気的に接続された本発
明にいう電極としての電極パッド１６が形成されてい
る。この電極パッド１６は、Ｔｉ（チタン）からなる第
１層１６ａ、ＴｉＮ（窒化チタン）からなる第２層１６
ｂ、ＡｌＣｕ（アルミニウム／銅）からなる第３層１６
ｃ、及びＴｉＮからなる第４層（キャップ層）１６ｄを
順に積層して形成されている。

【００１４】電極パッド１６は、例えばスパッタリング
により第１層１６ａ〜第４層１６ｄからなる積層構造を
層間絶縁膜１４上の全面に形成し、レジスト等を用いて
所定の形状（例えば、円形形状）にパターニングするこ
とにより形成される。尚、本実施形態では、電極パッド
１６が上記の積層構造により形成されている場合を例に
挙げて説明する。しかしながら、電極パッド１６はこの
構造に制限される訳ではなく、集積回路の電極として一
般に用いられるＡｌのみで形成されていても良いが、電
気抵抗の低い銅を用いて形成することが好ましい。ま
た、電極パッド１６は、上記の構成に限られず、必要と
される電気的特性、物理的特性、及び化学的特性に応じ
て適宜変更しても良い。

【００１５】また、電極パッド１６は、基板１０に複数
形成された半導体チップの面の少なくとも１辺（多くの
場合、２辺又は４辺）に沿って並んで形成される。ま
た、この電極パッド１６は、各半導体チップの面の辺に
沿って形成される場合と、中央部に並んで形成される場
合がある。尚、電極パッド１６の下方には電子回路が形
成されていない点に注意されたい。上記層間絶縁膜１４
上には電極パッド１６を覆うように、パッシベーション
膜１８が形成されている。このパッシベーション膜１８
は、ＳｉＯ₂（酸化珪素）、ＳｉＮ（窒化珪素）、ポリ
イミド樹脂等により形成することができる。尚、パッシ
ベーション膜１８の厚みは、例えば１μｍ程度である。

【００１６】次に、以上の構成の半導体基板に対して行
う各工程を順次説明する。まず、スピンコート法、ディ
ッピング法、スプレーコート法等の方法によりレジスト
（図示省略）をパッシベーション膜１８上の全面に塗布
する。尚、このレジストは、電極パッド１６上を覆って
いるパッシベーション膜１８を開口するために用いるも
のであり、フォトレジスト、電子線レジスト、Ｘ線レジ
ストの何れであってもよく、ポジ型又はネガ型の何れで
あってもよい。

【００１７】パッシベーション膜１８上にレジストを塗
布すると、プリベークを行った後で、所定のパターンが
形成されたマスクを用いて露光処理及び現像処理を行
い、レジストを所定形状にパターニングする。尚、レジ
ストの形状は、電極パッド１６の開口形状及び基板１０
に形成する孔の断面形状に応じて設定される。レジスト
のパターニングが終了すると、ポストベークを行った後
で、図１（ｂ）に示すように、電極パッド１６を覆うパ
ッシベーション膜１８の一部をエッチングして開口部Ｈ
１を形成する。尚、本実施形態では、パッシベーション
膜１８とともに電極パッド１６の一部をなす第４層１６
ｄもエッチングしている。開口部Ｈ１は、例えば１００
μｍ程度の径に形成される。図１（ｂ）は、パッシベー
ション膜１８を開口して開口部Ｈ１を形成した状態を示
す断面図である。

【００１８】尚、エッチングにはドライエッチングを適
用することが好ましい。ドライエッチングは、反応性イ
オンエッチング（ＲＩＥ：Reactive Ion Etching）であ
ってもよい。また、エッチングとしてウェットエッチン
グを適用してもよい。パッシベーション膜１８に開口部
Ｈ１を形成した後で、パッシベーション膜１８上のレジ
ストを剥離液により剥離する。

【００１９】以上の工程が終了すると、開口部Ｈ１が形
成されたパッシベーション膜１８上の全面にレジスト
（図示省略）を塗布して、開口部Ｈ１に露出している電
極パッド１６上を開口した形状にレジストをパターニン
グしてポストベークを行った後、ドライエッチングによ
り電極パッド１６を開口する（この工程は、本発明にい
う第１工程の一部に相当する工程である）。

【００２０】図１（ｃ）は、電極パッド１６を開口して
開口部Ｈ２を形成した状態を示す断面図である。図１
（ｃ）に示すように、本実施形態では、電極パッド１６
に形成される開口部Ｈ２の径は、パッシベーション膜１
８に形成された開口部Ｈ１の径よりも小さい径（例えば
６０μｍ程度）に設定されている。尚、電極パッド１６
を開口するときに用いるドライエッチングとしてはＲＩ
Ｅを用いることができる。電極パッド１６に開口部Ｈ２
を形成すると、剥離液によりレジストを剥離して、次工
程に進む。

【００２１】以上の工程が終了すると、開口部Ｈ２に露
出している層間絶縁膜１４、電極パッド１６、及び電極
パッド１６の上方のパッシベーション膜１８上に絶縁膜
２０を形成する。図２（ａ）は、層間絶縁膜１４、電極
パッド１６、及び電極パッド１６の上方のパッシベーシ
ョン膜１８上に絶縁膜２０を形成した状態を示す断面図
である。

【００２２】この絶縁膜２０は、後述する基板１０を穿
孔する際のドライエッチングのためのマスクの役割りを
しており、本例ではＳｉＯ₂を用いたが、Ｓｉとの選択
比が取れればフォトレジストを用いても良い。更に、そ
の膜厚は、穿孔する深さにより任意に設定すれば良い。
尚、絶縁膜を用いる場合、例えば、ＰＥＣＶＤ（Plasma
Enhanced Chemical Vapor Deposition）を用いて形成
した正珪酸四エチル（Tetra Ethyl Ortho Silicate：Ｓ
ｉ（ＯＣ₂Ｈ₅）₄：以下、ＴＥＯＳという）、即ちＰＥ
−ＴＥＯＳ、及び、オゾンＣＶＤを用いて形成したＴＥ
ＯＳ、即ちＯ₃−ＴＥＯＳ、又はＣＶＤを用いて形成し
た酸化シリコンを用いることができる。尚、絶縁膜２０
の厚みは、例えば２μｍ程度である。

【００２３】続いて、図２（ａ）に示した半導体基板の
表面の全面にレジスト（図示省略）を塗布し、層間絶縁
膜１４上に形成された絶縁膜２０の上方を開口した形状
にレジストをパターニングしてポストベークを行った
後、ドライエッチングにより絶縁膜２０、層間絶縁膜１
４、及び絶縁膜１２の一部をエッチングして、図２
（ｂ）に示すように、基板１０を露出させる。図２
（ｂ）は、絶縁膜２０、層間絶縁膜１４、及び絶縁膜１
２の一部をエッチングして、基板１０の一部を露出させ
た状態を示す断面図である。

【００２４】以上の工程が終了すると、図３（ａ）に示
すように基板１０を穿孔する（この工程は、本発明にい
う第１工程の一部に相当する工程である）。尚、ここで
は、ドライエッチングとしてＲＩＥやＩＣＰ（Inductiv
ely Coupled Plasma）を用いることができる。この際、
先の後工程で形成した絶縁膜２０がマスクとなるが、絶
縁膜２０の代わりにレジストを用いても良い。

【００２５】図３（ａ）は、基板１０を穿孔して、孔部
Ｈ３を形成した状態を示す断面図である。図３（ａ）に
示すように、基板１０に形成される孔部Ｈ３の径は、電
極パッド１６に形成される開口部１６の径よりも小さい
径（例えば５０μｍ程度）に形成される。尚、孔部Ｈ３
の深さは、最終的に形成する半導体チップの厚みに応じ
て適宜設定される。

【００２６】孔部Ｈ３の形成が終了すると、絶縁膜２０
上（電極１６の上方）及び孔部Ｈ３の内壁及び底面に、
本発明にいう絶縁膜としての絶縁膜２２を形成する（こ
の工程は、本発明にいう第２工程に相当する工程であ
る）。図３（ｂ）は、絶縁膜２０上（電極１６の上方）
及び孔部Ｈ３の内壁及び底面に絶縁膜２２を形成した状
態を示す断面図である。この絶縁膜２２は、電流リーク
の発生、酸素及び水分等による浸食等を防止するために
設けられる。絶縁膜２２は、ＰＥ−ＣＶＥ又はオゾンプ
ラズマを用いたオゾンＣＶＤ等の化学気層成長法を用い
て形成される。

【００２７】続いて、上記の工程で形成した絶縁層２２
に対して異方性エッチングを施す工程が行われる（この
工程は、本発明の第３工程に相当する工程である）。こ
の工程は、電極パッド１６の上方に形成されている絶縁
膜２０及び絶縁膜２２を除去して電極パッド１６の一部
を露出させるために設けられる。尚、ここで、絶縁層２
２に対して施す異方性エッチングは、ＲＩＥ等のドライ
エッチングを用いることが好適である。

【００２８】図４（ａ）は、絶縁層２２に対して異方性
エッチングを施す工程を示す図である。図４（ａ）に示
すように、ＲＩＥ等によるドライエッチングはレジスト
が塗布されていない半導体基板の全面に対して行われ
る。尚、図４（ａ）において、符号Ｇは、ドライエッチ
ングにより半導体基板に入射する反応性ガスを示してい
る。

【００２９】この反応性ガスＧは基板１０の表面（又
は、絶縁膜１２、層間絶縁膜１４、パッシベーション膜
１８等の接合面）に対してほぼ垂直に入射するため、反
応性ガスＧの入射方向におけるエッチングが促進され
る。よって、基板１０の表面（又は、絶縁膜１２、層間
絶縁膜１４、パッシベーション膜１８等の接合面）に対
してほぼ平行な面に形成された絶縁層２０及び絶縁層２
２が多くエッチングされることになる。その結果、図４
（ａ）中において、符号Ｐ１〜Ｐ４を付した箇所の絶縁
層２０及び絶縁層２２が除去される。このようにして、
符号Ｐ３を付した部分の電極パッド１６が露出する。
尚、この際、全体をエッチングする代わりに、電気的な
接続を必要とする部分のみ開口するように、すなわち図
４（ａ）のＰ３部のみ開口するように、レジストを用い
てパターニング、エッチングを行ってももちろん良い。

【００３０】以上の工程が終了すると、孔部Ｈ３の底面
並びに絶縁膜２２の内壁及び上部に下地膜２４を形成す
る工程が行われる。下地膜２４は、バリア層及びシード
層からなり、まずバリア層を形成した後で、バリア層上
にシード層を形成することで成膜される。ここで、バリ
ア層は、例えばＴｉＷあるいはＴｉＮから形成され、シ
ード層はＣｕから形成される。これらは、例えばＩＭＰ
（イオンメタルプラズマ）法、又は、真空蒸着、スパッ
タリング、イオンプレーティング等のＰＶＤ（Phisical
Vapor Deposition）法、又はＣＶＤ法を用いて形成さ
れる。

【００３１】図４（ｂ）は、下地膜２４を形成した状態
を示す断面図である。図４（ｂ）に示すように、下地膜
２４は、電極パッド１６に形成された開口部Ｈ２から基
板１０に形成された孔部Ｈ３の内壁に亘って連続的に形
成される。また、電極パッド１６の上方に形成された絶
縁膜２２の側壁及び絶縁膜２０上にも下地膜２４が形成
される。尚、下地膜２４を構成するバリア層の膜厚は、
例えば１００ｎｍ程度であり、シード層の膜厚は、例え
ば数百ｎｍ程度である。

【００３２】下地膜２４の形成が終了すると、次に、電
気化学プレーティング（ＥＣＰ）法を用いて、図５に
示すように、孔部Ｈ３の内部及び電極パッド１６の上部
にメッキ処理を施して、孔部Ｈ３内部を銅で埋め込むと
ともに、電極パッド１６上に突出した形状の、本発明に
いう接続部としての接続端子２６を形成する工程を行う
（この工程は、本発明にいう第４工程に相当する工程で
ある）。図５は、接続端子２６を形成した状態を示す断
面図である。このようにして、電極パッド１６の上方に
接続パッド１６と電気的に接続され、基板１０の表面側
の外部電極となる接続端子２６が形成される。

【００３３】以上説明したように、本発明の第１実施形
態によれば、基板１０に孔部Ｈ３を形成した後、接続端
子２６を形成するまでの工程において、半導体基板の表
面にレジストを形成せずに各工程が進められるため、孔
部Ｈ３が形成された半導体基板表面に所定形状のレジス
トを形成するという困難な工程が不要となって、工程を
簡略化することができるとともに工程数を低減するとが
できる。その結果として、製造コストを低下させること
ができる。また、孔部Ｈ３内のレジストの残渣が生じな
いため、製造歩留まりの低下を引き起こすこともない。

【００３４】〔第２実施形態〕次に、本発明の第２実施
形態による半導体装置の製造方法について説明する。図
６〜図１０は、本発明の第２実施形態による半導体装置
の製造方法における一連の製造工程の内の、本発明に関
連した工程を示す工程図である。以下、これらの図を順
に参照して本実施形態について説明する。

【００３５】図６（ａ）は、本実施形態による製造方法
が適用される半導体基板の一部を示す断面図である。
尚、本実施形態においても、シリコンウェハ等の半導体
基板に対して各種処理を行う場合を例に挙げて説明する
が、多数の半導体チップが形成されている状態の半導体
基板そのものに対して処理を行うのではなく、個々の半
導体チップに対して以下に示す処理を行っても良い。ま
た、半導体チップの場合には、一般的には直方体（立方
体を含む）であるが、その形状は限定されず、球状であ
ってもよい。

【００３６】まず、処理対処の半導体基板の構成につい
て説明する。本実施形態の処理対象である半導体基板
は、図１に示した半導体基板と同様の構成である。つま
り、図６（ａ）において、図示しないトランジスタ、メ
モリ素子、その他の電子素子からなる集積回路が形成さ
れたＳｉ等の基板３０の表面には、例えばＳｉＯ₂から
なる絶縁膜３２が形成されており、この絶縁膜３２上に
ＢＰＳＧからなる層間絶縁膜３４が形成されている。

【００３７】層間絶縁膜３４上には、図示しない箇所で
基板３０に形成された集積回路と電気的に接続された本
発明にいう電極としての電極パッド３６が形成されてい
る。この電極パッド３６は、Ｔｉ（チタン）からなる第
１層３６ａ、ＴｉＮ（窒化チタン）からなる第２層３６
ｂ、ＡｌＣｕ（アルミニウム／銅）からなる第３層３６
ｃ、及びＴｉＮからなる第４層（キャップ層）３６ｄを
順に積層して形成されている。

【００３８】電極パッド３６は、例えばスパッタリング
により第１層３６ａ〜第４層３６ｄからなる積層構造を
層間絶縁膜３４上の全面に形成し、レジスト等を用いて
所定の形状（例えば、円形形状）にパターニングするこ
とにより形成される。尚、本実施形態においても、電極
パッド３６はＡｌのみで形成されていても良いが、電気
抵抗の低い銅を用いて形成することが好ましい。また、
電極パッド３６は、上記の構成に限られず、必要とされ
る電気的特性、物理的特性、及び化学的特性に応じて適
宜変更しても良い。尚、電極パッド３６の下方にも電子
回路が形成されていない点に注意されたい。

【００３９】また、層間絶縁膜３４上には電極パッド３
６を覆うように、本発明にいう絶縁層としてのパッシベ
ーション膜３８が形成されている。このパッシベーショ
ン膜３８は、ＳｉＯ₂（酸化珪素）、ＳｉＮ（窒化珪
素）、ポリイミド樹脂等により形成することができる。
詳細は後述するが、本実施形態では、このパッシベーシ
ョン膜３８をマスクとして選択エッチングにより電極パ
ッド３６を開口し、更には基板３０を穿孔している。

【００４０】このため、電極パッド３６の開口時におけ
るエッチングの選択比及び基板３０の穿孔時におけるエ
ッチングの選択比を確保するために、パッシベーション
膜３８は、ＳｉＯ₂若しくはＳｉＮで形成され、又はＳ
ｉＮ上にＳｉＯ₂を積層した構成、あるいはその逆であ
ることが好ましい。また、パッシベーション膜３８の膜
厚は２μｍ程度以上であって６μｍ程度以下であること
が好ましい。パッシベーション膜３８の膜厚を２μｍ程
度以上とするのは、上記の選択比を確保する上で必要で
あるからである。また、パッシベーション膜３８の膜厚
を６μｍ以下とするのは、後述する工程で電極パッド３
６上に形成する接続端子（接続部）と電極パッド３６と
を電気的に接続するときに、電極パッド３６上のパッシ
ベーション膜３８をエッチングする必要があり、膜厚が
厚すぎると製造工程を低下させる虞があるからである。

【００４１】次に、以上の構成の半導体基板に対して行
う各工程を順次説明する。まず、スピンコート法、ディ
ッピング法、スプレーコート法等の方法によりレジスト
（図示省略）をパッシベーション膜３８上の全面に塗布
する。尚、このレジストは、電極パッド３６上を覆って
いるパッシベーション膜３８を開口するために用いるも
のであり、フォトレジスト、電子線レジスト、Ｘ線レジ
ストの何れであってもよく、ポジ型又はネガ型の何れで
あってもよい。

【００４２】パッシベーション膜３８上にレジストを塗
布すると、プリベークを行った後で、所定のパターンが
形成されたマスクを用いて露光処理及び現像処理を行
い、レジストを所定形状にパターニングする。尚、レジ
ストの形状は、電極パッド３６の開口形状及び基板３０
に形成する孔の断面形状に応じて設定される。レジスト
のパターニングが終了すると、ポストベークを行った後
で、図６（ｂ）に示すように、電極パッド３６を覆うパ
ッシベーション膜３８の一部をエッチングして開口部Ｈ
１１を形成する（この工程は、本発明にいう絶縁層の電
極上に位置する部分の少なくとも一部を開口する工程に
相当する工程である）。図６（ｂ）は、パッシベーショ
ン膜３８を開口して開口部Ｈ１１を形成した状態を示す
断面図である。

【００４３】尚、エッチングにはドライエッチングを適
用することが好ましい。ドライエッチングは、反応性イ
オンエッチング（ＲＩＥ：Reactive Ion Etching）であ
ってもよい。また、エッチングとしてウェットエッチン
グを適用してもよい。パッシベーション膜３８に形成さ
れる開口部Ｈ１１の断面形状は、後述する工程で形成さ
れる電極パッド３６の開口形状及び基板３０に形成され
る孔の断面形状に応じて設定され、その径は電極パッド
３６に形成される開口の径及び基板３０に形成される孔
の径と同程度、例えば５０μｍ程度に設定される。

【００４４】以上の工程が終了すると、開口部Ｈ１を形
成したパッシベーション膜３８上のレジストをマスクと
して、ドライエッチングにより電極パッド３６を開口す
る（この工程は、本発明にいう第１工程の一部に相当す
る工程である）。図６（ｃ）は、電極パッド３６を開口
して開口部Ｈ１２を形成した状態を示す断面図である。
尚、図６（ａ）から図６（ｃ）の図中においてレジスト
は省略してある。図６（ｃ）に示すように、パッシベー
ション膜３８に形成された開口部Ｈ１１の径と電極パッ
ド３６に形成された開口部Ｈ１２の径は同程度となる。
尚、ドライエッチングとしてはＲＩＥを用いることがで
きる。

【００４５】更に、以上の工程で使用したレジストをマ
スクとして、次に層間絶縁膜３４及び絶縁膜３２をエッ
チングして、図７（ａ）に示すように基板３０を露出さ
せる。図７（ａ）は、層間絶縁膜３４及び絶縁膜３２を
エッチングして、基板３０の一部を露出させた状態を示
す断面図である。この後、開口マスクとして使用してき
たパッシベーション膜３８上に形成したレジストを、剥
離液或いはアッシング等により剥離する。

【００４６】尚、上記プロセスにおいては、同一のレジ
ストマスクを用いてエッチングを繰り返したが、各エッ
チング工程終了後、レジストをパターニングし直しても
勿論良い。また、電極パッド３６に形成された開口部Ｈ
１２を開口した後レジストを剥離し、電極パッド３６の
最表面のＴｉＮをマスクにして、層間絶縁膜３４及び絶
縁膜３２をエッチングし、図７（ａ）に示すように基板
３０を露出せしめることも可能である。更に付け加える
ならば、各エッチング時の選択比を考慮して、レジスト
を厚膜化しておくことが必要である。

【００４７】以上の工程が終了すると、パッシベーショ
ン膜３８をマスクとして、ドライエッチングにより、図
７（ｂ）に示すように基板３０を穿孔する（この工程
は、本発明にいう第１工程の一部に相当する工程であ
る）。尚、ここでは、ドライエッチングとしてＲＩＥの
ほかにＩＣＰ（Inductively Coupled Plasma）を用いる
ことができる。図７（ｂ）は、基板３０を穿孔して、孔
部Ｈ１３を形成した状態を示す断面図である。

【００４８】図７（ｂ）に示すように、パッシベーショ
ン膜３８をマスクとして基板３０を穿孔しているため、
基板３０に形成される孔部Ｈ１３の径はパッシベーショ
ン膜３８に形成された開口部Ｈ１１の径と同程度とな
る。その結果、パッシベーション膜３８に形成された開
口部Ｈ１１の径、電極パッド３６に形成された開口部Ｈ
１２の径、及び基板３０に形成された孔部Ｈ１３の径
は、ほぼ同一になる。尚、孔部Ｈ１３の深さは、最終的
に形成する半導体チップの厚みに応じて適宜設定され
る。

【００４９】また、図７（ｂ）に示したように、基板３
０に孔部Ｈ１３を形成すると、ドライエッチングにより
パッシベーション膜３８の一部がエッチングされ、その
膜厚が薄くなっていることが分かる。ここで、孔部Ｈ１
３を形成するときに、エッチングによりパッシベーショ
ン膜３８が除去されて、電極パッド３６又は層間絶縁膜
３４が露出した状態になると、後工程を進める上で、又
は、半導体装置としての信頼性を確保する上で好ましく
ない。このため、図７（ａ）に示した状態において、パ
ッシベーション膜３８の膜厚が２μｍ以上に設定され
る。

【００５０】以上の工程が終了すると、次に、パッシベ
ーション膜３８上並びに孔部Ｈ１３の内壁及び底面に、
本発明にいう絶縁膜としての絶縁膜４０を形成する（こ
の工程は、本発明にいう第２工程に相当する工程であ
る）。図８（ａ）は、電極パッド３６の上方並びに孔部
Ｈ１３の内壁及び底面に絶縁膜４０を形成した状態を示
す断面図である。

【００５１】この絶縁膜４０は、電流リークの発生、酸
素及び水分等による基板３０の浸食等を防止するために
設けられ、ＰＥ−ＴＥＯＳ、及び、Ｏ₃−ＴＥＯＳ、又
はＣＶＤを用いて形成した酸化シリコンを用いることが
できる。尚、絶縁膜４０の厚みは、例えば１μｍであ
る。

【００５２】続いて、上記の工程で形成した絶縁膜４０
に対して異方性エッチングを施す工程が行われる（この
工程は、本発明の第３工程の一部に相当する工程であ
る）。この工程は、電極パッド３６の上方に形成されて
いる絶縁膜４０を除去するために設けられる。尚、ここ
で、絶縁層４０に対して施す異方性エッチングは、ＲＩ
Ｅ等のドライエッチングを用いることが好適である。

【００５３】図８（ｂ）は、絶縁層４０に対して異方性
エッチングを施す工程を示す図である。図８（ｂ）に示
すように、ＲＩＥ等によるドライエッチングはレジスト
が塗布されていない半導体基板の全面に対して行われ
る。反応性ガスＧは基板３０の表面（又は、絶縁膜３
２、層間絶縁膜３４、パッシベーション膜３８等の接合
面）に対してほぼ垂直に入射するため、反応性ガスＧの
入射方向におけるエッチングが促進され、パッシベーシ
ョン膜３８上に形成された絶縁膜４０及び孔部Ｈ１３の
底部に形成された絶縁膜４０がエッチングされる。

【００５４】本実施形態では、電極パッド３６上にパッ
シベーション膜３８が形成されているため、第１実施形
態のように絶縁膜のエッチングのみでは電極パッド３６
は露出した状態とならない。このため、次にパッシベー
ション膜３８をエッチングする工程が行われる。この工
程では、電極パッド３６上のパッシベーション膜３８が
層間絶縁膜３４上のパッシベーション膜３８よりも薄け
れば、絶縁膜４０をエッチングしたときと同様に、レジ
ストをパターニングせずにドライエッチングを行い、電
極パッド３６を露出させることができる。電極パッド３
６上のパッシベーション膜３８が層間絶縁膜３４上のパ
ッシベーション膜３８よりも薄くするには、例えば図７
（ｂ）に示した基板３０に孔部Ｈ１３を形成するとき
に、電極パッド３６の上方が開口した形状のレジストを
形成しておけばよい。

【００５５】電極パッド３６上のパッシベーション膜３
８と層間絶縁膜３４上のパッシベーション膜３８とが同
程度の膜厚であれば、電極パッド３６の上方及び孔部Ｈ
１３の開口部が開口した形状のレジストを形成してＲＩ
Ｅ等のドライエッチングを行って、電極パッド３６上の
パッシベーション膜３８を除去し、電極パッド３６を露
出させる。図９（ａ）は、電極パッド３６を覆うパッシ
ベーション膜３８を除去した状態を示す断面図である。

【００５６】以上の工程が終了すると、電極パッド３６
の露出部並びに孔部Ｈ１３の内壁及び底部に下地膜４２
を形成する工程が行われる。下地膜４２は、バリア層及
びシード層からなり、まずバリア層を形成した後で、バ
リア層上にシード層を形成することで成膜される。ここ
で、バリア層は、例えばＴｉＷから形成され、シード層
はＣｕから形成される。これらは、例えばＩＭＰ（イオ
ンメタルプラズマ）法、又は、真空蒸着、スパッタリン
グ、イオンプレーティング等のＰＶＤ法いて形成され
る。尚、バリア層及びシード層は本段階ではウェハ全面
に形成し、最後に不要部をエッチングで除去する。

【００５７】図９（ｂ）は、下地膜４２を形成した状態
を示す断面図である。図９（ｂ）に示すように、下地膜
４２は、電極パッド３６上から絶縁膜４０の側壁から孔
部Ｈ１３の底部に連続的に形成される。尚、下地膜４２
を構成するバリア層の膜厚は、例えば１００ｎｍ程度で
あり、シード層の膜厚は、例えば数百ｎｍ程度である。
尚、ここでいう不要部とは、例えば電極パッドを除くパ
ッシベーション膜３８上に形成されているバリア層及び
シード層を指す。

【００５８】下地膜４２の形成が終了すると、次に、接
続端子を形成する領域を露出させ、それ以外にレジスト
が形成されるようにパターニングを行う。レジストによ
るパターニング工程は従前のプロセスと全く同じであ
る。次に、電気化学プレーティング（ＥＣＰ）法を用
いて、孔部Ｈ１３の内部及び電極パッド３６上にメッキ
処理を施して、孔部Ｈ１３内部を銅で埋め込むととも
に、電極パッド３６上に突出した形状の、本発明にいう
接続部としての接続端子４４を形成する工程を行う（こ
の工程は、本発明にいう第４工程に相当する工程であ
る）。このようにして、電極パッド３６の上方に電極パ
ッド３６と電気的に接続され、基板３０の表面側の外部
電極となる接続端子４４が形成される。

【００５９】この後、レジストを剥離し、バリア層及び
シード層の不要部（図示省略）をエッチングにより除去
することにより、図１０に示すような状態が形成され
る。尚、シード層のエッチングはウェット方式でエッチ
ング液によりエッチングする方法が一般的である。ま
た、バリア層はウェット方式でもよいが、ＲＩＥ等によ
るドライエッチングでもよい。この際、接続端子４４が
エッチングされるのを防ぐために、接続端子４４を囲む
ようにレジストを形成した後、エッチングしても良い。

【００６０】以上説明したように、本発明の第２実施形
態によれば、基板３０に孔部Ｈ３を形成した後、接続端
子４４を形成するまでの工程において、電極パッド３６
上に形成された絶縁膜４０及びパッシベーション膜３８
をエッチングして電極パッド３６を露出させる工程（図
８（ｂ）及び図９に示した工程）において、レジストを
形成する必要がある場合がある。しかしながら、孔部Ｈ
３を形成した後の工程においては、ほぼレジストを形成
せずに各工程が行われるため、工程数を低減するとがで
きる。その結果として、製造コストを低下させることが
できる。

【００６１】また、本実施形態においては、パッシベー
ション膜３８を開口し、このパッシベーション膜３８を
マスクとして電極パッド３６を開口して電極パッド３６
に開口部Ｈ１２を形成し、更にはパッシベーション膜３
８をマスクとして基板３０を穿孔して基板３０に孔部Ｈ
１３を形成している。このため、電極パッド３６を開口
するためのレジスト塗布工程、露光工程、及び現像工
程、並びに、基板３０を穿孔するためのレジスト塗布工
程、露光工程、及び現像工程が不要となって、工程数を
削減することができるため製造効率を向上させることが
できる。また、工程数が少なくなるため、歩留まりの向
上を期待することができる。また、レジストを露光する
際のマスクが不要となるため、製造に要するコストを低
下させることもできる。

【００６２】また、上記第１実施形態及び第２実施形態
によれば、半導体素子が形成されていない位置に形成さ
れた電極パッド１６，３６の形成位置に孔部Ｈ３，Ｈ１
３を穿孔して接続端子２６，４４を形成しているため、
電極パッド１６，３６の形成位置とは異なる位置に接続
端子２６，４４を形成した場合に比べて、半導体装置の
面積を有効に利用することができ、その結果として半導
体装置の設計の自由度が向上する。

【００６３】また、接続端子２６，４４を電極パッド１
６，３６の形成位置とは異なる位置に形成した場合に
は、接続端子２６，４４の大きさが制限されることがあ
ったが、本実施形態では接続端子２６，４４の大きさを
電極パッド１６，３６と同程度の大きさにすることがで
きるため、これにより他の半導体装置と接続される面積
が大になり、その結果として半導体装置の堅牢性・信頼
性を向上させることができる。

【００６４】以上説明した第１実施形態又は第２実施形
態に示した工程を経て製造された半導体装置は、例えば
接続端子２６，４４が基板の裏面に露出するまで基板１
０，３０の裏面が研磨され、露出した接続端子２６，４
４と電気的に接続された電極が形成される。そして、基
板１０，３０の表面及び裏面に共に電極が形成された半
導体装置を積層し、又は、基板１０，３０の表面及び裏
面に共に電極が形成された半導体装置を少なくとも１つ
含んで積層して半導体装置間を配線することにより高密
度実装が可能な三次元実装型（スタックド型）の半導体
装置が製造される。

【００６５】尚、半導体装置を積層するには、上下に配
置された半導体装置の電極を、ハンダ等のロウ材によっ
て電気的な導通を取りつつ、接合するようにしても良
い。また、半導体装置を接合するためだけの接着材を用
いても良い。この接着剤は、液状又はゲル状の接着剤で
あってもよいし、シート状の接着シートであってもよ
い。接着剤は、エポキシ樹脂を主な材料とするものであ
ってもよく、絶縁性のものであってもよい。

【００６６】また、接着剤により半導体装置同士を接合
するだけではなく、電気的な導通を取る場合には、導電
性物質を含んだ接着剤を用いても良い。この導電性物質
は、例えば、ロウ材、ハンダ等の粒子で構成され、それ
らが接着材料中に分散している。こうすることで、被接
続体同士の接合時に、その粒子が接合のロウとして働
き、接合性をさらに著しく向上することができる。

【００６７】接着剤は、導電粒子が分散された異方性導
電接着剤（ＡＣＡ）、例えば異方性導電膜（ＡＣＦ）や
異方性導電ペースト（ＡＣＰ）であってもよい。異方性
導電接着剤は、バインダに導電粒子（フィラー）が分散
されたもので、分散剤が添加される場合もある。異方性
導電接着剤のバインダとして、熱硬化性の接着剤が使用
されることが多い。その場合には、配線パターンと電極
との間に、導電粒子が介在して両者間の電気的な接続が
図られる。

【００６８】また、半導体装置に形成された電極間の電
気的な接続には、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダ等に
よる金属接合を適用してもよい。例えば、電極にこれら
の材料を設け、熱のみ、超音波振動のみ、又は超音波振
動及び熱等を印加して両者を接合する。両者が接合され
ると、振動や熱によって電極に設けられた材料が拡散し
て金属接合が形成される。

【００６９】以上のように積層されて形成される三次元
実装型の半導体装置の最も下（又は最も上）に位置する
半導体装置の電極には、外部端子が設けられる。この外
部端子はハンダ又は金属等で形成することができるが、
必ずしもこれらに制限される訳ではなく、導電性の部材
で形成すればよい。また、ハンダボールは必ずしも必要
ではなく、半導体装置を基板上に実装して、半導体モジ
ュールを構成してもよい。さらに、ハンダボールを形成
せず、マザーボード実装時にマザーボード側に塗布され
るハンダクリームを利用し、その溶融時の表面張力で電
気的接続部を形成してもよい。

【００７０】図１１は、本発明の一実施形態による回路
基板の概略構成を示す斜視図である。図１１に示すよう
に、本発明の一実施形態による半導体装置の製造方法に
より製造された半導体装置１０１が回路基板１００上に
搭載されている。回路基板１００には例えばガラスエポ
キシ基板等の有機系基板を用いることが一般的である。
回路基板１００には例えば銅等からなる配線パターンが
所望の回路となるように形成されており、それらの配線
パターンと半導体装置１０１の配線パターンとが機械的
に接続され、又は、上述した異方性導電膜を用いて電気
的な導通がとられている。また、本発明の実施形態によ
る半導体装置を有する電子機器として、図１２にはノー
ト型パーソナルコンピュータ２００、図１３には携帯電
話３００が示されている。半導体装置及び電気光学装置
又は上記の回路基板は各電子機器の筐体内部に配置され
る。

【００７１】また、電子機器は、上記のノート型コンピ
ュータ及び携帯電話に限られる訳ではなく、種々の電子
機器に適用することができる。例えば、液晶プロジェク
タ、マルチメディア対応のパーソナルコンピュータ（Ｐ
Ｃ）及びエンジニアリング・ワークステーション（ＥＷ
Ｓ）、ページャ、ワードプロセッサ、テレビ、ビューフ
ァインダ型又はモニタ直視型のビデオテープレコーダ、
電子手帳、電子卓上計算機、カーナビゲーション装置、
ＰＯＳ端末、タッチパネルを備えた装置等の電子機器に
適用することが可能である。

【００７２】尚、上述した実施の形態の「半導体チッ
プ」を「電子素子」に置き換えて、電子部品を製造する
こともできる。このような電子素子を使用して製造され
る電子部品として、例えば、光素子、抵抗器、コンデン
サ、コイル、発振器、フィルタ、温度センサ、サーミス
タ、バリスタ、ボリューム又はヒューズなどがある。

【００７３】

【発明の効果】以上説明したように、本発明によれば、
基板に孔を形成した後、接続部を形成するまでの工程、
特に電極上及び前記孔の内壁に形成された絶縁膜をエッ
チングする工程で、基板の表面にレジストを形成せずに
各工程が進められるため、孔が形成された基板に所定形
状のレジストを形成するという困難な工程が不要となっ
て、工程を簡略化することができるとともに工程数を低
減するとができるという効果がある。その結果として、
製造コストを低下させることができるという効果があ
る。また、孔内におけるレジストの残渣が生じないた
め、製造歩留まりの低下を引き起こすこともないという
効果がある。また、本発明によれば、電極上を覆うよう
に形成された絶縁層の一部を開口し、この絶縁層をマス
クとして電極を開口しており、電極を開口する際のレジ
スト塗布、レジストの露光及び現像によるパターニング
の工程が不要となるため、製造効率を向上させることが
できるという効果がある。また、レジストのパターニン
グに必要となるフォトマスク等のマスクが不要となるた
め、製造コストを低下させることもできるという効果が
ある。

【図面の簡単な説明】

【図１】本発明の第１実施形態による半導体装置の製
造方法における一連の製造工程の内の、本発明に関連し
た工程を示す工程図である。

【図２】本発明の第１実施形態による半導体装置の製
造方法における一連の製造工程の内の、本発明に関連し
た工程を示す工程図である。

【図３】本発明の第１実施形態による半導体装置の製
造方法における一連の製造工程の内の、本発明に関連し
た工程を示す工程図である。

【図４】本発明の第１実施形態による半導体装置の製
造方法における一連の製造工程の内の、本発明に関連し
た工程を示す工程図である。

【図５】本発明の第１実施形態による半導体装置の製
造方法における一連の製造工程の内の、本発明に関連し
た工程を示す工程図である。

【図６】本発明の第２実施形態による半導体装置の製
造方法における一連の製造工程の内の、本発明に関連し
た工程を示す工程図である。

【図７】本発明の第２実施形態による半導体装置の製
造方法における一連の製造工程の内の、本発明に関連し
た工程を示す工程図である。

【図８】本発明の第２実施形態による半導体装置の製
造方法における一連の製造工程の内の、本発明に関連し
た工程を示す工程図である。

【図９】本発明の第２実施形態による半導体装置の製
造方法における一連の製造工程の内の、本発明に関連し
た工程を示す工程図である。

【図１０】本発明の第２実施形態による半導体装置の
製造方法における一連の製造工程の内の、本発明に関連
した工程を示す工程図である。

【図１１】本発明の一実施形態による回路基板の概略
構成を示す斜視図である。

【図１２】本発明の一実施形態による半導体装置を有
する電子機器の一例を示す図である。

【図１３】本発明の一実施形態による半導体装置を有
する電子機器の他の例を示す図である。

【符号の説明】

１０，３０……基板１６，３６……電極パッド（電極）２０，４０……絶縁膜２４，４４……接続端子（接続部）３８……パッシベーション膜（絶縁層）Ｈ１，Ｈ１１……開口部Ｈ２，Ｈ１２……開口部Ｈ３，Ｈ１３……孔部（孔）

フロントページの続きＦターム(参考） 5F033 HH09 HH11 HH18 HH23 HH33 JJ11 JJ23 JJ33 PP15 PP19 PP20 PP27 QQ07 QQ08 QQ09 QQ13 QQ16 QQ19 QQ28 QQ37 RR04 RR06 RR22 SS01 SS04 SS11 TT06 TT07 VV07 XX33 XX34

Claims

【特許請求の範囲】

【請求項１】基板上に形成された電極の一部を開口す
るとともに、開口した当該電極直下の基板を穿孔して孔
を形成する第１工程と、前記電極上及び前記孔の内壁に絶縁膜を形成する第２工
程と、前記基板の上方から前記基板の表面全体に対して異方性
エッチングを施し、前記基板表面に対してほぼ平行な面
に形成された前記絶縁膜を除去して前記電極を露出させ
る第３工程と、前記孔の内部及び前記第３工程で露出した前記電極をメ
ッキして接続部を形成する第４工程とを含むことを特徴
とする半導体装置の製造方法。
【請求項２】前記第３工程は、前記基板表面にレジス
トが形成されていない状態で前記異方性エッチングを施
すことを特徴とする請求項１記載の半導体装置の製造方
法。
【請求項３】前記第３工程における異方性エッチング
は、ドライエッチングであることを特徴とする請求項１
又は請求項２記載の半導体装置の製造方法。
【請求項４】前記絶縁膜は、オゾンプラズマを用いた
化学気相成長法により形成されることを特徴とする請求
項１から請求項３の何れか一項に記載の半導体装置の製
造方法。
【請求項５】前記孔は、前記電極の開口部の径よりも小
さい径に形成されることを特徴とする請求項１から請求
項４の何れか一項に記載の半導体装置の製造方法。
【請求項６】前記孔の径は、前記電極の開口部の径と
同程度の径に形成されることを特徴とする請求項１から
請求項６の何れか一項に記載の半導体装置の製造方法。
【請求項７】前記基板上には前記電極を覆うように絶
縁層が形成されており、前記第１工程の前に、当該絶縁
層の当該電極上に位置する部分の少なくとも一部を開口
する工程が設けられ、前記第１工程は、開口された前記絶縁層をマスクとし
て、前記電極を開口するとともに、前記基板を穿孔する
ことを特徴とする請求項６記載の半導体装置の製造方
法。
【請求項８】請求項１から請求項７の何れか一項に記
載の半導体装置の製造方法を用いて製造された半導体装
置を少なくとも１つ含む半導体装置を積層し、上下の半
導体装置に形成されている前記電極部を電気的に接続す
る工程を含むことを特徴とする半導体装置の製造方法。
【請求項９】請求項１から請求項８の何れか一項に記
載の半導体装置の製造方法を用いて製造されたことを特
徴とする半導体装置。
【請求項１０】請求項９記載の半導体装置を実装する
ことを特徴とする回路基板。
【請求項１１】請求項９記載の半導体装置を有するこ
とを特徴とする電子機器。