JP2003264443A - ノイズフィルタ - Google Patents

ノイズフィルタ

Info

Publication number
JP2003264443A
JP2003264443A JP2002061480A JP2002061480A JP2003264443A JP 2003264443 A JP2003264443 A JP 2003264443A JP 2002061480 A JP2002061480 A JP 2002061480A JP 2002061480 A JP2002061480 A JP 2002061480A JP 2003264443 A JP2003264443 A JP 2003264443A
Authority
JP
Japan
Prior art keywords
noise filter
conductor
capacitance
dielectric
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002061480A
Other languages
English (en)
Inventor
Akihiro Hamano
明弘 浜野
Taku Kawamura
卓 河村
Shigenao Tomabechi
重尚 苫米地
Hideki Matsunaga
秀樹 松永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal SMI Electronics Device Inc
Original Assignee
Sumitomo Metal SMI Electronics Device Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal SMI Electronics Device Inc filed Critical Sumitomo Metal SMI Electronics Device Inc
Priority to JP2002061480A priority Critical patent/JP2003264443A/ja
Publication of JP2003264443A publication Critical patent/JP2003264443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Filters And Equalizers (AREA)

Abstract

(57)【要約】 【課題】 ノイズフィルタのコスト高を防止して安価で
あり、また、表面実装の制約を受けないノイズフィルタ
を提供する。 【解決手段】 ノイズフィルタ10は、導体回路14、
14aからなるインダクタンスL1と、樹脂とセラミッ
ク誘電体の混合物からなり、セラミック誘電体の体積含
有率が50vol%以下であって、誘電率25以上の誘
電体層13と導体膜17、17aからなるキャパシタン
スC1を有し、インダクタンスL1とキャパシタンスC
1を構成する主材料がプリント多層基板を構成する材料
からなり、しかも、プリント多層基板の製造方法を用い
て形成されている。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、電子通信機器の信
号通過回路、電源回路等において、高周波のノイズフィ
ルタとして用いられる、インダクタンスとキャパシタン
スを有するノイズフィルタに関する。
【0002】
【従来の技術】近年の電子通信機器(携帯電話、カーナ
ビゲーション、ブルートウース等)の飛躍的な普及と共
に、機器の高周波化、高速化、デジタル化が急速に進ん
でいる。これらに伴い、電子通信機器に使用される回路
基板は、高周波回路に発生するさまざまな電磁ノイズが
電子通信機器の正常な作動を妨げるために、ノイズ対策
が重要な課題となっている。この対応のために、回路基
板には、ノイズを吸収することを目的とした多くのノイ
ズフィルタが使用されている。
【0003】通常、ノイズフィルタは、インダクタンス
(L成分)とキャパシタンス(C成分)を組み合わせて
形成するLCノイズフィルタと呼ばれている。このLC
ノイズフィルタには、絶縁層に低融点金属と同時焼成が
可能な低温焼成セラミック、インダクタンスに低融点金
属からなる導体回路、キャパシタンスにセラミック誘電
体及び低融点金属導体が用いられて形成されるセラミッ
クからなるノイズフィルタが特開平4−246806号
公報、特開平9−153751号公報等に開示されてい
る。このようなセラミックノイズフィルタは、インダク
タンスの形成に低融点金属の一例であるAg等の導体ペ
ーストを用いて、複数枚の低温焼成セラミックグリーン
シートにパターンをスクリーン印刷し、重ね合わせて巻
回体に成形し、焼成して形成する筒状LCノイズフィル
タであったりする。また、セラミックノイズフィルタ
は、インダクタンスの形成にAg等の導体ペーストを用
いて、低温焼成セラミックグリーンシートにコイル状の
導体パターンをスクリーン印刷して形成したものを平板
状に複数枚重ね合わせて積層体に成形し、焼成して形成
する積層LCノイズフィルタであったりする。
【0004】しかしながら、セラミックからなる筒状L
Cノイズフィルタは、インダクタンスの形成にAg等の
低融点金属導体ペーストをセラミックグリーンシートに
印刷して形成するが、単純なコイルパターンでのインダ
クタンス形成となり、電子通信機器の高周波化が進む中
で、十分な機能が発揮できなくなっている。また、セラ
ミックからなる積層LCノイズフィルタは、電子通信機
器の高周波化が進む中で、次第にコイルパターンが複雑
化してきており、微細なコイルパターンの形成にセラミ
ックグリーンシートの積層枚数を増加させて対応する必
要がある。従って、ノイズフィルタを製造するための材
料及び製造工程の増加となり、ノイズフィルタがコスト
高となっている。更に、セラミックからなるノイズフィ
ルタは、これを表面実装するための回路基板の大きさに
制約されるために、各種の大きさのノイズフィルタを準
備する必要があり、また、回路基板にも設計上の制約が
課せられることになる。
【0005】そこで、特開平2001−345212号
公報に開示されているように、各種セラミック誘電体と
樹脂の混合物からなる誘電体層と、導体膜で構成される
キャパシタンスを内蔵させたプラスチックからなる積層
タイプのノイズフィルタが開発されている。
【0006】
【発明が解決しようとする課題】しかしながら、前述し
たような従来のノイズフィルタは、次のような問題があ
る。 (1)誘電体層を形成するために、セラミック誘電体の
体積含有率を最高50vol%まで添加した場合におい
ても、誘電率は25未満と小さいので、キャパシタンス
を形成するのに誘電体層を多層にして形成する必要があ
る。従って、積層数が増加するために製造コストの増加
となっている。 (2)高誘電率の誘電体層を形成するために、セラミッ
ク誘電体の体積含有率を50vol%以上に増加する
と、誘電体層と、プリント多層基板を構成する他の樹脂
材料部材や、導体回路や導体膜等との密着性が低下し、
積層体の形成が困難となる。 本発明は、かかる事情に鑑みてなされたものであって、
ノイズフィルタのコスト高を防止して安価であり、ま
た、表面実装の制約を受けないノイズフィルタを提供す
ることを目的とする。
【0007】
【課題を解決するための手段】前記目的に沿う本発明に
係るノイズフィルタは、導体回路からなるインダクタン
スと、樹脂とセラミック誘電体の混合物からなり、セラ
ミック誘電体の体積含有率が50vol%以下であっ
て、誘電率25以上の誘電体層と導体膜からなるキャパ
シタンスを有し、インダクタンスとキャパシタンスを構
成する主材料がプリント多層基板を構成する材料からな
り、しかも、プリント多層基板の製造方法を用いて形成
されている。材料及び製造方法がプラスチック多層基板
に用いられるもので構成されるLCノイズフィルタであ
るので、安価な材料であり、また、キャパシタンスを構
成するための誘電体層の誘電率が高いので、誘電体層を
少なくでき、製造工程を少なくでき、安価なノイズフィ
ルタを提供できる。また、セラミック誘電体の体積含有
率を50vol%以下としているので、プリント多層基
板を構成する他の樹脂材料部材や、導体回路や導体膜等
との密着性を確保できる。
【0008】ここで、キャパシタンスが1層の構造から
なるのがよい。これにより、容量の大きなキャパシタン
スを安価に形成することができる。
【0009】また、プリント多層基板の形成に合わせて
該プリント多層基板の中に一体に形成されているのがよ
い。これにより、回路基板となるプリント多層基板に予
めノイズフィルタを内蔵できるので、表面実装面積の設
計上の制約を受けることなく、任意の位置に、任意の大
きさで、任意の数のノイズフィルタを実装した形態の回
路基板を形成することができる。
【0010】
【発明の実施の形態】続いて、添付した図面を参照しつ
つ、本発明を具体化した実施の形態について説明し、本
発明の理解に供する。ここに、図1(A)、(B)はそ
れぞれ本発明の一実施の形態に係るノイズフィルタの平
面図、模式的縦断面図、図2(A)〜(D)はそれぞれ
同ノイズフィルタを構成する層のパターンの説明図、図
3は同ノイズフィルタの等価回路図、図4(A)〜
(D)はそれぞれ同ノイズフィルタの製造方法の説明
図、図5は同ノイズフィルタの周波数減衰特性の説明図
である。
【0011】図1(A)、(B)、図2(A)〜(D)
を参照しながら、本発明の一実施の形態に係るノイズフ
ィルタ10を説明する。図1(A)、(B)に示すよう
に、ノイズフィルタ10は、例えば、プリント多層基板
を形成するのに用いられる材料の樹脂の一例であるBT
樹脂(ビスマレイミドトリアジンを主成分にした樹脂)
やエポキシ樹脂等を用いて形成されたコア基材11の両
面に、プリント多層基板を形成するのに用いられる材料
の樹脂の一例であるプリプレグ等からなる絶縁体層12
と、誘電体層13を有している。
【0012】絶縁体層12とコア基材11との間には、
プリント多層基板を形成するのに用いられる材料、例え
ば、Cu箔及びCuめっきで形成されるコイル形状した
導体回路14を有している(図2(B)参照)。また、
絶縁体層12のコア基材11と接する側との反対面に
は、外部電極に接続するための外部電極パッド15と、
これに接続して形成されていて、導体回路14と逆回転
するコイル形状のパターンを有する導体回路14aを、
導体回路14aが実質的に絶縁体層12を介して導体回
路14と対向する位置に有している(図2(A)参
照)。また、絶縁体層12のコア基材11と接する側と
の反対面には、外部電極端子パッド15a、15bを有
し、外部電極端子パッド15bは、導体回路14の一方
の端部のパターンとスルーホール導体16を介して接続
されている。導体回路14、14aの一方の端部のパタ
ーンどうしは、スルーホール導体16aを介して接続さ
れている。この絶縁体層12と導体回路14、14aに
よってインダクタンスL1(図3参照)を形成してい
る。
【0013】一方、樹脂とセラミック誘電体の混合物か
らなり誘電率が25以上である誘電体層13とコア基材
11との間には、例えば、Cu箔及びCuめっきで形成
されるべたパターンの導体膜17を有しており(図2
(C)参照)、この導体膜17は、外部電極端子パッド
15とスルーホール導体16bによって接続されてい
る。また、誘電体層13のコア基材11と接する側との
反対面には、べたパターンからなる導体膜17aを、実
質的に誘電体層13を介して導体膜17と対向する位置
に有しており(図2(D)参照)、この導体膜17a
は、外部電極端子パッド15aとスルーホール導体16
cを介して接続されている。誘電体層13と導体膜1
7、17aによって、キャパシタンスC1(図3参照)
を形成している。
【0014】なお、誘電体層13を形成するための材料
としては、樹脂とセラミック誘電体の混合物を用いてい
る。誘電体層13には、プリプレグ等の樹脂を使用する
ことが可能であるが誘電率が低いので、容量のより大き
なキャパシタンスを形成するために、樹脂の一例であ
る、例えば、エポキシ樹脂等と、セラミック誘電体の一
例である、例えば、チタン酸バリウム等からなる微粒子
粉末40〜50vol%を混合して作製し、誘電率を2
5〜50としたシートを用いている。キャパシタンス
は、ノイズフィルタ10の重要特性であるカットオフ周
波数(−3dBを超える周波数)を決定する。市場の要
求の高いカットオフ周波数20〜200MHzとするノ
イズフィルタ10を得るためには、誘電率が25〜20
0程度の材料を必要とするが、樹脂とセラミック誘電体
の混合物によって達成することができる。
【0015】導体回路14aと、外部電極端子パッド1
5、15a、15bを設ける絶縁体層12の上には、外
部電極端子パッド15、15a、15bの部分を開口部
として露出する絶縁膜18を有している。また、導体膜
17aを設ける誘電体層13の上にも、同様に絶縁膜1
8aを有している。なお、上記のノイズフィルタ10
は、サブトラクティブ法や、アディティブ法等の通常の
プリント多層基板を形成する方法を用いて形成されてい
る。
【0016】図3を参照して、本発明の一実施の形態に
係るノイズフィルタの等価回路を説明する。2つの外部
電極端子パッド15、15bである信号電極S1、S2
との間には、絶縁体層12を介して対向する2つの導体
回路14、14aによって、インダクタンスL1が形成
されている。このインダクタンスL1と並列に、誘電体
層13を介して対向する2つの導体膜17、17aによ
ってキャパシタンスC1が形成されており、導体膜17
aは、外部電極端子パッド15aであるグランド電極G
に接続されている。インダクタンスL2、及びインダク
タンスL3は、回路に浮遊するインダクタンス成分であ
り、キャパシタンスC2は、回路に浮遊するキャパシタ
ンス成分を表している。
【0017】ここで、上記キャパシタンスC1を形成す
るには、1層の構造で形成するのがよい。誘電体層13
の誘電率が25未満であっても多層の構造にすれば所望
のノイズフィルタを得ることができるが、積層数の増加
によって製造コストの増加となる。誘電体層13の誘電
率が25以上であれば、1層の構造で所望のノイズフィ
ルタ10が得ることができる。
【0018】また、ノイズフィルタ10は、回路基板と
なるプリント多層基板の作成に合わせて、プリント多層
基板の中に一体に形成されるのがよい。プリント多層基
板を作製する中の一部に、ノイズフィルタ10を合わせ
て作製するので、後からノイズフィルタ10を実装する
必要もなく、また、回路基板の設計に合わせた複数種類
のノイズフィルタを予め準備する必要もない。
【0019】次いで、図4(A)〜(D)を参照しなが
ら、本発明の一実施の形態に係るノイズフィルタ10の
製造方法を説明する。図4(A)に示すように、先ず、
両面にCu箔が形成されていて、BT樹脂や、エポキシ
樹脂等からなるシート状内に多数個のノイズフィルタ1
0を形成するための大型のコア基材11の両面に、ドラ
イフィルムを貼着する。次に、上面側のドライフィルム
に、通常のフォトリソグラフィ法で、コイルパターンか
らなる導体回路14のパターン以外が開口部から露出す
るように露光、現像してドライフィルムのエッチングレ
ジストマスク形成する。同様にして、下面側のドライフ
ィルムにも、べたパターンからなる導体膜17のパター
ン以外が開口部から露出するように露光、現像してドラ
イフィルムのエッチングレジストマスク形成する。次
に、両面にエッチングを施すことで、ドライフィルムの
開口部のCu箔を除去して、コア基材11の上面側及び
下面側にそれぞれCu箔からなる導体回路14と、導体
膜17を形成する。
【0020】次いで、図4(B)に示すように、導体回
路14と、導体膜17のCu表面と、樹脂材料との密着
性を高めるために、CZ処理等でCu表面を粗化した
後、導体回路14を設けた上面側には、BT樹脂からな
るプリプレグを、また、導体膜17を設けた下面側に
は、樹脂と、50vol%以下の量のセラミック誘電体
の混合物からなり、誘電率が25以上となる誘電体シー
トを配置する。次に、プリプレグ及び誘電体シートの上
にそれぞれ導体を形成するためのCu箔19を載置さ
せ、真空プレス機を用いて真空熱プレスを行って、それ
ぞれ表面にCu箔19を接合させた絶縁体層12と、誘
電体層13を形成する。
【0021】次いで、図4(C)に示すように、導体回
路14、導体膜17、及びCu箔19のそれぞれの間を
電気的に接続するためのスルーホールをドリル加工や、
レーザー加工等の手法を用いて穿孔して形成する。形成
されたスルーホールには、スルーホール内に加工屑や、
かえりが発生するのでデスミア処理を行った後、触媒を
付与して無電解Cuめっき(化学Cuめっき)処理を行
い、スルーホール内を電気的導通状態にして、スルーホ
ール導体16、16a、16b、16cを形成する。更
に、電解Cuめっき処理を行い、Cu層の厚みを厚くす
る。次に、Cuめっきの施された両面のCu箔19上に
ドライフィルムを貼着し、フォトリソグラフィ法でドラ
イフィルムレジストパターンを形成し、エッチングを行
った後、ドライフィルムを除去して、上面側に導体回路
14a、下面側に導体膜17aを形成する。
【0022】次いで、図4(D)に示すように、先ず、
導体回路14a及び導体膜17aの表面には、導体回路
14a及び導体膜17aの表面を保護するソルダーレジ
ストである絶縁膜18、18aとの密着性をよくするた
めのCZ処理を施す。次に、上面側及び下面側に感光性
のソルダーレジスト用のシートを貼着したり、あるいは
感光性のソルダーレジスト用のペーストをスクリーン印
刷し、通常のフォトリソグラフィ法で、上面側の導体回
路14aの表面が一部露出するようにして開口部を形成
し、上面側及び下面側のソルダーレジストを硬化させ
て、上面側及び下面側の表面にそれぞれ絶縁膜18、1
8aを形成する。絶縁膜18の開口部は、外部電極と接
続するための外部電極端子パッド15、15a、15b
を構成する。次に、絶縁膜18の開口部から露出した外
部電極端子パッド15、15a、15bの表面にNiめ
っき及びAuめっきを施し、大型シート内に多数個から
なるノイズフィルタ10を形成する。最後に断線や短絡
等の電気的検査を行った後、ダイサー等を用いて切断し
て個片にし、ノイズフィルタ10を作製する。
【0023】なお、プラスチック多層基板の中にノイズ
フィルタを形成する場合には、上記と同様な製造方法を
用いて、プラスチック多層基板が作製される中の一部分
としてノイズフィルタが組み込まれる。また、ノイズフ
ィルタ及びプラスチック多層基板の製造方法は、上記の
製造方法以外に、一般的に知られている製造方法を適用
することができる。
【0024】
【実施例】本発明者は、カットオフ周波数を決定する誘
電体層の誘電率を変化させた2種類の実施例と、3種類
の比較例のプラスチックノイズフィルタについて、−3
dBにおける減衰周波数(MHz)であるカットオフ周
波数を測定した。実施例のプラスチックノイズフィルタ
の製造方法は、先ず、大きさ250×335mm、厚み
0.2mm、両面に厚み12μmのCu箔を接着したB
T樹脂からなるシート状のコア基材を用い、厚み25μ
mのドライフィルムを使用して、一方の表面に導体回路
と、他方の表面に導体膜を形成した。次いで、導体回路
側の上には、絶縁体層として70μmのBTプリプレグ
を配置した。また、導体膜側の上には、誘電体層として
エポキシ樹脂にチタン酸バリウムの微粉末の粒子径調整
と樹脂内の分散性を高めて得た25と50の高誘電率を
有する2種類のシート状に形成した樹脂とセラミック誘
電体の混合物からなる50μmの誘電体シートを配置し
た。更に、それぞれの上には、厚み12μmのCu箔を
載置して、200℃、30kg/cmで約90分間
加熱真空プレスを行って接合した。次いで、ドリル加工
によって、φ0.3mmのスルーホールを所定の位置に
形成し、スルーホール内をKMnOのデスミア処理を
行った後、厚み約1μmの無電解Cuめっき、及び厚み
約15μmの電解Cuめっきを施し、スルーホール内に
約16μmからなるスルーホール導体を形成した。次い
で、フォトリソグラフィ法、及びエッチング法を用いて
他方の導体回路と導体膜を形成した。次いで、Cuの表
面にCZ処理を行った後、ソルダーレジストの絶縁膜を
形成し、絶縁膜の開口部から露出する外部電極端子パッ
ド上に厚み約5μmのNiめっきと、Niめっきの上
に、厚み約0.5μmのAuめっきを施した。次いで、
ダイサーを用いて切断し、4×2mm角のプラスチック
ノイズフィルタを作製した。
【0025】一方、比較例としては、誘電率4.5、1
0、15からなる誘電体層を有する誘電体シートを用い
て、上記実施例と同様の方法で3種類のプラスチックノ
イズフィルタを作製した。
【0026】図5に示すように、本実施例で作製したプ
ラスチックノイズフィルタの周波数減衰特性を表す代表
的な周波数減衰曲線は、従来のセラミックノイズフィル
タの周波数減衰曲線と同等の曲線を描き、広い減衰帯域
と急峻な減衰深さを有してセラミックノイズフィルタと
特性的に遜色がないことを示している。また、本実施例
の2種類と、比較例の3種類のプラスチックノイズフィ
ルタについて、得られた減衰特性を表1に詳細に示す。
【0027】
【表1】
【0028】また、本実施例で作製した2種類のプラス
チックノイズフィルタについての信頼性評価試験の結果
を表2に示す。
【0029】
【表2】
【0030】表1に示すように、本実施例のプラスチッ
クノイズフィルタは、市場の要求が強いカットオフ周波
数20〜200MHzに対して、40〜118MHzを
得ることができた。一方、比較例のプラスチックノイズ
フィルタは、いずれもカットオフ周波数が200MHz
を超え、市場の要求に応えることができなかった。ま
た、表2に示すように、プラスチックノイズフィルタ
は、全ての項目についてセラミックノイズフィルタと同
等以上の特性を示した。特に、プラスチックノイズフィ
ルタはセラミックノイズフィルタに比較して絶縁耐圧性
に優れるので、電源用、信号用のいずれのノイズフィル
タとして適用可能であることが確認できた。
【0031】
【発明の効果】請求項1及びこれに従属する請求項2、
3記載のノイズフィルタは、導体回路からなるインダク
タンスと、樹脂とセラミック誘電体の混合物からなり、
セラミック誘電体の体積含有率が50vol%以下であ
って、誘電率25以上の誘電体層と導体膜からなるキャ
パシタンスを有し、インダクタンスとキャパシタンスを
構成する主材料がプリント多層基板を構成する材料から
なり、しかも、プリント多層基板の製造方法を用いて形
成されているので、安価な材料を用い、しかも、製造工
程を少なくできて、高周波回路対応ができる優れた特性
を有しながら安価なノイズフィルタを提供できる。ま
た、セラミック誘電体の体積含有率を50vol%とし
ているので、プリント多層基板を構成する他の樹脂材料
部材や、導体回路や導体膜等との密着性を確保できる。
【0032】特に、請求項2記載のノイズフィルタは、
キャパシタンスが1層の構造からなるので、容量の大き
なキャパシタンスを安価に形成することができる。
【0033】また、請求項3記載のノイズフィルタは、
プリント多層基板の形成に合わせてプリント多層基板の
中に一体に形成されているので、プリント多層基板に予
めノイズフィルタを内蔵でき、表面実装面積の制約を受
けることなく、任意の位置に、任意の大きさで、任意の
数のノイズフィルタを形成することができる。
【図面の簡単な説明】
【図1】(A)、(B)はそれぞれ本発明の一実施の形
態に係るノイズフィルタの平面図、模式的縦断面図であ
る。
【図2】(A)〜(D)はそれぞれ同ノイズフィルタを
構成する層のパターンの説明図である。
【図3】同ノイズフィルタの等価回路図である。
【図4】(A)〜(D)はそれぞれ同ノイズフィルタの
製造方法の説明図である。
【図5】同ノイズフィルタの周波数減衰特性の説明図で
ある。
【符号の説明】
10:ノイズフィルタ、11:コア基材、12:絶縁体
層、13:誘電体層、14、14a:導体回路、15、
15a、15b:外部電極端子パッド、16、16a、
16b、16c:スルーホール導体、17、17a:導
体膜、18、18a:絶縁膜、19:Cu箔、L1、L
2、L3:インダクタンス、C1、C2:キャパシタン
ス、S1、S2:信号電極、G:グランド電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H01F 15/00 D (72)発明者 松永 秀樹 山口県美祢市大嶺町東分字岩倉2701番1 株式会社住友金属エレクトロデバイス内 Fターム(参考) 5E070 AA05 BA01 CB03 CB12 5E346 AA13 AA15 BB20 CC08 CC09 CC21 CC32 DD12 DD32 FF07 FF10 FF15 GG15 5J024 AA01 BA09 CA01 CA02 CA03 DA04 DA29 DA33 EA08 KA03

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 導体回路からなるインダクタンスと、樹
    脂とセラミック誘電体の混合物からなり、前記セラミッ
    ク誘電体の体積含有率が50vol%以下であって、誘
    電率25以上の誘電体層と導体膜からなるキャパシタン
    スを有し、前記インダクタンスと前記キャパシタンスを
    構成する主材料がプリント多層基板を構成する材料から
    なり、しかも、前記プリント多層基板の製造方法を用い
    て形成されていることを特徴とするノイズフィルタ。
  2. 【請求項2】 請求項1記載のノイズフィルタにおい
    て、前記キャパシタンスが1層の構造からなることを特
    徴とするノイズフィルタ。
  3. 【請求項3】 請求項1又は2記載のノイズフィルタに
    おいて、前記プリント多層基板の形成に合わせて該プリ
    ント多層基板の中に一体に形成されていることを特徴と
    するノイズフィルタ。
JP2002061480A 2002-03-07 2002-03-07 ノイズフィルタ Pending JP2003264443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002061480A JP2003264443A (ja) 2002-03-07 2002-03-07 ノイズフィルタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002061480A JP2003264443A (ja) 2002-03-07 2002-03-07 ノイズフィルタ

Publications (1)

Publication Number Publication Date
JP2003264443A true JP2003264443A (ja) 2003-09-19

Family

ID=29195762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002061480A Pending JP2003264443A (ja) 2002-03-07 2002-03-07 ノイズフィルタ

Country Status (1)

Country Link
JP (1) JP2003264443A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142689A (ja) * 2003-11-05 2005-06-02 Hitachi Metals Ltd 高周波部品
JP2022514081A (ja) * 2018-12-20 2022-02-09 エイブイエックス コーポレイション 低インダクタンスビアアセンブリを備える多層フィルタ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142689A (ja) * 2003-11-05 2005-06-02 Hitachi Metals Ltd 高周波部品
JP2022514081A (ja) * 2018-12-20 2022-02-09 エイブイエックス コーポレイション 低インダクタンスビアアセンブリを備える多層フィルタ
JP7268161B2 (ja) 2018-12-20 2023-05-02 キョーセラ・エイブイエックス・コンポーネンツ・コーポレーション 低インダクタンスビアアセンブリを備える多層フィルタ

Similar Documents

Publication Publication Date Title
CN109074900B (zh) 高频多层互连衬底及其制造方法
KR101076061B1 (ko) 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법
US8094429B2 (en) Multilayer capacitors and methods for making the same
JP3236818B2 (ja) 素子内蔵多層配線基板の製造方法
WO2006046461A1 (ja) チップ型電子部品を内蔵した多層基板及びその製造方法
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
WO2005067359A1 (ja) セラミック多層基板
KR20160140307A (ko) 칩 인덕터
EP1704593A2 (en) Multilayer ceramic substrate with single via anchored pad and method of forming
JP2002076637A (ja) チップ部品内蔵基板及びその製造方法
JP2002359319A (ja) 電気素子内蔵配線基板およびその製法
JP3398351B2 (ja) コンデンサ内蔵型配線基板
JP2004104091A (ja) 積層型セラミック電子部品およびその製造方法
JP2002198654A (ja) 電気素子内蔵配線基板およびその製造方法
JP2009004457A (ja) コンデンサ内蔵多層基板
JP2003264443A (ja) ノイズフィルタ
JP2005116811A (ja) 多層配線回路基板およびその作製方法
JP3472523B2 (ja) 電気素子内蔵配線基板
KR100771320B1 (ko) 칩 내장형 인쇄회로기판 및 그 제조방법
JP4330850B2 (ja) 薄型コイル部品の製造方法,薄型コイル部品及びそれを使用した回路装置
KR100649683B1 (ko) 무선고주파용 인쇄회로기판 및 그 제조방법
KR20060013950A (ko) 이종 유전체를 이용한 다층기판 제조방법
JP2003046247A (ja) 多層プリント配線板およびその製造方法
CN113365415B (zh) 印刷布线板及其制造方法
JP2002344346A (ja) 移動体通信機器用モジュール