JP2003264349A - 電気回路基板におけるアライメントマーク構造 - Google Patents
電気回路基板におけるアライメントマーク構造Info
- Publication number
- JP2003264349A JP2003264349A JP2003056032A JP2003056032A JP2003264349A JP 2003264349 A JP2003264349 A JP 2003264349A JP 2003056032 A JP2003056032 A JP 2003056032A JP 2003056032 A JP2003056032 A JP 2003056032A JP 2003264349 A JP2003264349 A JP 2003264349A
- Authority
- JP
- Japan
- Prior art keywords
- alignment mark
- circuit board
- electric circuit
- outer layer
- inner layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】 アライメントマークの誤認識や識別不可を防
止する。 【解決手段】 多層構造からなるＰＣＢ基板１に設けた
第１の外層銅箔２にアライメントマーク１１ａ，１１ｂ
を形成する。アライメントマーク１１ａ，１１ｂの真下
近傍で、第２の内層銅箔５にベタパターン領域部１３を
形成し、アライメントマーク１１ａ，１１ｂを形成した
第１の外層銅箔２とベタパターン領域部１３を形成した
第２の内層銅箔５間に位置する第１の内層銅箔４のアラ
イメントマーク１１ａ，１１ｂの真下近傍に導体配線パ
ターンのない空白領域部１２を形成する。ＰＣＢ基板１
と別部材とを自動機により位置合せする際、アライメン
トマーク１１ａ，１１ｂが第１の内層銅箔４の導体配線
パターンと重なることはなく、且つコントラストがつく
ことによって、自動機による誤認識を防止することがで
きる。
止する。 【解決手段】 多層構造からなるＰＣＢ基板１に設けた
第１の外層銅箔２にアライメントマーク１１ａ，１１ｂ
を形成する。アライメントマーク１１ａ，１１ｂの真下
近傍で、第２の内層銅箔５にベタパターン領域部１３を
形成し、アライメントマーク１１ａ，１１ｂを形成した
第１の外層銅箔２とベタパターン領域部１３を形成した
第２の内層銅箔５間に位置する第１の内層銅箔４のアラ
イメントマーク１１ａ，１１ｂの真下近傍に導体配線パ
ターンのない空白領域部１２を形成する。ＰＣＢ基板１
と別部材とを自動機により位置合せする際、アライメン
トマーク１１ａ，１１ｂが第１の内層銅箔４の導体配線
パターンと重なることはなく、且つコントラストがつく
ことによって、自動機による誤認識を防止することがで
きる。
Description
【０００１】
【発明の属する技術分野】本発明は、電気回路基板に形
成され、その基板の位置を認識するための電気回路基板
におけるアライメントマーク構造に関する。
成され、その基板の位置を認識するための電気回路基板
におけるアライメントマーク構造に関する。
【０００２】
【従来の技術】近年、電気回路基板上に実装されるＩＣ
チップのファインピッチが進んでおり、ＩＣチップが電
気回路基板上に０．５ｍｍピッチ以下でも実装されるよ
うになってきている。
チップのファインピッチが進んでおり、ＩＣチップが電
気回路基板上に０．５ｍｍピッチ以下でも実装されるよ
うになってきている。
【０００３】このように、ＩＣチップのファインピッチ
に伴い、ＩＣチップを自動機により実装する際には自動
機が電気回路基板の位置を正確に認識することが重要と
なってくる。このため、自動機が電気回路基板の位置を
正確に認識できるように、アライメントマークを電気回
路基板上に形成する必要がある。
に伴い、ＩＣチップを自動機により実装する際には自動
機が電気回路基板の位置を正確に認識することが重要と
なってくる。このため、自動機が電気回路基板の位置を
正確に認識できるように、アライメントマークを電気回
路基板上に形成する必要がある。
【０００４】図４は、従来のアライメントマークを設け
た電気回路基板（以下、ＰＣＢ基板という）を示す図、
図５は、その拡大したアライメントマークを示す図であ
る。
た電気回路基板（以下、ＰＣＢ基板という）を示す図、
図５は、その拡大したアライメントマークを示す図であ
る。
【０００５】これらの図に示すように、複数のＩＣチッ
プ１００ａ，１００ｂ，１００ｃが所定のピッチで実装
された多層構造からなるＰＣＢ基板１０１上の両端上部
には、ＰＣＢ基板１０１の位置を認識するための十字形
状のアライメントマーク１０２ａ，１０２ｂがそれぞれ
形成されている。アライメントマーク１０２ａ，１０２
ｂは、ＰＣＢ基板１０１の外層の銅箔導体パターン（図
示省略）により形成されており、その周辺は、アライメ
ントマーク１０２ａ，１０２ｂが認識しやすいように半
田レジスト１０３を開口した開口部１０４ａ，１０４ｂ
が形成されている。
プ１００ａ，１００ｂ，１００ｃが所定のピッチで実装
された多層構造からなるＰＣＢ基板１０１上の両端上部
には、ＰＣＢ基板１０１の位置を認識するための十字形
状のアライメントマーク１０２ａ，１０２ｂがそれぞれ
形成されている。アライメントマーク１０２ａ，１０２
ｂは、ＰＣＢ基板１０１の外層の銅箔導体パターン（図
示省略）により形成されており、その周辺は、アライメ
ントマーク１０２ａ，１０２ｂが認識しやすいように半
田レジスト１０３を開口した開口部１０４ａ，１０４ｂ
が形成されている。
【０００６】
【発明が解決しようとする課題】ところで、上記した従
来のアライメントマーク１０２ａ，１０２ｂは、ＰＣＢ
基板１０１の外層の銅箔導体パターンにより形成されて
いるので、その表面が外部に露出しているために、酸化
等により腐食が生じる恐れがある。アライメントマーク
１０２ａ，１０２ｂに腐食が生じると、アライメントマ
ーク１０２ａ，１０２ｂの形状が変化することにより、
自動機がアライメントマーク１０２ａ，１０２ｂを誤認
識する恐れがある。
来のアライメントマーク１０２ａ，１０２ｂは、ＰＣＢ
基板１０１の外層の銅箔導体パターンにより形成されて
いるので、その表面が外部に露出しているために、酸化
等により腐食が生じる恐れがある。アライメントマーク
１０２ａ，１０２ｂに腐食が生じると、アライメントマ
ーク１０２ａ，１０２ｂの形状が変化することにより、
自動機がアライメントマーク１０２ａ，１０２ｂを誤認
識する恐れがある。
【０００７】また、アライメントマーク１０２ａ，１０
２ｂの真下近傍に下層銅箔の配線パターン（図示省略）
が位置している時には、自動機が下層銅箔の配線パター
ンをアライメントマーク１０２ａ，１０２ｂと誤認識し
てしまう恐れがあった。
２ｂの真下近傍に下層銅箔の配線パターン（図示省略）
が位置している時には、自動機が下層銅箔の配線パター
ンをアライメントマーク１０２ａ，１０２ｂと誤認識し
てしまう恐れがあった。
【０００８】そこで、本発明は、アライメントマークの
誤認識を防止することができる電気回路基板におけるア
ライメントマーク構造を提供することを目的とする。
誤認識を防止することができる電気回路基板におけるア
ライメントマーク構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明は、上述事情に鑑
みなされたものであって、位置を認識するためのアライ
メントマークを設けた電気回路基板において、前記電気
回路基板は、外層とその背面側に積層される前記外層と
同一の導電性材料からなる内層との間に透明或いは半透
明の絶縁材を挟んだ多層構造で構成され、前記外層に設
けた導電パターンにより、前記電気回路基板と別の部材
との位置決めをする前記アライメントマークを形成し、
前記アライメントマークの真下近傍で、前記外層より少
なくとも２層以上下層に位置する内層表面にベタパター
ン領域部を形成して、前記アライメントマークを形成し
た前記外層と前記ベタパターン領域部を形成した前記内
層間に位置する、別の内層表面の前記アライメントマー
クの真下近傍に導電パターンのない空白領域部を形成し
たことを特徴とする。
みなされたものであって、位置を認識するためのアライ
メントマークを設けた電気回路基板において、前記電気
回路基板は、外層とその背面側に積層される前記外層と
同一の導電性材料からなる内層との間に透明或いは半透
明の絶縁材を挟んだ多層構造で構成され、前記外層に設
けた導電パターンにより、前記電気回路基板と別の部材
との位置決めをする前記アライメントマークを形成し、
前記アライメントマークの真下近傍で、前記外層より少
なくとも２層以上下層に位置する内層表面にベタパター
ン領域部を形成して、前記アライメントマークを形成し
た前記外層と前記ベタパターン領域部を形成した前記内
層間に位置する、別の内層表面の前記アライメントマー
クの真下近傍に導電パターンのない空白領域部を形成し
たことを特徴とする。
【００１０】（作用）本発明によれば、多層構造からな
る電気回路基板の外層に形成したアライメントマークの
真下近傍に位置する内層表面にベタパターン領域部を形
成し、且つ、この内層と前記外層間に位置している別の
内層表面の前記アライメントマークの真下近傍に導体パ
ターンのない空白領域部を形成したことにより、アライ
メントマークが内層の導体パターンと重ならず、しか
も、コントラストがつくので見やすくなり、自動機によ
る誤認識を防止することができる。
る電気回路基板の外層に形成したアライメントマークの
真下近傍に位置する内層表面にベタパターン領域部を形
成し、且つ、この内層と前記外層間に位置している別の
内層表面の前記アライメントマークの真下近傍に導体パ
ターンのない空白領域部を形成したことにより、アライ
メントマークが内層の導体パターンと重ならず、しか
も、コントラストがつくので見やすくなり、自動機によ
る誤認識を防止することができる。
【００１１】また、本発明によれば、アライメントマー
クの表面を被覆膜で被覆することによって、アライメン
トマークが外部に露出しないので、アライメントマーク
の腐食が防止される。
クの表面を被覆膜で被覆することによって、アライメン
トマークが外部に露出しないので、アライメントマーク
の腐食が防止される。
【００１２】
【発明の実施の形態】以下、図面に沿って、本発明によ
る実施の形態について説明する。
る実施の形態について説明する。
【００１３】図１は、本実施の形態に係るアライメント
マーク構造を備えたＰＣＢ基板を示す斜視図である。こ
の図に示すように、ＰＣＢ基板１は、上部の第１の外層
銅箔２と、下部の第２の外層銅箔３と、第１、２の外層
銅箔２、３の間に位置している第１の内層銅箔４と、第
２の内層銅箔５からなる４層で構成され、各層にはそれ
ぞれ導体配線パターン（図示省略）が形成されている。
これらの各外層銅箔２、３と内層銅箔４、５の間には、
半透明なガラスエポキシ材などの絶縁部材６、７、８が
それぞれ挟まれている。
マーク構造を備えたＰＣＢ基板を示す斜視図である。こ
の図に示すように、ＰＣＢ基板１は、上部の第１の外層
銅箔２と、下部の第２の外層銅箔３と、第１、２の外層
銅箔２、３の間に位置している第１の内層銅箔４と、第
２の内層銅箔５からなる４層で構成され、各層にはそれ
ぞれ導体配線パターン（図示省略）が形成されている。
これらの各外層銅箔２、３と内層銅箔４、５の間には、
半透明なガラスエポキシ材などの絶縁部材６、７、８が
それぞれ挟まれている。
【００１４】ＰＣＢ基板１の表面を形成する第１の外層
銅箔２上の全面は、半田レジスト９で覆われており、第
の１外層銅箔２の両端角部付近には半田レジスト９を開
口した開口領域部１０ａ，１０ｂがそれぞれ１つずつ形
成されている。
銅箔２上の全面は、半田レジスト９で覆われており、第
の１外層銅箔２の両端角部付近には半田レジスト９を開
口した開口領域部１０ａ，１０ｂがそれぞれ１つずつ形
成されている。
【００１５】開口領域部１０ａ，１０ｂ内には、銅箔パ
ターンによってアライメントマーク１１ａ，１１ｂがそ
れぞれ形成されている。アライメントマーク１１ａ，１
１ｂは、本実施の形態では特徴的な形として、例えば十
字形に形成されている。アライメントマーク１１ａ，１
１ｂの表面は、電解メッキ等の方法により半田メッキ
（図示省略）で被覆されている。
ターンによってアライメントマーク１１ａ，１１ｂがそ
れぞれ形成されている。アライメントマーク１１ａ，１
１ｂは、本実施の形態では特徴的な形として、例えば十
字形に形成されている。アライメントマーク１１ａ，１
１ｂの表面は、電解メッキ等の方法により半田メッキ
（図示省略）で被覆されている。
【００１６】第１の内層銅箔４は、図２に示すように、
第１の外層銅箔２に形成したアライメントマーク１１
ａ，１１ｂがある開口領域部１０ａ，１０ｂの真下に、
第１の内層銅箔４における導体配線パターン（図示省
略）を避けるようにして空白領域部１２が形成されてい
る。また、第２の内層銅箔５には、第１の外層銅箔２に
形成したアライメントマーク１１ａ，１１ｂがある開口
領域部１０ａ，１０ｂの真下に、黒化処理が施されてい
る銅箔を一面に配したベタパターン領域部１３が形成さ
れている。尚、図２では、図１で示した絶縁部材６、
７、８が省略されている。また、ベタパターン領域部１
３の一面と、第１の外層とは、共に銅箔からなる。
第１の外層銅箔２に形成したアライメントマーク１１
ａ，１１ｂがある開口領域部１０ａ，１０ｂの真下に、
第１の内層銅箔４における導体配線パターン（図示省
略）を避けるようにして空白領域部１２が形成されてい
る。また、第２の内層銅箔５には、第１の外層銅箔２に
形成したアライメントマーク１１ａ，１１ｂがある開口
領域部１０ａ，１０ｂの真下に、黒化処理が施されてい
る銅箔を一面に配したベタパターン領域部１３が形成さ
れている。尚、図２では、図１で示した絶縁部材６、
７、８が省略されている。また、ベタパターン領域部１
３の一面と、第１の外層とは、共に銅箔からなる。
【００１７】本実施の形態に係るアライメントマーク構
造では、第１の外層銅箔２に形成したアライメントマー
ク１１ａ，１１ｂがある開口領域部１０ａ，１０ｂの真
下の第１の内層銅箔４に空白領域部１２を設けて、第２
の内層銅箔５のその位置にベタパターン領域部１３を設
けたことにより、アライメントマーク１１ａ，１１ｂ
は、第１、第２の内層銅箔４、５の導体配線パターンと
重ならないので、自動機によるアライメントマーク１１
ａ，１１ｂの誤認識や、認識不可が防止され、また、ア
ライメントマーク１１ａ，１１ｂの背景に第２内層銅箔
５のベタパターン領域部１３が黒く見えることにより、
コントラストがついて見やすくなって認識率が向上す
る。なお、第１の外層に形成したアライメントマーク１
１ａ，１１ｂと、第２の内層に形成したベタパターン領
域部１３とは、その間に第１の内層に形成した空白領域
部１２が介在しており、従ってアライメントマークとベ
タパターン領域部との間には、少なくとも第１の内層の
厚さ相当分（プラス絶縁部材６）の距離を存する。
造では、第１の外層銅箔２に形成したアライメントマー
ク１１ａ，１１ｂがある開口領域部１０ａ，１０ｂの真
下の第１の内層銅箔４に空白領域部１２を設けて、第２
の内層銅箔５のその位置にベタパターン領域部１３を設
けたことにより、アライメントマーク１１ａ，１１ｂ
は、第１、第２の内層銅箔４、５の導体配線パターンと
重ならないので、自動機によるアライメントマーク１１
ａ，１１ｂの誤認識や、認識不可が防止され、また、ア
ライメントマーク１１ａ，１１ｂの背景に第２内層銅箔
５のベタパターン領域部１３が黒く見えることにより、
コントラストがついて見やすくなって認識率が向上す
る。なお、第１の外層に形成したアライメントマーク１
１ａ，１１ｂと、第２の内層に形成したベタパターン領
域部１３とは、その間に第１の内層に形成した空白領域
部１２が介在しており、従ってアライメントマークとベ
タパターン領域部との間には、少なくとも第１の内層の
厚さ相当分（プラス絶縁部材６）の距離を存する。
【００１８】更に、アライメントマーク１１ａ，１１ｂ
の表面は、半田メッキで被覆されているので、アライメ
ントマーク１１ａ，１１ｂに腐食が生じるのを防止する
ことができる。
の表面は、半田メッキで被覆されているので、アライメ
ントマーク１１ａ，１１ｂに腐食が生じるのを防止する
ことができる。
【００１９】図３は、上述したアライメントマーク構造
を有するＰＣＢ基板を使用した液晶パネルユニットを示
す概略図である。
を有するＰＣＢ基板を使用した液晶パネルユニットを示
す概略図である。
【００２０】この液晶パネルユニット２０は、液晶表示
パネル２１（液晶表示素子を備えたガラス基板）と、上
述したＰＣＢ基板１（電気回路基板）とで構成されてお
り、液晶表示パネル２１の一端側には液晶駆動用ＩＣ２
２ａ，２２ｂ，２２ｃと入力端子２３ａ，２３ｂ，２３
ｃをＴＡＢ（Tape Arutomatic Bonding ）方式により搭
載したＴＣＰ（Tape Carrier Package）２４ａ，２４
ｂ，２４ｃ（上記電気回路基板とは別の部材）が予め実
装されている。
パネル２１（液晶表示素子を備えたガラス基板）と、上
述したＰＣＢ基板１（電気回路基板）とで構成されてお
り、液晶表示パネル２１の一端側には液晶駆動用ＩＣ２
２ａ，２２ｂ，２２ｃと入力端子２３ａ，２３ｂ，２３
ｃをＴＡＢ（Tape Arutomatic Bonding ）方式により搭
載したＴＣＰ（Tape Carrier Package）２４ａ，２４
ｂ，２４ｃ（上記電気回路基板とは別の部材）が予め実
装されている。
【００２１】ＰＣＢ基板１の表面には、予め半田がプリ
コートされたＴＣＰ２４ａ，２４ｂ，２４ｃを実装する
ためのランド部２５が設けられており、ＰＣＢ基板１の
表面の両端角部付近には、図１、２に示した構造の十字
形のアライメントマーク１１ａ，１１ｂがそれぞれ１つ
ずつ形成されている。
コートされたＴＣＰ２４ａ，２４ｂ，２４ｃを実装する
ためのランド部２５が設けられており、ＰＣＢ基板１の
表面の両端角部付近には、図１、２に示した構造の十字
形のアライメントマーク１１ａ，１１ｂがそれぞれ１つ
ずつ形成されている。
【００２２】また、液晶表示パネル２１の両端角部に
も、ＰＣＢ基板１のアライメントマーク１１ａ，１１ｂ
に対応した十字形のアライメントマーク２６ａ、２６ｂ
が形成されている。
も、ＰＣＢ基板１のアライメントマーク１１ａ，１１ｂ
に対応した十字形のアライメントマーク２６ａ、２６ｂ
が形成されている。
【００２３】次に、上述した液晶パネルユニット２０を
構成するＰＣＢ基板１上に、自動機により液晶表示パネ
ル２１に実装されているＴＣＰ２４ａ，２４ｂ，２４ｃ
の各入力端子２３ａ，２３ｂ，２３ｃと、ＰＣＢ基板１
上のランド部２５とを位置合わせする場合の動作につい
て説明する。
構成するＰＣＢ基板１上に、自動機により液晶表示パネ
ル２１に実装されているＴＣＰ２４ａ，２４ｂ，２４ｃ
の各入力端子２３ａ，２３ｂ，２３ｃと、ＰＣＢ基板１
上のランド部２５とを位置合わせする場合の動作につい
て説明する。
【００２４】先ず、自動機（図示省略）は、ＰＣＢ基板
１のアライメントマーク１１ａ，１１ｂを認識すること
でＰＣＢ基板１の位置を認識する。次に、自動機は、液
晶パネル２１のアライメントマーク２６ａ，２６ｂを認
識することで液晶表示パネル２１の位置を認識する。
１のアライメントマーク１１ａ，１１ｂを認識すること
でＰＣＢ基板１の位置を認識する。次に、自動機は、液
晶パネル２１のアライメントマーク２６ａ，２６ｂを認
識することで液晶表示パネル２１の位置を認識する。
【００２５】この後、これらのアライメントマーク１１
ａ，１１ｂ，２６ａ，２６ｂが所定の位置関係にセット
されるように、即ち、液晶表示パネル２１に実装されて
いるＴＣＰ２４ａ，２４ｂ，２４ｃの各入力端子２３
ａ，２３ｂ，２３ｃが、ＰＣＢ基板１のランド部２５の
所定の位置に来るようにＰＣＢ基板１を移動させて、Ｔ
ＣＰ２４ａ，２４ｂ，２４ｃの上部から熱圧着すること
によりＰＣＢ基板１とＴＣＰ２４ａ，２４ｂ，２４ｃが
電気的に接続される。
ａ，１１ｂ，２６ａ，２６ｂが所定の位置関係にセット
されるように、即ち、液晶表示パネル２１に実装されて
いるＴＣＰ２４ａ，２４ｂ，２４ｃの各入力端子２３
ａ，２３ｂ，２３ｃが、ＰＣＢ基板１のランド部２５の
所定の位置に来るようにＰＣＢ基板１を移動させて、Ｔ
ＣＰ２４ａ，２４ｂ，２４ｃの上部から熱圧着すること
によりＰＣＢ基板１とＴＣＰ２４ａ，２４ｂ，２４ｃが
電気的に接続される。
【００２６】このように、本発明に係るアライメントマ
ーク構造を、ＴＣＰ２４ａ，２４ｂ，２４ｃが実装され
た液晶表示パネル２１と、ＴＣＰ２４ａ，２４ｂ，２４
ｃに電気信号を入力するためのＰＣＢ基板１とを位置合
わせする時に使用することによって、上述したように自
動機によるＰＣＢ基板１の位置合わせを確実に精度よく
行うことができる。
ーク構造を、ＴＣＰ２４ａ，２４ｂ，２４ｃが実装され
た液晶表示パネル２１と、ＴＣＰ２４ａ，２４ｂ，２４
ｃに電気信号を入力するためのＰＣＢ基板１とを位置合
わせする時に使用することによって、上述したように自
動機によるＰＣＢ基板１の位置合わせを確実に精度よく
行うことができる。
【００２７】尚、前記実施の形態ではＰＣＢ基板が４層
の場合であったが、これに限定されることなく、４層以
上でも適用可能である。
の場合であったが、これに限定されることなく、４層以
上でも適用可能である。
【００２８】また、前記実施の形態ではアライメントマ
ークの形状は十字形であったが、この形状に限定される
ことなく種々の形状でアライメントマークを形成しても
よい。
ークの形状は十字形であったが、この形状に限定される
ことなく種々の形状でアライメントマークを形成しても
よい。
【００２９】
【発明の効果】以上説明したように、本発明によると、
外層に形成したアライメントマークの真下近傍に位置す
る各内層に導体パターンのない空白領域部とベタパター
ン領域部をそれぞれ形成したことにより、アライメント
マークとその真下に位置する内層の導体パターンとが重
なることなく、且つ、アライメントマークにコントラス
トがついてはっきり見えるので、自動機による誤認識や
認識不可がなくなり、確実に精度よく位置合わせを行う
ことが可能となる。
外層に形成したアライメントマークの真下近傍に位置す
る各内層に導体パターンのない空白領域部とベタパター
ン領域部をそれぞれ形成したことにより、アライメント
マークとその真下に位置する内層の導体パターンとが重
なることなく、且つ、アライメントマークにコントラス
トがついてはっきり見えるので、自動機による誤認識や
認識不可がなくなり、確実に精度よく位置合わせを行う
ことが可能となる。
【図１】本実施の形態に係るアライメントマーク構造を
備えたＰＣＢ基板を示す斜視図。
備えたＰＣＢ基板を示す斜視図。
【図２】本実施の形態に係るアライメントマーク構造を
説明するための図。
説明するための図。
【図３】本実施の形態に係るアライメントマーク構造を
備えたＰＣＢ基板を使用した液晶パネルユニットを示す
図。
備えたＰＣＢ基板を使用した液晶パネルユニットを示す
図。
【図４】従来のアライメントマーク構造を備えたＰＣＢ
基板を示す図。
基板を示す図。
【図５】図４に示したアライメントマーク構造の拡大
図。
図。
１ ＰＣＢ基板
２ 第１の外層銅箔
３ 第２の外層銅箔
４ 第１の内層銅箔
５ 第２の内層銅箔
６、７、８ 絶縁部材
９ 半田レジスト
１１ａ，１１ｂ アライメントマーク
１２ 空白領域部
１３ ベタパターン領域部
２０ 液晶パネルユニット
２１ 液晶表示パネル
２４ａ，２４ｂ，２４ｃ ＴＣＰ（テープキャリアパッ
ケージ） ２５ ランド部
ケージ） ２５ ランド部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2H092 GA51 GA57 HA14 HA19 NA25
PA01 PA06
5E338 AA03 CC01 CD23 CD25 DD12
DD14 DD32 EE43
Claims (6)
- 【請求項１】 位置を認識するためのアライメントマー
クを設けた電気回路基板において、 前記電気回路基板は、外層とその背面側に積層される前
記外層と同一の導電性材料からなる内層との間に透明或
いは半透明の絶縁材を挟んだ多層構造で構成され、 前記外層に設けた導電パターンにより、前記電気回路基
板と別の部材との位置決めをする前記アライメントマー
クを形成し、 前記アライメントマークの真下近傍で、前記外層より少
なくとも２層以上下層に位置する内層表面にベタパター
ン領域部を形成して、 前記アライメントマークを形成した前記外層と前記ベタ
パターン領域部を形成した前記内層間に位置する、別の
内層表面の前記アライメントマークの真下近傍に導電パ
ターンのない空白領域部を形成した、 ことを特徴とする電気回路基板におけるアライメントマ
ーク構造。 - 【請求項２】 前記アライメントマークの表面は、被覆
膜で被覆されている、 請求項１記載の電気回路基板におけるアライメントマー
ク構造。 - 【請求項３】 前記被覆膜は、半田メッキである、 請求項２記載の電気回路基板におけるアライメントマー
ク構造。 - 【請求項４】 前記アライメントマークは、液晶駆動用
半導体素子を搭載したテープキャリアパッケージが実装
された液晶表示素子を備えたガラス基板と電気的に接続
される前記テープキャリアパッケージに電気信号を入力
するための電気回路基板に設けられる、 請求項１乃至３のいずれか１項記載の電気回路基板にお
けるアライメントマーク構造。 - 【請求項５】 前記アライメントマークが設けられた前
記外層の面には、前記テープキャリアパッケージを実装
配置するためのランド部が設けられている、請求項４記
載の電気回路基板におけるアライメントマーク構造。 - 【請求項６】 前記アライメントマークは、前記電気回
路基板の両端角部付近にそれぞれ１つずつ設けられてい
る、 請求項４記載の電気回路基板におけるアライメントマー
ク構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003056032A JP2003264349A (ja) | 2003-03-03 | 2003-03-03 | 電気回路基板におけるアライメントマーク構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003056032A JP2003264349A (ja) | 2003-03-03 | 2003-03-03 | 電気回路基板におけるアライメントマーク構造 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15369695A Division JP3420391B2 (ja) | 1995-06-20 | 1995-06-20 | 電気回路基板におけるアライメントマーク構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003264349A true JP2003264349A (ja) | 2003-09-19 |
Family
ID=29208489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003056032A Withdrawn JP2003264349A (ja) | 2003-03-03 | 2003-03-03 | 電気回路基板におけるアライメントマーク構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003264349A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186116A (ja) * | 2009-02-13 | 2010-08-26 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| TWI458073B (zh) * | 2011-07-08 | 2014-10-21 | Orise Technology Co Ltd | 校準標記及製造方法 |
| CN113630954A (zh) * | 2020-05-08 | 2021-11-09 | 颀邦科技股份有限公司 | 线路板 |
| CN114189979A (zh) * | 2021-12-06 | 2022-03-15 | 深圳市鑫达辉软性电路科技有限公司 | 多层板盲孔标记层别对位结构及方法 |
| CN114222418A (zh) * | 2021-12-06 | 2022-03-22 | 深圳市鑫达辉软性电路科技有限公司 | 多层板偏位识别结构 |
| CN115240549A (zh) * | 2022-07-19 | 2022-10-25 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN117255488A (zh) * | 2023-10-25 | 2023-12-19 | 苏州博湃半导体技术有限公司 | 一种区分覆铜陶瓷基板正反面铜厚的方法 |
| CN114189979B (zh) * | 2021-12-06 | 2024-05-28 | 深圳市鑫达辉软性电路科技有限公司 | 多层板盲孔标记层别对位结构及方法 |
-
2003
- 2003-03-03 JP JP2003056032A patent/JP2003264349A/ja not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010186116A (ja) * | 2009-02-13 | 2010-08-26 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| TWI458073B (zh) * | 2011-07-08 | 2014-10-21 | Orise Technology Co Ltd | 校準標記及製造方法 |
| CN113630954A (zh) * | 2020-05-08 | 2021-11-09 | 颀邦科技股份有限公司 | 线路板 |
| CN114189979A (zh) * | 2021-12-06 | 2022-03-15 | 深圳市鑫达辉软性电路科技有限公司 | 多层板盲孔标记层别对位结构及方法 |
| CN114222418A (zh) * | 2021-12-06 | 2022-03-22 | 深圳市鑫达辉软性电路科技有限公司 | 多层板偏位识别结构 |
| CN114189979B (zh) * | 2021-12-06 | 2024-05-28 | 深圳市鑫达辉软性电路科技有限公司 | 多层板盲孔标记层别对位结构及方法 |
| CN115240549A (zh) * | 2022-07-19 | 2022-10-25 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN115240549B (zh) * | 2022-07-19 | 2023-11-10 | 武汉天马微电子有限公司 | 一种显示面板及显示装置 |
| CN117255488A (zh) * | 2023-10-25 | 2023-12-19 | 苏州博湃半导体技术有限公司 | 一种区分覆铜陶瓷基板正反面铜厚的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3420391B2 (ja) | 電気回路基板におけるアライメントマーク構造 | |
| KR100689681B1 (ko) | 필름기판 및 그 제조방법과 화상표시용 기판 | |
| US6744638B2 (en) | Construction and method for interconnecting flexible printed circuit and wiring board, liquid crystal display device, and method for manufacturing the same | |
| KR20070110202A (ko) | 테이프 캐리어 및 반도체 장치 그리고 반도체 모듈 장치 | |
| CN110047804B (zh) | 阵列基板及制作方法、显示面板、拼接屏 | |
| KR101477818B1 (ko) | 배선 회로 기판 및 그 제조 방법 | |
| JP6384647B1 (ja) | 電子部品、電子機器および電子部品の実装方法 | |
| JP2003264349A (ja) | 電気回路基板におけるアライメントマーク構造 | |
| US20040174663A1 (en) | Flexible wired circuit board | |
| JP5091513B2 (ja) | 液晶表示装置 | |
| JP2002093851A (ja) | 基板の実装構造体、電気光学装置及び電子機器 | |
| KR101781005B1 (ko) | 연성인쇄회로기판 | |
| JP3832576B2 (ja) | 配線基板、半導体装置及びその製造方法、パネルモジュール並びに電子機器 | |
| CN113133182A (zh) | 软性电路板的补强结构 | |
| JP3977072B2 (ja) | 配線基板及び半導体装置並びにそれらの製造方法 | |
| JP4535588B2 (ja) | 回路基板および電子デバイス | |
| JP3985140B2 (ja) | 配線基板の製造方法 | |
| CN113747661B (zh) | 具有内埋电子元件的线路板及其制作方法 | |
| JP2001308491A (ja) | 片面配線基板、該片面配線基板を含む表示モジュール及び該片面配線基板の接続方法 | |
| CN112867226B (zh) | 高频传输电路板及其制作方法 | |
| JP3263863B2 (ja) | ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法 | |
| JP4388168B2 (ja) | 樹脂成形基板 | |
| TW202143431A (zh) | 可撓性線路基板及薄膜覆晶封裝結構 | |
| KR20230099234A (ko) | 인쇄회로기판 및 그를 포함하는 반도체 패키지 | |
| JP2005109024A (ja) | 配線基板および配線基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060516 |
|
| A761 | Written withdrawal of application |
Effective date: 20060705 Free format text: JAPANESE INTERMEDIATE CODE: A761 |