JP2003258924A - ジッタ検出回路及びそれを含む受信回路並びに通信システム - Google Patents
ジッタ検出回路及びそれを含む受信回路並びに通信システムInfo
- Publication number
- JP2003258924A JP2003258924A JP2002055136A JP2002055136A JP2003258924A JP 2003258924 A JP2003258924 A JP 2003258924A JP 2002055136 A JP2002055136 A JP 2002055136A JP 2002055136 A JP2002055136 A JP 2002055136A JP 2003258924 A JP2003258924 A JP 2003258924A
- Authority
- JP
- Japan
- Prior art keywords
- jitter
- circuit
- data signal
- binarized
- equalized data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
- H04L1/205—Arrangements for detecting or preventing errors in the information received using signal quality detector jitter monitoring
Landscapes
- Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
Abstract
(57)【要約】
【課題】 受信信号品質を表すパラメータとして受信信
号を２値変換して得られる２値化等化データ信号のジッ
タ量を用いて光受信回路の受信感度を決定する受信感度
制御パラメータを自動的に最適位置に追従させる制御方
法の提供。 【解決手段】 リミッタアンプ４から出力された２値化
等化データ信号と、クロック抽出回路６で抽出されたク
ロックとはジッタ検出回路７に入力される。ジッタ検出
回路７は２値化等化データ信号のジッタ量に対応する電
圧を出力する。制御回路８はジッタ検出回路７の出力を
受けて、DSP などを用いて演算処理を行ない、２値化等
化データ信号のジッタ量（ジッタ検出回路７の出力）が
最小になるように、リミッタアンプ４の識別電圧Ｖth９
を制御する。
号を２値変換して得られる２値化等化データ信号のジッ
タ量を用いて光受信回路の受信感度を決定する受信感度
制御パラメータを自動的に最適位置に追従させる制御方
法の提供。 【解決手段】 リミッタアンプ４から出力された２値化
等化データ信号と、クロック抽出回路６で抽出されたク
ロックとはジッタ検出回路７に入力される。ジッタ検出
回路７は２値化等化データ信号のジッタ量に対応する電
圧を出力する。制御回路８はジッタ検出回路７の出力を
受けて、DSP などを用いて演算処理を行ない、２値化等
化データ信号のジッタ量（ジッタ検出回路７の出力）が
最小になるように、リミッタアンプ４の識別電圧Ｖth９
を制御する。
Description
【０００１】
【発明の属する技術分野】本発明はジッタ検出回路及び
それを含む受信回路並びに通信システムに関し、特に受
信感度最適化のためのジッタ検出回路及びそれを含む受
信回路並びに通信システムに関する。
それを含む受信回路並びに通信システムに関し、特に受
信感度最適化のためのジッタ検出回路及びそれを含む受
信回路並びに通信システムに関する。
【０００２】
【従来の技術】一般に、光受信回路の受信感度を決定す
る受信感度制御パラメータは光受信レベル毎に最適値が
存在する。この受信感度制御パラメータは、受信回路自
体の受信感度向上のパラメータとして受信信号の識別レ
ベル（識別電圧）、識別位相、増倍作用をもつ受光素子
(APD:Avalanche Photo Diode) の増倍率、リミッタアン
プなどの増幅回路の周波数特性等があり、伝送路の信号
波形劣化補償手段（受信回路に入力する光受信波形の最
適化）のパラメータとして分散補償器、送信端でのプリ
エンファシス回路等がある。
る受信感度制御パラメータは光受信レベル毎に最適値が
存在する。この受信感度制御パラメータは、受信回路自
体の受信感度向上のパラメータとして受信信号の識別レ
ベル（識別電圧）、識別位相、増倍作用をもつ受光素子
(APD:Avalanche Photo Diode) の増倍率、リミッタアン
プなどの増幅回路の周波数特性等があり、伝送路の信号
波形劣化補償手段（受信回路に入力する光受信波形の最
適化）のパラメータとして分散補償器、送信端でのプリ
エンファシス回路等がある。
【０００３】従来は便宜的にこれらの受信感度制御パラ
メータを、ある一点において最適になるように調整して
運用していた。図１３は従来の光受信回路の一例の構成
図である。同図を参照すると、従来の光受信回路の一例
は受光素子１０１と、プリアンプ１０２と、リミッタア
ンプ１０３と、Ｄ−ＦＦ（Ｄフリップフロップ）１０４
と、クロック抽出回路（ＰＬＬ回路）１０５とから構成
されていた。
メータを、ある一点において最適になるように調整して
運用していた。図１３は従来の光受信回路の一例の構成
図である。同図を参照すると、従来の光受信回路の一例
は受光素子１０１と、プリアンプ１０２と、リミッタア
ンプ１０３と、Ｄ−ＦＦ（Ｄフリップフロップ）１０４
と、クロック抽出回路（ＰＬＬ回路）１０５とから構成
されていた。
【０００４】そして、受光素子１０１からの受信信号は
プリアンプ１０２で増幅された後、リミッタアンプ１０
３に入力される。次に、リミッタアンプ１０３にてその
信号レベルが一定の識別電圧Ｖth１０６と比較され、
“０”か“１”かの判別がなされる。次に、クロック抽
出回路１０５にてその判別結果である２値化等化データ
信号からクロックが抽出される。次に、Ｄ−ＦＦ１０４
にその２値化等化データ信号とクロックが入力され、出
力データが得られる。
プリアンプ１０２で増幅された後、リミッタアンプ１０
３に入力される。次に、リミッタアンプ１０３にてその
信号レベルが一定の識別電圧Ｖth１０６と比較され、
“０”か“１”かの判別がなされる。次に、クロック抽
出回路１０５にてその判別結果である２値化等化データ
信号からクロックが抽出される。次に、Ｄ−ＦＦ１０４
にその２値化等化データ信号とクロックが入力され、出
力データが得られる。
【０００５】このように、識別電圧Ｖth１０６が一定で
あっても、S/N （信号対雑音比）劣化要因がほぼ伝送路
の損失だけであったため、実用上十分であった。
あっても、S/N （信号対雑音比）劣化要因がほぼ伝送路
の損失だけであったため、実用上十分であった。
【０００６】しかしながら、昨今の、光アンプやＷＤＭ
（波長多重伝送）を含む高速、長距離伝送においては、
従来の光伝送系に比べて、光受信信号のS/N を劣化させ
る要因が増えたため、例えば、光ファイバアンプが発生
するASE （amplified spontaneous emission）雑音、光
ファイバの分散や非線形効果による波形劣化、波長多重
伝送における隣接チャネルからのクロストーク等、受信
感度制御パラメータの最適位置からのずれに対する許容
度が低くなってきている。
（波長多重伝送）を含む高速、長距離伝送においては、
従来の光伝送系に比べて、光受信信号のS/N を劣化させ
る要因が増えたため、例えば、光ファイバアンプが発生
するASE （amplified spontaneous emission）雑音、光
ファイバの分散や非線形効果による波形劣化、波長多重
伝送における隣接チャネルからのクロストーク等、受信
感度制御パラメータの最適位置からのずれに対する許容
度が低くなってきている。
【０００７】
【発明が解決しようとする課題】このような高速、長距
離伝送系においては、上記のような受信感度制御パラメ
ータを固定的に与える方法では必要な受信感度が確保で
きず、このため伝送距離が制限されるなどの欠点があっ
た。また、受信感度制御パラメータが最適位置からずれ
ることによってエラーレート特性の曲がり（フロア）が
生じることもあった。このフロアはダイナミックレンジ
を狭め、最悪の場合エラーフリーとなる領域が無くなる
ことがある。
離伝送系においては、上記のような受信感度制御パラメ
ータを固定的に与える方法では必要な受信感度が確保で
きず、このため伝送距離が制限されるなどの欠点があっ
た。また、受信感度制御パラメータが最適位置からずれ
ることによってエラーレート特性の曲がり（フロア）が
生じることもあった。このフロアはダイナミックレンジ
を狭め、最悪の場合エラーフリーとなる領域が無くなる
ことがある。
【０００８】ところで、受信感度に関係するものとして
受信信号を２値変換して得られる２値化等化データ信号
のジッタ(jitter)がある。以下、受信感度を示すビット
エラーレ−ト(Bit Error Rate :BER) とジッタとの相関
について図１４を参照しながら簡単に説明する。図１４
は受信電力(Input Power) とビットエラーレ−トとジッ
タとの相関関係の一例を示す図である。同図は横軸が受
信電力を、上方向縦軸がビットエラーレ−トを、下方向
縦軸がジッタ量を夫々示している。同図に示すように、
受信電力が減少するとそれに伴いビットエラーレ−トが
大きくなり、ジッタ量も増加する。従って、ビットエラ
ーレ−トが大きくなるとジッタ量が増加することにな
る。一方、受信電力が増加するとそれに伴いビットエラ
ーレ−トが小さくなり、ジッタ量も減少する。従って、
ビットエラーレ−トが小さくなるとジッタ量も減少す
る。このように、ビットエラーレ−トとジッタ量は一意
に対応するため、ジッタ量を測定することで受信感度を
測定することが可能となる。
受信信号を２値変換して得られる２値化等化データ信号
のジッタ(jitter)がある。以下、受信感度を示すビット
エラーレ−ト(Bit Error Rate :BER) とジッタとの相関
について図１４を参照しながら簡単に説明する。図１４
は受信電力(Input Power) とビットエラーレ−トとジッ
タとの相関関係の一例を示す図である。同図は横軸が受
信電力を、上方向縦軸がビットエラーレ−トを、下方向
縦軸がジッタ量を夫々示している。同図に示すように、
受信電力が減少するとそれに伴いビットエラーレ−トが
大きくなり、ジッタ量も増加する。従って、ビットエラ
ーレ−トが大きくなるとジッタ量が増加することにな
る。一方、受信電力が増加するとそれに伴いビットエラ
ーレ−トが小さくなり、ジッタ量も減少する。従って、
ビットエラーレ−トが小さくなるとジッタ量も減少す
る。このように、ビットエラーレ−トとジッタ量は一意
に対応するため、ジッタ量を測定することで受信感度を
測定することが可能となる。
【０００９】そこで本発明の目的は、受信信号品質を表
すパラメータとして受信信号を２値変換して得られる２
値化等化データ信号のジッタ量を用いて光受信回路の受
信感度を決定する受信感度制御パラメータを自動的に最
適位置に追従させることが可能なジッタ検出回路及びそ
れを含む受信回路並びに通信システムを提供することに
ある。
すパラメータとして受信信号を２値変換して得られる２
値化等化データ信号のジッタ量を用いて光受信回路の受
信感度を決定する受信感度制御パラメータを自動的に最
適位置に追従させることが可能なジッタ検出回路及びそ
れを含む受信回路並びに通信システムを提供することに
ある。
【００１０】
【課題を解決するための手段】前記課題を解決するため
に本発明によるジッタ検出回路は、同期クロックを含む
２値化等化データ信号からジッタを検出するジッタ検出
回路であって、その回路は前記クロックの位相を所定量
遅延させる位相遅延手段と、前記位相遅延手段で遅延さ
れたクロックを前記２値化等化データ信号の立ち上がり
又は立ち下がりエッジでサンプリングするフリップフロ
ップ手段と、前記フリップフロップ手段の出力の平均値
を検出して出力する平均値検出手段とを含むことを特徴
とする。
に本発明によるジッタ検出回路は、同期クロックを含む
２値化等化データ信号からジッタを検出するジッタ検出
回路であって、その回路は前記クロックの位相を所定量
遅延させる位相遅延手段と、前記位相遅延手段で遅延さ
れたクロックを前記２値化等化データ信号の立ち上がり
又は立ち下がりエッジでサンプリングするフリップフロ
ップ手段と、前記フリップフロップ手段の出力の平均値
を検出して出力する平均値検出手段とを含むことを特徴
とする。
【００１１】又、本発明による受信回路は、受信信号を
２値変換して得られる２値化等化データ信号から検出し
たジッタ量に基づき受信感度制御パラメータの任意の１
つ又は複数を制御する制御手段を含むことを特徴とす
る。
２値変換して得られる２値化等化データ信号から検出し
たジッタ量に基づき受信感度制御パラメータの任意の１
つ又は複数を制御する制御手段を含むことを特徴とす
る。
【００１２】又、本発明による通信システムは、上記受
信回路を含む受信装置と、前記受信装置と対向する送信
装置と、前記受信装置及び送信装置を接続する伝送路と
を含むことを特徴とする。
信回路を含む受信装置と、前記受信装置と対向する送信
装置と、前記受信装置及び送信装置を接続する伝送路と
を含むことを特徴とする。
【００１３】本発明によれば、上記構成により受信信号
を２値変換して得られる２値化等化データ信号のジッタ
量を用いて光受信回路の受信感度を決定する受信感度制
御パラメータを自動的に最適位置に追従させることが可
能となる。
を２値変換して得られる２値化等化データ信号のジッタ
量を用いて光受信回路の受信感度を決定する受信感度制
御パラメータを自動的に最適位置に追従させることが可
能となる。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態につい
て添付図面を参照しながら説明する。まず、第１の実施
の形態について説明する。図１は本発明に係る光受信回
路の第１の実施の形態の構成図である。同図を参照する
と、本発明に係る光受信回路は、バイアス回路１と、受
光素子２と、プリアンプ３と、リミッタアンプ４と、Ｄ
−ＦＦ（Ｄフリップフロップ）５と、クロック抽出回路
（ＰＬＬ回路）６と、ジッタ検出回路７と、制御回路８
とを含んで構成される。
て添付図面を参照しながら説明する。まず、第１の実施
の形態について説明する。図１は本発明に係る光受信回
路の第１の実施の形態の構成図である。同図を参照する
と、本発明に係る光受信回路は、バイアス回路１と、受
光素子２と、プリアンプ３と、リミッタアンプ４と、Ｄ
−ＦＦ（Ｄフリップフロップ）５と、クロック抽出回路
（ＰＬＬ回路）６と、ジッタ検出回路７と、制御回路８
とを含んで構成される。
【００１５】バイアス回路１は受光素子２に所定のバイ
アス電圧を供給する。受光素子２は受信した光信号を電
気信号に変換する。プリアンプ３は受光素子２からの電
気信号を増幅する。リミッタアンプ４は識別電圧Ｖth９
を用いてプリアンプ３からの電気信号を２値識別する。
Ｄ−ＦＦ５以下については後述する。
アス電圧を供給する。受光素子２は受信した光信号を電
気信号に変換する。プリアンプ３は受光素子２からの電
気信号を増幅する。リミッタアンプ４は識別電圧Ｖth９
を用いてプリアンプ３からの電気信号を２値識別する。
Ｄ−ＦＦ５以下については後述する。
【００１６】受光素子２で電気信号に変換されたデータ
信号からクロックを抽出して識別再生する光受信回路
（本実施形態では、バイアス回路１、プリアンプ３、リ
ミッタアンプ４、D-FF５、クロック抽出回路６から構成
されている）において、ジッタ検出回路７はリミッタア
ンプ４において、"1" 又は"0" に識別された２値化等化
データ信号と、クロック抽出回路６からのクロックを入
力して２値化等化データ信号のジッタに対応する電圧を
出力する。
信号からクロックを抽出して識別再生する光受信回路
（本実施形態では、バイアス回路１、プリアンプ３、リ
ミッタアンプ４、D-FF５、クロック抽出回路６から構成
されている）において、ジッタ検出回路７はリミッタア
ンプ４において、"1" 又は"0" に識別された２値化等化
データ信号と、クロック抽出回路６からのクロックを入
力して２値化等化データ信号のジッタに対応する電圧を
出力する。
【００１７】制御回路８はジッタ検出回路７の出力を受
けて、DSP (Digital Signal Processor)などを用いて演
算処理を行ない、２値化等化データ信号のジッタ量（本
実施形態では、ジッタ検出回路７の出力）が最小になる
ように、リミッタアンプ４の識別電圧Ｖth９を制御す
る。
けて、DSP (Digital Signal Processor)などを用いて演
算処理を行ない、２値化等化データ信号のジッタ量（本
実施形態では、ジッタ検出回路７の出力）が最小になる
ように、リミッタアンプ４の識別電圧Ｖth９を制御す
る。
【００１８】次に、光受信回路の動作について説明す
る。受光素子２とプリアンプ３とで電気信号に変換され
た光データ信号は、リミッタアンプ４のもう一方の端子
に入力される識別電圧Ｖth９との比較により"1" 又は"
0" の２値化等化データ信号に変換される。D-FF５は、
リミッタアンプ４の出力である２値化等化データ信号
を、２値化等化データ信号からクロック抽出回路６で抽
出されたクロックのタイミングで読み込むことによりジ
ッタのないデータ信号を再生する。
る。受光素子２とプリアンプ３とで電気信号に変換され
た光データ信号は、リミッタアンプ４のもう一方の端子
に入力される識別電圧Ｖth９との比較により"1" 又は"
0" の２値化等化データ信号に変換される。D-FF５は、
リミッタアンプ４の出力である２値化等化データ信号
を、２値化等化データ信号からクロック抽出回路６で抽
出されたクロックのタイミングで読み込むことによりジ
ッタのないデータ信号を再生する。
【００１９】このリミッタアンプ４により２値化等化デ
ータ信号は振幅方向の雑音は除去されるものの、データ
の立ち上がり部や立下り部に重畳された雑音がジッタと
して現れる。
ータ信号は振幅方向の雑音は除去されるものの、データ
の立ち上がり部や立下り部に重畳された雑音がジッタと
して現れる。
【００２０】そこで、受信信号を２値変換して得られる
２値化等化データ信号のジッタ量（時間軸方向の幅）を
測定し、ジッタ量が最小になるように、光受信回路の受
信感度を決定する受信感度制御パラメータ（識別位置や
受光素子の増倍率等）を制御する。
２値化等化データ信号のジッタ量（時間軸方向の幅）を
測定し、ジッタ量が最小になるように、光受信回路の受
信感度を決定する受信感度制御パラメータ（識別位置や
受光素子の増倍率等）を制御する。
【００２１】リミッタアンプ４から出力される２値化等
化データ信号と、クロック抽出回路６で抽出されたクロ
ックとはジッタ検出回路７に入力され、ジッタ検出回路
７から２値化等化データ信号のジッタ量に対応する電圧
が出力される。制御回路８はジッタ検出回路７の出力を
受けて、DSP などを用いて演算処理を行ない、２値化等
化データ信号のジッタ量（本実施形態では、ジッタ検出
回路７の出力）が最小になるように、リミッタアンプ４
の識別電圧Ｖth９を制御する。
化データ信号と、クロック抽出回路６で抽出されたクロ
ックとはジッタ検出回路７に入力され、ジッタ検出回路
７から２値化等化データ信号のジッタ量に対応する電圧
が出力される。制御回路８はジッタ検出回路７の出力を
受けて、DSP などを用いて演算処理を行ない、２値化等
化データ信号のジッタ量（本実施形態では、ジッタ検出
回路７の出力）が最小になるように、リミッタアンプ４
の識別電圧Ｖth９を制御する。
【００２２】次に、リミッタアンプ４に入力されるデー
タ信号に重畳される雑音について説明する。図２はリミ
ッタアンプ４に入力されるデータ信号の雑音と識別電圧
Ｖｔｈとの関係を示す図である。同図（Ａ）はリミッタ
アンプ４に入力されるデータ信号Ｓ１と、このデータ信
号Ｓ１に重畳される雑音Ｓ２との関係を示す図で、横軸
は時間（秒）を、縦軸はレベル（Ｖ）を夫々示してい
る。又、同図（Ｂ）は同図（Ａ）に示す信号を識別電圧
Ｖｔｈで２値化した２値化等化データ信号のジッタ量
と、識別電圧Ｖｔｈとの関係を示す図で、横軸はジッタ
量を、縦軸は識別電圧Ｖｔｈ（Ｖ）を夫々示している。
タ信号に重畳される雑音について説明する。図２はリミ
ッタアンプ４に入力されるデータ信号の雑音と識別電圧
Ｖｔｈとの関係を示す図である。同図（Ａ）はリミッタ
アンプ４に入力されるデータ信号Ｓ１と、このデータ信
号Ｓ１に重畳される雑音Ｓ２との関係を示す図で、横軸
は時間（秒）を、縦軸はレベル（Ｖ）を夫々示してい
る。又、同図（Ｂ）は同図（Ａ）に示す信号を識別電圧
Ｖｔｈで２値化した２値化等化データ信号のジッタ量
と、識別電圧Ｖｔｈとの関係を示す図で、横軸はジッタ
量を、縦軸は識別電圧Ｖｔｈ（Ｖ）を夫々示している。
【００２３】同図（Ａ）を参照すると、破線で示すデー
タ信号Ｓ１のレベルが高い部分がデータ“１”を表し、
レベルが低い部分がデータ“０”を表している。雑音Ｓ
２はデータ信号Ｓ１に重畳される雑音で、斜線の部分の
振幅を有する。
タ信号Ｓ１のレベルが高い部分がデータ“１”を表し、
レベルが低い部分がデータ“０”を表している。雑音Ｓ
２はデータ信号Ｓ１に重畳される雑音で、斜線の部分の
振幅を有する。
【００２４】同図（Ａ）に示すように、データ信号Ｓ１
に重畳される雑音Ｓ２は、一例として光アンプを含む系
ではASE 雑音等の影響により、“０”に重畳される雑音
よりも“１”に重畳される雑音の方が大きく、また、デ
ータの立ち上がり時間と立ち下り時間が有限であるの
で、“０”近傍におけるデータの立ち上がり及び立下り
は裾を引いている。リミッタアンプ４に入力されるデー
タ信号Ｓ１に重畳される雑音Ｓ２は、リミッタアンプ４
の出力である２値化等化データ信号の立ち上がり及び立
ち下り部分においてはジッタとして現れ、アイ開口部Ｈ
の中間付近で識別するのがもっともジッタ量が少なくな
る。同図（Ｂ）は識別電圧Ｖｔｈが“２”の時にジッタ
量が最小となることを示している。
に重畳される雑音Ｓ２は、一例として光アンプを含む系
ではASE 雑音等の影響により、“０”に重畳される雑音
よりも“１”に重畳される雑音の方が大きく、また、デ
ータの立ち上がり時間と立ち下り時間が有限であるの
で、“０”近傍におけるデータの立ち上がり及び立下り
は裾を引いている。リミッタアンプ４に入力されるデー
タ信号Ｓ１に重畳される雑音Ｓ２は、リミッタアンプ４
の出力である２値化等化データ信号の立ち上がり及び立
ち下り部分においてはジッタとして現れ、アイ開口部Ｈ
の中間付近で識別するのがもっともジッタ量が少なくな
る。同図（Ｂ）は識別電圧Ｖｔｈが“２”の時にジッタ
量が最小となることを示している。
【００２５】このように、雑音Ｓ２が重畳されたデータ
信号Ｓ１の”１”又は”０”を識別するための識別電圧
Ｖth９は、アイ開口部の中間に設定するのが最適である
ため、ジッタ検出回路７の出力が最小になるようにリミ
ッタアンプ４の識別電圧Ｖth９を制御すればよい。
信号Ｓ１の”１”又は”０”を識別するための識別電圧
Ｖth９は、アイ開口部の中間に設定するのが最適である
ため、ジッタ検出回路７の出力が最小になるようにリミ
ッタアンプ４の識別電圧Ｖth９を制御すればよい。
【００２６】次に、ジッタ検出回路７の構成について説
明する。図３はジッタ検出回路７の一例の構成図であ
る。同図を参照すると、ジッタ検出回路７は遅延回路１
１と、D-FF１２と、平均値検出回路１３とを含んで構成
される。遅延回路１１はクロック抽出回路６からのクロ
ックを９０度遅延させる。この９０度遅延されたクロッ
クを以後“ＣＬＫ９０”と表示する。D-FF１２は２値化
等化データ信号の変化点で遅延回路１１の出力（ＣＬＫ
９０）を読み込む。平均値検出回路１３はD-FF１２の出
力の平均値を検出する。
明する。図３はジッタ検出回路７の一例の構成図であ
る。同図を参照すると、ジッタ検出回路７は遅延回路１
１と、D-FF１２と、平均値検出回路１３とを含んで構成
される。遅延回路１１はクロック抽出回路６からのクロ
ックを９０度遅延させる。この９０度遅延されたクロッ
クを以後“ＣＬＫ９０”と表示する。D-FF１２は２値化
等化データ信号の変化点で遅延回路１１の出力（ＣＬＫ
９０）を読み込む。平均値検出回路１３はD-FF１２の出
力の平均値を検出する。
【００２７】次に、ジッタ検出回路７の動作について説
明する。図４はジッタ検出回路７の動作を示すタイミン
グチャート、図５は同動作を示す波形図である。図４を
参照すると、同図（Ａ）に２値化等化データ信号Ｓ１
が、同図（Ｂ）にクロック抽出回路６で抽出されたクロ
ック（ＣＬＫ）が、同図（Ｃ）にＣＬＫ９０が、同図
（Ｄ）にD-FF１２の出力が夫々表示されている。
明する。図４はジッタ検出回路７の動作を示すタイミン
グチャート、図５は同動作を示す波形図である。図４を
参照すると、同図（Ａ）に２値化等化データ信号Ｓ１
が、同図（Ｂ）にクロック抽出回路６で抽出されたクロ
ック（ＣＬＫ）が、同図（Ｃ）にＣＬＫ９０が、同図
（Ｄ）にD-FF１２の出力が夫々表示されている。
【００２８】同図（Ａ）は２値化等化データ信号Ｓ１の
立ち上がり部及び立ち下がり部に重畳された雑音がジッ
タとして現れている様子を示している。同図（Ｂ）はク
ロックＣＬＫの立ち下がり時に２値化等化データ信号Ｓ
１が立ち上がりもしくは立ち下がることを示している。
一般にD-FFのクロック入力と２値化等化データ信号との
位相関係はこのようになる。同図（Ｃ）はＣＬＫ９０は
クロックＣＬＫよりも位相が９０度遅延したクロックで
あることを示している。同図（Ｄ）は上述したようにD-
FF１２の出力である。
立ち上がり部及び立ち下がり部に重畳された雑音がジッ
タとして現れている様子を示している。同図（Ｂ）はク
ロックＣＬＫの立ち下がり時に２値化等化データ信号Ｓ
１が立ち上がりもしくは立ち下がることを示している。
一般にD-FFのクロック入力と２値化等化データ信号との
位相関係はこのようになる。同図（Ｃ）はＣＬＫ９０は
クロックＣＬＫよりも位相が９０度遅延したクロックで
あることを示している。同図（Ｄ）は上述したようにD-
FF１２の出力である。
【００２９】ここで注目すべき点は、ＣＬＫ９０をクロ
ックＣＬＫよりも位相を９０度遅延させたことにより、
２値化等化データ信号Ｓ１の立ち上がり及び立ち下がり
時点（時間軸Ｔ上）がＣＬＫ９０の“１”レベルの中間
（時間軸Ｔ上）に来ることである。
ックＣＬＫよりも位相を９０度遅延させたことにより、
２値化等化データ信号Ｓ１の立ち上がり及び立ち下がり
時点（時間軸Ｔ上）がＣＬＫ９０の“１”レベルの中間
（時間軸Ｔ上）に来ることである。
【００３０】同図（Ａ）を参照して、２値化等化データ
信号Ｓ１のジッタの幅が比較的狭い場合（ジッタ：小）
を考える。この場合、ジッタの幅はＣＬＫ９０のパルス
幅Ｗ１以下であるとする。この場合、D-FF１２において
２値化等化データ信号Ｓ１のジッタのどの位置でＣＬＫ
９０をサンプリングしてもD-FF１２の出力は“１”レベ
ル一定である。
信号Ｓ１のジッタの幅が比較的狭い場合（ジッタ：小）
を考える。この場合、ジッタの幅はＣＬＫ９０のパルス
幅Ｗ１以下であるとする。この場合、D-FF１２において
２値化等化データ信号Ｓ１のジッタのどの位置でＣＬＫ
９０をサンプリングしてもD-FF１２の出力は“１”レベ
ル一定である。
【００３１】一方、２値化等化データ信号Ｓ１のジッタ
の幅が比較的広い場合（ジッタ：大）を考えると（同図
（Ａ）参照）、この場合はジッタの幅はＣＬＫ９０のパ
ルス幅Ｗ１より大きいため、そのパルス幅Ｗ１を超えた
部分でＣＬＫ９０を読み込むとD-FF１２の出力は“０”
レベルとなる。即ち、ジッタの幅が広くなるにつれてD-
FF１２の出力が“０”となる確率が高くなる。従って、
このD-FF１２の出力を監視することにより２値化等化デ
ータ信号Ｓ１のジッタ量を検出することが可能となる。
の幅が比較的広い場合（ジッタ：大）を考えると（同図
（Ａ）参照）、この場合はジッタの幅はＣＬＫ９０のパ
ルス幅Ｗ１より大きいため、そのパルス幅Ｗ１を超えた
部分でＣＬＫ９０を読み込むとD-FF１２の出力は“０”
レベルとなる。即ち、ジッタの幅が広くなるにつれてD-
FF１２の出力が“０”となる確率が高くなる。従って、
このD-FF１２の出力を監視することにより２値化等化デ
ータ信号Ｓ１のジッタ量を検出することが可能となる。
【００３２】図５はジッタ検出回路７において２値化等
化データ信号Ｓ１の立ち上がりエッジの確率分布とD-FF
１２の出力の関係を示した図である。即ち、同図を参照
すると、ジッタが小さく、２値化等化データ信号Ｓ１の
立上がりエッジの確率分布がＣＬＫ９０の“１”レベル
の幅以内に納まる場合は、D-FF１２の出力は“１”一定
であり、平均値検出回路１３の出力も“１”レベル一定
となる。
化データ信号Ｓ１の立ち上がりエッジの確率分布とD-FF
１２の出力の関係を示した図である。即ち、同図を参照
すると、ジッタが小さく、２値化等化データ信号Ｓ１の
立上がりエッジの確率分布がＣＬＫ９０の“１”レベル
の幅以内に納まる場合は、D-FF１２の出力は“１”一定
であり、平均値検出回路１３の出力も“１”レベル一定
となる。
【００３３】一方、ジッタが中もしくは大の場合は２値
化等化データ信号Ｓ１の立上がりエッジの確率分布がＣ
ＬＫ９０の“１”レベルの幅からはみ出ることになる。
そして、そのはみ出た分についてはD-FF１２の出力が
“０”レベルとなる。このように、ジッタの幅が広くな
るにつれてD-FF１２の出力が“０”となる確率が高くな
るため、その平均値は低くなり、平均値検出回路１３の
出力が低下する。即ち、平均値検出回路１３の出力がジ
ッタ量に対応することになる。
化等化データ信号Ｓ１の立上がりエッジの確率分布がＣ
ＬＫ９０の“１”レベルの幅からはみ出ることになる。
そして、そのはみ出た分についてはD-FF１２の出力が
“０”レベルとなる。このように、ジッタの幅が広くな
るにつれてD-FF１２の出力が“０”となる確率が高くな
るため、その平均値は低くなり、平均値検出回路１３の
出力が低下する。即ち、平均値検出回路１３の出力がジ
ッタ量に対応することになる。
【００３４】なお、本実施形態ではＣＬＫ９０をクロッ
クＣＬＫよりも位相を９０度遅延させたが、位相遅延は
９０度に限定されるものではない。ＣＬＫ９０の位相遅
延を９０度未満あるいは９０度を超えるように設定した
方がジッタ検出の感度を向上させ得る場合が存在するか
らである。又、同様にＣＬＫ９０のデュ−ティを変える
ことで、ジッタ検出感度を調整することもできる。
クＣＬＫよりも位相を９０度遅延させたが、位相遅延は
９０度に限定されるものではない。ＣＬＫ９０の位相遅
延を９０度未満あるいは９０度を超えるように設定した
方がジッタ検出の感度を向上させ得る場合が存在するか
らである。又、同様にＣＬＫ９０のデュ−ティを変える
ことで、ジッタ検出感度を調整することもできる。
【００３５】図６はジッタ検出回路７の一変形例の構成
図である。なお、同図において図３と同様の構成部分に
は同一番号を付し、その説明を省略する。同図を参照す
ると、ジッタ検出回路７の一変形例は平均値検出回路１
３の後段に、特性変換回路１４を接続したものである。
このような構成により、ジッタ量と平均値検出回路１３
との出力の関係を制御回路８において制御しやすい関係
に変換してもよい。例えば、非線形／線形変換回路を用
いて線形にすることが考えられる。
図である。なお、同図において図３と同様の構成部分に
は同一番号を付し、その説明を省略する。同図を参照す
ると、ジッタ検出回路７の一変形例は平均値検出回路１
３の後段に、特性変換回路１４を接続したものである。
このような構成により、ジッタ量と平均値検出回路１３
との出力の関係を制御回路８において制御しやすい関係
に変換してもよい。例えば、非線形／線形変換回路を用
いて線形にすることが考えられる。
【００３６】次に、図７及び図８を参照しながら制御回
路８の動作について説明する。図７は制御回路８の制御
アルゴリズムの一例を示す図、図８はその制御アルゴリ
ズムの動作の説明図である。制御回路８は２値化等化デ
ータ信号Ｓ１のジッタ量（本実施形態では、ジッタ検出
回路７の出力）が最小になるように、リミッタアンプ４
の識別電圧Ｖth９を制御する。制御方法の一例として、
DSP などを用いて次のようなアルゴリズムで制御すれば
よい。
路８の動作について説明する。図７は制御回路８の制御
アルゴリズムの一例を示す図、図８はその制御アルゴリ
ズムの動作の説明図である。制御回路８は２値化等化デ
ータ信号Ｓ１のジッタ量（本実施形態では、ジッタ検出
回路７の出力）が最小になるように、リミッタアンプ４
の識別電圧Ｖth９を制御する。制御方法の一例として、
DSP などを用いて次のようなアルゴリズムで制御すれば
よい。
【００３７】いま、識別電圧Ｖth９の各電圧Ｖn(n=0,1,
2 …) に対するジッタ量が、ジッタ検出回路７の各出力
( 以下ジッタ量) Ｊn n=0,1,2…) に対応するものとす
る。
2 …) に対するジッタ量が、ジッタ検出回路７の各出力
( 以下ジッタ量) Ｊn n=0,1,2…) に対応するものとす
る。
【００３８】初期値設定で識別電圧Ｖの初期値Ｖ０（Ｖ
ａ）と１ステップ毎の増加量ΔＶを決める（図７のＳ
１）。次に、識別電圧Ｖ０（Ｖａ）におけるジッタ量の
初期値Ｊ０（Ｊａ）（図８のＪ０（Ｊａ））を測定する
（図７のＳ２）。次に、ＶをΔＶだけ増加（図８のＶ２
（Ｖｂ））させて（図７のＳ３）、ジッタ量Ｊ１（Ｊ
ｂ）を測定する（図７のＳ４）。Ｊ０（Ｊａ）とＪ１
（Ｊｂ）を比較すると、Ｊ１（Ｊｂ）のジッタ量の方が
少ないので（図７のＳ５にてｙｅｓ）、Ｖ２（Ｖｃ）＝
Ｖ１＋ΔＶとして（図７のＳ３）、ジッタ量Ｊ２（Ｊ
ｃ）を測定する（図７のＳ４）。Ｊ１（Ｊｂ）とＪ２
（Ｊｃ）を比較するとＪ２（Ｊｃ）の方がジッタ量が少
ないので（図７のＳ５にてｙｅｓ）、Ｖ３（Ｖｄ）＝Ｖ
２＋ΔＶとして（図７のＳ３）、ジッタ量Ｊ３（Ｊｄ）
を測定する（図７のＳ４）。
ａ）と１ステップ毎の増加量ΔＶを決める（図７のＳ
１）。次に、識別電圧Ｖ０（Ｖａ）におけるジッタ量の
初期値Ｊ０（Ｊａ）（図８のＪ０（Ｊａ））を測定する
（図７のＳ２）。次に、ＶをΔＶだけ増加（図８のＶ２
（Ｖｂ））させて（図７のＳ３）、ジッタ量Ｊ１（Ｊ
ｂ）を測定する（図７のＳ４）。Ｊ０（Ｊａ）とＪ１
（Ｊｂ）を比較すると、Ｊ１（Ｊｂ）のジッタ量の方が
少ないので（図７のＳ５にてｙｅｓ）、Ｖ２（Ｖｃ）＝
Ｖ１＋ΔＶとして（図７のＳ３）、ジッタ量Ｊ２（Ｊ
ｃ）を測定する（図７のＳ４）。Ｊ１（Ｊｂ）とＪ２
（Ｊｃ）を比較するとＪ２（Ｊｃ）の方がジッタ量が少
ないので（図７のＳ５にてｙｅｓ）、Ｖ３（Ｖｄ）＝Ｖ
２＋ΔＶとして（図７のＳ３）、ジッタ量Ｊ３（Ｊｄ）
を測定する（図７のＳ４）。
【００３９】Ｊ２（Ｊｃ）とＪ３（Ｊｄ）を比較すると
Ｊ３（Ｊｄ）のジッタ量の方が少ないので（図７のＳ５
にてｙｅｓ）、さらにＶ４（Ｖｅ）＝Ｖ３＋ΔＶとして
ジッタ量Ｊ４（Ｊｅ）を測定する（図７のＳ４）。今度
はジッタ量Ｊ４（Ｊｅ）はジッタ量Ｊ３（Ｊｄ）より大
きくなった（図７のＳ５にてｎｏ）。このことは、最適
位置よりも遠のいたことを意味する。このような場合
は、図７のフローチャートの右側の過程に移り、ΔＶの
増減の向きを逆転させる。すなわち、Ｖ５＝Ｖ４（Ｖ
ｅ）−ΔＶ（すなわち、Ｖｄにもどる）にして（図７の
Ｓ６）、ジッタ量Ｊ５（Ｊｄ）を計測して（図７のＳ
７）、Ｊ４（Ｊｅ）と比較する（図７のＳ８）。Ｊ５
（Ｊｄ）とＪ４（Ｊｅ）ではＪ５（Ｊｄ）の方が小さい
ので（図７のＳ８にてｙｅｓ）、Ｖ６＝Ｖ３（Ｖｄ）−
ΔＶ（すなわち、Ｖｃにもどる）として（図７のＳ
６）、ジッタ量Ｊ６（Ｊｃ）を測定する（図７のＳ
７）。Ｊ６（Ｊｃ）とＪ５（Ｊｄ）ではＪ６（Ｊｃ）の
方が大きいので（図７のＳ８にてｎｏ）、再びΔＶの増
減の向きを逆転させ、すなわち図５のフローチャートの
左側の過程に移り、Ｖ７（Ｖｄ）＝Ｖ６（Ｖｃ）＋ΔＶ
として（図７のＳ３）、ジッタ量Ｊ７（Ｊｄ）を測定す
る（図７のＳ４）。
Ｊ３（Ｊｄ）のジッタ量の方が少ないので（図７のＳ５
にてｙｅｓ）、さらにＶ４（Ｖｅ）＝Ｖ３＋ΔＶとして
ジッタ量Ｊ４（Ｊｅ）を測定する（図７のＳ４）。今度
はジッタ量Ｊ４（Ｊｅ）はジッタ量Ｊ３（Ｊｄ）より大
きくなった（図７のＳ５にてｎｏ）。このことは、最適
位置よりも遠のいたことを意味する。このような場合
は、図７のフローチャートの右側の過程に移り、ΔＶの
増減の向きを逆転させる。すなわち、Ｖ５＝Ｖ４（Ｖ
ｅ）−ΔＶ（すなわち、Ｖｄにもどる）にして（図７の
Ｓ６）、ジッタ量Ｊ５（Ｊｄ）を計測して（図７のＳ
７）、Ｊ４（Ｊｅ）と比較する（図７のＳ８）。Ｊ５
（Ｊｄ）とＪ４（Ｊｅ）ではＪ５（Ｊｄ）の方が小さい
ので（図７のＳ８にてｙｅｓ）、Ｖ６＝Ｖ３（Ｖｄ）−
ΔＶ（すなわち、Ｖｃにもどる）として（図７のＳ
６）、ジッタ量Ｊ６（Ｊｃ）を測定する（図７のＳ
７）。Ｊ６（Ｊｃ）とＪ５（Ｊｄ）ではＪ６（Ｊｃ）の
方が大きいので（図７のＳ８にてｎｏ）、再びΔＶの増
減の向きを逆転させ、すなわち図５のフローチャートの
左側の過程に移り、Ｖ７（Ｖｄ）＝Ｖ６（Ｖｃ）＋ΔＶ
として（図７のＳ３）、ジッタ量Ｊ７（Ｊｄ）を測定す
る（図７のＳ４）。
【００４０】この結果、Ｖａ→Ｖｂ→Ｖｃ→Ｖｄ（最適
位置）→Ｖｅ→Ｖｄ（最適位置）→Ｖｃ→Ｖｄ（最適位
置）→Ｖｅ→…を繰り返し、常にＶの最適位置近傍Ｖｄ
に制御される。もちろんＶの初期値をＶの大きい値Ｖｇ
からジッタ量が減少（改善）するごとにΔＶづつ減少さ
せ、エラーが増加（悪化）すれば増減の向きを反転させ
てΔＶだけ識別電圧Ｖを増加させる制御を行ってもよ
く、Ｖのどの値からスタートさせても同じ結果になる。
位置）→Ｖｅ→Ｖｄ（最適位置）→Ｖｃ→Ｖｄ（最適位
置）→Ｖｅ→…を繰り返し、常にＶの最適位置近傍Ｖｄ
に制御される。もちろんＶの初期値をＶの大きい値Ｖｇ
からジッタ量が減少（改善）するごとにΔＶづつ減少さ
せ、エラーが増加（悪化）すれば増減の向きを反転させ
てΔＶだけ識別電圧Ｖを増加させる制御を行ってもよ
く、Ｖのどの値からスタートさせても同じ結果になる。
【００４１】次に、第２の実施の形態について説明す
る。図９は第２の実施の形態の構成図である。なお、同
図において図１と同様の構成部分には同一番号を付し、
その説明を省略する。同図を参照すると、第２の実施の
形態の構成が第１の実施の形態（図１参照）と異なる点
は、制御回路８が識別電圧Ｖth９とともにバイアス回路
１をも制御するように構成した点である。
る。図９は第２の実施の形態の構成図である。なお、同
図において図１と同様の構成部分には同一番号を付し、
その説明を省略する。同図を参照すると、第２の実施の
形態の構成が第１の実施の形態（図１参照）と異なる点
は、制御回路８が識別電圧Ｖth９とともにバイアス回路
１をも制御するように構成した点である。
【００４２】第２の実施の形態は受光素子２にAPD など
増倍作用を持つ受光素子を用いる場合で、受光素子２の
増倍率が最適になるように制御する実施例である。APD
など増倍作用を持つ受光素子は、S/N が最適となる増倍
率が存在し、バイアス回路１が与える逆バイアス電圧を
変えることで増倍率を制御することができる。
増倍作用を持つ受光素子を用いる場合で、受光素子２の
増倍率が最適になるように制御する実施例である。APD
など増倍作用を持つ受光素子は、S/N が最適となる増倍
率が存在し、バイアス回路１が与える逆バイアス電圧を
変えることで増倍率を制御することができる。
【００４３】従って、２値化等化データ信号のジッタ量
（本実施形態では、ジッタ検出回路７の出力）が最小に
なるように、バイアス回路１を介して逆バイアス電圧を
制御することにより受光素子の増倍率を最適値に制御す
ることができる。なお、本実施形態では、識別電圧Ｖth
９の制御と併用した場合について述べたが、バイアス回
路１のみを制御するように構成することも可能である。
（本実施形態では、ジッタ検出回路７の出力）が最小に
なるように、バイアス回路１を介して逆バイアス電圧を
制御することにより受光素子の増倍率を最適値に制御す
ることができる。なお、本実施形態では、識別電圧Ｖth
９の制御と併用した場合について述べたが、バイアス回
路１のみを制御するように構成することも可能である。
【００４４】次に、第３の実施の形態について説明す
る。図１０は第３の実施の形態の構成図である。なお、
同図において図９と同様の構成部分には同一番号を付
し、その説明を省略する。同図を参照すると、第３の実
施の形態の構成が第２の実施の形態（図９参照）と異な
る点は、制御回路８が識別電圧Ｖth９及びバイアス回路
１とともに新規に設けた分散制御回路１０をも制御する
ように構成した点である。同図を参照すると、分散制御
回路１０が受光素子２の前段に設けられている。即ち、
入力光信号は分散制御回路１０を介して受光素子２へ入
力される。
る。図１０は第３の実施の形態の構成図である。なお、
同図において図９と同様の構成部分には同一番号を付
し、その説明を省略する。同図を参照すると、第３の実
施の形態の構成が第２の実施の形態（図９参照）と異な
る点は、制御回路８が識別電圧Ｖth９及びバイアス回路
１とともに新規に設けた分散制御回路１０をも制御する
ように構成した点である。同図を参照すると、分散制御
回路１０が受光素子２の前段に設けられている。即ち、
入力光信号は分散制御回路１０を介して受光素子２へ入
力される。
【００４５】第３の実施の形態は光ファイバの分散によ
る波形劣化を補償するよう分散制御回路１０の分散量を
制御する実施例である。本実施形態の場合も、識別電圧
Ｖth９の制御と、バイアス回路１の制御と、分散制御回
路１０の制御とを併用した場合について述べたが、分散
制御回路１０のみ、又は、分散制御回路１０と識別電圧
Ｖth９、又は、分散制御回路１０とバイアス回路１を制
御するように構成することも可能である。
る波形劣化を補償するよう分散制御回路１０の分散量を
制御する実施例である。本実施形態の場合も、識別電圧
Ｖth９の制御と、バイアス回路１の制御と、分散制御回
路１０の制御とを併用した場合について述べたが、分散
制御回路１０のみ、又は、分散制御回路１０と識別電圧
Ｖth９、又は、分散制御回路１０とバイアス回路１を制
御するように構成することも可能である。
【００４６】次に、第４の実施の形態について説明す
る。図１１は第４の実施の形態の構成図である。第４の
実施の形態は本発明による光受信回路を含む光受信装置
と、光送信装置と、これら両装置を接続する伝送路とか
ら構成される通信システムに関するものである。同図を
参照すると、通信システムは光送信装置２１と、光受信
装置２２と、光送信装置２１と光受信装置２２とを接続
する伝送路２３とから構成される。
る。図１１は第４の実施の形態の構成図である。第４の
実施の形態は本発明による光受信回路を含む光受信装置
と、光送信装置と、これら両装置を接続する伝送路とか
ら構成される通信システムに関するものである。同図を
参照すると、通信システムは光送信装置２１と、光受信
装置２２と、光送信装置２１と光受信装置２２とを接続
する伝送路２３とから構成される。
【００４７】そして、光受信装置２２には、図１、図
３、図６、図９及び図１０に示す光受信回路のいずれか
が含まれている。この通信システムによれば、第１〜第
３の実施の形態と同様に、光受信装置２２において受信
信号を２値変換して得られる２値化等化データ信号のジ
ッタ量を用いて光受信回路の受信感度を決定する受信感
度制御パラメータを自動的に最適位置に追従させること
が可能である。
３、図６、図９及び図１０に示す光受信回路のいずれか
が含まれている。この通信システムによれば、第１〜第
３の実施の形態と同様に、光受信装置２２において受信
信号を２値変換して得られる２値化等化データ信号のジ
ッタ量を用いて光受信回路の受信感度を決定する受信感
度制御パラメータを自動的に最適位置に追従させること
が可能である。
【００４８】次に、第５の実施の形態について説明す
る。図１２は第５の実施の形態の構成図である。なお、
同図において図１０と同様の構成部分には同一番号を付
し、その説明を省略する。第５の実施の形態が第３の実
施の形態（図１０参照）と異なる点は、光送信装置２１
が送信側において波形を整形するプリエンファシス部３
１を有する場合、受信波形が最適になるようにプリエン
ファシス部３１を制御するように構成した点である。も
ちろん、この場合も識別電圧Ｖth９の制御と、バイアス
回路１の制御と、分散制御回路１０の制御のうちの１つ
又は複数と組み合わせて制御してもよい。
る。図１２は第５の実施の形態の構成図である。なお、
同図において図１０と同様の構成部分には同一番号を付
し、その説明を省略する。第５の実施の形態が第３の実
施の形態（図１０参照）と異なる点は、光送信装置２１
が送信側において波形を整形するプリエンファシス部３
１を有する場合、受信波形が最適になるようにプリエン
ファシス部３１を制御するように構成した点である。も
ちろん、この場合も識別電圧Ｖth９の制御と、バイアス
回路１の制御と、分散制御回路１０の制御のうちの１つ
又は複数と組み合わせて制御してもよい。
【００４９】第５の実施の形態では光受信装置２２にお
ける受信信号（２値化等化データ信号）のジッタ量が最
小になるように光送信装置２１のプリエンファシス部３
１のプリエンファシス量を制御装置８が制御する。
ける受信信号（２値化等化データ信号）のジッタ量が最
小になるように光送信装置２１のプリエンファシス部３
１のプリエンファシス量を制御装置８が制御する。
【００５０】
【発明の効果】本発明によれば、受信信号を２値変換し
て得られる２値化等化データ信号から検出したジッタ量
に基づき受信感度制御パラメータを制御するため、光受
信回路の受信感度を決定する受信感度制御パラメータを
自動的に最適位置に追従させることが可能となる。
て得られる２値化等化データ信号から検出したジッタ量
に基づき受信感度制御パラメータを制御するため、光受
信回路の受信感度を決定する受信感度制御パラメータを
自動的に最適位置に追従させることが可能となる。
【００５１】具体的に説明すると、各受信レベルにおい
て、光受信回路の受信感度制御パラメータが最適位置に
制御されるので受信感度を改善し、伝送距離を伸ばすこ
とができる。又、受信感度制御パラメータが最適位置か
らずれることによって生じるエラーレート特性の曲がり
（フロア）を防ぐことができる。このフロアはダイナミ
ックレンジを狭め、最悪の場合エラーフリーとなる領域
が無くなる。又、人手に頼っていた光受信回路の精密な
調整を自動化できる。又、調整工数を従来よりも削減す
ることができる。又、光受信環境（受信レベル変動、温
度変動等、電源変動等）の変動に追従して受信感度制御
パラメータを最適位置に保つことができる。さらに、大
規模なロジック回路を用いていないので比較的簡単に実
現できる。このため光受信回路のCDR(clock and data r
ecovery circuit)を構成するLSIの中に一体実装するこ
とができる。また、高速（例えばＧｂ／ｓ以上の信号速
度）で動作する回路に用いる場合に有利である。
て、光受信回路の受信感度制御パラメータが最適位置に
制御されるので受信感度を改善し、伝送距離を伸ばすこ
とができる。又、受信感度制御パラメータが最適位置か
らずれることによって生じるエラーレート特性の曲がり
（フロア）を防ぐことができる。このフロアはダイナミ
ックレンジを狭め、最悪の場合エラーフリーとなる領域
が無くなる。又、人手に頼っていた光受信回路の精密な
調整を自動化できる。又、調整工数を従来よりも削減す
ることができる。又、光受信環境（受信レベル変動、温
度変動等、電源変動等）の変動に追従して受信感度制御
パラメータを最適位置に保つことができる。さらに、大
規模なロジック回路を用いていないので比較的簡単に実
現できる。このため光受信回路のCDR(clock and data r
ecovery circuit)を構成するLSIの中に一体実装するこ
とができる。また、高速（例えばＧｂ／ｓ以上の信号速
度）で動作する回路に用いる場合に有利である。
【図１】本発明に係る光受信回路の第１の実施の形態の
構成図である。
構成図である。
【図２】リミッタアンプ４に入力されるデータ信号の雑
音と識別電圧Ｖｔｈで識別した２値化等化データ信号の
ジッタ量との関係を示す図である。
音と識別電圧Ｖｔｈで識別した２値化等化データ信号の
ジッタ量との関係を示す図である。
【図３】ジッタ検出回路７の一例の構成図である。
【図４】ジッタ検出回路７の動作を示すタイミングチャ
ートである。
ートである。
【図５】同動作を示す波形図である。
【図６】ジッタ検出回路７の一変形例の構成図である。
【図７】制御回路８の制御アルゴリズムの一例を示す図
である。
である。
【図８】その制御アルゴリズムの動作の説明図である。
【図９】第２の実施の形態の構成図である。
【図１０】第３の実施の形態の構成図である。
【図１１】第４の実施の形態の構成図である。
【図１２】第５の実施の形態の構成図である。
【図１３】従来の光受信回路の一例の構成図である。
【図１４】受信電力とビットエラーレ−トとジッタとの
相関関係の一例を示す図である。
相関関係の一例を示す図である。
１ バイアス回路
２ 受光素子
３ プリアンプ
４ リミッタアンプ
５，１２ D-FF
６ クロック抽出回路
７ ジッタ検出回路
８ 制御回路
１０ 分散制御回路
１１ 遅延回路
１３ 平均値検出回路
１４ 特性変換回路
２１ 光送信装置
２２ 光受信装置
３１ プリエンファシス部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5K029 AA02 AA04 CC04 DD12 HH08
JJ01 KK23 LL05
5K102 AA01 AA63 AH23 KA20 MA01
MA02 MB18 MC11 MC26 MC30
MD01 MD03 MD04 MH27 RD01
RD04 RD27
Claims (18)
- 【請求項１】 同期クロックを含む２値化等化データ信
号からジッタを検出するジッタ検出回路であって、 前記クロックの位相を所定量遅延させる位相遅延手段
と、前記位相遅延手段で遅延されたクロックを前記２値
化等化データ信号の立ち上がり又は立ち下がりエッジで
サンプリングするフリップフロップ手段と、前記フリッ
プフロップ手段の出力の平均値を検出して出力する平均
値検出手段とを含むことを特徴とするジッタ検出回路。 - 【請求項２】 受信信号を２値変換して得られる２値化
等化データ信号から検出したジッタ量に基づき受信感度
制御パラメータの任意の１つ又は複数を制御する制御手
段を含むことを特徴とする受信回路。 - 【請求項３】 前記ジッタ量の検出に請求項１記載のジ
ッタ検出回路を用いることを特徴とする請求項２記載の
受信回路。 - 【請求項４】 請求項２又は３記載の受信回路を含む受
信装置と、前記受信装置と対向する送信装置と、前記受
信装置及び送信装置を接続する伝送路とを含むことを特
徴とする通信システム。 - 【請求項５】 前記制御手段は、前記２値化等化データ
信号のジッタ量が最小になるように制御することを特徴
とする請求項２又は３記載の受信回路。 - 【請求項６】 前記位相遅延手段は、前記２値化等化デ
ータ信号の変化点が前記クロックの立ち下がりに一致す
る場合は、９０度位相を遅延させることを特徴とする請
求項１記載のジッタ検出回路。 - 【請求項７】 前記平均値検出手段の出力を後段回路で
制御しやすい関係に変換する特性変換手段を含むことを
特徴とする請求項１又は６記載のジッタ検出回路。 - 【請求項８】 前記受信感度制御パラメータは受信信号
の２値識別の基準となる識別電圧又は識別位相であるこ
とを特徴とする請求項２、３又は５記載の受信回路。 - 【請求項９】 前記受信感度制御パラメータは受信した
光信号を電気信号に変換する受光素子の増倍率であるこ
とを特徴とする請求項２、３、５又は８記載の受信回
路。 - 【請求項１０】 前記受信感度制御パラメータは受信し
た光信号を電気信号に変換する受光素子の前段に設けら
れる分散制御回路の分散補償量であることを特徴とする
請求項２、３、５、８又は９記載の受信回路。 - 【請求項１１】 前記受信感度制御パラメータは送信装
置における送信信号のプリエンファシス量であることを
特徴とする請求項２、３、５、８、９又は１０記載の受
信回路。 - 【請求項１２】 同期クロックを含む２値化等化データ
信号からジッタを検出するジッタ検出回路であって、 前記クロックの位相を所定量遅延させる遅延回路と、前
記遅延回路で遅延されたクロックを前記２値化等化デー
タ信号の立ち上がり又は立ち下がりエッジでサンプルす
るフリップフロップと、前記フリップフロップの出力の
平均値を検出して出力する平均値検出回路とを含むこと
を特徴とするジッタ検出回路。 - 【請求項１３】 前記遅延回路は、前記２値化等化デー
タ信号の変化点が前記クロックの立ち下がりに一致する
場合は、９０度位相を遅延させることを特徴とする請求
項１２記載のジッタ検出回路。 - 【請求項１４】 前記平均値検出回路の出力を後段回路
で制御しやすい関係に変換する特性変換回路を含むこと
を特徴とする請求項１２又は１３記載のジッタ検出回
路。 - 【請求項１５】 受光素子に所定のバイアス電圧を供給
するバイアス回路と、光信号を電気信号に変換する前記
受光素子と、前記受光素子からの電気信号を増幅するプ
リアンプと、識別電圧を用いて前記プリアンプからの電
気信号を２値識別するリミッタアンプと、前記リミッタ
アンプの出力とその出力から抽出した同期クロックとを
用いてジッタを検出するジッタ検出回路と、前記ジッタ
検出回路の出力が最小となるように前記リミッタアンプ
の識別電圧を制御する制御回路とを含むことを特徴とす
る受信回路。 - 【請求項１６】 前記制御回路は前記バイアス回路を制
御して受光素子の増倍率も併せて制御することを特徴と
する請求項１５記載の受信回路。 - 【請求項１７】 さらに前記受光素子の前段に分散制御
回路が設けられ、前記制御回路は前記分散制御回路も併
せて制御することを特徴とする請求項１５又は１６記載
の受信回路。 - 【請求項１８】 前記制御回路は前記光信号を送信する
光送信装置のプリエンファシス部も併せて制御すること
を特徴とする請求項１５から１７いずれか記載の受信回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055136A JP4206672B2 (ja) | 2002-03-01 | 2002-03-01 | 受信回路 |
| US10/373,928 US7433440B2 (en) | 2002-03-01 | 2003-02-25 | Jitter-detecting circuit, receiving circuit including the jitter-detecting circuit, and communication system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055136A JP4206672B2 (ja) | 2002-03-01 | 2002-03-01 | 受信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258924A true JP2003258924A (ja) | 2003-09-12 |
| JP4206672B2 JP4206672B2 (ja) | 2009-01-14 |
Family
ID=27800030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002055136A Expired - Fee Related JP4206672B2 (ja) | 2002-03-01 | 2002-03-01 | 受信回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7433440B2 (ja) |
| JP (1) | JP4206672B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006070507A1 (ja) * | 2004-12-28 | 2006-07-06 | Matsushita Electric Industrial Co., Ltd. | データ受信装置及びデータ受信方法 |
| JP2007110231A (ja) * | 2005-10-11 | 2007-04-26 | Fujitsu Ltd | 光受信回路 |
| WO2008044407A1 (fr) * | 2006-10-11 | 2008-04-17 | Thine Electronics, Inc. | Dispositif de récupération de données d'horloge |
| JP2008517552A (ja) * | 2005-08-19 | 2008-05-22 | コリア アドバンスト インスティチュート オブ サイエンス アンド テクノロジー | 判断しきい値レベルを変更する装置を有する受信器および同受信器を有する光学伝送システム |
| JP2009509379A (ja) * | 2005-09-19 | 2009-03-05 | エヌエックスピー ビー ヴィ | イコライズ調整を制御するデータ通信回路 |
| JP2010124437A (ja) * | 2008-11-21 | 2010-06-03 | Omron Corp | 光伝送システム及びそれを備えた電子機器 |
| JP2013078000A (ja) * | 2011-09-30 | 2013-04-25 | Mitsubishi Electric Corp | Ｐｏｎシステムのｃｄｒ回路およびｃｄｒ回路におけるパルス幅歪自己検出方法とパルス幅歪自己補償方法 |
| JP2016226063A (ja) * | 2014-10-15 | 2016-12-28 | 株式会社フジクラ | 光受信器、アクティブ光ケーブル、及び、光受信器の制御方法 |
| US9680481B2 (en) | 2015-07-14 | 2017-06-13 | Fujitsu Limited | Phase detection circuit and signal recovery circuit that includes phase detection circuit |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7221725B2 (en) * | 2003-06-27 | 2007-05-22 | Sigmatel, Inc. | Host interface data receiver |
| US7292670B2 (en) * | 2003-08-06 | 2007-11-06 | Gennum Corporation | System and method for automatically correcting duty cycle distortion |
| US7505505B2 (en) * | 2003-12-16 | 2009-03-17 | California Institute Of Technology | Crosstalk equalizer |
| WO2005094427A2 (en) * | 2004-03-22 | 2005-10-13 | California Institute Of Technology | Crosstalk equalizer |
| JP4726470B2 (ja) * | 2004-11-22 | 2011-07-20 | 旭化成エレクトロニクス株式会社 | 増幅回路、および、光受信装置 |
| JP4583347B2 (ja) * | 2006-07-19 | 2010-11-17 | 三洋電機株式会社 | 光ディスク用信号処理装置 |
| US8188563B2 (en) | 2006-07-21 | 2012-05-29 | The Regents Of The University Of California | Shallow-trench-isolation (STI)-bounded single-photon CMOS photodetector |
| US7881608B2 (en) * | 2007-05-10 | 2011-02-01 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Methods and apparatuses for measuring jitter in a transceiver module |
| US8637875B2 (en) | 2008-07-11 | 2014-01-28 | The Regents Of The University Of California | Single photon IR detectors and their integration with silicon detectors |
| WO2013162517A1 (en) * | 2012-04-24 | 2013-10-31 | Hewlett-Packard Development Company, L.P. | Optical data interface with electrical forwarded clock |
| JP2014222824A (ja) * | 2013-05-13 | 2014-11-27 | 住友電工デバイス・イノベーション株式会社 | 光信号の波長を特定する方法、及び、光トランシーバの制御方法 |
| KR102546302B1 (ko) | 2016-07-08 | 2023-06-21 | 삼성전자주식회사 | 클락 지터 측정 회로 및 이를 포함하는 반도체 장치 |
| WO2018063249A1 (en) * | 2016-09-29 | 2018-04-05 | Intel Corporation | Free air optical interconnect beacon mode |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02209029A (ja) * | 1989-02-09 | 1990-08-20 | Toshiba Corp | 自動利得制御装置 |
| JPH03108832A (ja) | 1989-09-22 | 1991-05-09 | Nec Corp | 再生中継器 |
| JPH05225707A (ja) | 1992-02-13 | 1993-09-03 | Nikon Corp | 信号処理装置 |
| US5473639A (en) * | 1993-07-26 | 1995-12-05 | Hewlett-Packard Company | Clock recovery apparatus with means for sensing an out of lock condition |
| JP3720112B2 (ja) * | 1996-03-18 | 2005-11-24 | 富士通株式会社 | 波長分割多重が適用されるシステム及び光パワー制御装置 |
| JP3915163B2 (ja) * | 1997-03-18 | 2007-05-16 | ソニー株式会社 | ディジタル信号再生回路 |
| JP3609658B2 (ja) * | 1999-08-05 | 2005-01-12 | ユーディナデバイス株式会社 | Ｐｌｌ回路 |
| JP2002124937A (ja) * | 2000-10-16 | 2002-04-26 | Nec Corp | 同期はずれ検出回路 |
| US20020159672A1 (en) * | 2001-03-13 | 2002-10-31 | Fells Julian A. | Adjustable dispersion compensators, adjustable optical filters, and control signals and strain applicators therefor |
-
2002
- 2002-03-01 JP JP2002055136A patent/JP4206672B2/ja not_active Expired - Fee Related
-
2003
- 2003-02-25 US US10/373,928 patent/US7433440B2/en not_active Expired - Fee Related
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006070507A1 (ja) * | 2004-12-28 | 2006-07-06 | Matsushita Electric Industrial Co., Ltd. | データ受信装置及びデータ受信方法 |
| JP2008517552A (ja) * | 2005-08-19 | 2008-05-22 | コリア アドバンスト インスティチュート オブ サイエンス アンド テクノロジー | 判断しきい値レベルを変更する装置を有する受信器および同受信器を有する光学伝送システム |
| US8396105B2 (en) | 2005-09-19 | 2013-03-12 | Nxp B.V. | Data communication circuit with equalization control |
| JP2009509379A (ja) * | 2005-09-19 | 2009-03-05 | エヌエックスピー ビー ヴィ | イコライズ調整を制御するデータ通信回路 |
| JP4654105B2 (ja) * | 2005-10-11 | 2011-03-16 | 富士通株式会社 | 光受信回路 |
| JP2007110231A (ja) * | 2005-10-11 | 2007-04-26 | Fujitsu Ltd | 光受信回路 |
| JP2008098930A (ja) * | 2006-10-11 | 2008-04-24 | Thine Electronics Inc | クロックデータ復元装置 |
| JP4557947B2 (ja) * | 2006-10-11 | 2010-10-06 | ザインエレクトロニクス株式会社 | クロックデータ復元装置 |
| WO2008044407A1 (fr) * | 2006-10-11 | 2008-04-17 | Thine Electronics, Inc. | Dispositif de récupération de données d'horloge |
| US8045664B2 (en) | 2006-10-11 | 2011-10-25 | Thine Electronics, Inc. | Clock data recovery device |
| JP2010124437A (ja) * | 2008-11-21 | 2010-06-03 | Omron Corp | 光伝送システム及びそれを備えた電子機器 |
| US8346094B2 (en) | 2008-11-21 | 2013-01-01 | Omron Corporation | Optical transmission system and electronic device using the same |
| JP2013078000A (ja) * | 2011-09-30 | 2013-04-25 | Mitsubishi Electric Corp | Ｐｏｎシステムのｃｄｒ回路およびｃｄｒ回路におけるパルス幅歪自己検出方法とパルス幅歪自己補償方法 |
| JP2016226063A (ja) * | 2014-10-15 | 2016-12-28 | 株式会社フジクラ | 光受信器、アクティブ光ケーブル、及び、光受信器の制御方法 |
| US9859986B2 (en) | 2014-10-15 | 2018-01-02 | Fujikura Ltd. | Optical receiver, active optical cable, and control method for optical receiver |
| US10644807B2 (en) | 2014-10-15 | 2020-05-05 | Fujikura Ltd. | Optical receiver, active optical cable, and control method for optical receiver |
| US9680481B2 (en) | 2015-07-14 | 2017-06-13 | Fujitsu Limited | Phase detection circuit and signal recovery circuit that includes phase detection circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US7433440B2 (en) | 2008-10-07 |
| US20030165207A1 (en) | 2003-09-04 |
| JP4206672B2 (ja) | 2009-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4206672B2 (ja) | 受信回路 | |
| USRE43685E1 (en) | Apparatus and method for measurement for dynamic laser signals | |
| JP2817785B2 (ja) | 自動識別点制御識別器およびその制御方法 | |
| US6496552B2 (en) | Timing circuit | |
| US7088927B2 (en) | Optical receiving apparatus and method | |
| JP2003032187A (ja) | 光受信装置、光データ信号の波形最適化方法及び光データ信号の波形最適化プログラム | |
| KR100445910B1 (ko) | 광신호 세기의 변동에 관계없이 최적의 수신 성능을 갖는광신호 수신장치 및 그 방법 | |
| EP2747312A1 (en) | Optical reception device and optical reception method | |
| EP1815617A1 (en) | Optical receiver having transient compensation | |
| JP3526852B2 (ja) | 識別閾値設定回路及び直流レベルシフト回路 | |
| EP1965519A1 (en) | Optical receiver and optical transmitter | |
| JP2005117464A (ja) | 識別レベル制御方法及びそれを用いた光受信器 | |
| US7402788B2 (en) | Detector diodes with bias control loop | |
| JP2007181048A (ja) | 信号光処理装置 | |
| US7313333B2 (en) | Apparatus for controlling decision threshold voltage to optical receiver | |
| JPH02206261A (ja) | 光入力断検出回路 | |
| JP3463653B2 (ja) | 識別レベル自動調整回路 | |
| JP2003069500A (ja) | 受光素子の増倍率調整機能を有する光受信装置 | |
| JP2003198472A (ja) | 直流バイアス制御回路、光受信器及び直流バイアス制御方法 | |
| JPH11284572A (ja) | 光信号入力断検出装置及び光信号入力断検出方法 | |
| US7880129B2 (en) | Light receiving circuit, light receiving method, and storage medium | |
| JP2570150B2 (ja) | 光受信方法、光受信回路および光中継器 | |
| JPH07118724B2 (ja) | 光入力断検出回路 | |
| JPH0416028A (ja) | ディジタル光受信器 | |
| JPH11355361A (ja) | バースト光受信回路およびバースト光信号の受信方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080924 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081007 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |