JPH05225707A - 信号処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 再生信号に直流成分が含まれたり、再生信号
が変動しても正しい閾値で２値化信号を得ることができ
る信号処理装置を得ることを目的とする。 【構成】 再生信号ａを２値化回路１で２値化した２値
化信号Ａを閾エラー検出回路３にフィードバックする。
閾エラー検出回路３は上記２値化信号Ａから抽出するク
ロック信号に基づいて閾エラー信号ｅを閾設定回路２に
出力する。閾設定回路２は、閾エラー信号ｅに基づいて
閾電圧ｓを２値化回路１に設定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、再生信号を２値化する
信号処理装置に関する。

【０００２】

【従来の技術】図１１は、従来の再生信号を一定の閾値
で２値化する信号処理装置の一部を示すブロック回路図
及びタイミングチャート、図１２はローパスフィルタで
ろ波された再生信号に基づいて２値化する信号処理装置
の一部を示すブロック回路図及びタイミングチャートで
ある。

【０００３】図１１において、２値化回路１には予め閾
設定回路２ａに設定された閾電圧ｓか入力されており、
その閾電圧ｓにより再生信号ａを２値化して２値化信号
Ａ１を出力する。

【０００４】また、図１２において、再生信号ａの低域
周波数成分をローパスフィルタ４でろ波し、そのろ波さ
れた信号が閾設定回路２ｂに入力される。閾設定回路２
ｂはろ波された信号に基づいて閾電圧ｓを２値化回路１
にオフセットする。その閾電圧ｓは図に示すように再生
信号ａの変動に基づいて時事刻々と変化する。この閾電
圧ｓにより再生信号ａは２値化回路１で２値化され２値
化信号Ａ２が出力される。

【０００５】上述から、閾設定回路２ａまたは２ｂに設
定された閾電圧ｓにより、２値化回路１は再生信号ａを
２値化してそれぞれ所望の２値化信号Ａ１，Ａ２を出力
することができる。そして、読出クロックにより２値化
信号Ａ１，Ａ２を正しく読み出すことができる。このこ
とは、２値化回路１が再生信号ａのゼロイチ判定を正し
く行っているのであり、２値化された２値化信号の読み
取りがずれる（位相ずれ）ことがない。すなわち、２値
化回路１は、２値化信号を読み取り時の最大許容範囲に
して出力するからである。

【０００６】

【発明が解決しようとする課題】図１１及び図１２のよ
うな直流成分を含まない再生信号ａを２値化回路１に入
力するＥＦＭ（Ｅｉｇｈｔ ｔｏ Ｆｏｕｒｔｅｅｎ
Ｍｏｄｕｌａｔｉｏｎ）方式の信号処理装置は、制御系
が複雑で製造コストが高く、高速処理に不向きであると
いう問題点がある。

【０００７】そこで、上記の方式よりも高速処理が容易
にできる変調方式としてＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ
ｔｏ Ｚｅｒｏ）方式があげられるが、ＮＲＺ方式で
は再生信号ａ中にＤＣ成分が含まれることにより閾値が
変動したり、低周波数成分の影響を受けて再生信号自体
が変動するので、適切な２値化信号が得られない問題点
がある。

【０００８】図１３はＮＲＺ方式によりＤＣ成分が重畳
された閾値で再生信号を２値化した２値化信号Ａ１の説
明図である。又、図１４はＮＲＺ方式により低周波成分
の変動の影響を受けた再生信号を一定の閾値で２値化し
た２値化信号Ａ２の説明図である。

【０００９】図１３において、ＤＣ成分を含んだ再生信
号ａ1 が入力されると、ローパスフィルタ４は再生信号
ａ1 に含まれたＤＣ分のみを通過させて閾設定回路２ａ
に出力する。そのため、閾設定回路２ａは２値化回路１
に対してプラス側にオフセットした閾電圧ｓを設定する
ので、２値化回路１は、図に示すように、再生信号ａ1
をプラス側で２値化して２値化信号Ａ１を出力する。

【００１０】ここで、０Ｖをしきい値にした真の２値化
信号Ａと上記２値化信号Ａ１とを比較してみると、２値
化信号Ａ１は、再生信号の反転するタイミングからα時
間遅れて位相ずれが生じている。このことは、再生信号
に対するゼロイチ判定を劣化させてしまい、装置の安定
性を失うという問題点がある。

【００１１】また、図１４において、２値化回路１には
閾設定回路２ｂから予め設定された閾電圧ｓが入力され
ている。そして、低周波成分の影響を受けた再生信号ａ
２が２値化回路１に入力されると、その一定したしきい
値でその再生信号ａ２を２値化する。つまり、再生信号
ａ２の変動に伴って２値化される２値化信号Ａ２は、時
間経過と共に位相ずれが大きくなり、図に示すα３の箇
所では、２値化信号Ａ２のＬレベル値を読み取らなけれ
ばならないのにＨレベル値で読み取られ、読み取りエラ
ーが起こる。このことは、再生信号に対するゼロイチ判
定ができなくなり、上記と同様に装置の安定性を失うと
いう問題点がある。

【００１２】本発明は、かかる課題を解決するためにな
されたもので、再生信号に直流成分を含まれたり或いは
低周波成分により再生信号が変動していても、正しい閾
値により正しい２値化信号を得ることができる信号処理
装置を提供することを目的とする。

【００１３】

【課題を解決するための手段】本発明に係る信号処理装
置は、２値化すべき信号を入力し、該信号を設定された
しきい値によって２値化し、２値化信号を出力する２値
化回路と、上記２値化信号を入力し、上記２値化信号と
上記２値化信号から抽出したクロック信号に基づいてし
きい値エラー信号を出力するしきい値エラー検出回路
と、上記しきい値エラー信号に基づき、上記しきい値を
設定するしきい値設定回路とを備えたものである。

【００１４】

【作用】本発明に於いては、再生信号を２値化回路で２
値化した２値化信号をしきい値エラー検出回路に出力す
る。しきい値エラー検出回路は、上記２値化信号とこの
２値化信号から抽出するクロック信号とに基づいてしき
い値エラー信号をしきい値設定回路に出力する。しきい
値設定回路は、しきい値エラー信号に基づいてしきい値
を上記２値化回路に設定する。

【００１５】

【実施例】図１は本発明の一実施例を示すブロック回路
図、図２は図１の閾エラー検出回路の一実施例を示すブ
ロック回路図である。

【００１６】図１において、２値化回路１に再生信号ａ
が入力されるが、この再生信号ａにＤＣ成分が含まれて
いたり、或いは再生信号が低周波数成分により変動して
いてもよい。

【００１７】２値化回路１は、閾設定回路２により設定
された閾電圧ｓにより２値化信号Ａを出力する。出力さ
れた２値化信号Ａは閾エラー検出回路３にフィードバッ
クされる。すなわち、閾エラー検出回路３内のクロック
再生回路３Ａ及びタイミング検出回路３Ｂに上記２値化
信号Ａが入力される。クロック再生回路３Ａはその２値
化信号Ａの入力に基づいて一定したクロック信号をタイ
ミング検出回路３Ｂに出力する。タイミング検出回路３
Ｂは２値化信号Ａとクロック信号とのタイミングを検出
し、タイミングが合わないときに閾エラー信号ｅを出力
する。尚、クロック再生回路３Ａは初めに入力された再
生信号に同期して連続してクロックパルスを出力し、２
回目以降の２値化信号に影響されない。

【００１８】図３は図２の閾エラー検出回路を用いたと
きの動作を示すタイミングチャート１、図４は図２の閾
エラー検出回路を用いたときの動作を示すタイミングチ
ャート２、図５は図２の閾エラー検出回路を用いたとき
の動作を示すタイミングチャート３であり、これらの図
を用いて動作を説明する。

【００１９】図３において、先ず、ＤＣ成分及び低周波
数成分の影響を受けていない再生信号ａが閾設定回路２
で設定された閾電圧ｓにより２値化回路１で２値化さ
れ、その２値化された２値化信号が閾エラー検出回路３
のクロック再生回路３Ａ及びタイミング検出回路３Ｂに
フィードバックされる。その際、クロック再生回路３Ａ
はその２値化信号の立ち上がりに同期して一定したクロ
ックパルスｃを連続して出力する。タイミング検出回路
３Ｂは上記２値化された２値化信号の立ち上がり及び立
ち下がりが上記クロック再生回路３Ａで再生されたクロ
ックパルスｃの立ち下がりに同期しているかどうか検出
し、同期していない場合は閾エラー信号ｅを出力する。

【００２０】この閾エラー信号ｅには正及び負の２種類
の信号があり、正の閾エラー信号ｅが出力される条件と
して、クロックパルスｃの立ち下がりよりも２値化信号
の立ち下がりが遅い場合と、クロックパルスｃの立ち下
がりよりも２値化信号の立ち上がりが速い場合である。
又、負の閾エラー信号ｅが出力される条件として、クロ
ックパルスｃの立ち下がりよりも２値化信号の立ち下が
りが速い場合と、クロックパルスｃの立ち下がりよりも
２値化信号の立ち上がりが遅い場合である。

【００２１】そして、適切な閾値により得られた２値化
信号はクロックパルスｃの立ち下がりと同期してタイミ
ング検出回路３Ｂからは閾エラー信号ｅが出力されな
い。

【００２２】ところが、再生信号ａにＤＣ成分が混入す
ると、その影響により閾設定回路２は２値化回路１に対
して閾電圧ｓをプラス側にオフセットする（図３のＡ参
照）。このことにより、２値化回路１はその閾電圧ｓに
より再生信号ａをプラス側に２値化した２値化信号を出
力する。このプラス側に２値化された２値化信号は、上
記と同様に閾エラー検出回路３のタイミング検出回路３
Ｂに入力される。

【００２３】すると、タイミング検出回路３Ｂは、クロ
ックパルスｃの立ち下がりに対して２値化信号の立ち下
がりが速いことやクロックパルスｃの立ち下がりに対し
て２値化信号の立ち上がりが遅いことが検出され（図３
の位相ずれα１，α２参照）、タイミング検出回路３Ｂ
からは連続して二つの負の閾エラー信号ｅが閾設定回路
２に出力される。閾設定回路２はその負の閾エラー信号
ｅに基づいて所定量の負の閾電圧ｓを２値化回路１に設
定しなおし、２値化回路１からは真の２値化信号が得ら
れるようにしている。

【００２４】又、図４においては、負のＤＣ成分が再生
信号ａに混入して閾電圧ｓがマイナス側に設定されてい
る。これは図３と全く反対であり、マイナス側で２値化
された２値化信号は、図に示すように（位相ずれα３，
α４）、タイミング検出回路３Ｂで正の閾エラー信号が
２つ連続して検出され、その検出された正の閾エラー信
号が閾設定回路２に出力される。閾設定回路２はその正
の閾エラー信号ｅに基づいて所定量の正の閾電圧ｓを２
値化回路１に設定しなおし、２値化回路１からは真の２
値化信号が得られるようにしている。

【００２５】更に、図５において、低周波数成分の影響
により変動した再生信号ａが２値化回路１に入力される
と、２値化回路１は以前に閾設定回路２から設定された
閾値で、その変動する再生信号ａを２値化することにな
る。そして、その２値化された２値化信号が上記と同様
に閾エラー検出回路３のタイミング検出回路３Ｂに入力
されると、図に示すように、初めに、クロックパルスｃ
の立ち下がりよりも２値化信号Ａの立ち下がりが速くな
っているため（位相ずれα５）、タイミング検出回路３
Ｂからは負の閾エラー信号ｅが閾設定回路２に出力さ
れ、閾設定回路２はその負の閾エラー信号ｅに基づいて
所定量の負の閾電圧ｓを２値化回路１に設定する。そし
て、変動している再生信号を上記設定された閾電圧ｓで
正しく２値化する。しかし、随時に再生信号ａが変動す
るので、その変動に伴って、タイミング検出回路３Ｂが
閾エラー信号ｅを検出する（位相ずれα６，α７）。そ
して、タイミング検出回路３Ｂで検出された閾エラー信
号ｅが随時に閾設定回路２に出力され、閾設定回路２で
その閾エラー信号ｅに応じて所定量の正の閾電圧ｓが２
値化回路１に設定され、変動する再生信号に追従して２
値化回路１からは真の２値化信号が得られるようにして
いる。

【００２６】このように、変動する再生信号に対して以
前設定された閾電圧ｓにより得られる２値化信号の立ち
上がり及び立ち下がりと一定したクロックパルスの立ち
上がりとの位相差に基づいて変動する再生信号に対応し
ながら閾電圧ｓを随時に変えることで、再生信号を正し
く２値化して所望の２値化信号を出力することができ
る。

【００２７】又、図６は図１の閾エラー検出回路の他の
実施例を示すブロック回路図である。２値化回路１で２
値化された２値化信号はクロック再生回路３Ａ、遅延回
路３Ｃ及びラッチ回路３Ｄにそれぞれ入力される。そし
て、クロック再生回路３Ａは上記と同様に初めに入力さ
れた２値化信号の立ち上がりに同期して一定したクロッ
クパルスｃを連続出力する。遅延回路３Ｃは入力された
２値化信号の１／４周期分（９０°位相遅れ）だけ遅延
した遅延２値化信号Ａ１を出力する。更に、ラッチ回路
３Ｄは、上記２値化信号をクロック再生回路３Ａからの
クロックパルスｃの立ち上がりでラッチしたラッチ信号
ｌを出力する。差動増幅器３Ｅの正点入力側には遅延回
路３Ｃから出力される遅延２値化信号Ａ１が入力され、
反点入力側にはラッチ回路３Ｄから出力されるラッチ信
号ｌが入力されている。そして、差動増幅器３Ｅの正転
入力及び反点入力側に入力される信号レベルの差に応じ
た差動信号ａがローパスフィルター３Ｆに出力される。

【００２８】図７は図６の閾エラー検出回路を用いたと
きの動作を示すタイミングチャート１、図８は図６の閾
エラー検出回路を用いたときの動作を示すタイミングチ
ャート２、図９は図６の閾エラー検出回路を用いたとき
の動作を示すタイミングチャート３であり、これらの図
を用いて動作を説明する。

【００２９】図７において、先ず、ＤＣ成分及び低周波
数成分の影響を受けていない再生信号ａが閾設定回路か
ら設定された閾電圧ｓにより２値化回路１で２値化さ
れ、その２値化された２値化信号が閾エラー検出回路３
のクロック再生回路３Ａ、遅延回路３Ｃ及びラッチ回路
３Ｄにフィードバックされる。その際、クック再生回路
３Ａはその２値化信号の立ち上がりに同期して一定した
クロックパルスｃを連続して出力する。一方、遅延回路
３Ｃは上記２値化信号を９０°遅延させた遅延２値化信
号Ａ１を差動増幅器３Ｅの正点入力に出力する。他方、
ラッチ回路３Ｄは上記２値化信号をクロック再生回路３
Ａからクロックパルスｃの立ち上がりでラッチしたラッ
チ信号ｌを差動増幅器３Ｅの反転入力に出力する。差動
増幅器３Ｅはそれらの入力信号の位相ずれによるレベル
差が、図に示すようにないために差動増幅器３Ｅからは
差動信号ａが出力されない。よって、ローパスフィルタ
ー３Ｆからも閾エラー信号ｅが出力されず、閾設定回路
２から閾電圧ｓが変更されることがない。

【００３０】ところが、再生信号ａにＤＣ成分が混入す
ると、その影響により閾設定回路２がプラス側の閾電圧
ｓを２値化回路にオフセットする。このことにより、２
値化回路１はその閾電圧ｓにより再生信号ａをプラス側
に２値化して２値化信号を出力する（図７のＢ参照）。
その２値化信号はプラス側で２値化されているためにＨ
レベルの周期幅が短くなる。よって、遅延２値化信号Ａ
１も同様に９０°遅延したＨレベルの周期幅が短い信号
になる。

【００３１】一方、ラッチ回路でラッチされるラッチ信
号ｌはクロック再生回路３Ａから一定したクロックパル
スｃにより上記２値化信号をラッチするので、上記遅延
２値化信号Ａ１のようにＨレベルの周期幅が短くなるこ
とがない。

【００３２】すなわち、遅延回路３Ｃからの遅延２値化
信号Ａ１とラッチ回路３Ｄからのラッチ信号との間に
は、図に示されるように位相ずれα８が発生し、この差
分を差動増幅器３Ｅで差動増幅することで、負の差動信
号ａがローパスフィルター３Ｆに出力され、ローパスフ
ィルター３Ｆはその負の差動信号ａをろ波して負の閾エ
ラー信号ｅを閾設定回路２に出力する。閾設定回路２は
その負の閾エラー信号ｅに対応した負の閾電圧ｓを２値
化回路１に設定しなおし、２値化回路１はその閾電圧ｓ
に基づいて正のＤＣ成分が重畳した再生信号から真の２
値化信号を得るようにしている。

【００３３】又、図８においては、負のＤＣ成分が再生
信号ａに混入して閾電圧ｓがマイナス側に設定されてい
る。これは図７と全く反対であり、マイナス側で２値化
された２値化信号とラッチ信号ｌとの間には図に示すよ
うに位相ずれα９が発生し、この差分を差動増幅器３Ｅ
で差動増幅することで、正の差動信号ａがローパスフィ
ルター３Ｆに出力され、ローパスフィルター３Ｆからは
正の閾エラー信号ｅが閾設定回路２に出力される。閾設
定回路２はその正の閾エラー信号ｅに対応した正の閾電
圧ｓを２値化回路１に設定しなおし、２値化回路１はそ
の閾電圧に基づいて負のＤＣ成分が重畳した再生信号か
ら真の２値化信号を得るようにしている。

【００３４】更に、図９において、低周波数成分の影響
により再生信号ａが２値化回路１に入力されると、２値
化回路１は以前に閾設定回路２から設定された閾電圧ｓ
で、その変動する再生信号ａを２値化することになる。
そして、その２値化された２値化信号が上記と同様に閾
エラー検出回路３の遅延回路３Ｃ及びラッチ回路３Ｄに
それぞれ入力され、遅延回路３Ｃ及びラッチ回路３Ｄか
ら出力されるこれらの信号間には図に示されるように位
相ずれα９、α１０、α１１、α１２、α１３、α１４
及びα１５が発生し、差動増幅器３Ｅからはそれぞれ正
又は負の差動信号ａがローパスフィルター３Ｆに出力さ
れ、ローパスフィルター３Ｆから正又は負の閾エラー信
号ｅが閾設定回路２に出力される。そして、閾設定回路
２は正又は負の閾エラー信号に基づいて正又は負の閾電
圧ｓが２値化回路１に設定され、２値化回路１は低周波
数成分により変動する再生信号から真の２値化信号を得
るようにしている。

【００３５】このように、変動する再生信号に対して以
前に設定された閾電圧ｓにより得られる２値化信号と正
常時と同一の２値化信号との位相差によるレベル差出力
に基づいて変動する再生信号に対応しながら閾電圧ｓを
随時に変えることで、再生信号を正しく２値化して所望
の２値化信号を出力することができる。

【００３６】又、図１０は図１の閾エラー検出回路の他
の実施例を示すブロック回路図であり、図６の遅延回
路、差動増幅器及びローパスフィルターを除きタイミン
グ検出回路を付加したものであり、そのタイミング検出
回路は図２のものと同じものである。

【００３７】この閾エラー検出回路の動作を説明する
と、図７，図８，図９のタイミングチャートに示されて
いる２値化信号Ａとラッチ信号ｌとに注目し、この２値
化信号Ａとラッチ信号ｌとの間の位相ずれ（α８〜α１
５）をタイミング検出回路３Ｂが検出してそれぞれ正又
は負の閾エラー信号ｅを閾設定回路２に出力し、閾設定
回路２はその正又は負の閾エラー信号ｅに基づいて正又
は負の閾電圧ｓを２値化回路１に設定して（図３，図
４，図５参照）、変動する再生信号から真の２値化信号
を得るようにしている。

【００３８】このように、変動する再生信号に対して以
前設定された閾電圧ｓにより得られる２値化信号と、正
常時と同一の２値化信号との位相差に基づいて変動する
再生信号に対応しながら閾電圧ｓを随時に変えること
で、再生信号を正しく２値化して所望の２値化信号を出
力することができる。

【００３９】又、図６の遅延回路を除いて２値化信号を
差動増幅器３Ｅの正点入力に入力させる閾エラー検出回
路を用いても上記と同様に変動する再生信号に対応して
閾電圧ｓを随時に変えて再生信号を正しく２値化して所
望の２値化信号を得ることができることはいうまでもな
い。

【００４０】

【発明の効果】以上のように本発明によれば、２値化さ
れた２値化信号と基準となる信号とに基づいて閾電圧を
随時に設定できるようにしたので、ＤＣ成分による閾電
圧の変動或いは低周波数成分による再生信号の変動があ
っても、正しい閾電圧でゼロイチ判定して所望の２値化
信号を得ることができ装置の安定性に寄与することがで
きる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック回路図であ
る。

【図２】図１の閾エラー検出回路の一実施例を示すブロ
ック回路図である。

【図３】図２の閾エラー検出回路を用いたときの動作を
示すタイミングチャート１である。

【図４】図２の閾エラー検出回路を用いたときの動作を
示すタイミングチャート２である。

【図５】図２の閾エラー検出回路を用いたときの動作を
示すタイミングチャート３である。

【図６】図１の閾エラー検出回路の他の実施例を示すブ
ロック回路図である。

【図７】図６の閾エラー検出回路を用いたときの動作を
示すタイミングチャート１である。

【図８】図６の閾エラー検出回路を用いたときの動作を
示すタイミングチャート２である。

【図９】図６の閾エラー検出回路を用いたときの動作を
示すタイミングチャート３である。

【図１０】図１の閾エラー検出回路の他の実施例を示す
ブロック回路図である。

【図１１】従来の再生信号を一定の閾値で２値化する信
号処理装置の一部を示すブロック回路図及びタイミング
チャートである。

【図１２】ローパスフィルタでろ波された再生信号に基
づいて２値化する信号処理装置の一部を示すブロック回
路図及びタイミングチャートである。

【図１３】ＮＲＺ方式によりＤＣ成分が重畳された閾値
で再生信号を２値化した２値化信号の説明図である。

【図１４】ＮＲＺ方式により低周波数成分の変動の影響
を受けた再生信号を一定の閾値で２値化した２値化信号
の説明図である。

【符号の説明】

１ ２値化回路 ２ 閾設定回路 ３ 閾エラー検出回路 ３Ａ クロック再生回路 ３Ｂ タイミング検出回路 ３Ｃ 遅延回路 ３Ｄ ラッチ回路 ３Ｅ 差動増幅器 ３Ｆ ローパスフィルター

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ２値化すべき信号を入力し、該信号を設
   定されたしきい値によって２値化し、２値化信号を出力
   する２値化回路と、 前記２値化信号を入力し、前記２値化信号と前記２値化
   信号から抽出したクロック信号に基づいてしきい値エラ
   ー信号を出力するしきい値エラー検出回路と、 前記しきい値エラー信号に基づいて前記しきい値を設定
   するしきい値設定回路とを備えたことを特徴とする信号
   処理装置。