JP2003234349A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2003234349A JP2003234349A JP2002031880A JP2002031880A JP2003234349A JP 2003234349 A JP2003234349 A JP 2003234349A JP 2002031880 A JP2002031880 A JP 2002031880A JP 2002031880 A JP2002031880 A JP 2002031880A JP 2003234349 A JP2003234349 A JP 2003234349A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- dummy
- insulating film
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＳｉＧｅ合金ベース層のＧｅ濃度を上げつ
つ、リーク電流を抑制可能とし、高周波特性に優れたＳ
ｉＧｅ合金ベース層のヘテロ接合バイポーラトランジス
タを提供する。 【解決手段】 多結晶シリコン層１８及び絶縁膜１９の
積層部上面と、真性部窓の内部全域とに、ダミー用第１
の絶縁膜２１を成膜後、真性部窓の内側壁に第２の絶縁
膜からなるダミー用サイドウォール２２を各々形成する
工程と、真性部窓を通して真性コレクタ領域のダミー用
サイドウォール２２の内側下部に位置する領域に第１導
電型不純物をイオン注入しＳＩＣ２３を形成する工程
と、ダミー用サイドウォール２２及びダミー用第１の絶
縁膜２１を除去し、硼素ドープＳｉＧｅ合金からなるベ
ース層をエピタキシャル成長法により形成する工程とを
有する。
つ、リーク電流を抑制可能とし、高周波特性に優れたＳ
ｉＧｅ合金ベース層のヘテロ接合バイポーラトランジス
タを提供する。 【解決手段】 多結晶シリコン層１８及び絶縁膜１９の
積層部上面と、真性部窓の内部全域とに、ダミー用第１
の絶縁膜２１を成膜後、真性部窓の内側壁に第２の絶縁
膜からなるダミー用サイドウォール２２を各々形成する
工程と、真性部窓を通して真性コレクタ領域のダミー用
サイドウォール２２の内側下部に位置する領域に第１導
電型不純物をイオン注入しＳＩＣ２３を形成する工程
と、ダミー用サイドウォール２２及びダミー用第１の絶
縁膜２１を除去し、硼素ドープＳｉＧｅ合金からなるベ
ース層をエピタキシャル成長法により形成する工程とを
有する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＳＩＣ（Selectiv
ely Ion-Implanted Collector）構造を有し、シリコ
ンーゲルマニウム（Si-Ge）合金ベース層を備えるヘテ
ロ接合バイポーラトランジスタの製造方法に関する。
ely Ion-Implanted Collector）構造を有し、シリコ
ンーゲルマニウム（Si-Ge）合金ベース層を備えるヘテ
ロ接合バイポーラトランジスタの製造方法に関する。
【０００２】
【従来の技術】従来より、Ｓｉ−Ｇｅ合金をベース層と
するヘテロ接合バイポーラトランジスタが広い周波数応
答域及び低雑音という有利な特性を備えたものであるこ
とは良く知られている。
するヘテロ接合バイポーラトランジスタが広い周波数応
答域及び低雑音という有利な特性を備えたものであるこ
とは良く知られている。
【０００３】また、周波数特性を向上させたバイポーラ
トランジスタとして、エミッタ領域直下のコレクタ活性
領域のみにｎ型のイオン注入を行ってこの活性領域のみ
コレクタ濃度を増大させた選択コレクタ領域（Selectiv
ely Ion-implanted Collector、以下、ＳＩＣと称す
る。）を設け、それ以外の外側のコレクタ領域について
はイオン注入濃度を低減させた構造のものが提案されて
いる。このＳＩＣ構造を有するバイポーラトランジスタ
は、電流遮断周波数ｆＴ及び最大発振周波数ｆｍａｘの
両方をバランス良く大きな値とすることができるため、
高周波数特性に優れた性能を有する。
トランジスタとして、エミッタ領域直下のコレクタ活性
領域のみにｎ型のイオン注入を行ってこの活性領域のみ
コレクタ濃度を増大させた選択コレクタ領域（Selectiv
ely Ion-implanted Collector、以下、ＳＩＣと称す
る。）を設け、それ以外の外側のコレクタ領域について
はイオン注入濃度を低減させた構造のものが提案されて
いる。このＳＩＣ構造を有するバイポーラトランジスタ
は、電流遮断周波数ｆＴ及び最大発振周波数ｆｍａｘの
両方をバランス良く大きな値とすることができるため、
高周波数特性に優れた性能を有する。
【０００４】具体的には、このようなＳＩＣ構造を有す
るヘテロ接合バイポーラトランジスタ１００として、次
のようなものがある。ヘテロ接合バイポーラトランジス
タ１００は、図１０に示すように、先ず、Ｐ型シリコン
基板１０１にｎ+型埋め込みコレクタ層１０２を埋め込
み形成し、該ｎ+型埋め込みコレクタ層１０２上にｎ-型
エピタキシャル層（コレクタエピ層）１０３を形成す
る。次に、その上に、酸化層１０４、硼素ドープ多結晶
シリコン１０５、及び第１の酸化シリコン層１０６を順
次形成し、リソグラフィー工程により、酸化シリコン層
１０６及び硼素ドープ多結晶シリコン１０５を選択的エ
ッチングしてエミッタ部用窓を形成し、そのエミッタ部
用窓の内壁に酸化膜サイドウォール１０７を形成する。
るヘテロ接合バイポーラトランジスタ１００として、次
のようなものがある。ヘテロ接合バイポーラトランジス
タ１００は、図１０に示すように、先ず、Ｐ型シリコン
基板１０１にｎ+型埋め込みコレクタ層１０２を埋め込
み形成し、該ｎ+型埋め込みコレクタ層１０２上にｎ-型
エピタキシャル層（コレクタエピ層）１０３を形成す
る。次に、その上に、酸化層１０４、硼素ドープ多結晶
シリコン１０５、及び第１の酸化シリコン層１０６を順
次形成し、リソグラフィー工程により、酸化シリコン層
１０６及び硼素ドープ多結晶シリコン１０５を選択的エ
ッチングしてエミッタ部用窓を形成し、そのエミッタ部
用窓の内壁に酸化膜サイドウォール１０７を形成する。
【０００５】次に、酸化層１０４をエッチングして真性
窓部１０４ａを形成し、真性窓部１０４ａ内に硼素ドー
プＳｉＧｅベース層１０８を成膜する。そして、このＳ
ｉＧｅベース層１０８を通してリンイオンを注入し、ｎ
-型エピタキシャル層１０３の真性コレクタ領域にＳＩ
Ｃ構造１０９を形成する。次に、窒化膜からなるサイド
ウォール１１０を酸化膜サイドウォール１０７を被覆す
るよう形成し、ＳｉＧｅベース層１０８上にＳＩＣ１０
９に対向させてリンドープ多結晶シリコン１１１を形成
する。このとき、リンドープ多結晶シリコン１１１から
のリンの拡散により、エミッタ層１１２を形成する。最
後に、第２の酸化シリコン層１１３を形成して、パター
ニング及びエッチングにより電極用開口を形成し、該開
口にメタルを埋設し、ベース電極１１４（Ｂ）、エミッ
タ電極１１５（Ｅ）及びコレクタ電極１１６（Ｃ）が形
成される。
窓部１０４ａを形成し、真性窓部１０４ａ内に硼素ドー
プＳｉＧｅベース層１０８を成膜する。そして、このＳ
ｉＧｅベース層１０８を通してリンイオンを注入し、ｎ
-型エピタキシャル層１０３の真性コレクタ領域にＳＩ
Ｃ構造１０９を形成する。次に、窒化膜からなるサイド
ウォール１１０を酸化膜サイドウォール１０７を被覆す
るよう形成し、ＳｉＧｅベース層１０８上にＳＩＣ１０
９に対向させてリンドープ多結晶シリコン１１１を形成
する。このとき、リンドープ多結晶シリコン１１１から
のリンの拡散により、エミッタ層１１２を形成する。最
後に、第２の酸化シリコン層１１３を形成して、パター
ニング及びエッチングにより電極用開口を形成し、該開
口にメタルを埋設し、ベース電極１１４（Ｂ）、エミッ
タ電極１１５（Ｅ）及びコレクタ電極１１６（Ｃ）が形
成される。
【０００６】
【発明が解決しようとする課題】ところで、従来のヘテ
ロ接合バイポーラトランジスタ１００では、上述したよ
うに、ｎ-型エピタキシャル層１０３及びＳｉＧｅベー
ス層１０８を形成した後に、ＳｉＧｅベース層１０８を
通してリンイオンを注入することにより、ＳＩＣ構造１
０９を形成していた。ところが、ベース層１０８を構成
するＳｉＧｅ合金はもともとＳｉとＧｅの格子定数が異
なるので結晶内にストレスを内包しており外部からの衝
撃に弱い特性があるため、このＳｉＧｅ合金がＳＩＣ１
０９形成時のリンイオン注入による衝撃を受けて結晶欠
陥を生じ、結果的にバイポーラトランジスタ１００のリ
ーク電流を大きくしてしまう虞があった。そのため、ヘ
テロ接合バイポータトランジスタ１００において高周波
特性の更なる向上を図るには、ベース層１０８を構成す
るＳｉＧｅ合金中のＧｅ濃度をより高濃度に設計するこ
とが望ましいが、実際には上述のようなリーク電流の発
生を極力防ぐためにＳｉＧｅ合金中のＧｅ濃度を高める
には限界があった。
ロ接合バイポーラトランジスタ１００では、上述したよ
うに、ｎ-型エピタキシャル層１０３及びＳｉＧｅベー
ス層１０８を形成した後に、ＳｉＧｅベース層１０８を
通してリンイオンを注入することにより、ＳＩＣ構造１
０９を形成していた。ところが、ベース層１０８を構成
するＳｉＧｅ合金はもともとＳｉとＧｅの格子定数が異
なるので結晶内にストレスを内包しており外部からの衝
撃に弱い特性があるため、このＳｉＧｅ合金がＳＩＣ１
０９形成時のリンイオン注入による衝撃を受けて結晶欠
陥を生じ、結果的にバイポーラトランジスタ１００のリ
ーク電流を大きくしてしまう虞があった。そのため、ヘ
テロ接合バイポータトランジスタ１００において高周波
特性の更なる向上を図るには、ベース層１０８を構成す
るＳｉＧｅ合金中のＧｅ濃度をより高濃度に設計するこ
とが望ましいが、実際には上述のようなリーク電流の発
生を極力防ぐためにＳｉＧｅ合金中のＧｅ濃度を高める
には限界があった。
【０００７】また、ＳＩＣ構造１０９の形成に際し、リ
ンイオンの注入がＳｉＧｅ合金ベース層１０８へ影響し
ないように、ｎ-型エピタキシャル層１０３形成後で且
つＳｉＧｅベース層１０８の形成前に、ｎ-型エピタキ
シャル層１０３にリンイオンを直接注入する製造方法、
即ちリンイオンの注入時期をずらす製造方法も考えう
る。しかしながら、この方法では真性窓部１０４ａを通
してｎ-型エピタキシャル層１０３の広範囲にリンイオ
ンが注入されてしまうことになるので、ＳＩＣ構造１０
９が幅広く形成されてしまい、微細化を阻止する原因と
なり、高周波特性に不利となる。
ンイオンの注入がＳｉＧｅ合金ベース層１０８へ影響し
ないように、ｎ-型エピタキシャル層１０３形成後で且
つＳｉＧｅベース層１０８の形成前に、ｎ-型エピタキ
シャル層１０３にリンイオンを直接注入する製造方法、
即ちリンイオンの注入時期をずらす製造方法も考えう
る。しかしながら、この方法では真性窓部１０４ａを通
してｎ-型エピタキシャル層１０３の広範囲にリンイオ
ンが注入されてしまうことになるので、ＳＩＣ構造１０
９が幅広く形成されてしまい、微細化を阻止する原因と
なり、高周波特性に不利となる。
【０００８】そこで、本発明は、このような従来の実情
を鑑みて提案されたものであり、ＳｉＧｅ合金ベース層
のＧｅ濃度を上げつつ、リーク電流を抑制可能とし、高
周波特性に優れたＳｉＧｅ合金ベース層のヘテロ接合バ
イポーラトランジスタを提供することを目的とする。
を鑑みて提案されたものであり、ＳｉＧｅ合金ベース層
のＧｅ濃度を上げつつ、リーク電流を抑制可能とし、高
周波特性に優れたＳｉＧｅ合金ベース層のヘテロ接合バ
イポーラトランジスタを提供することを目的とする。
【０００９】
【課題を解決するための手段】上述した目的を達成する
ために完成された本発明に係る半導体装置の製造方法
は、シリコン基板に第１導電型の埋め込みコレクタ層を
形成する工程と、この埋め込みコレクタ層表面に第１導
電型のコレクタエピタキシャル層を堆積し、該コレクタ
エピタキシャル層のコレクタ領域及びコレクタ電極取出
し用領域の離間した２領域を除く部分を酸化して、素子
間分離層を形成する工程と、コレクタ領域及びその周辺
の素子間分離層上に、第１導電型とは逆型の第２導電型
不純物をドープした多結晶シリコン層及び絶縁膜をこの
順で形成し、該多結晶シリコン層及び該絶縁膜の一部を
エッチングにより選択的に除去してコレクタ領域に達す
る真性部窓を形成する工程と、残った多結晶シリコン層
及び絶縁膜の積層部上面と真性部窓の内部全域とにダミ
ー用絶縁膜を成膜した後、真性部窓の内側壁に、絶縁膜
からなるダミー用サイドウォールをダミー用絶縁膜を介
して形成する工程と、真性部窓を通してコレクタ領域の
ダミー用サイドウォールの内側下部に位置する領域に、
第１導電型の不純物をイオン注入して選択コレクタ領域
を形成する工程と、ダミー用サイドウォール及びダミー
用絶縁膜を除去し真性部窓内のコレクタ領域直上部に、
第２導電型不純物をドープした少なくともシリコン及び
ゲルマニウムを含む合金からなるベース層をエピタキシ
ャル成長法により形成する工程と、真性部窓の内側壁に
絶縁膜からなるサイドウォールを形成する工程と、ベー
ス層上に選択コレクタ領域と対面させて、第１導電型不
純物をドープした多結晶シリコン層を形成し、該第１導
電型不純物をベース層に拡散させてエミッタ層を形成す
る工程とを有することを特徴とするものである。かかる
製造方法によれば、ＳｉＧｅ（又はＳｉＧｅＣ）合金ベ
ース層を形成する前段階に選択コレクタ領域を形成する
ので、選択コレクタ領域を形成するための第１導電型不
純物のイオン注入がＳｉＧｅ合金ベース層へ影響しない
で済むため、ベース層中のＧｅ濃度を上げつつ、リーク
電流を抑制可能となる。しかも、ダミー用サイドウォー
ルを形成することにより、選択コレクタ領域を微細な範
囲にて正確に位置決めして形成することができるため、
トランジスタ構造の微細化が図られ、高周波特性に優れ
たものとすることができる。
ために完成された本発明に係る半導体装置の製造方法
は、シリコン基板に第１導電型の埋め込みコレクタ層を
形成する工程と、この埋め込みコレクタ層表面に第１導
電型のコレクタエピタキシャル層を堆積し、該コレクタ
エピタキシャル層のコレクタ領域及びコレクタ電極取出
し用領域の離間した２領域を除く部分を酸化して、素子
間分離層を形成する工程と、コレクタ領域及びその周辺
の素子間分離層上に、第１導電型とは逆型の第２導電型
不純物をドープした多結晶シリコン層及び絶縁膜をこの
順で形成し、該多結晶シリコン層及び該絶縁膜の一部を
エッチングにより選択的に除去してコレクタ領域に達す
る真性部窓を形成する工程と、残った多結晶シリコン層
及び絶縁膜の積層部上面と真性部窓の内部全域とにダミ
ー用絶縁膜を成膜した後、真性部窓の内側壁に、絶縁膜
からなるダミー用サイドウォールをダミー用絶縁膜を介
して形成する工程と、真性部窓を通してコレクタ領域の
ダミー用サイドウォールの内側下部に位置する領域に、
第１導電型の不純物をイオン注入して選択コレクタ領域
を形成する工程と、ダミー用サイドウォール及びダミー
用絶縁膜を除去し真性部窓内のコレクタ領域直上部に、
第２導電型不純物をドープした少なくともシリコン及び
ゲルマニウムを含む合金からなるベース層をエピタキシ
ャル成長法により形成する工程と、真性部窓の内側壁に
絶縁膜からなるサイドウォールを形成する工程と、ベー
ス層上に選択コレクタ領域と対面させて、第１導電型不
純物をドープした多結晶シリコン層を形成し、該第１導
電型不純物をベース層に拡散させてエミッタ層を形成す
る工程とを有することを特徴とするものである。かかる
製造方法によれば、ＳｉＧｅ（又はＳｉＧｅＣ）合金ベ
ース層を形成する前段階に選択コレクタ領域を形成する
ので、選択コレクタ領域を形成するための第１導電型不
純物のイオン注入がＳｉＧｅ合金ベース層へ影響しない
で済むため、ベース層中のＧｅ濃度を上げつつ、リーク
電流を抑制可能となる。しかも、ダミー用サイドウォー
ルを形成することにより、選択コレクタ領域を微細な範
囲にて正確に位置決めして形成することができるため、
トランジスタ構造の微細化が図られ、高周波特性に優れ
たものとすることができる。
【００１０】このとき、ベース層中のゲルマニウム濃度
を１５％以上、６０％以下とすることが好ましい。この
ように、ＳｉＧｅ（又はＳｉＧｅＣ）合金ベース層中の
Ｇｅ濃度を高濃度とすることにより、更なる高速化が可
能となり、高周波特性に優れたトランジスタを提供可能
となる。ここで、ベース層中のＧｅ濃度が１５％未満で
あると、高速化の向上が図れない。一方、ベース層中の
Ｇｅ濃度が６０％以上であると、結晶安定性の点から成
膜が技術的に困難となる。
を１５％以上、６０％以下とすることが好ましい。この
ように、ＳｉＧｅ（又はＳｉＧｅＣ）合金ベース層中の
Ｇｅ濃度を高濃度とすることにより、更なる高速化が可
能となり、高周波特性に優れたトランジスタを提供可能
となる。ここで、ベース層中のＧｅ濃度が１５％未満で
あると、高速化の向上が図れない。一方、ベース層中の
Ｇｅ濃度が６０％以上であると、結晶安定性の点から成
膜が技術的に困難となる。
【００１１】また、ベース層のエピタキシャル形成時の
成膜温度を４５０℃以上、５５０℃以下とすることが好
ましい。このようにすることで、ベース層下の選択コレ
クタ領域中の不純物分布を維持しつつ、所望の領域にベ
ース層を成膜可能となる。ここで、ベース層の成膜温度
を４５０℃未満にすると、成膜レートが遅すぎて生産性
が悪くなる。一方、ベース層の成膜温度を５５０℃より
大きくすると、ベース層下の選択コレクタ領域中の不純
物が拡散してしまう虞がある。
成膜温度を４５０℃以上、５５０℃以下とすることが好
ましい。このようにすることで、ベース層下の選択コレ
クタ領域中の不純物分布を維持しつつ、所望の領域にベ
ース層を成膜可能となる。ここで、ベース層の成膜温度
を４５０℃未満にすると、成膜レートが遅すぎて生産性
が悪くなる。一方、ベース層の成膜温度を５５０℃より
大きくすると、ベース層下の選択コレクタ領域中の不純
物が拡散してしまう虞がある。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら詳細に説明する。図１乃至図７
は、本発明に係る半導体装置の製造工程を示す断面図で
ある。
て、図面を参照しながら詳細に説明する。図１乃至図７
は、本発明に係る半導体装置の製造工程を示す断面図で
ある。
【００１３】本発明に係る半導体装置の製造工程は次の
ような工程からなる。先ず、図１に示すように、ｐ型シ
リコン基板１０に、１×１０２０ｃｍ−３の砒素（Ａ
ｓ）を含有するｎ+型埋め込みサブコレクタ層１１を選
択拡散により形成し、次いで、このｎ+型埋め込みサブ
コレクタ層１１上に、エピタキシャル成長法により、リ
ン（Ｐ）濃度が１×１０１４ｃｍ−３〜１×１０１６ｃ
ｍ−３のｎ型コレクタエピタキシャル層１２を膜厚６０
００〜１００００Åにて形成する。次に、このｎ型コレ
クタエピタキシャル層１２にｐ型不純物の硼素（Ｂ）を
イオン注入し、ＰＮ分離層１３を形成する。そして、ｎ
型コレクタエピタキシャル層１２のコレクタ領域及びコ
レクタ電極取出し用となる２領域上に、酸化シリコン膜
１４を膜厚５００Å、窒化シリコン膜１５を膜厚１５０
０Åにて順次成膜し、パターニング及びエッチング工程
により、図１に示すように島状に形成する。
ような工程からなる。先ず、図１に示すように、ｐ型シ
リコン基板１０に、１×１０２０ｃｍ−３の砒素（Ａ
ｓ）を含有するｎ+型埋め込みサブコレクタ層１１を選
択拡散により形成し、次いで、このｎ+型埋め込みサブ
コレクタ層１１上に、エピタキシャル成長法により、リ
ン（Ｐ）濃度が１×１０１４ｃｍ−３〜１×１０１６ｃ
ｍ−３のｎ型コレクタエピタキシャル層１２を膜厚６０
００〜１００００Åにて形成する。次に、このｎ型コレ
クタエピタキシャル層１２にｐ型不純物の硼素（Ｂ）を
イオン注入し、ＰＮ分離層１３を形成する。そして、ｎ
型コレクタエピタキシャル層１２のコレクタ領域及びコ
レクタ電極取出し用となる２領域上に、酸化シリコン膜
１４を膜厚５００Å、窒化シリコン膜１５を膜厚１５０
０Åにて順次成膜し、パターニング及びエッチング工程
により、図１に示すように島状に形成する。
【００１４】次に、図２に示すように、高温酸素雰囲気
下にてＬＯＣＯＳ（Local Oxidation of Silicon）
フィールド酸化を行い、酸化シリコン膜１４及び窒化シ
リコン膜１５直下に位置するｎ型コレクタエピタキシャ
ル層１２のみを残しそれ以外の領域のｎ型コレクタエピ
タキシャル層１２を酸化シリコン層１６とする。ここ
で、酸化シリコン層１６の膜厚は、４０００〜６０００
Åであると好ましい。また、このとき、ＰＮ分離層１３
はこのフィールド酸化工程で図２に示すようにｐ型シリ
コン基板１０上に拡散される。
下にてＬＯＣＯＳ（Local Oxidation of Silicon）
フィールド酸化を行い、酸化シリコン膜１４及び窒化シ
リコン膜１５直下に位置するｎ型コレクタエピタキシャ
ル層１２のみを残しそれ以外の領域のｎ型コレクタエピ
タキシャル層１２を酸化シリコン層１６とする。ここ
で、酸化シリコン層１６の膜厚は、４０００〜６０００
Åであると好ましい。また、このとき、ＰＮ分離層１３
はこのフィールド酸化工程で図２に示すようにｐ型シリ
コン基板１０上に拡散される。
【００１５】その後、窒化シリコン膜１５を除去し、２
箇所に設けられたｎ型コレクタエピタキシャル層１２の
うちのコレクタ電極取出し側のｎ型コレクタエピタキシ
ャル層１２に、更にリンを高濃度ドーピングし、図３に
示すように、コレクタ電極取出用のｎ+型エピタキシャ
ル層１７とする。
箇所に設けられたｎ型コレクタエピタキシャル層１２の
うちのコレクタ電極取出し側のｎ型コレクタエピタキシ
ャル層１２に、更にリンを高濃度ドーピングし、図３に
示すように、コレクタ電極取出用のｎ+型エピタキシャ
ル層１７とする。
【００１６】次に、図３に示すように、硼素（Ｂ）濃度
が１×１０２０ｃｍ−３程度ドープした硼素ドープ多結
晶シリコン層１８を膜厚２０００Åにて形成し、その上
に窒化シリコン層１９を膜厚１５００Åにて形成する。
そして、コレクタ領域１２のベース形成領域１２ａの直
上の硼素ドープ多結晶シリコン層１８及び窒化シリコン
層１９をエッチングして、真性部窓２０を形成する。こ
のとき、真性部窓２０の幅は、０．６μｍ以上、１．２
μｍ以下であることが好ましい。
が１×１０２０ｃｍ−３程度ドープした硼素ドープ多結
晶シリコン層１８を膜厚２０００Åにて形成し、その上
に窒化シリコン層１９を膜厚１５００Åにて形成する。
そして、コレクタ領域１２のベース形成領域１２ａの直
上の硼素ドープ多結晶シリコン層１８及び窒化シリコン
層１９をエッチングして、真性部窓２０を形成する。こ
のとき、真性部窓２０の幅は、０．６μｍ以上、１．２
μｍ以下であることが好ましい。
【００１７】次に、図４に示すように、エッチングによ
り残った窒化シリコン層１９上面と、真性部窓２０の内
部全域とに、ダミー用酸化シリコン膜２１を膜厚５００
Åにて形成し、更にその上にダミー用窒化シリコン膜を
膜厚２０００〜３０００Åにて形成し、その後、ドライ
エッチングにより窒化シリコン膜をエッチバックして、
窒化シリコンからなるダミー用サイドウォール２２を真
性部窓２０の内側壁に沿ってダミー用酸化シリコン膜２
１上に形成する。
り残った窒化シリコン層１９上面と、真性部窓２０の内
部全域とに、ダミー用酸化シリコン膜２１を膜厚５００
Åにて形成し、更にその上にダミー用窒化シリコン膜を
膜厚２０００〜３０００Åにて形成し、その後、ドライ
エッチングにより窒化シリコン膜をエッチバックして、
窒化シリコンからなるダミー用サイドウォール２２を真
性部窓２０の内側壁に沿ってダミー用酸化シリコン膜２
１上に形成する。
【００１８】続いて、図４に示すように、真性部窓２０
を通して、低濃度のｎ型コレクタエピタキシャル層１２
のダミー用サイドウォール２２の内側下部に位置する真
性コレクタ領域に向けて、ｎ型不純物のリン（Ｐ）を、
注入エネルギ１００〜１８０ｋｅＶ、ドーズ量２×１０
１２ｃｍ−３〜１×１０１３ｃｍ−３の条件で、図中矢
印方向に示すようにイオン注入し、９００〜１０００℃
の窒素雰囲気下で熱処理を行い、ＳＩＣ２３を形成す
る。
を通して、低濃度のｎ型コレクタエピタキシャル層１２
のダミー用サイドウォール２２の内側下部に位置する真
性コレクタ領域に向けて、ｎ型不純物のリン（Ｐ）を、
注入エネルギ１００〜１８０ｋｅＶ、ドーズ量２×１０
１２ｃｍ−３〜１×１０１３ｃｍ−３の条件で、図中矢
印方向に示すようにイオン注入し、９００〜１０００℃
の窒素雰囲気下で熱処理を行い、ＳＩＣ２３を形成す
る。
【００１９】その後、図５に示すように、ダミー用酸化
シリコン膜２１及びダミー用サイドウォール２２を除去
する。
シリコン膜２１及びダミー用サイドウォール２２を除去
する。
【００２０】次に、図６に示すように、硼素ドープ多結
晶シリコン層１９上並びに真性部窓２０内のｎ型コレク
タエピタキシャル層１２上及びＳＩＣ２３上に、エピタ
キシャル成長法により、Ｇｅ濃度１５％以上で且つ硼素
ドープしたＳｉＧｅ合金ベース層２４を形成し、これら
ベース層２４、窒化シリコン層１９、硼素ドープ多結晶
シリコン層１８を順次パターニング及びエッチングする
ことにより、図６に示すような形状とする。このとき、
ベース層２４はＳＩＣ２３に対面する部位と該部位から
起立して真性部窓２０の内壁に当接する起立部２４ａと
から構成され、この起立部２４ａがベース電極用の取出
部となる硼素ドープ多結晶シリコン層１８に当接してい
る。
晶シリコン層１９上並びに真性部窓２０内のｎ型コレク
タエピタキシャル層１２上及びＳＩＣ２３上に、エピタ
キシャル成長法により、Ｇｅ濃度１５％以上で且つ硼素
ドープしたＳｉＧｅ合金ベース層２４を形成し、これら
ベース層２４、窒化シリコン層１９、硼素ドープ多結晶
シリコン層１８を順次パターニング及びエッチングする
ことにより、図６に示すような形状とする。このとき、
ベース層２４はＳＩＣ２３に対面する部位と該部位から
起立して真性部窓２０の内壁に当接する起立部２４ａと
から構成され、この起立部２４ａがベース電極用の取出
部となる硼素ドープ多結晶シリコン層１８に当接してい
る。
【００２１】このように、本実施形態の製造方法では、
ＳｉＧｅ合金ベース層２４を形成する前の段階でＳＩＣ
２３を形成するので、ＳＩＣ２３を形成するためのリン
イオン注入がＳｉＧｅ合金ベース層２４へ影響しないで
済むため、ＳｉＧｅエピタキシャル膜に結晶欠陥を生じ
ることがなく、ベース層２４中のＧｅ濃度を高濃度とす
ることができると共に、リーク電流も抑制可能となる。
更に、ダミー用サイドウォール２２を形成することによ
り、ＳＩＣ２３を微細な範囲にて正確に位置決めして形
成することができるため、トランジスタ構造の微細化を
図ることができる。
ＳｉＧｅ合金ベース層２４を形成する前の段階でＳＩＣ
２３を形成するので、ＳＩＣ２３を形成するためのリン
イオン注入がＳｉＧｅ合金ベース層２４へ影響しないで
済むため、ＳｉＧｅエピタキシャル膜に結晶欠陥を生じ
ることがなく、ベース層２４中のＧｅ濃度を高濃度とす
ることができると共に、リーク電流も抑制可能となる。
更に、ダミー用サイドウォール２２を形成することによ
り、ＳＩＣ２３を微細な範囲にて正確に位置決めして形
成することができるため、トランジスタ構造の微細化を
図ることができる。
【００２２】詳しくは、ＳｉＧｅ合金ベース層２４中の
Ｇｅ濃度を、１５％以上、６０％以下の高濃度とするこ
とができ、この範囲が性能上も好ましい。ここで、Ｓｉ
Ｇｅ合金ベース層２４中のＧｅ濃度が１５％未満である
と、高速化の向上が図れない。一方、ＳｉＧｅ合金ベー
ス層２４中のＧｅ濃度が６０％以上であると、結晶安定
性の点から成膜が技術的に困難となる。このように、Ｇ
ｅ濃度を１５％〜６０％の高濃度としたＳｉＧｅ合金ベ
ース層２４を用いることにより、大きな増幅率を確保し
ながら、ベース層２４のｐ型不純物濃度を高くでき、そ
の結果、トランジスタの最大発振周波数ｆｍａｘを大き
くすることができる。しかも、ｎ型コレクタエピタキシ
ャル層１２において、ＳＩＣ２３の領域のみｎ型不純物
を高濃度とし、その他の領域を低濃度とすることによ
り、最大発振周波数ｆｍａｘを損なうことなく、電流遮
断周波数ｆＴを高くすることができる。したがって、本
実施形態の製造方法によれば、ＳｉＧｅ合金ベース層２
４中のＧｅ濃度を高濃度とし、且つＳＩＣ２３構造を構
成することが可能となるため、電流遮断周波数ｆＴ及び
最大発振周波数ｆｍａｘを共にバランス良く大きくする
ことができ、十分な増幅率を確保しつつ、非常に高い周
波数特性が得られる。
Ｇｅ濃度を、１５％以上、６０％以下の高濃度とするこ
とができ、この範囲が性能上も好ましい。ここで、Ｓｉ
Ｇｅ合金ベース層２４中のＧｅ濃度が１５％未満である
と、高速化の向上が図れない。一方、ＳｉＧｅ合金ベー
ス層２４中のＧｅ濃度が６０％以上であると、結晶安定
性の点から成膜が技術的に困難となる。このように、Ｇ
ｅ濃度を１５％〜６０％の高濃度としたＳｉＧｅ合金ベ
ース層２４を用いることにより、大きな増幅率を確保し
ながら、ベース層２４のｐ型不純物濃度を高くでき、そ
の結果、トランジスタの最大発振周波数ｆｍａｘを大き
くすることができる。しかも、ｎ型コレクタエピタキシ
ャル層１２において、ＳＩＣ２３の領域のみｎ型不純物
を高濃度とし、その他の領域を低濃度とすることによ
り、最大発振周波数ｆｍａｘを損なうことなく、電流遮
断周波数ｆＴを高くすることができる。したがって、本
実施形態の製造方法によれば、ＳｉＧｅ合金ベース層２
４中のＧｅ濃度を高濃度とし、且つＳＩＣ２３構造を構
成することが可能となるため、電流遮断周波数ｆＴ及び
最大発振周波数ｆｍａｘを共にバランス良く大きくする
ことができ、十分な増幅率を確保しつつ、非常に高い周
波数特性が得られる。
【００２３】また、ベース層２４のエピタキシャル形成
時の成膜温度を４５０℃以上、５５０℃以下とすること
が好ましい。このようにすることで、ベース層２４下の
ＳＩＣ２３中の不純物分布を維持しつつ、所望の領域に
ベース層２４を成膜可能となる。すなわち、ベース層２
４の成膜温度を４５０℃未満にすると、成膜レートが遅
すぎる。一方、ベース層２４の成膜温度を５５０℃より
大きくすると、ベース層２４下のＳＩＣ２３中の不純物
が拡散してしまう虞がある。
時の成膜温度を４５０℃以上、５５０℃以下とすること
が好ましい。このようにすることで、ベース層２４下の
ＳＩＣ２３中の不純物分布を維持しつつ、所望の領域に
ベース層２４を成膜可能となる。すなわち、ベース層２
４の成膜温度を４５０℃未満にすると、成膜レートが遅
すぎる。一方、ベース層２４の成膜温度を５５０℃より
大きくすると、ベース層２４下のＳＩＣ２３中の不純物
が拡散してしまう虞がある。
【００２４】なお、ＳｉＧｅ合金ベース層２４は、Ｓｉ
Ｇｅ合金に限らずＳｉＧｅＣ合金であっても良い。ま
た、ベース層は、コレクタ側から見て、厚さ１００Åの
ノンドープＳｉＧｅ（又はＳｉＧｅＣ）層と、厚さ２０
０〜４００Åの硼素濃度８×１０１８〜５×１０１９ｃ
ｍ−３の硼素ドープＳｉＧｅ（又はＳｉＧｅＣ）層と、
厚さ３００ÅのノンドープＳｉ層とが積層してなる構造
であると、高周波特性上特に好ましい。
Ｇｅ合金に限らずＳｉＧｅＣ合金であっても良い。ま
た、ベース層は、コレクタ側から見て、厚さ１００Åの
ノンドープＳｉＧｅ（又はＳｉＧｅＣ）層と、厚さ２０
０〜４００Åの硼素濃度８×１０１８〜５×１０１９ｃ
ｍ−３の硼素ドープＳｉＧｅ（又はＳｉＧｅＣ）層と、
厚さ３００ÅのノンドープＳｉ層とが積層してなる構造
であると、高周波特性上特に好ましい。
【００２５】次に、図７に示すように、ＳｉＧｅ合金ベ
ース層２４上に、図４と同様な工程により、保護層とし
ての酸化シリコン膜２５と、多結晶シリコンとをこの順
で積層し、その後、ドライエッチングにより多結晶シリ
コンをエッチバックして、図７に示すような多結晶シリ
コンからなるサイドウォール２６を真性部窓２０の内側
壁に沿って形成する。
ース層２４上に、図４と同様な工程により、保護層とし
ての酸化シリコン膜２５と、多結晶シリコンとをこの順
で積層し、その後、ドライエッチングにより多結晶シリ
コンをエッチバックして、図７に示すような多結晶シリ
コンからなるサイドウォール２６を真性部窓２０の内側
壁に沿って形成する。
【００２６】次に、図８に示すように、リン濃度が６×
１０２０〜１×１０２１ｃｍ−３のリンドープ多結晶シ
リコン層２７を層厚３０００Åにて全面に積層し、パタ
ーニング及びエッチング後、熱拡散処理にてリンドープ
多結晶シリコン層２７からリンをＳｉＧｅ合金ベース層
２４に拡散させ、エミッタ層２８を形成する。
１０２０〜１×１０２１ｃｍ−３のリンドープ多結晶シ
リコン層２７を層厚３０００Åにて全面に積層し、パタ
ーニング及びエッチング後、熱拡散処理にてリンドープ
多結晶シリコン層２７からリンをＳｉＧｅ合金ベース層
２４に拡散させ、エミッタ層２８を形成する。
【００２７】最後に、図９に示すように、層間絶縁層２
９を堆積し、ベース、エミッタ及びコレクタの各々に対
応するコンタクトホールを形成し、その後、金属配線層
を蒸着し、この金属配線層のパターニングを行って、ベ
ース電極（Ｂ）３１、エミッタ電極（Ｅ）３２、及びコ
レクタ電極（Ｃ）３３を形成する。このようにして、本
実施形態に係る製造方法により、高濃度なＧｅ濃度のＳ
ｉＧｅ合金ベース層２４を備え且つＳＩＣ２３構造を有
する、高周波特性に優れたヘテロ接合バイポーラトラン
ジスタ１を提供することができる。
９を堆積し、ベース、エミッタ及びコレクタの各々に対
応するコンタクトホールを形成し、その後、金属配線層
を蒸着し、この金属配線層のパターニングを行って、ベ
ース電極（Ｂ）３１、エミッタ電極（Ｅ）３２、及びコ
レクタ電極（Ｃ）３３を形成する。このようにして、本
実施形態に係る製造方法により、高濃度なＧｅ濃度のＳ
ｉＧｅ合金ベース層２４を備え且つＳＩＣ２３構造を有
する、高周波特性に優れたヘテロ接合バイポーラトラン
ジスタ１を提供することができる。
【００２８】
【発明の効果】以上詳細に述べたように、本発明に係る
半導体装置の製造方法によれば、ＳｉＧｅ（又はＳｉＧ
ｅＣ）合金ベース層を形成する前段階に選択コレクタ領
域を形成するので、選択コレクタ領域を形成するための
第１導電型不純物のイオン注入がＳｉＧｅ合金ベース層
へ影響しないで済むため、ベース層中のＧｅ濃度を上げ
つつ、リーク電流を抑制可能となる。しかも、ダミー用
サイドウォールを形成することにより、選択コレクタ領
域を微細な範囲にて正確に位置決めして形成することが
できるため、トランジスタ構造の微細化を実現すること
ができる。したがって、本発明によれば、Ｇｅ濃度が高
濃度なＳｉＧｅ合金ベース層を用いて制御性の良いＳＩ
Ｃ構造の形成を両立させることができ、高周波特性に優
れたバイポーラトランジスタを製造することができる。
半導体装置の製造方法によれば、ＳｉＧｅ（又はＳｉＧ
ｅＣ）合金ベース層を形成する前段階に選択コレクタ領
域を形成するので、選択コレクタ領域を形成するための
第１導電型不純物のイオン注入がＳｉＧｅ合金ベース層
へ影響しないで済むため、ベース層中のＧｅ濃度を上げ
つつ、リーク電流を抑制可能となる。しかも、ダミー用
サイドウォールを形成することにより、選択コレクタ領
域を微細な範囲にて正確に位置決めして形成することが
できるため、トランジスタ構造の微細化を実現すること
ができる。したがって、本発明によれば、Ｇｅ濃度が高
濃度なＳｉＧｅ合金ベース層を用いて制御性の良いＳＩ
Ｃ構造の形成を両立させることができ、高周波特性に優
れたバイポーラトランジスタを製造することができる。
【図１】本発明に係る半導体装置の製造工程における一
工程を示す断面図である。
工程を示す断面図である。
【図２】本発明に係る半導体装置の製造工程における一
工程を示す断面図である。
工程を示す断面図である。
【図３】本発明に係る半導体装置の製造工程における一
工程を示す断面図である。
工程を示す断面図である。
【図４】本発明に係る半導体装置の製造工程における一
工程を示す断面図である。
工程を示す断面図である。
【図５】本発明に係る半導体装置の製造工程における一
工程を示す断面図である。
工程を示す断面図である。
【図６】本発明に係る半導体装置の製造工程における一
工程を示す断面図である。
工程を示す断面図である。
【図７】本発明に係る半導体装置の製造工程における一
工程を示す断面図である。
工程を示す断面図である。
【図８】本発明に係る半導体装置の製造工程における一
工程を示す断面図である。
工程を示す断面図である。
【図９】本発明に係る半導体装置の製造工程により製造
されたバイポーラトランジスタの構造を示す断面図であ
る。
されたバイポーラトランジスタの構造を示す断面図であ
る。
【図１０】従来のバイポーラトランジスタの構造を示す
断面図である。
断面図である。
１ バイポーラトランジスタ
１０ ｐ型シリコン基板
１１ ｎ+型埋め込みサブコレクタ層
１２ ｎ型コレクタエピタキシャル層
１２ａ 真性コレクタ領域
１３ ＰＮ分離層
１４ 酸化シリコン膜
１５ 窒化シリコン膜
１６ 酸化シリコン層
１７ ｎ+型エピタキシャル層
１８ 硼素ドープ多結晶シリコン層
１９ 窒化シリコン層
２０ 真性部窓
２１ ダミー用酸化シリコン膜
２２ ダミー用サイドウォール
２３ ＳＩＣ
２４ ベース層
２５ 酸化シリコン膜
２６ サイドウォール
２７ リンドープ多結晶シリコン層
２８ エミッタ層
２９ 層間絶縁層
３０ 金属配線層
３１ ベース電極
３２ エミッタ電極
３３ コレクタ電極
１００ バイポーラトランジスタ
１０１ ｐ型シリコン基板
１０２ ｎ+型埋め込みコレクタ層
１０３ ｎ-型エピタキシャル層
１０８ 硼素ドープＳｉＧｅベース層
１０９ ＳＩＣ
１１２ エミッタ
Claims (3)
- 【請求項１】 シリコン基板に第１導電型の埋め込みコ
レクタ層を形成する工程と、 前記埋め込みコレクタ層表面に第１導電型のコレクタエ
ピタキシャル層を堆積し、該コレクタエピタキシャル層
のコレクタ領域及びコレクタ電極取出し用領域の離間し
た２領域を除く部分を酸化して、素子間分離層を形成す
る工程と、 前記コレクタ領域及びその周辺の前記素子間分離層上
に、第１導電型とは逆型の第２導電型不純物をドープし
た多結晶シリコン層及び絶縁膜をこの順で形成し、該多
結晶シリコン層及び該絶縁膜の一部をエッチングにより
選択的に除去して、前記コレクタ領域に達する真性部窓
を形成する工程と、 残った前記多結晶シリコン層及び前記絶縁膜の積層部上
面と、前記真性部窓の内部全域とに、ダミー用絶縁膜を
成膜した後、前記真性部窓の内側壁に、絶縁膜からなる
ダミー用サイドウォールを前記ダミー用絶縁膜を介して
形成する工程と、 前記真性部窓を通して、前記コレクタ領域の前記ダミー
用サイドウォールの内側下部に位置する領域に、第１導
電型の不純物をイオン注入して選択コレクタ領域を形成
する工程と、 前記ダミー用サイドウォール及び前記ダミー用絶縁膜を
除去し、前記真性部窓内の前記コレクタ領域直上部に、
第２導電型不純物をドープした少なくともシリコン及び
ゲルマニウムを含む合金からなるベース層をエピタキシ
ャル成長法により形成する工程と、 前記真性部窓の内側壁に絶縁膜からなるサイドウォール
を形成する工程と、 前記ベース層上に前記選択コレクタ領域と対面させて、
第１導電型不純物をドープした多結晶シリコン層を形成
し、該第１導電型不純物を前記ベース層に拡散させてエ
ミッタ層を形成する工程とを有することを特徴とする半
導体装置の製造方法。 - 【請求項２】 前記ベース層中のゲルマニウム濃度を、
１５％以上、６０％以下とすることを特徴とする請求項
１記載の半導体装置の製造方法。 - 【請求項３】 前記ベース層のエピタキシャル形成時の
成膜温度を４５０℃以上、５５０℃以下とすることを特
徴とする請求項１、又は２記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031880A JP2003234349A (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002031880A JP2003234349A (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003234349A true JP2003234349A (ja) | 2003-08-22 |
Family
ID=27775159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002031880A Withdrawn JP2003234349A (ja) | 2002-02-08 | 2002-02-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003234349A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114122188A (zh) * | 2021-11-08 | 2022-03-01 | 西安电子科技大学 | 一种表面优化的异质结紫外光电晶体管及其制备方法 |
-
2002
- 2002-02-08 JP JP2002031880A patent/JP2003234349A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114122188A (zh) * | 2021-11-08 | 2022-03-01 | 西安电子科技大学 | 一种表面优化的异质结紫外光电晶体管及其制备方法 |
| CN114122188B (zh) * | 2021-11-08 | 2023-09-01 | 西安电子科技大学 | 一种表面优化的异质结紫外光电晶体管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5166046B2 (ja) | ＳｉＧｅバイポーラの歩留りを向上させるＣ打込み | |
| US6436781B2 (en) | High speed and low parasitic capacitance semiconductor device and method for fabricating the same | |
| JP2748898B2 (ja) | 半導体装置およびその製造方法 | |
| US5962879A (en) | Super self-aligned bipolar transistor | |
| JPH11354537A (ja) | エピタキシャルベ―スをもつたて形バイポ―ラトランジスタの真性コレクタの選択ド―ピングを行う方法 | |
| US5696007A (en) | Method for manufacturing a super self-aligned bipolar transistor | |
| US7511317B2 (en) | Porous silicon for isolation region formation and related structure | |
| JPH10326793A (ja) | 半導体装置の製造方法 | |
| US20060011944A1 (en) | Semiconductor device | |
| JP2003234349A (ja) | 半導体装置の製造方法 | |
| JP3456864B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003243407A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP3326990B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JP3908023B2 (ja) | 半導体装置の製造方法 | |
| JP2002368004A (ja) | 半導体装置およびその製造方法 | |
| JP3408517B2 (ja) | 半導体装置の製造方法 | |
| JPH11260829A (ja) | 半導体装置及びその製造方法 | |
| JPH08335584A (ja) | バイポーラトランジスタの製造方法 | |
| JP2000058555A (ja) | ヘテロ接合バイポーラトランジスタを備えた半導体装置およびその製造方法 | |
| JP2002231932A (ja) | バイポーラ型半導体装置及びその製造方法 | |
| JPS641933B2 (ja) | ||
| JPH1065015A (ja) | 半導体装置およびその製造方法 | |
| JPH11233523A (ja) | 半導体装置およびその製造方法 | |
| JPH04355929A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01272155A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050510 |