JP2003229575A5 - - Google Patents

Claims (23)

1. 基板上の半導体層を縞状のパターンに加工し、周期を持った縦型の薄膜を形成する工程、上記縞状のパターンと交差する方向に少なくとも一辺を持つパターンにより、上記縦型の薄膜の一部分を除去する工程及び残された上記縦型の薄膜の所望の部分の両側にゲート絶縁膜を介してゲート電極を形成する工程を有することを特徴とする集積半導体装置の製造方法。
2. 上記集積半導体装置は、少なくとも２個のトランジスタを有し、該２個のトランジスタは、不活性領域を介して上記縦型の薄膜の長手方向に隣接し、上記複数の縦型の薄膜の内の所望の一つの薄膜が上記除去によって残された部分は、少なくとも上記隣接する２個のトランジスタがそれぞれ配置される領域に位置することを特徴とする請求項１記載の集積半導体装置の製造方法。
3. 上記所望の一つの薄膜は、少なくとも上記２個のトランジスタがそれぞれ配置される領域の間で上記除去により除去されていることを特徴とする請求項２記載の集積半導体装置の製造方法。
4. 上記所望の一つの薄膜は、上記２個のトランジスタがそれぞれ配置される領域の間も連続して存在していることを特徴とする請求項２記載の集積半導体装置の製造方法。
5. 上記縞状のパターンは、光の干渉を利用して形成されたことを特徴とする請求項１から４のいずれか一に記載の集積半導体装置の製造方法。
6. 上記半導体層は、絶縁膜上に配置されていることを特徴とする請求項１から５のいずれか一に記載の集積半導体装置の製造方法。
7. 基板上の半導体層を、周期を持った複数の縦型の薄膜に加工する工程、該複数の縦型の薄膜の長手方向の所望の部分を除去する工程及び残された上記縦型の薄膜の所望の部分の両側面にゲート絶縁膜を介してゲート電極を形成する工程を有することを特徴とする集積半導体装置の製造方法。
8. 上記集積半導体装置は、少なくとも２個のトランジスタを有し、該２個のトランジスタは、不活性領域を介して上記縦型の薄膜の長手方向に隣接し、上記複数の縦型の薄膜の内の所望の一つの薄膜が上記除去によって残された部分は、少なくとも上記隣接する２個のトランジスタがそれぞれ配置される領域に位置することを特徴とする請求項７記載の集積半導体装置の製造方法。
9. 上記所望の一つの薄膜は、少なくとも上記２個のトランジスタがそれぞれ配置される領域の間で上記除去により除去されていることを特徴とする請求項８記載の集積半導体装置の製造方法。
10. 上記所望の一つの薄膜は、上記２個のトランジスタがそれぞれ配置される領域の間で連続していることを特徴とする請求項８記載の集積半導体装置の製造方法。
11. 上記複数の縦型の薄膜は、光の干渉を利用して形成されたパターンを用いて形成されたことを特徴とする請求項７から１０のいずれか一に記載の集積半導体装置の製造方法。
12. 上記半導体層は、絶縁膜上に配置されていることを特徴とする請求項７から１１のいずれか一に記載の集積半導体装置の製造方法。
13. チャネルを構成する縦型の薄膜を備えたトランジスタの少なくとも２個が、該縦型の薄膜の長手方向に、素子分離領域を介して隣接する構造を有する集積半導体装置の製造方法であって、基板上の半導体層を加工し、上記縦型の薄膜がその長手方向に連続した構造を形成する第１の工程、上記縦型の薄膜がその長手方向に連続した構造の少なくとも両端部の所望の範囲を除去する第２の工程及び上記縦型の薄膜の所望の２箇所の部分の両側に、それぞれゲート絶縁膜を介してゲート電極を形成する第３の工程を有し、上記ゲート電極はそれぞれ異なる上記トランジスタに配置されていることを特徴とする集積半導体装置の製造方法。
14. 上記縦型の薄膜は、少なくとも上記２個のトランジスタがそれぞれ配置される領域の間で上記第２の工程の除去のときに除去されることを特徴とする請求項１３記載の集積半導体装置の製造方法。
15. 上記縦型の薄膜は、上記２個のトランジスタの間が連続した構造であることを特徴とする請求項１３記載の集積半導体装置の製造方法。
16. 基板上の絶縁膜上に配置された縦型の薄膜を有するトランジスタを少なくとも２個具備し、該２個のトランジスタは、不活性領域を介して上記縦型の薄膜の長手方向に隣接し、上記縦型の薄膜は、それぞれの所望の部分の両側にゲート絶縁膜を介してゲート電極が形成されて上記トランジスタのチャネルを構成し、上記２個のトランジスタの一方のチャネルを構成する縦型の薄膜の長手方向の延長上に、上記トランジスタの他方のチャネルを構成する縦型の薄膜が配置されていることを特徴とする集積半導体装置。
17. 上記縦型の薄膜は、上記２個のトランジスタの間が連続した構造であることを特徴とする請求項１６記載の集積半導体装置の製造方法。
18. 周期を持って配置された縦型の薄膜が基板上の絶縁膜上に配置され、少なくとも２個のトランジスタが、不活性領域を介して上記縦型の薄膜の長手方向に隣接した構造を具備し、上記縦型の薄膜の内の所望の一つは、上記２個のトランジスタの一方の領域にあり、該所望の一つの縦型の薄膜の長手方向の延長上で、かつ、上記トランジスタの他方の領域の上に、さらに上記縦型の薄膜が配置されていることを特徴とする集積半導体装置。
19. 上記所望の一つの縦型の薄膜と、上記他方のトランジスタの領域の上の縦型の薄膜は、その間が連続した縦型の薄膜であることを特徴とする請求項１８記載の集積半導体装置。
20. 上記所望の一つの縦型の薄膜と、上記他方のトランジスタの領域の上の縦型の薄膜は、それぞれの所望の部分の両側にゲート絶縁膜を介してゲート電極が形成されて上記一方及び他方のトランジスタのチャネルをそれぞれ構成することを特徴とする請求項１８又は１９記載の集積半導体装置。
21. 半導体基板上に絶縁膜を介して形成された半導体層を第１方向に延在する縞状のパターンに加工し、前記第１方向と交わる第２方向に一定の周期を持った縦型の薄膜を形成する工程と、半導体層の一部を除去して第１活性領域と第２活性領域とを形成する工程と、前記第１活性領域の前記半導体層と前記第２活性領域の前記半導体層の前記第２方向と交わるそれぞれの両側面にゲート電極を形成する工程とを有することを特徴とする集積半導体装置の製造方法。
22. 請求項２１記載の集積半導体装置の製造方法において、前記縦型の薄膜を形成する工程は、露光波長よりも狭いピッチで縞状に加工されたレジストをマスクに加工する工程であることを特徴とする集積半導体装置の製造方法。
23. 請求項２１記載の集積半導体装置の製造方法において、前記半導体層の一部を除去することによって素子分離領域を形成することを特徴とする集積半導体装置の製造方法。