JP2003209282A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JP2003209282A JP2003209282A JP2002006275A JP2002006275A JP2003209282A JP 2003209282 A JP2003209282 A JP 2003209282A JP 2002006275 A JP2002006275 A JP 2002006275A JP 2002006275 A JP2002006275 A JP 2002006275A JP 2003209282 A JP2003209282 A JP 2003209282A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting device
- layer
- semiconductor light
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 短い発光波長に対しても高反射率の多層反射
膜を備えた発光効率の高い半導体発光素子及びその製造
方法を提供する。 【解決手段】 ｎ型のＧａＡｓ基板１上には、内側第１
ＤＢＲ膜３ａ、外側第１ＤＢＲ膜１３、量子井戸活性層
５、第２ＤＢＲ膜７及びＳｉＯ2膜１０を形成してい
る。ＳｉＯ2膜１０に対向しない部分を有する外側第１
ＤＢＲ膜１３は、少なくとも一層がＡｌnＯm（ｎ，ｍ：
整数）を含んでいる。また、ＳｉＯ2膜１０に対向する
内側第１ＤＢＲ膜３ａはＡｌnＯmを含まない。
膜を備えた発光効率の高い半導体発光素子及びその製造
方法を提供する。 【解決手段】 ｎ型のＧａＡｓ基板１上には、内側第１
ＤＢＲ膜３ａ、外側第１ＤＢＲ膜１３、量子井戸活性層
５、第２ＤＢＲ膜７及びＳｉＯ2膜１０を形成してい
る。ＳｉＯ2膜１０に対向しない部分を有する外側第１
ＤＢＲ膜１３は、少なくとも一層がＡｌnＯm（ｎ，ｍ：
整数）を含んでいる。また、ＳｉＯ2膜１０に対向する
内側第１ＤＢＲ膜３ａはＡｌnＯmを含まない。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば伝送用及び
表示用等に用いられる半導体発光素子及びその製造方法
に関する。
表示用等に用いられる半導体発光素子及びその製造方法
に関する。
【０００２】
【従来の技術】近年、光通信や半導体発光素子情報表示
パネル等に半導体発光素子が広く用いられている。これ
らの半導体発光素子は発光効率が高いこと、光通信用の
半導体発光素子においてはさらに応答速度が高速である
ことが重要であり近年開発が盛んに行われている。
パネル等に半導体発光素子が広く用いられている。これ
らの半導体発光素子は発光効率が高いこと、光通信用の
半導体発光素子においてはさらに応答速度が高速である
ことが重要であり近年開発が盛んに行われている。
【０００３】通常の面発光型のＬＥＤ（発光ダイオー
ド）は高速応答性はあまりよくなく、１００Ｍｂｐｓ〜
２００Ｍｂｐｓ程度が限界である。そこで、レゾナント
キャビティ（Resonant Cavity）型ＬＥＤと呼ばれる半
導体発光素子が開発されている。このレゾナントキャビ
ティ型ＬＥＤは、２つのミラーで形成された共振器内に
おいて発生する定在波の腹の位置に発光層を有している
ことにより、自然放出光を制御し、高速応答及び高効率
を実現する半導体発光素子である（特開平３‐２２９４
８０号公報、米国特許第５２２６０５３号参照）。
ド）は高速応答性はあまりよくなく、１００Ｍｂｐｓ〜
２００Ｍｂｐｓ程度が限界である。そこで、レゾナント
キャビティ（Resonant Cavity）型ＬＥＤと呼ばれる半
導体発光素子が開発されている。このレゾナントキャビ
ティ型ＬＥＤは、２つのミラーで形成された共振器内に
おいて発生する定在波の腹の位置に発光層を有している
ことにより、自然放出光を制御し、高速応答及び高効率
を実現する半導体発光素子である（特開平３‐２２９４
８０号公報、米国特許第５２２６０５３号参照）。
【０００４】特に最近、比較的短い距離の通信にＰＯＦ
（プラスティック光ファイバー)が利用されはじめ、こ
のＰＯＦの低損失な波長領域である６５０ｎｍでの高効
率な発光が可能なＡｌＧａＩｎＰ系の半導体材料を発光
層とするレゾナントキャビティ型ＬＥＤが開発されてい
る（High Brightness Visible Resonant Cavity Light
Emitting Diode : IEEE PHOTONICS TECHNOLOGY LETTERS
VOL.10 NO.12 DECEMBER1998）。
（プラスティック光ファイバー)が利用されはじめ、こ
のＰＯＦの低損失な波長領域である６５０ｎｍでの高効
率な発光が可能なＡｌＧａＩｎＰ系の半導体材料を発光
層とするレゾナントキャビティ型ＬＥＤが開発されてい
る（High Brightness Visible Resonant Cavity Light
Emitting Diode : IEEE PHOTONICS TECHNOLOGY LETTERS
VOL.10 NO.12 DECEMBER1998）。
【０００５】
【発明が解決しようとする課題】ところが、上記従来の
レゾナントキャビティ型ＬＥＤは、共振器を形成するミ
ラーとしてＡｌＧａＡｓ系またはＡｌＧａＩｎＰ系の材
料の多層反射膜を用いているため、発光波長が短い場
合、多層反射膜における２層の屈折率差を大きくでき
ず、発光効率が低下するという問題があった。
レゾナントキャビティ型ＬＥＤは、共振器を形成するミ
ラーとしてＡｌＧａＡｓ系またはＡｌＧａＩｎＰ系の材
料の多層反射膜を用いているため、発光波長が短い場
合、多層反射膜における２層の屈折率差を大きくでき
ず、発光効率が低下するという問題があった。
【０００６】例えば、ＡｌＧａＡｓ系の場合、６５０ｎ
ｍの発光波長に対してはＡｌ混晶比が０．４５以上の材
料が使用可能であり、９９％以上の反射率を得るために
は多層反射膜を２５ペア以上にする必要がある。つま
り、上記多層反射膜の層数を５０層以上にする必要があ
る。
ｍの発光波長に対してはＡｌ混晶比が０．４５以上の材
料が使用可能であり、９９％以上の反射率を得るために
は多層反射膜を２５ペア以上にする必要がある。つま
り、上記多層反射膜の層数を５０層以上にする必要があ
る。
【０００７】そして、５７０ｎｍの発光波長に対しては
Ａｌ混晶比が０．６以上の材料が使用可能であるが、多
層反射膜を構成する２層の屈折率差が６５０ｎｍの場合
よりも小さく、９９パーセント以上の反射率を得るため
には多層反射膜を３５ペア以上にする必要がある。つま
り、上記多層反射膜の層数を７０層以上にする必要があ
る。
Ａｌ混晶比が０．６以上の材料が使用可能であるが、多
層反射膜を構成する２層の屈折率差が６５０ｎｍの場合
よりも小さく、９９パーセント以上の反射率を得るため
には多層反射膜を３５ペア以上にする必要がある。つま
り、上記多層反射膜の層数を７０層以上にする必要があ
る。
【０００８】このように、上記多層反射膜を構成する２
層の屈折率差が小さくなると、一定の反射率を得るため
に必要な層数が増えるばかりでなく、反射スペクトルの
幅が狭くなり、より精度の高い層厚制御、波長制御が必
要になり歩留りよく素子を作製する上で大きな問題とな
る。
層の屈折率差が小さくなると、一定の反射率を得るため
に必要な層数が増えるばかりでなく、反射スペクトルの
幅が狭くなり、より精度の高い層厚制御、波長制御が必
要になり歩留りよく素子を作製する上で大きな問題とな
る。
【０００９】そこで、本発明の目的は、上記問題点を解
決するために、短い発光波長に対しても高反射率の多層
反射膜を備えた発光効率の高い半導体発光素子及びその
製造方法を提供することにある。
決するために、短い発光波長に対しても高反射率の多層
反射膜を備えた発光効率の高い半導体発光素子及びその
製造方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明の半導体発光素子は、半導体基板上に、第１
多層反射膜、発光層及び第２多層反射膜が順次積層さ
れ、上記第１多層反射膜と上記第２多層反射膜とが一定
の間隔を有して共振器を形成し、この共振器内の定在波
の腹の位置に上記発光層が位置する半導体発光素子にお
いて、上記第２多層反射膜上に形成された電流阻止層を
備え、上記第１多層反射膜において上記電流阻止層に対
向する部分以外の少なくとも一層はＡｌnＯm（ｎ，ｍ：
整数）を含み、上記第１多層反射膜において上記電流阻
止層に対向する部分はＡｌnＯmを含まないことを特徴と
している。
め、本発明の半導体発光素子は、半導体基板上に、第１
多層反射膜、発光層及び第２多層反射膜が順次積層さ
れ、上記第１多層反射膜と上記第２多層反射膜とが一定
の間隔を有して共振器を形成し、この共振器内の定在波
の腹の位置に上記発光層が位置する半導体発光素子にお
いて、上記第２多層反射膜上に形成された電流阻止層を
備え、上記第１多層反射膜において上記電流阻止層に対
向する部分以外の少なくとも一層はＡｌnＯm（ｎ，ｍ：
整数）を含み、上記第１多層反射膜において上記電流阻
止層に対向する部分はＡｌnＯmを含まないことを特徴と
している。
【００１１】上記構成の半導体発光素子によれば、上記
第１多層反射膜において電流阻止層に対向する部分以外
の少なくとも一層がＡｌnＯmを含むので、発光波長が短
くても、その電流阻止層に対向する部分以外の領域にお
ける２層の屈折率差が大きくなる。その結果、上記電流
阻止層に対向する部分以外の領域で高反射率が得られ、
発光効率を高めることができる。
第１多層反射膜において電流阻止層に対向する部分以外
の少なくとも一層がＡｌnＯmを含むので、発光波長が短
くても、その電流阻止層に対向する部分以外の領域にお
ける２層の屈折率差が大きくなる。その結果、上記電流
阻止層に対向する部分以外の領域で高反射率が得られ、
発光効率を高めることができる。
【００１２】また、上記半導体発光素子では、半導体基
板の上方（チップ表面）から半導体基板への電流経路が
確保されている。
板の上方（チップ表面）から半導体基板への電流経路が
確保されている。
【００１３】一実施形態の半導体発光素子は、上記第２
多層反射膜上に電流拡散層が形成されている。
多層反射膜上に電流拡散層が形成されている。
【００１４】上記実施形態の半導体発光素子は、上記第
２多層反射膜上に電流拡散層が形成されているので、電
流阻止層に対向する部分以外の領域から均一な発光を得
ることができる。
２多層反射膜上に電流拡散層が形成されているので、電
流阻止層に対向する部分以外の領域から均一な発光を得
ることができる。
【００１５】一実施形態の半導体発光素子は、上記第１
多層反射膜と上記発光層との間に、ＡｌnＯmを含まない
第３多層反射膜が形成されている。
多層反射膜と上記発光層との間に、ＡｌnＯmを含まない
第３多層反射膜が形成されている。
【００１６】上記実施形態の半導体発光素子によれば、
上記第１多層反射膜と上記発光層との間に、ＡｌnＯmを
含まない第３多層反射膜が形成されているので、半導体
基板の上方（チップ表面）から半導体基板への電流経路
の断面積が大きくなり、動作電圧を低減することができ
る。
上記第１多層反射膜と上記発光層との間に、ＡｌnＯmを
含まない第３多層反射膜が形成されているので、半導体
基板の上方（チップ表面）から半導体基板への電流経路
の断面積が大きくなり、動作電圧を低減することができ
る。
【００１７】一実施形態の半導体発光素子は、上記第３
多層反射膜の層数が１０層以下である。
多層反射膜の層数が１０層以下である。
【００１８】上記実施形態の半導体発光素子によれば、
上記第３多層反射膜の層数が１０層以下であるので、第
１多層反射膜の反射特性に悪影響が及ぶことがない。し
たがって、上記第３多層反射膜の高反射率特性を維持し
たまま、動作電圧を低減することができる。
上記第３多層反射膜の層数が１０層以下であるので、第
１多層反射膜の反射特性に悪影響が及ぶことがない。し
たがって、上記第３多層反射膜の高反射率特性を維持し
たまま、動作電圧を低減することができる。
【００１９】一実施形態の半導体発光素子は、上記半導
体基板がＧａＡｓで形成されている。
体基板がＧａＡｓで形成されている。
【００２０】上記実施形態の半導体発光素子によれば、
上記第１多層反射膜がＧａＡｓで形成されているので、
一連の結晶成長でＧａＡｓ基板に格子整合する材料系の
発光層を良好な結晶性で形成することができる。
上記第１多層反射膜がＧａＡｓで形成されているので、
一連の結晶成長でＧａＡｓ基板に格子整合する材料系の
発光層を良好な結晶性で形成することができる。
【００２１】一実施形態の半導体発光素子は、上記発光
層は、単層あるいは複数層からなり、ＡｌyＧａzＩｎ
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されてい
る。
層は、単層あるいは複数層からなり、ＡｌyＧａzＩｎ
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成されてい
る。
【００２２】上記実施形態の半導体発光素子によれば、
上記発光層がＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０
≦ｚ≦１）からなるので、５５０ｎｍ〜６８０ｎｍ程度
の発光を得ることができる。
上記発光層がＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０
≦ｚ≦１）からなるので、５５０ｎｍ〜６８０ｎｍ程度
の発光を得ることができる。
【００２３】一実施形態の半導体発光素子は、上記第３
多層反射膜が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または
ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で
形成されている。
多層反射膜が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または
ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で
形成されている。
【００２４】上記実施形態の半導体発光素子によれば、
上記第３多層反射膜をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）
で形成することにより、結晶性の良いＡｌyＧａzＩｎ
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）発光層を形成する
ことができる。
上記第３多層反射膜をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）
で形成することにより、結晶性の良いＡｌyＧａzＩｎ
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）発光層を形成する
ことができる。
【００２５】また、上記第３多層反射膜をＡｌyＧａzＩ
ｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成すること
により、Ｖ族のＡｓとＰの切り換え界面から発光層まで
の距離が大きくなり、ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ
≦１、０≦ｚ≦１）発光層の結晶性をさらに高くするこ
とができる。
ｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成すること
により、Ｖ族のＡｓとＰの切り換え界面から発光層まで
の距離が大きくなり、ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ
≦１、０≦ｚ≦１）発光層の結晶性をさらに高くするこ
とができる。
【００２６】一実施形態の半導体発光素子は、上記電流
阻止層が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌ
yＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成
されている。
阻止層が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌ
yＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成
されている。
【００２７】上記実施形態の半導体発光素子によれば、
上記電流阻止層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形
成することにより、５９０ｎｍ程度より長波長の光に対
して光吸収がなく、耐湿性が良好な電流阻止層を作製す
ることができる。
上記電流阻止層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形
成することにより、５９０ｎｍ程度より長波長の光に対
して光吸収がなく、耐湿性が良好な電流阻止層を作製す
ることができる。
【００２８】また、上記電流阻止層がＡｌyＧａzＩｎ
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成することに
より、５５０ｎｍ程度より長波長の光に対して光吸収が
なく、耐湿性が良好な電流阻止層を作製することができ
る。
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成することに
より、５５０ｎｍ程度より長波長の光に対して光吸収が
なく、耐湿性が良好な電流阻止層を作製することができ
る。
【００２９】一実施形態の半導体発光素子は、上記電流
拡散層が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌ
yＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成
されている。
拡散層が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）またはＡｌ
yＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成
されている。
【００３０】上記実施形態の半導体発光素子によれば、
上記電流拡散層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形
成することにより、５９０ｎｍ程度より長波長の光に対
して光吸収がなく、耐湿性が良好な電流拡散層を作製す
ることができる。
上記電流拡散層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形
成することにより、５９０ｎｍ程度より長波長の光に対
して光吸収がなく、耐湿性が良好な電流拡散層を作製す
ることができる。
【００３１】また、上記電流拡散層をＡｌyＧａzＩｎ
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成することに
より、５５０ｎｍ程度より長波長の光に対して光吸収が
なく、耐湿性が良好な電流拡散層を作製することができ
る。
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成することに
より、５５０ｎｍ程度より長波長の光に対して光吸収が
なく、耐湿性が良好な電流拡散層を作製することができ
る。
【００３２】一実施形態の半導体発光素子において、上
記電流拡散層は発光光に対して５０％以上の透過率の透
光性電極である。
記電流拡散層は発光光に対して５０％以上の透過率の透
光性電極である。
【００３３】上記実施形態の半導体発光素子によれば、
上記電流拡散層が発光光に対して５０％以上の透過率の
透光性電極であるので、半導体材料で電流拡散層を形成
する場合よりも、動作電圧を低減することができる。
上記電流拡散層が発光光に対して５０％以上の透過率の
透光性電極であるので、半導体材料で電流拡散層を形成
する場合よりも、動作電圧を低減することができる。
【００３４】一実施形態の半導体発光素子は、上記第３
多層反射膜の縁部の表面と上記半導体基板の裏面とに、
上記半導体基板と同一導電型の電極が形成されている。
多層反射膜の縁部の表面と上記半導体基板の裏面とに、
上記半導体基板と同一導電型の電極が形成されている。
【００３５】上記実施形態の半導体発光素子によれば、
上記第３多層反射膜の縁部の表面と半導体基板の裏面と
に、上記半導体基板と同一導電型の電極が形成されてい
るので、電流が発光層を経由して側方（チップ側面方
向）にも流れて、動作電圧を低減することができる。
上記第３多層反射膜の縁部の表面と半導体基板の裏面と
に、上記半導体基板と同一導電型の電極が形成されてい
るので、電流が発光層を経由して側方（チップ側面方
向）にも流れて、動作電圧を低減することができる。
【００３６】本発明の半導体発光素子の製造方法は、半
導体基板上に、第１多層反射膜、発光層及び第２多層反
射膜が順次積層され、上記第１多層反射膜と上記第２多
層反射膜とが一定の間隔を有して共振器を形成し、この
共振器内の定在波の腹の位置に上記発光層が位置する半
導体発光素子の製造方法において、上記第２多層反射膜
上に、上記第１多層反射膜の中央部の上方に位置する電
流阻止層を形成する工程と、上記第１多層反射膜の縁部
を高温の水蒸気中で熱処理することにより、上記第１多
層反射膜の上記縁部のＡｌをＡｌnＯm（ｎ，ｍ：整数）
に変化させる工程とを備えたことを特徴としている。
導体基板上に、第１多層反射膜、発光層及び第２多層反
射膜が順次積層され、上記第１多層反射膜と上記第２多
層反射膜とが一定の間隔を有して共振器を形成し、この
共振器内の定在波の腹の位置に上記発光層が位置する半
導体発光素子の製造方法において、上記第２多層反射膜
上に、上記第１多層反射膜の中央部の上方に位置する電
流阻止層を形成する工程と、上記第１多層反射膜の縁部
を高温の水蒸気中で熱処理することにより、上記第１多
層反射膜の上記縁部のＡｌをＡｌnＯm（ｎ，ｍ：整数）
に変化させる工程とを備えたことを特徴としている。
【００３７】上記構成の半導体発光素子の製造方法によ
れば、上記第１多層反射膜の縁部を高温の水蒸気中で熱
処理することにより、第１多層反射膜の縁部のＡｌをＡ
ｌnＯmに変化させるので、第１多層反射膜の縁部におけ
る低屈折率層がＡｌnＯmで形成される。したがって、通
常の製造工程を大きく変えることなく、第１多層反射膜
の縁部の反射率を高めることができる。
れば、上記第１多層反射膜の縁部を高温の水蒸気中で熱
処理することにより、第１多層反射膜の縁部のＡｌをＡ
ｌnＯmに変化させるので、第１多層反射膜の縁部におけ
る低屈折率層がＡｌnＯmで形成される。したがって、通
常の製造工程を大きく変えることなく、第１多層反射膜
の縁部の反射率を高めることができる。
【００３８】
【発明の実施の形態】以下、本発明の半導体発光素子及
びその製造方法を図示の実施の形態により詳細に説明す
る。
びその製造方法を図示の実施の形態により詳細に説明す
る。
【００３９】（実施例１）図１（ａ）は本発明の実施例
１の半導体発光素子の上面図であり、図１（ｂ）は図１
（ａ）のｂ−ｂ線から見た断面図である。
１の半導体発光素子の上面図であり、図１（ｂ）は図１
（ａ）のｂ−ｂ線から見た断面図である。
【００４０】図２は上記実施例１の半導体発光素子の製
造途中の断面図である。
造途中の断面図である。
【００４１】図３（ａ）は上記実施例１の半導体発光素
子の製造途中の上面図であり、図３（ｂ）は図３（ａ）
のｂ−ｂ線から見た断面図である。
子の製造途中の上面図であり、図３（ｂ）は図３（ａ）
のｂ−ｂ線から見た断面図である。
【００４２】上記実施例１の半導体発光素子はＡｌＧａ
ＩｎＰ系のものであり、図２に示すように、（１００）
から［０１１］方向に２゜だけ傾斜した面方位を有する
ｎ型のＧａＡｓ基板１上に、厚さ１μｍのｎ型のＧａＡ
ｓバッファ層２、ｎ型のＡｌＡｓとｎ型のＡｌ0.45Ｇａ
0.55Ａｓとの５ペアからなる第１ＤＢＲ（Distributed
Bragg Reflector）膜３、ｎ型の（Ａｌ0.7Ｇａ0.3）0.5
Ｉｎ0.5Ｐ第１クラッド層４、量子井戸活性層５、ｐ型
の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層６、
ｐ型の（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐとｐ型のＡｌ
0.5Ｉｎ0.5Ｐとの１２ペアからなる第２ＤＢＲ膜７、厚
さ０．１μｍのｐ型の（Ａｌ0.1Ｇａ0.9） 0.5Ｉｎ0.5Ｐ
中間層８、厚さ１μｍのｐ型のＧａＡｓコンタクト層９
をＭＯＣＶＤ（有機金属気相成長）法により順次積層す
る。
ＩｎＰ系のものであり、図２に示すように、（１００）
から［０１１］方向に２゜だけ傾斜した面方位を有する
ｎ型のＧａＡｓ基板１上に、厚さ１μｍのｎ型のＧａＡ
ｓバッファ層２、ｎ型のＡｌＡｓとｎ型のＡｌ0.45Ｇａ
0.55Ａｓとの５ペアからなる第１ＤＢＲ（Distributed
Bragg Reflector）膜３、ｎ型の（Ａｌ0.7Ｇａ0.3）0.5
Ｉｎ0.5Ｐ第１クラッド層４、量子井戸活性層５、ｐ型
の（Ａｌ0.7Ｇａ0.3）0.5Ｉｎ0.5Ｐ第２クラッド層６、
ｐ型の（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐとｐ型のＡｌ
0.5Ｉｎ0.5Ｐとの１２ペアからなる第２ＤＢＲ膜７、厚
さ０．１μｍのｐ型の（Ａｌ0.1Ｇａ0.9） 0.5Ｉｎ0.5Ｐ
中間層８、厚さ１μｍのｐ型のＧａＡｓコンタクト層９
をＭＯＣＶＤ（有機金属気相成長）法により順次積層す
る。
【００４３】ここで、ｎ型のＡｌＡｓとｎ型のＡｌ0.45
Ｇａ0.55Ａｓとの５ペアからなる第１ＤＢＲ膜３は、Ａ
ｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反射
スペクトルの中心が６５０ｎｍになるように形成し、ｐ
型の（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5
Ｉｎ0.5Ｐとの１２ペアからなる第２ＤＢＲ膜７は、反
射スペクトルの中心が６５０ｎｍになるように形成す
る。そして、上記第１ＤＢＲ膜３及び第２ＤＢＲ膜７で
形成される共振器の共振波長も６５０ｎｍになるように
共振器長を調整する。本実施例１では共振器長は２波長
分とした。
Ｇａ0.55Ａｓとの５ペアからなる第１ＤＢＲ膜３は、Ａ
ｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反射
スペクトルの中心が６５０ｎｍになるように形成し、ｐ
型の（Ａｌ0.2Ｇａ0.8）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5
Ｉｎ0.5Ｐとの１２ペアからなる第２ＤＢＲ膜７は、反
射スペクトルの中心が６５０ｎｍになるように形成す
る。そして、上記第１ＤＢＲ膜３及び第２ＤＢＲ膜７で
形成される共振器の共振波長も６５０ｎｍになるように
共振器長を調整する。本実施例１では共振器長は２波長
分とした。
【００４４】また、上記量子井戸活性層５においては、
井戸層がＧａＩｎＰからなり、バリア層が（Ａｌ0.5Ｇ
ａ0.5）0.5Ｉｎ0.5Ｐからなっている。また、上記量子
井戸活性層５の位置は共振器中に生じる定在波の腹の位
置にくるようにし、発光ピーク波長は６５０ｎｍになる
ようにする。
井戸層がＧａＩｎＰからなり、バリア層が（Ａｌ0.5Ｇ
ａ0.5）0.5Ｉｎ0.5Ｐからなっている。また、上記量子
井戸活性層５の位置は共振器中に生じる定在波の腹の位
置にくるようにし、発光ピーク波長は６５０ｎｍになる
ようにする。
【００４５】次に、ｐ型のＧａＡｓコンタクト層９上
に、図３（ａ），（ｂ）に示すように、ＣＶＤ法により
ＳｉＯ2を積層し、フォトリソグラフィー及び希釈ＨＦ
によるエッチングを行って、電流阻止層の一例としての
１５０μｍ×１５０μｍのＳｉＯ2膜１０を形成すると
共に、このＳｉＯ2膜１０の外側に電流経路を形成す
る。
に、図３（ａ），（ｂ）に示すように、ＣＶＤ法により
ＳｉＯ2を積層し、フォトリソグラフィー及び希釈ＨＦ
によるエッチングを行って、電流阻止層の一例としての
１５０μｍ×１５０μｍのＳｉＯ2膜１０を形成すると
共に、このＳｉＯ2膜１０の外側に電流経路を形成す
る。
【００４６】その後、上記ＧａＡｓコンタクト層９及び
ＳｉＯ2膜１０上にＡｕＺｎ／Ｍｏ／Ａｕをスパッタ
し、フォトリソグラフィーのパターンニング゛により表
面電極を形成する。その後、熱処理することにより、図
１（ａ），（ｂ）に示すようなｐ型電極１１が、ｐ型の
ＧａＡｓコンタクト層９及びＳｉＯ2膜１０上に得られ
る。そして、ｎ型のＧａＡｓ基板１を約２８０μｍまで
研磨し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱
処理する。これにより、ｎ型のＧａＡｓ基板１下にｎ型
電極１２が形成される。
ＳｉＯ2膜１０上にＡｕＺｎ／Ｍｏ／Ａｕをスパッタ
し、フォトリソグラフィーのパターンニング゛により表
面電極を形成する。その後、熱処理することにより、図
１（ａ），（ｂ）に示すようなｐ型電極１１が、ｐ型の
ＧａＡｓコンタクト層９及びＳｉＯ2膜１０上に得られ
る。そして、ｎ型のＧａＡｓ基板１を約２８０μｍまで
研磨し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱
処理する。これにより、ｎ型のＧａＡｓ基板１下にｎ型
電極１２が形成される。
【００４７】通常、表面電極と発光層との間には１μｍ
〜３μｍの厚さの層しかなく、この層中では電流はあま
り拡散しないが、ｐ型電極１１のように、電極形状を幅
数μｍの枝形状にすることによって発光部に極めて均一
に電流を注入することができ、電極に遮られて外部に取
り出すことのできない発光光が減少する。
〜３μｍの厚さの層しかなく、この層中では電流はあま
り拡散しないが、ｐ型電極１１のように、電極形状を幅
数μｍの枝形状にすることによって発光部に極めて均一
に電流を注入することができ、電極に遮られて外部に取
り出すことのできない発光光が減少する。
【００４８】次に、ｎ型のＡｌＡｓとｎ型のＡｌ0.45Ｇ
ａ0.55Ａｓとの５ペアからなる第１ＤＢＲ膜３の側面が
露出する深さまでダイシングし、例えば約４００℃の水
蒸気中で熱処理する。これにより、ｎ型のＡｌＡｓ層の
うち周縁部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ
0.45Ｇａ0.55Ａｓとの５ペアからなる外側第１ＤＢＲ膜
１３を形成する。このとき、上記外側第１ＤＢＲ膜１３
の内側には、ｎ型のＡｌＡｓとｎ型のＡｌ0.45Ｇａ0.55
Ａｓとの５ペアからなる内側第１ＤＢＲ膜３ａが形成さ
れている。この内側第１ＤＢＲ膜３ａはＳｉＯ2膜１０
に対向し、外側第１ＤＢＲ膜１３の大部分がＳｉＯ2膜
１０に対向していない。
ａ0.55Ａｓとの５ペアからなる第１ＤＢＲ膜３の側面が
露出する深さまでダイシングし、例えば約４００℃の水
蒸気中で熱処理する。これにより、ｎ型のＡｌＡｓ層の
うち周縁部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ
0.45Ｇａ0.55Ａｓとの５ペアからなる外側第１ＤＢＲ膜
１３を形成する。このとき、上記外側第１ＤＢＲ膜１３
の内側には、ｎ型のＡｌＡｓとｎ型のＡｌ0.45Ｇａ0.55
Ａｓとの５ペアからなる内側第１ＤＢＲ膜３ａが形成さ
れている。この内側第１ＤＢＲ膜３ａはＳｉＯ2膜１０
に対向し、外側第１ＤＢＲ膜１３の大部分がＳｉＯ2膜
１０に対向していない。
【００４９】上記ＡｌnＯmの層方向の寸法（酸化の深
さ）Ｎは熱処理の温度，時間により決まる。上記寸法Ｎ
は、チップ天面サイズをＬ、電流阻止層の一辺の長さを
Ｍとして、Ｎ≧（Ｌ−Ｍ）／２を満たすのが望ましい。
本実施例１では、チップ天面サイズが（Ａｌ0.1Ｇ
ａ0.9）0.5Ｉｎ0.5Ｐ中間層８の一辺の長さ２７０μｍ
となるため、酸化の深さを７０μｍと設定している。
さ）Ｎは熱処理の温度，時間により決まる。上記寸法Ｎ
は、チップ天面サイズをＬ、電流阻止層の一辺の長さを
Ｍとして、Ｎ≧（Ｌ−Ｍ）／２を満たすのが望ましい。
本実施例１では、チップ天面サイズが（Ａｌ0.1Ｇ
ａ0.9）0.5Ｉｎ0.5Ｐ中間層８の一辺の長さ２７０μｍ
となるため、酸化の深さを７０μｍと設定している。
【００５０】最後に、個々のチップに分割することによ
り、本実施例１の半導体発光素子が得られる。
り、本実施例１の半導体発光素子が得られる。
【００５１】このようにして得られた本実施例１の半導
体発光素子によれば、外側第１ＤＢＲ膜１３はＡｌnＯm
とＡｌ0.45Ｇａ0.55Ａｓとのペアで構成するから、図４
（ｂ）に示すように、僅か５ペアで９９％以上の高反射
率を実現している。これに対して、従来の半導体発光素
子は、図４（ａ）に示すように、ＡｌＡｓとＡｌ0.45Ｇ
ａ0.55Ａｓとのペアで９９％以上の反射率を得るために
は２５ペア以上が必要である。したがって、本実施例１
の半導体発光素子は、従来の半導体発光素子に比べて、
内側第１ＤＢＲ膜３ａ，１３の層数を１／５にすること
ができている。
体発光素子によれば、外側第１ＤＢＲ膜１３はＡｌnＯm
とＡｌ0.45Ｇａ0.55Ａｓとのペアで構成するから、図４
（ｂ）に示すように、僅か５ペアで９９％以上の高反射
率を実現している。これに対して、従来の半導体発光素
子は、図４（ａ）に示すように、ＡｌＡｓとＡｌ0.45Ｇ
ａ0.55Ａｓとのペアで９９％以上の反射率を得るために
は２５ペア以上が必要である。したがって、本実施例１
の半導体発光素子は、従来の半導体発光素子に比べて、
内側第１ＤＢＲ膜３ａ，１３の層数を１／５にすること
ができている。
【００５２】また、上記第２ＤＢＲ膜７はピーク反射率
が約７０％であり、レゾナントキャビティ構造には十分
な反射率が得られている。本実施例１の半導体発光素子
を２５℃、５０ｍＡの通電試験を実施したところ１００
０時間経過後で初期光出力の９５％の光出力であった。
が約７０％であり、レゾナントキャビティ構造には十分
な反射率が得られている。本実施例１の半導体発光素子
を２５℃、５０ｍＡの通電試験を実施したところ１００
０時間経過後で初期光出力の９５％の光出力であった。
【００５３】また、本実施例１の半導体発光素子は電流
阻止構造を有しており、ＳｉＯ2膜１０下での発光を抑
制しているので、外部量子効率が高く、初期光出力は２
０ｍＡで１．６ｍＷであった。このときの動作電圧は
２．７Ｖであった。
阻止構造を有しており、ＳｉＯ2膜１０下での発光を抑
制しているので、外部量子効率が高く、初期光出力は２
０ｍＡで１．６ｍＷであった。このときの動作電圧は
２．７Ｖであった。
【００５４】上記実施例１では、上記ＧａＡｓ基板１を
半導体基板の一例、量子井戸活性層５を発光層の一例、
第２ＤＢＲ膜７を第２多層反射膜の一例としてそれぞれ
用いている。また、上記内側第１ＤＢＲ膜３ａと外側第
１ＤＢＲ膜１３とで第１多層反射膜の一例が構成され
る。
半導体基板の一例、量子井戸活性層５を発光層の一例、
第２ＤＢＲ膜７を第２多層反射膜の一例としてそれぞれ
用いている。また、上記内側第１ＤＢＲ膜３ａと外側第
１ＤＢＲ膜１３とで第１多層反射膜の一例が構成され
る。
【００５５】上記実施例１では、上記外側第１ＤＢＲ膜
１３の大部分がＳｉＯ2膜１０に対向していなかった
が、外側第１ＤＢＲ膜１３の全部がＳｉＯ2膜１０に対
向しないようにしてもよい。
１３の大部分がＳｉＯ2膜１０に対向していなかった
が、外側第１ＤＢＲ膜１３の全部がＳｉＯ2膜１０に対
向しないようにしてもよい。
【００５６】また、上記実施例１では、ｎ型のＧａＡｓ
基板１を用いていたが、ｐ型の半導体基板を用いてもよ
い。この場合、上記内側第１ＤＢＲ膜３ａ及び外側第１
ＤＢＲ膜１３は量子井戸活性層５よりも半導体基板側に
配置し、内側第１ＤＢＲ膜３ａ及び外側第１ＤＢＲ膜１
３の導電型をｐ型にする。
基板１を用いていたが、ｐ型の半導体基板を用いてもよ
い。この場合、上記内側第１ＤＢＲ膜３ａ及び外側第１
ＤＢＲ膜１３は量子井戸活性層５よりも半導体基板側に
配置し、内側第１ＤＢＲ膜３ａ及び外側第１ＤＢＲ膜１
３の導電型をｐ型にする。
【００５７】（実施例２）図５（ａ）は本発明の実施例
２の半導体発光素子の上面図であり、図５（ｂ）は図５
（ａ）のｂ−ｂ線から見た断面図である。
２の半導体発光素子の上面図であり、図５（ｂ）は図５
（ａ）のｂ−ｂ線から見た断面図である。
【００５８】図６は上記実施例２の半導体発光素子の製
造途中の断面図である。
造途中の断面図である。
【００５９】図７（ａ）は上記実施例２の半導体発光素
子の製造途中の上面図であり、図７（ｂ）は図７（ａ）
のｂ−ｂ線から見た断面図である。
子の製造途中の上面図であり、図７（ｂ）は図７（ａ）
のｂ−ｂ線から見た断面図である。
【００６０】上記実施例２の半導体発光素子はＡｌＧａ
ＩｎＰ系のものであり、図６に示すように、（１００）
から［０１１］方向に１５°だけ傾斜した面方位を有す
るｎ型のＧａＡｓ基板２１上に、厚さ１μｍのｎ型のＧ
ａＡｓバッファ層２２、ｎ型のＡｌＡｓとｎ型のＡｌ
0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜２３、
ｎ型のＡｌ0.95Ｇａ0.05Ａｓとｎ型のＡｌ0.6Ｇａ0.4Ａ
ｓとの２ペアからなる第３ＤＢＲ膜２４、ｎ型のＡｌ
0.5Ｉｎ0.5Ｐ第１クラッド層２５、量子井戸活性層２
６、ｐ型のＡｌ0.5Ｉｎ0.5Ｐ第２クラッド層２７、ｐ型
の（Ａｌ0.4Ｇａ0.6） 0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉ
ｎ0.5Ｐとの１７ペアの第２ＤＢＲ膜２８、０．１μｍ
のｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐエッチングス
トップ層２９、０．３μｍのｎ型のＧａＡｓ電流阻止層
３０、０．１μｍのｎ型の（Ａｌ0.4Ｇａ0 .6）0.5Ｉｎ
0.5Ｐ保護層３１、０．０１μｍのｎ型のＧａＡｓキャ
ップ層３２をＭＯＣＶＤ法により順次積層する。
ＩｎＰ系のものであり、図６に示すように、（１００）
から［０１１］方向に１５°だけ傾斜した面方位を有す
るｎ型のＧａＡｓ基板２１上に、厚さ１μｍのｎ型のＧ
ａＡｓバッファ層２２、ｎ型のＡｌＡｓとｎ型のＡｌ
0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜２３、
ｎ型のＡｌ0.95Ｇａ0.05Ａｓとｎ型のＡｌ0.6Ｇａ0.4Ａ
ｓとの２ペアからなる第３ＤＢＲ膜２４、ｎ型のＡｌ
0.5Ｉｎ0.5Ｐ第１クラッド層２５、量子井戸活性層２
６、ｐ型のＡｌ0.5Ｉｎ0.5Ｐ第２クラッド層２７、ｐ型
の（Ａｌ0.4Ｇａ0.6） 0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉ
ｎ0.5Ｐとの１７ペアの第２ＤＢＲ膜２８、０．１μｍ
のｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐエッチングス
トップ層２９、０．３μｍのｎ型のＧａＡｓ電流阻止層
３０、０．１μｍのｎ型の（Ａｌ0.4Ｇａ0 .6）0.5Ｉｎ
0.5Ｐ保護層３１、０．０１μｍのｎ型のＧａＡｓキャ
ップ層３２をＭＯＣＶＤ法により順次積層する。
【００６１】ここで、ｎ型のＡｌＡｓとｎ型のＡｌ0.6
Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜２３は、
ＡｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反
射スペクトルの中心が５７０ｎｍになるように形成す
る。また、ｎ型のＡｌ0.95Ｇａ0. 05Ａｓとｎ型のＡｌ
0.6Ｇａ0.4Ａｓとの２ペアからなる第３ＤＢＲ膜２４、
及び、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型の
Ａｌ0.5Ｉｎ0.5Ｐとの１７ペアからなる第２ＤＢＲ膜２
８も、反射スペクトルの中心が５７０ｎｍになるように
形成する。また、上記第１ＤＢＲ膜２３、第３ＤＢＲ膜
２４及び第２ＤＢＲ膜２８により形成される共振器の共
振波長も５７０ｎｍになるように共振器長を調整する。
本実施例２では共振器長は２波長分とした。
Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜２３は、
ＡｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反
射スペクトルの中心が５７０ｎｍになるように形成す
る。また、ｎ型のＡｌ0.95Ｇａ0. 05Ａｓとｎ型のＡｌ
0.6Ｇａ0.4Ａｓとの２ペアからなる第３ＤＢＲ膜２４、
及び、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型の
Ａｌ0.5Ｉｎ0.5Ｐとの１７ペアからなる第２ＤＢＲ膜２
８も、反射スペクトルの中心が５７０ｎｍになるように
形成する。また、上記第１ＤＢＲ膜２３、第３ＤＢＲ膜
２４及び第２ＤＢＲ膜２８により形成される共振器の共
振波長も５７０ｎｍになるように共振器長を調整する。
本実施例２では共振器長は２波長分とした。
【００６２】また、上記量子井戸活性層２６において
は、井戸層が（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐからな
り、バリア層が（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐの量子
井戸活性層２６からなっている。そして、上記量子井戸
活性層２６の位置は共振器中に生じる定在波の腹の位置
にくるようにし、発光ピーク波長は５７０ｎｍになるよ
うにする。
は、井戸層が（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐからな
り、バリア層が（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐの量子
井戸活性層２６からなっている。そして、上記量子井戸
活性層２６の位置は共振器中に生じる定在波の腹の位置
にくるようにし、発光ピーク波長は５７０ｎｍになるよ
うにする。
【００６３】次に、図７（ａ），（ｂ）に示すように、
ｎ型のＧａＡｓキャップ層３２を硫酸／過酸化水素系エ
ッチャントにより除去した後、フォトリソグラフィー
と、熱燐酸、硫酸／過酸化水素系エッチャントとにより
ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１、ｎ
型のＧａＡｓ電流阻止層３０をｐ型の（Ａｌ0.4Ｇ
ａ0. 6）0.5Ｉｎ0.5Ｐエッチングストップ層２９に達す
るまでエッチングを行う。これにより、ｐ型の（Ａｌ
0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐエッチングストップ層２９上
に、ｎ型のＧａＡｓ電流阻止層３０ａが得られる。そし
て、ｎ型のＧａＡｓ電流阻止層３０ａ上には、ｎ型の
（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１ａが形成さ
れる。このとき、ｎ型のＧａＡｓ電流阻止層３０ａと、
ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１ａと
は１５０μｍ×１５０μｍになっている。そして、ｎ型
のＧａＡｓ電流阻止層３０ａと、ｎ型の（Ａｌ0.4Ｇａ
0.6）0.5Ｉｎ0.5Ｐ保護層３１ａとの外側には電流経路
が形成される。
ｎ型のＧａＡｓキャップ層３２を硫酸／過酸化水素系エ
ッチャントにより除去した後、フォトリソグラフィー
と、熱燐酸、硫酸／過酸化水素系エッチャントとにより
ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１、ｎ
型のＧａＡｓ電流阻止層３０をｐ型の（Ａｌ0.4Ｇ
ａ0. 6）0.5Ｉｎ0.5Ｐエッチングストップ層２９に達す
るまでエッチングを行う。これにより、ｐ型の（Ａｌ
0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐエッチングストップ層２９上
に、ｎ型のＧａＡｓ電流阻止層３０ａが得られる。そし
て、ｎ型のＧａＡｓ電流阻止層３０ａ上には、ｎ型の
（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１ａが形成さ
れる。このとき、ｎ型のＧａＡｓ電流阻止層３０ａと、
ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護層３１ａと
は１５０μｍ×１５０μｍになっている。そして、ｎ型
のＧａＡｓ電流阻止層３０ａと、ｎ型の（Ａｌ0.4Ｇａ
0.6）0.5Ｉｎ0.5Ｐ保護層３１ａとの外側には電流経路
が形成される。
【００６４】引き続き、図５（ｂ）に示すように、ｐ型
の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐエッチングストップ
層２９及びｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護
層３１ａ上に、厚さ７μｍのｐ型のＡｌ0.6Ｇａ0.4Ａｓ
電流拡散層３３を成長させる。
の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐエッチングストップ
層２９及びｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ保護
層３１ａ上に、厚さ７μｍのｐ型のＡｌ0.6Ｇａ0.4Ａｓ
電流拡散層３３を成長させる。
【００６５】次に、ｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡散
層３３上に、ＡｕＺｎ／Ｍｏ／Ａｕをスパッタし、フォ
トリソグラフィー及びＡｕエッチャント、アンモニア／
過酸化水素系エッチャントによるエッチングにより表面
電極を形成する。その後、熱処理することにより、図５
（ａ），（ｂ）に示すようなｐ型電極３４が、ｐ型のＡ
ｌ0.6Ｇａ0.4Ａｓ電流拡散層３３上に得られる。そし
て、ｎ型のＧａＡｓ基板２１を約２８０μｍまで研磨
し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱処理
する。これにより、ｎ型のＧａＡｓ基板２１下にｎ型電
極３５が形成される。
層３３上に、ＡｕＺｎ／Ｍｏ／Ａｕをスパッタし、フォ
トリソグラフィー及びＡｕエッチャント、アンモニア／
過酸化水素系エッチャントによるエッチングにより表面
電極を形成する。その後、熱処理することにより、図５
（ａ），（ｂ）に示すようなｐ型電極３４が、ｐ型のＡ
ｌ0.6Ｇａ0.4Ａｓ電流拡散層３３上に得られる。そし
て、ｎ型のＧａＡｓ基板２１を約２８０μｍまで研磨
し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱処理
する。これにより、ｎ型のＧａＡｓ基板２１下にｎ型電
極３５が形成される。
【００６６】次に、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇ
ａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜２３の側面
が露出する深さまでダイシングし、約４００℃の水蒸気
中で熱処理する。これにより、ｎ型のＡｌＡｓ層のうち
周縁部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ0.6Ｇ
ａ0.4Ａｓとの５ペアからなる外側第１ＤＢＲ膜３６を
形成する。このとき、上記外側第１ＤＢＲ膜３６の内側
に、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５
ペアからなる内側第１ＤＢＲ膜２３ａが形成される。こ
の内側第１ＤＢＲ膜２３ａはｎ型のＧａＡｓ電流阻止層
３０ａに対向し、外側第１ＤＢＲ膜３６の大部分はｎ型
のＧａＡｓ電流阻止層３０ａに対向していない。
ａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜２３の側面
が露出する深さまでダイシングし、約４００℃の水蒸気
中で熱処理する。これにより、ｎ型のＡｌＡｓ層のうち
周縁部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ0.6Ｇ
ａ0.4Ａｓとの５ペアからなる外側第１ＤＢＲ膜３６を
形成する。このとき、上記外側第１ＤＢＲ膜３６の内側
に、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５
ペアからなる内側第１ＤＢＲ膜２３ａが形成される。こ
の内側第１ＤＢＲ膜２３ａはｎ型のＧａＡｓ電流阻止層
３０ａに対向し、外側第１ＤＢＲ膜３６の大部分はｎ型
のＧａＡｓ電流阻止層３０ａに対向していない。
【００６７】上記ＡｌnＯmの層方向の寸法（酸化の深
さ）Ｎは、熱処理の温度，時間により決まる。この層方
向の寸法Ｎは、チップ天面サイズをＬ、ＧａＡｓ電流阻
止層３０ａの一辺の長さをＭとした場合、Ｎ≧（Ｌ−
Ｍ）／２を満たすのが望ましい。本実施例２ではチップ
天面サイズがｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡散層３３
の一辺の長さ２７０μｍとなるため、酸化の深さを７０
μｍに設定している。
さ）Ｎは、熱処理の温度，時間により決まる。この層方
向の寸法Ｎは、チップ天面サイズをＬ、ＧａＡｓ電流阻
止層３０ａの一辺の長さをＭとした場合、Ｎ≧（Ｌ−
Ｍ）／２を満たすのが望ましい。本実施例２ではチップ
天面サイズがｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡散層３３
の一辺の長さ２７０μｍとなるため、酸化の深さを７０
μｍに設定している。
【００６８】最後に、個々のチップに分割することによ
り、本実施例２の半導体発光素子が得られる。
り、本実施例２の半導体発光素子が得られる。
【００６９】このようにして得られた本実施例２の半導
体発光素子によれば、外側第１ＤＢＲ膜３６はＡｌnＯm
とＡｌ0.6Ｇａ0.4とのペアで構成するから、図８（ｂ）
に示すように、僅か５ペアで９９％以上の高反射率を実
現している。これに対して、従来の半導体発光素子は、
図８（ａ）に示すように、ＡｌＡｓとＡｌ0.6Ｇａ0.4Ａ
ｓとのペアで９９％以上の反射率を得るためには３５ペ
ア以上が必要である。したがって、本実施例２の半導体
発光素子は、従来の半導体発光素子に比べて、内側第１
ＤＢＲ膜２３ａ，３６の層数を１／７にすることができ
ている。
体発光素子によれば、外側第１ＤＢＲ膜３６はＡｌnＯm
とＡｌ0.6Ｇａ0.4とのペアで構成するから、図８（ｂ）
に示すように、僅か５ペアで９９％以上の高反射率を実
現している。これに対して、従来の半導体発光素子は、
図８（ａ）に示すように、ＡｌＡｓとＡｌ0.6Ｇａ0.4Ａ
ｓとのペアで９９％以上の反射率を得るためには３５ペ
ア以上が必要である。したがって、本実施例２の半導体
発光素子は、従来の半導体発光素子に比べて、内側第１
ＤＢＲ膜２３ａ，３６の層数を１／７にすることができ
ている。
【００７０】また、上記第２ＤＢＲ膜２８のピーク反射
率は約７０％であり、レゾナントキャビティ構造には十
分な反射率が得られている。本実施例２の半導体発光素
子を２５℃、５０ｍＡの通電試験を実施したところ１０
００時間経過後で初期光出力の９５％の光出力であっ
た。
率は約７０％であり、レゾナントキャビティ構造には十
分な反射率が得られている。本実施例２の半導体発光素
子を２５℃、５０ｍＡの通電試験を実施したところ１０
００時間経過後で初期光出力の９５％の光出力であっ
た。
【００７１】また、本実施例２の半導体発光素子は電流
阻止構造を有しており、ｎ型のＧａＡｓ電流阻止層３０
ａ下の発光を抑制しているので、外部量子効率が高く、
初期光出力は２０ｍＡで０．５ｍＷであった。このとき
の動作電圧は２．４Ｖであった。このように、上記動作
電圧が上記実施例１の動作電圧よりも低減するのは、ｎ
型のＡｌ0.5Ｉｎ0.5Ｐ第１クラッド層２５に加えて、ｎ
型のＡｌ0.95Ｇａ0.05Ａｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓ
との２ペアからなる第３ＤＢＲ膜２４が発光部下の電流
経路として機能しているからである。
阻止構造を有しており、ｎ型のＧａＡｓ電流阻止層３０
ａ下の発光を抑制しているので、外部量子効率が高く、
初期光出力は２０ｍＡで０．５ｍＷであった。このとき
の動作電圧は２．４Ｖであった。このように、上記動作
電圧が上記実施例１の動作電圧よりも低減するのは、ｎ
型のＡｌ0.5Ｉｎ0.5Ｐ第１クラッド層２５に加えて、ｎ
型のＡｌ0.95Ｇａ0.05Ａｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓ
との２ペアからなる第３ＤＢＲ膜２４が発光部下の電流
経路として機能しているからである。
【００７２】上記実施例２では、上記ＧａＡｓ基板２１
を半導体基板の一例として用いると共に、第３ＤＢＲ膜
２４を第３多層反射膜の一例として用いている。また、
上記量子井戸活性層２６を発光層の一例として用いると
共に、第２ＤＢＲ膜２８を第２多層反射膜の一例として
用いている。そして、上記第１ＤＢＲ２３ａと外側第１
ＤＢＲ膜３６とで第１多層反射膜の一例が構成されてい
る。
を半導体基板の一例として用いると共に、第３ＤＢＲ膜
２４を第３多層反射膜の一例として用いている。また、
上記量子井戸活性層２６を発光層の一例として用いると
共に、第２ＤＢＲ膜２８を第２多層反射膜の一例として
用いている。そして、上記第１ＤＢＲ２３ａと外側第１
ＤＢＲ膜３６とで第１多層反射膜の一例が構成されてい
る。
【００７３】上記実施例２では、ｐ型のＡｌ0.6Ｇａ0.4
Ａｓ電流拡散層３３下にｎ型のＧａＡｓ電流阻止層３０
ａを形成していたが、ｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡
散層３３上にｎ型のＧａＡｓ電流阻止層３０ａを形成し
てもよい。また、ｐ型のＡｌ 0.6Ｇａ0.4Ａｓ電流拡散層
３３内にｎ型のＧａＡｓ電流阻止層３０ａを形成しても
よい。
Ａｓ電流拡散層３３下にｎ型のＧａＡｓ電流阻止層３０
ａを形成していたが、ｐ型のＡｌ0.6Ｇａ0.4Ａｓ電流拡
散層３３上にｎ型のＧａＡｓ電流阻止層３０ａを形成し
てもよい。また、ｐ型のＡｌ 0.6Ｇａ0.4Ａｓ電流拡散層
３３内にｎ型のＧａＡｓ電流阻止層３０ａを形成しても
よい。
【００７４】上記実施例２では、外側第１ＤＢＲ膜３６
の大部分がｎ型のＧａＡｓ電流阻止層３０ａに対向して
いないかったが、外側第１ＤＢＲ膜３６の全部がｎ型の
ＧａＡｓ電流阻止層３０ａに対向しないようにしてもよ
い。
の大部分がｎ型のＧａＡｓ電流阻止層３０ａに対向して
いないかったが、外側第１ＤＢＲ膜３６の全部がｎ型の
ＧａＡｓ電流阻止層３０ａに対向しないようにしてもよ
い。
【００７５】また、上記実施例２では、ｎ型のＧａＡｓ
基板２１を用いていたが、ｐ型の半導体基板を用いても
よい。この場合、上記内側第１ＤＢＲ膜２３ａ及び外側
第１ＤＢＲ膜３６は量子井戸活性層２６よりも半導体基
板側に配置し、内側第１ＤＢＲ膜２３ａ及び外側第１Ｄ
ＢＲ膜３６の導電型をｐ型にする。
基板２１を用いていたが、ｐ型の半導体基板を用いても
よい。この場合、上記内側第１ＤＢＲ膜２３ａ及び外側
第１ＤＢＲ膜３６は量子井戸活性層２６よりも半導体基
板側に配置し、内側第１ＤＢＲ膜２３ａ及び外側第１Ｄ
ＢＲ膜３６の導電型をｐ型にする。
【００７６】（実施例３）図９（ａ）は本発明の実施例
３の半導体発光素子の上面図であり、図９（ｂ）は図９
（ａ）のｂ−ｂ線から見た断面図である。
３の半導体発光素子の上面図であり、図９（ｂ）は図９
（ａ）のｂ−ｂ線から見た断面図である。
【００７７】図１０は上記実施例３の半導体発光素子の
製造途中の断面図である。
製造途中の断面図である。
【００７８】図１１（ａ）は上記実施例３の半導体発光
素子の製造途中の上面図であり、図１１（ｂ）は図１１
（ａ）のｂ−ｂ線から見た断面図である。
素子の製造途中の上面図であり、図１１（ｂ）は図１１
（ａ）のｂ−ｂ線から見た断面図である。
【００７９】上記実施例３の半導体発光素子はＡｌＧａ
ＩｎＰ系のものであり、図１０に示すように、（１０
０）から［０１１］方向に１５゜だけ傾斜した面方位を
有するｎ型のＧａＡｓ基板４１上に、厚さ１μｍのｎ型
のＧａＡｓバッファ層４２、ｎ型のＡｌＡｓとｎ型のＡ
ｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜４
３、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Iｎ0.5Ｐとｎ型のＡ
ｌ0.5Iｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜４４、
ｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１クラッド層４５、量子井戸
活性層４６、ｐ型のＡｌ0.5Iｎ0.5Ｐ第２クラッド層４
７、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡ
ｌ0.5Iｎ0.5Ｐとの１７ペアからなる第２ＤＢＲ膜４
８、厚さ０．１５μｍのｐ型のＡｌＧａＩｎＰ中間層４
９、厚さ１μｍのｐ型のＧａＰ第１電流拡散層５０、厚
さ０．３μｍのｎ型のＧａＰ電流阻止層５１、厚さ０．
０１μｍのｎ型のＧａＡｓキャップ層５２をＭＯＣＶＤ
法により順次積層する。
ＩｎＰ系のものであり、図１０に示すように、（１０
０）から［０１１］方向に１５゜だけ傾斜した面方位を
有するｎ型のＧａＡｓ基板４１上に、厚さ１μｍのｎ型
のＧａＡｓバッファ層４２、ｎ型のＡｌＡｓとｎ型のＡ
ｌ0.6Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜４
３、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Iｎ0.5Ｐとｎ型のＡ
ｌ0.5Iｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜４４、
ｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１クラッド層４５、量子井戸
活性層４６、ｐ型のＡｌ0.5Iｎ0.5Ｐ第２クラッド層４
７、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡ
ｌ0.5Iｎ0.5Ｐとの１７ペアからなる第２ＤＢＲ膜４
８、厚さ０．１５μｍのｐ型のＡｌＧａＩｎＰ中間層４
９、厚さ１μｍのｐ型のＧａＰ第１電流拡散層５０、厚
さ０．３μｍのｎ型のＧａＰ電流阻止層５１、厚さ０．
０１μｍのｎ型のＧａＡｓキャップ層５２をＭＯＣＶＤ
法により順次積層する。
【００８０】ここで、ｎ型のＡｌＡｓとｎ型のＡｌ0.6
Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜４３は、
ＡｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反
射スペクトルの中心が５７０ｎｍになるように形成す
る。また、ｎ型の（Ａｌ0.4Ｇａ0 .6）0.5Iｎ0.5Ｐとｎ
型のＡｌ0.5Iｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜
４４、及び、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐと
ｐ型のＡｌ0.5Iｎ0.5Ｐとの１７ペアからなる第２ＤＢ
Ｒ膜４８も、反射スペクトルの中心が５７０ｎｍになる
ように形成する。また、上記第１ＤＢＲ膜４３、第３Ｄ
ＢＲ膜４４及び第２ＤＢＲ膜４８で形成される共振器の
共振波長も５７０ｎｍになるように共振器長を調整す
る。本実施例２では共振器長を２波長分とした。
Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜４３は、
ＡｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反
射スペクトルの中心が５７０ｎｍになるように形成す
る。また、ｎ型の（Ａｌ0.4Ｇａ0 .6）0.5Iｎ0.5Ｐとｎ
型のＡｌ0.5Iｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜
４４、及び、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐと
ｐ型のＡｌ0.5Iｎ0.5Ｐとの１７ペアからなる第２ＤＢ
Ｒ膜４８も、反射スペクトルの中心が５７０ｎｍになる
ように形成する。また、上記第１ＤＢＲ膜４３、第３Ｄ
ＢＲ膜４４及び第２ＤＢＲ膜４８で形成される共振器の
共振波長も５７０ｎｍになるように共振器長を調整す
る。本実施例２では共振器長を２波長分とした。
【００８１】また、上記量子井戸活性層４６において
は、井戸層が（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐからな
り、バリア層が（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐからな
っている。そして、上記量子井戸活性層４６の位置は共
振器中に生じる定在波の腹の位置にくるようにし、発光
ピーク波長は５７０ｎｍになるようにする。
は、井戸層が（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐからな
り、バリア層が（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐからな
っている。そして、上記量子井戸活性層４６の位置は共
振器中に生じる定在波の腹の位置にくるようにし、発光
ピーク波長は５７０ｎｍになるようにする。
【００８２】次に、図１１（ａ），（ｂ）に示すよう
に、ｎ型のＧａＡｓキャップ層５２を硫酸／過酸化水素
系エッチャントで除去した後、フォトリソグラフィー
と、硫酸／過酸化水素系エッチャントによりｎ型のＧａ
Ｐ電流阻止層５１をｐ型のＧａＰ第１電流拡散層５０に
達するまでエッチングする。これにより、ｐ型のＧａＰ
第１電流拡散層５０上に、ｎ型のＧａＰ電流阻止層５１
ａが得られる。このとき、ｎ型のＧａＰ電流阻止層５１
ａは１５０μｍ×１５０μｍの形状になっている。そし
て、ｎ型のＧａＰ電流阻止層５１ａの外側には電流経路
が形成されている。
に、ｎ型のＧａＡｓキャップ層５２を硫酸／過酸化水素
系エッチャントで除去した後、フォトリソグラフィー
と、硫酸／過酸化水素系エッチャントによりｎ型のＧａ
Ｐ電流阻止層５１をｐ型のＧａＰ第１電流拡散層５０に
達するまでエッチングする。これにより、ｐ型のＧａＰ
第１電流拡散層５０上に、ｎ型のＧａＰ電流阻止層５１
ａが得られる。このとき、ｎ型のＧａＰ電流阻止層５１
ａは１５０μｍ×１５０μｍの形状になっている。そし
て、ｎ型のＧａＰ電流阻止層５１ａの外側には電流経路
が形成されている。
【００８３】引き続き、図９（ｂ）に示すように、ｐ型
のＧａＰ第１電流拡散層５０及びｎ型のＧａＰ電流阻止
層５１ａ上に、厚さ７μｍのｐ型のＡｌＧａＩｎＰ第２
電流拡散層５３を成長させる。
のＧａＰ第１電流拡散層５０及びｎ型のＧａＰ電流阻止
層５１ａ上に、厚さ７μｍのｐ型のＡｌＧａＩｎＰ第２
電流拡散層５３を成長させる。
【００８４】次に、ｐ型のＡｌＧａＩｎＰ第２電流拡散
層５３上にＡｕＢｅ／Ａｕを蒸着し、フォトリソグラフ
ィー及びＡｕエッチャントによるエッチングにより表面
電極を形成する。その後、熱処理することにより、図９
（ａ），（ｂ）に示すようなｐ型電極５４が、ｐ型のＡ
ｌＧａＩｎＰ第２電流拡散層５３上に得られる。そし
て、ｎ型のＧａＡｓ基板４１を約２８０μｍまで研磨
し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱処理
する。これにより、ｎ型のＧａＡｓ基板４１下にｎ型電
極５５が形成される。
層５３上にＡｕＢｅ／Ａｕを蒸着し、フォトリソグラフ
ィー及びＡｕエッチャントによるエッチングにより表面
電極を形成する。その後、熱処理することにより、図９
（ａ），（ｂ）に示すようなｐ型電極５４が、ｐ型のＡ
ｌＧａＩｎＰ第２電流拡散層５３上に得られる。そし
て、ｎ型のＧａＡｓ基板４１を約２８０μｍまで研磨
し、この研磨した面にＡｕＧｅ／Ａｕを蒸着し、熱処理
する。これにより、ｎ型のＧａＡｓ基板４１下にｎ型電
極５５が形成される。
【００８５】次に、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇ
ａ0.4Ａｓとの５ペアからなる第１ＤＢＲ４３の側面が
露出する深さまでダイシングし、約４００℃の水蒸気中
で熱処理する。これにより、ｎ型のＡｌＡｓ層のうち周
辺部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ0.6Ｇａ
0.4Ａｓとの５ペアからなる外側第１ＤＢＲ膜５６を形
成する。このとき、上記外側第１ＤＢＲ膜５６の内側に
は、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５
ペアからなる内側第１ＤＢＲ膜４３ａが形成される。こ
の内側第１ＤＢＲ膜４３ａはｎ型のＧａＰ電流阻止層５
１ａに対向し、外側第１ＤＢＲ膜５６の大部分はｎ型の
ＧａＰ電流阻止層５１ａに対向していない。
ａ0.4Ａｓとの５ペアからなる第１ＤＢＲ４３の側面が
露出する深さまでダイシングし、約４００℃の水蒸気中
で熱処理する。これにより、ｎ型のＡｌＡｓ層のうち周
辺部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ0.6Ｇａ
0.4Ａｓとの５ペアからなる外側第１ＤＢＲ膜５６を形
成する。このとき、上記外側第１ＤＢＲ膜５６の内側に
は、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５
ペアからなる内側第１ＤＢＲ膜４３ａが形成される。こ
の内側第１ＤＢＲ膜４３ａはｎ型のＧａＰ電流阻止層５
１ａに対向し、外側第１ＤＢＲ膜５６の大部分はｎ型の
ＧａＰ電流阻止層５１ａに対向していない。
【００８６】上記ＡｌnＯmの層方向の寸法（酸化の深
さ）Ｎは熱処理の温度，時間により決まる。上記寸法Ｎ
はチップ天面サイズをＬ、ＧａＰ電流阻止層５１ａの一
辺の長さをＭとした場合、Ｎ≧（Ｌ−Ｍ）／２を満たす
のが望ましい。本実施例３では天面サイズがＡｌＧａＩ
ｎＰ第２電流拡散層５３の一辺の長さ２７０μｍとなる
ため、酸化の深さは７０μｍに設定している。
さ）Ｎは熱処理の温度，時間により決まる。上記寸法Ｎ
はチップ天面サイズをＬ、ＧａＰ電流阻止層５１ａの一
辺の長さをＭとした場合、Ｎ≧（Ｌ−Ｍ）／２を満たす
のが望ましい。本実施例３では天面サイズがＡｌＧａＩ
ｎＰ第２電流拡散層５３の一辺の長さ２７０μｍとなる
ため、酸化の深さは７０μｍに設定している。
【００８７】最後に、個々のチップに分割することによ
り、本実施例３の半導体発光素子が得られる。
り、本実施例３の半導体発光素子が得られる。
【００８８】このようにして得られた本実施例３の半導
体発光素子によれば、上記実施例２と同様に、外側第１
ＤＢＲ膜５６はＡｌnＯmとＡｌ0.6Ｇａ0.4Ａｓとのペア
で構成するから、僅か５ペアで９９％以上の高反射率を
実現している。本実施例３の半導体発光素子を２５℃、
５０ｍＡの通電試験を実施したところ１０００時間経過
後で初期光出力の９５％の光出力であった。
体発光素子によれば、上記実施例２と同様に、外側第１
ＤＢＲ膜５６はＡｌnＯmとＡｌ0.6Ｇａ0.4Ａｓとのペア
で構成するから、僅か５ペアで９９％以上の高反射率を
実現している。本実施例３の半導体発光素子を２５℃、
５０ｍＡの通電試験を実施したところ１０００時間経過
後で初期光出力の９５％の光出力であった。
【００８９】また、本実施例３の半導体発光素子は電流
阻止構造を有しており、ｎ型のＧａＰ電流阻止層５１ａ
下の発光を抑制しているので、外部量子効率が高く、初
期光出力は２０ｍＡで０.５ｍＷであった。そして、こ
のときの動作電圧は２.２Ｖであつた。このように、上
記動作電圧が上記実施例２の動作電圧よりも０．２Ｖ低
くなるのは、ｎ型のＡｌ0.5Iｎ0.5Ｐ第１クラッド層４
５に加えて、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐと
ｐ型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアからなる第３ＤＢＲ
膜４４が、発光部下の電流経路として機能し、実施例２
の場合よりも３ペア分（約０.３μm）厚いからである。
阻止構造を有しており、ｎ型のＧａＰ電流阻止層５１ａ
下の発光を抑制しているので、外部量子効率が高く、初
期光出力は２０ｍＡで０.５ｍＷであった。そして、こ
のときの動作電圧は２.２Ｖであつた。このように、上
記動作電圧が上記実施例２の動作電圧よりも０．２Ｖ低
くなるのは、ｎ型のＡｌ0.5Iｎ0.5Ｐ第１クラッド層４
５に加えて、ｎ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐと
ｐ型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアからなる第３ＤＢＲ
膜４４が、発光部下の電流経路として機能し、実施例２
の場合よりも３ペア分（約０.３μm）厚いからである。
【００９０】上記実施例３では、上記ＧａＡｓ基板４１
を半導体基板の一例として用いると共に、第３ＤＢＲ膜
４４を第３多層反射膜の一例として用いている。また、
上記量子井戸活性層４６を発光層の一例として用いると
共に、第２ＤＢＲ膜４８を第２多層反射膜の一例として
用いている。そして、上記内側第１ＤＢＲ膜４３ａと外
側第１ＤＢＲ膜５６とで第１多層反射膜の一例が構成さ
れている。
を半導体基板の一例として用いると共に、第３ＤＢＲ膜
４４を第３多層反射膜の一例として用いている。また、
上記量子井戸活性層４６を発光層の一例として用いると
共に、第２ＤＢＲ膜４８を第２多層反射膜の一例として
用いている。そして、上記内側第１ＤＢＲ膜４３ａと外
側第１ＤＢＲ膜５６とで第１多層反射膜の一例が構成さ
れている。
【００９１】上記実施例３では、ｐ型のＡｌＧａＩｎＰ
第２電流拡散層５３下にｎ型のＧａＰ電流阻止層５１ａ
を形成していたが、ｐ型のＡｌＧａＩｎＰ第２電流拡散
層５３上にｎ型のＧａＰ電流阻止層５１ａを形成しても
よい。また、ｐ型のＡｌＧａＩｎＰ第２電流拡散層５３
内にｎ型のＧａＰ電流阻止層５１ａを形成してもよい。
第２電流拡散層５３下にｎ型のＧａＰ電流阻止層５１ａ
を形成していたが、ｐ型のＡｌＧａＩｎＰ第２電流拡散
層５３上にｎ型のＧａＰ電流阻止層５１ａを形成しても
よい。また、ｐ型のＡｌＧａＩｎＰ第２電流拡散層５３
内にｎ型のＧａＰ電流阻止層５１ａを形成してもよい。
【００９２】上記実施例３では、上記外側第１ＤＢＲ膜
５６の大部分はｎ型のＧａＰ電流阻止層５１ａに対向し
ていなかったが、外側第１ＤＢＲ膜５６の全部がｎ型の
ＧａＰ電流阻止層５１ａに対向しないようにしてもよ
い。
５６の大部分はｎ型のＧａＰ電流阻止層５１ａに対向し
ていなかったが、外側第１ＤＢＲ膜５６の全部がｎ型の
ＧａＰ電流阻止層５１ａに対向しないようにしてもよ
い。
【００９３】また、上記実施例３では、ｎ型のＧａＡｓ
基板４１を用いていたが、ｐ型の半導体基板を用いても
よい。この場合、内側第１ＤＢＲ膜４３ａ及び外側第１
ＤＢＲ膜５６は量子井戸活性層４６よりも半導体基板側
に配置し、内側第１ＤＢＲ膜２３ａ及び外側第１ＤＢＲ
膜３６の導電型をｐ型にする。
基板４１を用いていたが、ｐ型の半導体基板を用いても
よい。この場合、内側第１ＤＢＲ膜４３ａ及び外側第１
ＤＢＲ膜５６は量子井戸活性層４６よりも半導体基板側
に配置し、内側第１ＤＢＲ膜２３ａ及び外側第１ＤＢＲ
膜３６の導電型をｐ型にする。
【００９４】（実施例４）図１２（ａ）は本発明の実施
例４の半導体発光素子の上面図であり、図１２（ｂ）は
図１２（ａ）のｂ−ｂ線から見た断面図である。
例４の半導体発光素子の上面図であり、図１２（ｂ）は
図１２（ａ）のｂ−ｂ線から見た断面図である。
【００９５】図１３は上記実施例４の半導体発光素子の
製造途中の断面図である。
製造途中の断面図である。
【００９６】図１４（ａ）は上記実施例４の半導体発光
素子の製造途中の上面図であり、図１４（ｂ）は図１４
（ａ）のｂ−ｂ線から見た断面図である。
素子の製造途中の上面図であり、図１４（ｂ）は図１４
（ａ）のｂ−ｂ線から見た断面図である。
【００９７】上記実施例４の半導体発光素子はＡｌＧａ
ＩｎＰ系のものであり、図１３に示すように、［０１
１］方向に１５°だけ傾斜した面方位を有するｎ型のＧ
ａＡｓ基板６１上に、厚さ１μｍのｎ型のＧａＡｓバッ
ファ層６２、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａ
ｓとの５ペアからなる第１ＤＢＲ膜６３、ｎ型の（Ａｌ
0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｎ型のＡｌ0.5Ｉｎ0.5Ｐと
の５ペアからなる第３ＤＢＲ膜６４、ｎ型のＡｌ0.5Ｉ
ｎ0.5Ｐ第１クラッド層６５、量子井戸活性層６６、ｐ
型のＡｌ0.5Iｎ0.5Ｐ第２クラッド層６７、ｐ型の（Ａ
ｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉｎ0.5Ｐ
との１７ペアからなる第２ＤＢＲ膜６８、厚さ０．１μ
ｍのｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ中間層６
９、厚さ０．００５μｍのｐ型のＧａＡｓコンタクト層
７０をＭＯＣＶＤ法により順次積層する。
ＩｎＰ系のものであり、図１３に示すように、［０１
１］方向に１５°だけ傾斜した面方位を有するｎ型のＧ
ａＡｓ基板６１上に、厚さ１μｍのｎ型のＧａＡｓバッ
ファ層６２、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａ
ｓとの５ペアからなる第１ＤＢＲ膜６３、ｎ型の（Ａｌ
0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｎ型のＡｌ0.5Ｉｎ0.5Ｐと
の５ペアからなる第３ＤＢＲ膜６４、ｎ型のＡｌ0.5Ｉ
ｎ0.5Ｐ第１クラッド層６５、量子井戸活性層６６、ｐ
型のＡｌ0.5Iｎ0.5Ｐ第２クラッド層６７、ｐ型の（Ａ
ｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐとｐ型のＡｌ0.5Ｉｎ0.5Ｐ
との１７ペアからなる第２ＤＢＲ膜６８、厚さ０．１μ
ｍのｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐ中間層６
９、厚さ０．００５μｍのｐ型のＧａＡｓコンタクト層
７０をＭＯＣＶＤ法により順次積層する。
【００９８】ここで、ｎ型のＡｌＡｓとｎ型のＡｌ0.6
Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜６３は、
ＡｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反
射スペクトルの中心が５７０ｎｍになるように形成す
る。また、ｎ型の（Ａｌ0.4Ｇａ0 .6）0.5Ｉｎ0.5Ｐとｎ
型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜
６４、及び、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐと
ｐ型のＡｌ0.5Ｉｎ0.5Ｐとの１７ペアからなる第２ＤＢ
Ｒ膜６８は、反射スペクトルの中心が５７０ｎｍになる
ように形成する。また、上記第１ＤＢＲ膜６３、第３Ｄ
ＢＲ膜６４及び第２ＤＢＲ膜６８で形成される共振器の
共振波長も５７０ｎｍになるように調整する。
Ｇａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜６３は、
ＡｌＡｓがＡｌnＯm（ｎ，ｍ：整数）になったときに反
射スペクトルの中心が５７０ｎｍになるように形成す
る。また、ｎ型の（Ａｌ0.4Ｇａ0 .6）0.5Ｉｎ0.5Ｐとｎ
型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアからなる第３ＤＢＲ膜
６４、及び、ｐ型の（Ａｌ0.4Ｇａ0.6）0.5Ｉｎ0.5Ｐと
ｐ型のＡｌ0.5Ｉｎ0.5Ｐとの１７ペアからなる第２ＤＢ
Ｒ膜６８は、反射スペクトルの中心が５７０ｎｍになる
ように形成する。また、上記第１ＤＢＲ膜６３、第３Ｄ
ＢＲ膜６４及び第２ＤＢＲ膜６８で形成される共振器の
共振波長も５７０ｎｍになるように調整する。
【００９９】また、上記量子井戸活性層６６において
は、井戸層が（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐからな
り、バリア層が（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐからな
っている。そして、上記量子井戸活性層６６の位置は、
共振器中に生じる定在波の腹の位置にくるようにしてい
る。
は、井戸層が（Ａｌ0.3Ｇａ0.7）0.5Ｉｎ0.5Ｐからな
り、バリア層が（Ａｌ0.6Ｇａ0.4）0.5Ｉｎ0.5Ｐからな
っている。そして、上記量子井戸活性層６６の位置は、
共振器中に生じる定在波の腹の位置にくるようにしてい
る。
【０１００】次に、ウェハー表面（ｐ型のＧａＡｓコン
タクト層７０の表面）上にＣＶＤ（化学気相成長）法に
よりＳｉＯ2を堆積させ、フォトリソグラフィー及び希
釈ＨＦによるエッチングを行う。これにより、ｐ型のＧ
ａＡｓコンタクト層７０上に、図１４（ａ），（ｂ）に
示すように、電流阻止層としての１２０μｍ×１２０μ
ｍ形状のＳｉＯ2膜７１を形成する。そして、このＳｉ
Ｏ2膜７１の外側には電流経路が形成される。
タクト層７０の表面）上にＣＶＤ（化学気相成長）法に
よりＳｉＯ2を堆積させ、フォトリソグラフィー及び希
釈ＨＦによるエッチングを行う。これにより、ｐ型のＧ
ａＡｓコンタクト層７０上に、図１４（ａ），（ｂ）に
示すように、電流阻止層としての１２０μｍ×１２０μ
ｍ形状のＳｉＯ2膜７１を形成する。そして、このＳｉ
Ｏ2膜７１の外側には電流経路が形成される。
【０１０１】次に、図１２（ｂ）に示すように、ｎ型の
ＧａＡｓ基板６１を約２８０μｍまで研磨し、この研磨
した面にＡｕＧｅ／Ａｕによりｎ型第１電極７２を形成
する。その後、図１２（ａ），（ｂ）に示すように、ｐ
型のＧａＡｓコンタクト層７０及びＳｉＯ2膜７１上
に、表面電極としてＩＴＯ（Indium-Tin-Oxide:スズ添
加酸化インジウム）膜７３を形成する。そして、上記Ｉ
ＴＯ膜７３上に、Ｔｉ／Ａｕによりボンディングパッド
７４を形成する。さらに、ｎ型の（Ａｌ0.4Ｇａ0.6）
0.5Ｉｎ0.5Ｐとｎ型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアから
なる第３ＤＢＲ膜６４の表面が露出するまでエッチング
する。そして、その第３ＤＢＲ膜６４の表面に、ＡｕＳ
ｉ／Ｍｏ／Ａｕによりｎ型第２電極７５を形成する。こ
のｎ型第２電極７５は、ｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１ク
ラッド層６５を取り囲むように形成されている。
ＧａＡｓ基板６１を約２８０μｍまで研磨し、この研磨
した面にＡｕＧｅ／Ａｕによりｎ型第１電極７２を形成
する。その後、図１２（ａ），（ｂ）に示すように、ｐ
型のＧａＡｓコンタクト層７０及びＳｉＯ2膜７１上
に、表面電極としてＩＴＯ（Indium-Tin-Oxide:スズ添
加酸化インジウム）膜７３を形成する。そして、上記Ｉ
ＴＯ膜７３上に、Ｔｉ／Ａｕによりボンディングパッド
７４を形成する。さらに、ｎ型の（Ａｌ0.4Ｇａ0.6）
0.5Ｉｎ0.5Ｐとｎ型のＡｌ0.5Ｉｎ0.5Ｐとの５ペアから
なる第３ＤＢＲ膜６４の表面が露出するまでエッチング
する。そして、その第３ＤＢＲ膜６４の表面に、ＡｕＳ
ｉ／Ｍｏ／Ａｕによりｎ型第２電極７５を形成する。こ
のｎ型第２電極７５は、ｎ型のＡｌ0.5Ｉｎ0.5Ｐ第１ク
ラッド層６５を取り囲むように形成されている。
【０１０２】次に、ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇ
ａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜６３の側面
が露出する深さまでエッチングし、約４００℃の水蒸気
中で熱処理する。これにより、ｎ型のＡｌＡｓ層のうち
周縁部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ0.6Ｇ
ａ0.4Ａｓとの５ペアからなる外側第１ＤＢＲ膜７６を
形成する。このとき、外側第１ＤＢＲ膜７６の内側に、
ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペア
からなる内側第１ＤＢＲ膜６３ａが形成される。この内
側第１ＤＢＲ膜６３ａはＳｉＯ2膜７１に対向し、外側
第１ＤＢＲ膜７６の大部分はＳｉＯ2膜７１に対向して
いない。
ａ0.4Ａｓとの５ペアからなる第１ＤＢＲ膜６３の側面
が露出する深さまでエッチングし、約４００℃の水蒸気
中で熱処理する。これにより、ｎ型のＡｌＡｓ層のうち
周縁部をＡｌnＯm層に変化させ、ＡｌnＯmとＡｌ0.6Ｇ
ａ0.4Ａｓとの５ペアからなる外側第１ＤＢＲ膜７６を
形成する。このとき、外側第１ＤＢＲ膜７６の内側に、
ｎ型のＡｌＡｓとｎ型のＡｌ0.6Ｇａ0.4Ａｓとの５ペア
からなる内側第１ＤＢＲ膜６３ａが形成される。この内
側第１ＤＢＲ膜６３ａはＳｉＯ2膜７１に対向し、外側
第１ＤＢＲ膜７６の大部分はＳｉＯ2膜７１に対向して
いない。
【０１０３】上記ＡｌnＯmの層方向の寸法（酸化の深
さ）Ｎは熱処理の温度，時間により決まる。上記寸法Ｎ
はチップ天面サイズをＬ、電流阻止層つまりＳｉＯ2膜
７１の一辺の長さをＭとした場合、Ｎ≧（Ｌ−Ｍ）／２
を満たすのが望ましい。本実施例４ではチップ天面サイ
ズがＩＴＯ膜７３の一辺の長さ１９０μｍとなるため、
酸化の深さを４５μｍに設定している。
さ）Ｎは熱処理の温度，時間により決まる。上記寸法Ｎ
はチップ天面サイズをＬ、電流阻止層つまりＳｉＯ2膜
７１の一辺の長さをＭとした場合、Ｎ≧（Ｌ−Ｍ）／２
を満たすのが望ましい。本実施例４ではチップ天面サイ
ズがＩＴＯ膜７３の一辺の長さ１９０μｍとなるため、
酸化の深さを４５μｍに設定している。
【０１０４】最後に、個々のチップに分割することによ
り、本実施例４の半導体発光素子が得られる。
り、本実施例４の半導体発光素子が得られる。
【０１０５】このようにして得られた本実施例４の半導
体発光素子においてＤＢＲ膜の構造は上記実施例３と同
様であるが、上記実施例３の半導体発光素子における２
０ｍＡでの動作電圧が２．２Ｖであったのに対して、本
実施例４の半導体発光素子における２０ｍＡでの動作電
圧が２．０となる。すなわち、本実施例４の半導体発光
素子は、上記実施例３の半導体発光素子に比べて動作電
圧を０．２Ｖ低減できた。これは、本実施例４の半導体
発光素子は、チップの外周部のｎ型の（Ａｌ0. 4Ｇ
ａ0.6）0.5Ｉｎ0.5Ｐとｎ型のＡｌ0.5Ｉｎ0.5Ｐとの５
ペアからなる第３ＤＢＲ膜６４上にｎ型第２電極７５を
設けていることで、電流が量子井戸活性層６６を経由し
チップ側面方向にも流れるからである。
体発光素子においてＤＢＲ膜の構造は上記実施例３と同
様であるが、上記実施例３の半導体発光素子における２
０ｍＡでの動作電圧が２．２Ｖであったのに対して、本
実施例４の半導体発光素子における２０ｍＡでの動作電
圧が２．０となる。すなわち、本実施例４の半導体発光
素子は、上記実施例３の半導体発光素子に比べて動作電
圧を０．２Ｖ低減できた。これは、本実施例４の半導体
発光素子は、チップの外周部のｎ型の（Ａｌ0. 4Ｇ
ａ0.6）0.5Ｉｎ0.5Ｐとｎ型のＡｌ0.5Ｉｎ0.5Ｐとの５
ペアからなる第３ＤＢＲ膜６４上にｎ型第２電極７５を
設けていることで、電流が量子井戸活性層６６を経由し
チップ側面方向にも流れるからである。
【０１０６】また、ｐ型のＧａＡｓコンタクト層７０及
びＩＴＯ膜７３の透過率は５７０ｎｍの光に対して約７
０％であり、光出力は２０ｍＡ通電時に０．３５ｍＷで
あった。そして、２５℃での５０ｍＡの通電試験では１
０００時間経過後で初期光出力の９５％の光出力であっ
た。
びＩＴＯ膜７３の透過率は５７０ｎｍの光に対して約７
０％であり、光出力は２０ｍＡ通電時に０．３５ｍＷで
あった。そして、２５℃での５０ｍＡの通電試験では１
０００時間経過後で初期光出力の９５％の光出力であっ
た。
【０１０７】上記実施例４では、上記ＧａＡｓ基板６１
を半導体基板の一例として用いると共に、第３ＤＢＲ膜
６４を第３多層反射膜の一例として用いている。また、
上記量子井戸活性層６６を発光層の一例として用いると
共に、第２ＤＢＲ膜６８を第２多層反射膜の一例として
用いている。そして、上記内側第１ＤＢＲ膜６３ａと外
側第１ＤＢＲ膜７６とで第１多層反射膜の一例が構成さ
れている。
を半導体基板の一例として用いると共に、第３ＤＢＲ膜
６４を第３多層反射膜の一例として用いている。また、
上記量子井戸活性層６６を発光層の一例として用いると
共に、第２ＤＢＲ膜６８を第２多層反射膜の一例として
用いている。そして、上記内側第１ＤＢＲ膜６３ａと外
側第１ＤＢＲ膜７６とで第１多層反射膜の一例が構成さ
れている。
【０１０８】上記実施例４では、上記外側第１ＤＢＲ膜
７６の大部分はＳｉＯ2膜７１に対向していなかった
が、外側第１ＤＢＲ膜７６の全部はＳｉＯ2膜７１に対
向していないようにしてもよい。
７６の大部分はＳｉＯ2膜７１に対向していなかった
が、外側第１ＤＢＲ膜７６の全部はＳｉＯ2膜７１に対
向していないようにしてもよい。
【０１０９】また、上記実施例４では、ｎ型のＧａＡｓ
基板６１を用いていたが、ｐ型の半導体基板を用いても
よい。この場合、内側第１ＤＢＲ膜６３ａ及び外側第１
ＤＢＲ膜７６は量子井戸活性層６６よりも半導体基板側
に配置し、内側第１ＤＢＲ膜６３ａ及び外側第１ＤＢＲ
膜７６の導電型をｐ型にする。
基板６１を用いていたが、ｐ型の半導体基板を用いても
よい。この場合、内側第１ＤＢＲ膜６３ａ及び外側第１
ＤＢＲ膜７６は量子井戸活性層６６よりも半導体基板側
に配置し、内側第１ＤＢＲ膜６３ａ及び外側第１ＤＢＲ
膜７６の導電型をｐ型にする。
【０１１０】また、本発明の半導体発光素子において、
第３ＤＢＲ膜はＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または
ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で
形成されてもよい。そして、その第３ＤＢＲ膜の層数は
１０層以下でもよい。
第３ＤＢＲ膜はＡｌxＧａ1-xＡｓ（０≦ｘ≦１）または
ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で
形成されてもよい。そして、その第３ＤＢＲ膜の層数は
１０層以下でもよい。
【０１１１】また、量子井戸活性層は、単層あるいは複
数層からなり、ＡｌyＧａzＩｎ1-y- zＰ（０≦ｙ≦１、
０≦ｚ≦１）で形成されてもよい。
数層からなり、ＡｌyＧａzＩｎ1-y- zＰ（０≦ｙ≦１、
０≦ｚ≦１）で形成されてもよい。
【０１１２】また、電流阻止層は、ＡｌxＧａ1-xＡｓ
（０≦ｘ≦１）またはＡｌyＧａzＩｎ 1-y-zＰ（０≦ｙ
≦１、０≦ｚ≦１）で形成されてもよい。
（０≦ｘ≦１）またはＡｌyＧａzＩｎ 1-y-zＰ（０≦ｙ
≦１、０≦ｚ≦１）で形成されてもよい。
【０１１３】また、電流拡散層は、ＡｌxＧａ1-xＡｓ
（０≦ｘ≦１）またはＡｌyＧａzＩｎ 1-y-zＰ（０≦ｙ
≦１、０≦ｚ≦１）で形成されてもよい。または、電流
拡散層は発光光に対して５０％以上の透過率の透光性電
極であってもよい。
（０≦ｘ≦１）またはＡｌyＧａzＩｎ 1-y-zＰ（０≦ｙ
≦１、０≦ｚ≦１）で形成されてもよい。または、電流
拡散層は発光光に対して５０％以上の透過率の透光性電
極であってもよい。
【０１１４】
【発明の効果】以上より明らかなように、本発明の半導
体発光素子は、第１多層反射膜において電流阻止層に対
向する部分以外の少なくとも一層がＡｌnＯm（ｎ，ｍ：
整数）を含むので、発光波長が短くても、その電流阻止
層に対向する部分以外の領域における２層の屈折率差が
大きくなって、電流阻止層に対向する部分以外の領域で
高反射率が得られ、発光効率を高めることができる。
体発光素子は、第１多層反射膜において電流阻止層に対
向する部分以外の少なくとも一層がＡｌnＯm（ｎ，ｍ：
整数）を含むので、発光波長が短くても、その電流阻止
層に対向する部分以外の領域における２層の屈折率差が
大きくなって、電流阻止層に対向する部分以外の領域で
高反射率が得られ、発光効率を高めることができる。
【０１１５】一実施形態の半導体発光素子は、上記第２
多層反射膜上に電流拡散層が形成されているので、電流
阻止層に対向する部分以外の領域から均一な発光を得る
ことができる。
多層反射膜上に電流拡散層が形成されているので、電流
阻止層に対向する部分以外の領域から均一な発光を得る
ことができる。
【０１１６】一実施形態の半導体発光素子は、上記第１
多層反射膜と発光層との間に、Ａｌ nＯmを含まない第３
多層反射膜が形成されているので、半導体基板の上方か
ら半導体基板への電流経路の断面積が大きくなり、動作
電圧を低減することができる。
多層反射膜と発光層との間に、Ａｌ nＯmを含まない第３
多層反射膜が形成されているので、半導体基板の上方か
ら半導体基板への電流経路の断面積が大きくなり、動作
電圧を低減することができる。
【０１１７】一実施形態の半導体発光素子は、上記第３
多層反射膜の層数が１０層以下であるので、第１多層反
射膜の反射特性に悪影響が及ばず、第３多層反射膜の高
反射率特性を維持したまま、動作電圧を低減することが
できる。
多層反射膜の層数が１０層以下であるので、第１多層反
射膜の反射特性に悪影響が及ばず、第３多層反射膜の高
反射率特性を維持したまま、動作電圧を低減することが
できる。
【０１１８】一実施形態の半導体発光素子は、上記第１
多層反射膜がＧａＡｓで形成されているので、一連の結
晶成長でＧａＡｓ基板に格子整合する材料系の発光層を
良好な結晶性で形成することができる。
多層反射膜がＧａＡｓで形成されているので、一連の結
晶成長でＧａＡｓ基板に格子整合する材料系の発光層を
良好な結晶性で形成することができる。
【０１１９】一実施形態の半導体発光素子は、上記発光
層がＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦
１）からなるので、５５０ｎｍ〜６８０ｎｍ程度の発光
を得ることができる。
層がＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦
１）からなるので、５５０ｎｍ〜６８０ｎｍ程度の発光
を得ることができる。
【０１２０】一実施形態の半導体発光素子は、上記第３
多層反射膜をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成す
るから、結晶性の良いＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ
≦１、０≦ｚ≦１）発光層を形成することができる。
多層反射膜をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成す
るから、結晶性の良いＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ
≦１、０≦ｚ≦１）発光層を形成することができる。
【０１２１】また、上記第３多層反射膜をＡｌyＧａzＩ
ｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成するか
ら、ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦
１）発光層の結晶性をさらに高くすることができる。
ｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成するか
ら、ＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦
１）発光層の結晶性をさらに高くすることができる。
【０１２２】一実施形態の半導体発光素子は、上記電流
阻止層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成するか
ら、５９０ｎｍ程度より長波長の光に対して光吸収がな
く、耐湿性が良好な電流阻止層を作製することができ
る。
阻止層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成するか
ら、５９０ｎｍ程度より長波長の光に対して光吸収がな
く、耐湿性が良好な電流阻止層を作製することができ
る。
【０１２３】また、上記電流阻止層がＡｌyＧａzＩｎ
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成するから、
５５０ｎｍ程度より長波長の光に対して光吸収がなく、
耐湿性が良好な電流阻止層を作製することができる。
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成するから、
５５０ｎｍ程度より長波長の光に対して光吸収がなく、
耐湿性が良好な電流阻止層を作製することができる。
【０１２４】一実施形態の半導体発光素子は、上記電流
拡散層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成するか
ら、５９０ｎｍ程度より長波長の光に対して光吸収がな
く、耐湿性が良好な電流拡散層を作製することができ
る。
拡散層をＡｌxＧａ1-xＡｓ（０≦ｘ≦１）で形成するか
ら、５９０ｎｍ程度より長波長の光に対して光吸収がな
く、耐湿性が良好な電流拡散層を作製することができ
る。
【０１２５】また、上記電流拡散層をＡｌyＧａzＩｎ
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成するから、
５５０ｎｍ程度より長波長の光に対して光吸収がなく、
耐湿性が良好な電流拡散層を作製することができる。
1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成するから、
５５０ｎｍ程度より長波長の光に対して光吸収がなく、
耐湿性が良好な電流拡散層を作製することができる。
【０１２６】一実施形態の半導体発光素子は、上記電流
拡散層が発光光に対して５０％以上の透過率の透光性電
極であるので、半導体材料で電流拡散層を形成する場合
よりも、動作電圧を低減することができる。
拡散層が発光光に対して５０％以上の透過率の透光性電
極であるので、半導体材料で電流拡散層を形成する場合
よりも、動作電圧を低減することができる。
【０１２７】一実施形態の半導体発光素子は、上記第３
多層反射膜の縁部の表面と半導体基板の裏面とに、上記
半導体基板と同一導電型の電極が形成されているので、
電流が発光層を経由して側方にも流れて、動作電圧を低
減することができる。
多層反射膜の縁部の表面と半導体基板の裏面とに、上記
半導体基板と同一導電型の電極が形成されているので、
電流が発光層を経由して側方にも流れて、動作電圧を低
減することができる。
【０１２８】本発明の半導体発光素子の製造方法は、第
１多層反射膜の縁部を高温の水蒸気中で熱処理すること
により、第１多層反射膜の縁部のＡｌをＡｌnＯm（ｎ，
ｍ：整数）に変化させるので、第１多層反射膜の縁部に
おける低屈折率層がＡｌnＯmで形成されて、通常の製造
工程を大きく変えることなく、第１多層反射膜の縁部の
反射率を高めることができる。
１多層反射膜の縁部を高温の水蒸気中で熱処理すること
により、第１多層反射膜の縁部のＡｌをＡｌnＯm（ｎ，
ｍ：整数）に変化させるので、第１多層反射膜の縁部に
おける低屈折率層がＡｌnＯmで形成されて、通常の製造
工程を大きく変えることなく、第１多層反射膜の縁部の
反射率を高めることができる。
【図１】 図１（ａ）は本発明の実施例１の半導体発光
素子の上面図であり、図１（ｂ）は図１（ａ）のｂ−ｂ
線断面図である。
素子の上面図であり、図１（ｂ）は図１（ａ）のｂ−ｂ
線断面図である。
【図２】 図２は上記実施例１の半導体発光素子の製造
途中の断面図である。
途中の断面図である。
【図３】 図３（ａ）は上記実施例１の半導体発光素子
の製造途中の上面図であり、図３（ｂ）は図３（ａ）の
ｂ−ｂ線断面図である。
の製造途中の上面図であり、図３（ｂ）は図３（ａ）の
ｂ−ｂ線断面図である。
【図４】 図４（ａ）は従来の半導体発光素子の基板側
のＤＢＲ膜の反射スペクトルを示すグラフであり、図４
（ｂ）は上記実施例１の半導体発光素子の基板側のＤＢ
Ｒ膜の反射スペクトルを示すグラフである。
のＤＢＲ膜の反射スペクトルを示すグラフであり、図４
（ｂ）は上記実施例１の半導体発光素子の基板側のＤＢ
Ｒ膜の反射スペクトルを示すグラフである。
【図５】 図５（ａ）は本発明の実施例２の半導体発光
素子の上面図であり、図５（ｂ）は図５（ａ）のｂ−ｂ
線から見た断面図である。
素子の上面図であり、図５（ｂ）は図５（ａ）のｂ−ｂ
線から見た断面図である。
【図６】 図６は上記実施例２の半導体発光素子の製
造途中の断面図である。
造途中の断面図である。
【図７】 図７（ａ）は上記実施例２の半導体発光素子
の製造途中の上面図であり、図７（ｂ）は図７（ａ）の
ｂ−ｂ線から見た断面図である。
の製造途中の上面図であり、図７（ｂ）は図７（ａ）の
ｂ−ｂ線から見た断面図である。
【図８】 図８（ａ）は従来の半導体発光素子の基板側
のＤＢＲ膜の反射スペクトルを示すグラフであり、図８
（ｂ）は上記実施例２の半導体発光素子の基板側のＤＢ
Ｒ膜の反射スペクトルを示すグラフである。
のＤＢＲ膜の反射スペクトルを示すグラフであり、図８
（ｂ）は上記実施例２の半導体発光素子の基板側のＤＢ
Ｒ膜の反射スペクトルを示すグラフである。
【図９】 図９（ａ）は本発明の実施例３の半導体発光
素子の上面図であり、図９（ｂ）は図９（ａ）のｂ−ｂ
線断面図である。
素子の上面図であり、図９（ｂ）は図９（ａ）のｂ−ｂ
線断面図である。
【図１０】 図１０は上記実施例３の半導体発光素子の
製造途中の断面図である。
製造途中の断面図である。
【図１１】 図１１（ａ）は上記実施例３の半導体発光
素子の製造途中の上面図であり、図１１（ｂ）は図１１
（ａ）のｂ−ｂ線見た断面図である。
素子の製造途中の上面図であり、図１１（ｂ）は図１１
（ａ）のｂ−ｂ線見た断面図である。
【図１２】 １２（ａ）は本発明の実施例４の半導体発
光素子の上面図であり、図１２（ｂ）は図１２（ａ）の
ｂ−ｂ線断面図である。
光素子の上面図であり、図１２（ｂ）は図１２（ａ）の
ｂ−ｂ線断面図である。
【図１３】 図１３は上記実施例４の半導体発光素子の
製造途中の断面図である。
製造途中の断面図である。
【図１４】 図１４（ａ）は上記実施例４の半導体発光
素子の製造途中の上面図であり、図１４（ｂ）は図１４
（ａ）のｂ−ｂ線見た断面図である。
素子の製造途中の上面図であり、図１４（ｂ）は図１４
（ａ）のｂ−ｂ線見た断面図である。
１，２１，４１，６１ ｎ型のＧａＡｓ基板
３ａ，２３ａ，４３ａ，６３ａ 内側第１ＤＢＲ膜
５，２６，４６，６６ 量子井戸活性層５
７，２８，４８，６８ 第２ＤＢＲ膜
１０，７１ ＳｉＯ2膜
１３，３６，５６，７６ 外側第１ＤＢＲ膜
２４，４４，６４ 第３ＤＢＲ膜
３０ａ ｎ型のＧａＡｓ電流阻止層
５１ａ ｎ型のＧａＰ電流阻止層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大山 尚一
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
(72)発明者 中津 弘志
大阪府大阪市阿倍野区長池町22番22号 シ
ャープ株式会社内
Ｆターム(参考） 5F041 AA03 AA05 AA08 CA04 CA05
CA12 CA34 CA36 CA51 CA73
CA85 CA93 CB04 CB15 FF14
Claims (12)
- 【請求項１】 半導体基板上に、第１多層反射膜、発光
層及び第２多層反射膜が順次積層され、上記第１多層反
射膜と上記第２多層反射膜とが一定の間隔を有して共振
器を形成し、この共振器内の定在波の腹の位置に上記発
光層が位置する半導体発光素子において、 上記第２多層反射膜上に形成された電流阻止層を備え、 上記第１多層反射膜において上記電流阻止層に対向する
部分以外の少なくとも一層はＡｌnＯm（ｎ，ｍ：整数）
を含み、 上記第１多層反射膜において上記電流阻止層に対向する
部分はＡｌnＯmを含まないことを特徴とする半導体発光
素子。 - 【請求項２】 請求項１に記載の半導体発光素子におい
て、 上記第２多層反射膜上に電流拡散層が形成されているこ
とを特徴とする半導体発光素子。 - 【請求項３】 請求項１または２に記載の半導体発光素
子において、 上記第１多層反射膜と上記発光層との間に、ＡｌnＯmを
含まない第３多層反射膜が形成されていることを特徴と
する半導体発光素子。 - 【請求項４】 請求項３に記載の半導体発光素子におい
て、 上記第３多層反射膜の層数が１０層以下であることを特
徴とする半導体発光素子。 - 【請求項５】 請求項１乃至４のいずれか１つに記載の
半導体発光素子において、 上記半導体基板がＧａＡｓで形成されていることを特徴
とする半導体発光素子。 - 【請求項６】 請求項１乃至５のいずれか１つに記載の
半導体発光素子において、 上記発光層は、単層あるいは複数層からなり、ＡｌyＧ
ａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦ｚ≦１）で形成され
ていることを特徴とする半導体発光素子。 - 【請求項７】 請求項１乃至６のいずれか１つに記載の
半導体発光素子において、 上記第３多層反射膜が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦
１）またはＡｌyＧａzＩｎ1-y-zＰ（０≦ｙ≦１、０≦
ｚ≦１）で形成されていることを特徴とする半導体発光
素子。 - 【請求項８】 請求項１乃至７のいずれか１つに記載の
半導体発光素子において、 上記電流阻止層が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）ま
たはＡｌyＧａzＩｎ1- y-zＰ（０≦ｙ≦１、０≦ｚ≦
１）で形成されていることを特徴とする半導体発光素
子。 - 【請求項９】 請求項２乃至８のいずれか１つに記載の
半導体発光素子において、 上記電流拡散層が、ＡｌxＧａ1-xＡｓ（０≦ｘ≦１）ま
たはＡｌyＧａzＩｎ1- y-zＰ（０≦ｙ≦１、０≦ｚ≦
１）で形成されていることを特徴とする半導体発光素
子。 - 【請求項１０】 請求項２乃至９のいずれか１つに記載
の半導体発光素子において、 上記電流拡散層は発光光に対して５０％以上の透過率の
透光性電極であることを特徴とする半導体発光素子。 - 【請求項１１】 請求項３乃至１０のいずれか１つに記
載の半導体発光素子において、 上記第３多層反射膜の縁部の表面と上記半導体基板の裏
面とに、上記半導体基板と同一導電型の電極が形成され
ていることを特徴とする半導体発光素子。 - 【請求項１２】 半導体基板上に、第１多層反射膜、発
光層及び第２多層反射膜が順次積層され、上記第１多層
反射膜と上記第２多層反射膜とが一定の間隔を有して共
振器を形成し、この共振器内の定在波の腹の位置に上記
発光層が位置する半導体発光素子の製造方法において、 上記第２多層反射膜上に、上記第１多層反射膜の中央部
の上方に位置する電流阻止層を形成する工程と、 上記第１多層反射膜の縁部を高温の水蒸気中で熱処理す
ることにより、上記第１多層反射膜の上記縁部のＡｌを
ＡｌnＯm（ｎ，ｍ：整数）に変化させる工程とを備えた
ことを特徴とする半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006275A JP4048056B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002006275A JP4048056B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体発光素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003209282A true JP2003209282A (ja) | 2003-07-25 |
| JP4048056B2 JP4048056B2 (ja) | 2008-02-13 |
Family
ID=27645090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002006275A Expired - Fee Related JP4048056B2 (ja) | 2002-01-15 | 2002-01-15 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4048056B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6815727B2 (en) | 2002-06-24 | 2004-11-09 | Sharp Kabushiki Kaisha | Semiconductor light emitting device |
| JP2006237467A (ja) * | 2005-02-28 | 2006-09-07 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| CN1331245C (zh) * | 2005-09-30 | 2007-08-08 | 晶能光电（江西）有限公司 | 铟镓铝氮发光器件 |
| US7285436B2 (en) | 2001-09-13 | 2007-10-23 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor light-emitting device |
| KR100833309B1 (ko) * | 2006-04-04 | 2008-05-28 | 삼성전기주식회사 | 질화물계 반도체 발광소자 |
| KR101145541B1 (ko) | 2004-07-30 | 2012-05-15 | 오스람 옵토 세미컨덕터스 게엠베하 | 반사감소층 시퀀스가 구비된 발광 다이오드 |
| JP2013501374A (ja) * | 2009-08-03 | 2013-01-10 | ニューポート コーポレーション | 誘電体コーティングを用いる高出力ｌｅｄ装置アーキテクチャおよび製造方法 |
| JP2013516761A (ja) * | 2009-12-30 | 2013-05-13 | ニューポート コーポレーション | 新規な光学コーティングを用いるｌｅｄ装置アーキテクチャおよび製造方法 |
| US9059362B2 (en) | 2011-08-30 | 2015-06-16 | Fuji Xerox Co., Ltd. | Light emitting element, light emitting element array, optical writing head, and image forming apparatus |
-
2002
- 2002-01-15 JP JP2002006275A patent/JP4048056B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7285436B2 (en) | 2001-09-13 | 2007-10-23 | Sharp Kabushiki Kaisha | Method of manufacturing a semiconductor light-emitting device |
| US6815727B2 (en) | 2002-06-24 | 2004-11-09 | Sharp Kabushiki Kaisha | Semiconductor light emitting device |
| KR101145541B1 (ko) | 2004-07-30 | 2012-05-15 | 오스람 옵토 세미컨덕터스 게엠베하 | 반사감소층 시퀀스가 구비된 발광 다이오드 |
| JP2006237467A (ja) * | 2005-02-28 | 2006-09-07 | Sanken Electric Co Ltd | 半導体発光素子及びその製造方法 |
| CN1331245C (zh) * | 2005-09-30 | 2007-08-08 | 晶能光电（江西）有限公司 | 铟镓铝氮发光器件 |
| KR100833309B1 (ko) * | 2006-04-04 | 2008-05-28 | 삼성전기주식회사 | 질화물계 반도체 발광소자 |
| JP2013501374A (ja) * | 2009-08-03 | 2013-01-10 | ニューポート コーポレーション | 誘電体コーティングを用いる高出力ｌｅｄ装置アーキテクチャおよび製造方法 |
| JP2013516761A (ja) * | 2009-12-30 | 2013-05-13 | ニューポート コーポレーション | 新規な光学コーティングを用いるｌｅｄ装置アーキテクチャおよび製造方法 |
| US9059362B2 (en) | 2011-08-30 | 2015-06-16 | Fuji Xerox Co., Ltd. | Light emitting element, light emitting element array, optical writing head, and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4048056B2 (ja) | 2008-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4054631B2 (ja) | 半導体発光素子およびその製造方法、ｌｅｄランプ並びにｌｅｄ表示装置 | |
| JP2001156395A (ja) | 面発光半導体レーザ素子 | |
| JP2004056010A (ja) | 窒化物半導体発光素子 | |
| JP3689621B2 (ja) | 半導体発光素子 | |
| US20030038284A1 (en) | Semiconductor light emitting device for stably obtaining peak wave length of emission spectrum | |
| US20210384702A1 (en) | Laser diode and method for manufacturing the same | |
| JP4273431B2 (ja) | 垂直共振器型発光ダイオード | |
| JP2004031513A (ja) | 半導体発光素子 | |
| JP3586594B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP4048056B2 (ja) | 半導体発光素子及びその製造方法 | |
| JP2000299493A (ja) | 半導体面発光素子 | |
| JP3547344B2 (ja) | 半導体発光素子 | |
| JPH08340149A (ja) | 改善されたポンピング効率を有する面発光型レーザ | |
| JP6004063B1 (ja) | 面発光型半導体レーザ素子の製造方法 | |
| JP2001298212A (ja) | 半導体発光素子およびその製造方法 | |
| JPH088486A (ja) | 選択的成長を用いてパターンド・ミラーｖｃｓｅｌを製造する方法 | |
| JPH1027945A (ja) | 面発光素子 | |
| JP2003046118A (ja) | 半導体発光素子 | |
| JP3800852B2 (ja) | 面発光型半導体レーザ及びその製造方法 | |
| US6770915B2 (en) | Light emitting element with multiple multi-layer reflectors and a barrier layers | |
| JP2000196139A (ja) | 半導体発光素子の製造方法 | |
| JP4771142B2 (ja) | 垂直共振器型発光ダイオード | |
| KR101136317B1 (ko) | 레이저 다이오드 및 그 제조방법 | |
| JPH09237937A (ja) | 低抵抗の下部ｐ形上部発光リッジｖｃｓｅｌおよび製造方法 | |
| JPH0496381A (ja) | 発光素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20070605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071018 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071126 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |