JPH09237937A - 低抵抗の下部ｐ形上部発光リッジｖｃｓｅｌおよび製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 低抵抗の下部Ｐ形上部発光リッジＶＣＳＥＬ
とその製造方法が提供される。 【解決手段】 基板１２，その上に配置されＰ形導電性
を有する第１ミラー・スタック１４，蒸着誘電材料から
形成される第２ミラー・スタック４０，およびその間に
配置される空洞１６を含む超高性能の垂直空洞面発光レ
ーザーであって、空洞は、第１被覆層１８と第２被覆層
２２との間に配置される能動領域１６を含む。Ｎ形導電
性を有する接点領域２４は、第２被覆層２２の上に配置
され、両方でメサ構造を形成する。電気接点３２は接点
領域２４と合わさって、中央の光放出孔３４を画定す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は垂直空洞面発光レーザー
（ＶＣＳＥＬ）に関し、さらに詳しくはメサ（台形）構
造を有する垂直空洞面発光レーザーに関する。

【０００２】

【従来の技術】垂直空洞面発光レーザーは周知のもので
あり、多岐に渡る構成で形成される。しかしながら、実
質的にすべての構成のレーザーの基礎になるのが、２つ
のミラー・スタックの間に挟まれた能動領域である。レ
ーザーは、この２つのミラー・スタックと能動領域を通
して電流を駆動させることによりアクティブにされる。
これを達成するには一般に、レーザーの一方の端部にあ
るミラー・スタックに渡って第１電極を、また、レーザ
ーのもう一方の端部にあるもう１つのミラー・スタック
に渡って第２電極を配置する。電極の１つは一般に光の
放出を通す中央開口部を画定する。従来、また製造上の
都合から、ＶＣＳＥＬデバイスは、上部ミラー・スタッ
クを形成するＰ形導電性材料と、下部ミラー・スタック
を形成するＮ形導電性材料とによって形成され、一般に
Ｎ形導電性の基板の上に配置される。

【０００３】最大の効率を得るには、電流の大部分を、
光学モードとオーバーラップする能動領域の部分に流入
させる必要がある。レーザー領域外部の電流は無効とな
る。すなわち、無効となるレーザーを生じる。

【０００４】この問題を克服するため、多くのデバイス
は、光学モードに密接に対応する大きさを有するメサま
たはリッジ（畝）を採用し、これを通して電流が流入さ
れる。このため、無効となる電流またはレーザーが低減
されるが、その結果、直列抵抗が増加し、効率性が減じ
る。また、直列抵抗が増加すると、上部電極の面積を小
さくする必要がある。メサのサイズが小さくされても、
光放出窓の大きさがそのままなので、電極の面積は小さ
くなる。

【０００５】デバイスの容量が、ドライバおよびパッケ
ージの容量よりも既に低いと仮定される場合に、容量性
電流源などの従来型電流源を有する垂直空洞面発光レー
ザーを駆動するには、デバイスの直列抵抗を低減しなけ
ればならない。上部ミラー・スタックと上部電極の個々
の接触抵抗は、ドープ濃度に依存する。しかしながら、
ドープ濃度は、自由キャリヤ（free carrier）による光
学的損失を最小限する必要性によって制約される。その
ため、ドーピングのみを最適化しても、十分に低い直列
抵抗は達成できない。

【０００６】”Low Resistance Top Emitting Ridge VC
SEL and Method of Fabrication ”と題される、１９９
５年１０月３０日に出願されて同一譲受人に譲渡された
米国同時係属出願（米国特許出願番号第０８／５５０，
１４８号）の中で開示されたように、直列抵抗は、メ
サ、具体的には上部ミラー・スタックのサイズを大きく
することによって大幅に低減できる。電流は、能動領域
に隣接する上部ミラー・スタックの酸化部分または切り
込み部分によって、能動領域に入るように制御される。
直列抵抗を効果的に低減するが、さらなる低減が望まし
い。

【０００７】

【発明が解決しようとする課題】よって、先行技術に固
有の上記その他の欠陥を矯正することが大きな利点とな
る。

【０００８】従って、垂直空洞面発光レーザーに改良を
もたらすことが、本発明の目的である。

【０００９】本発明のもう１つの目的は、抵抗が減じら
れた垂直空洞面発光レーザーを提供することである。

【００１０】本発明のもう１つの目的は、下部Ｐ形（p-
down）構造を有する垂直空洞面発光レーザーを提供する
ことである。

【００１１】本発明のさらなる目的は、垂直空洞面発光
レーザーの動作速度を増加することである。

【００１２】

【課題を解決するための手段】端的に言えば、好適な実
施例により、本発明の所望の目的を達成するために、基
板，基板の上に配置されてＰ形導電性を有する第１ミラ
ー・スタック，第１ミラー・スタックの上に配置される
能動領域，能動領域の上に配置されて蒸着誘電材料によ
って形成される第２ミラー・スタック，および第２ミラ
ー・スタックと能動領域の中間に配置されるＮ形導電性
を有する接点領域を含む、超高性能の垂直空洞面発光レ
ーザーが提供される。

【００１３】また、超高性能の垂直空洞面発光レーザー
を製造する方法がもたらされる。

【００１４】

【実施例】ここで図を参照する。複数の図を通じて、同
じ参照番号は対応する素子であることを示す。最初に図
1 に目を向ける。図１は、本発明を具体化する垂直空洞
面発光レーザー（ＶＣＳＥＬ）１０の図である。本発明
のデバイスは、適切な材料から成る基板１２の上に形成
される複数の層によって構成される。一般に、各種の層
は、ＭＢＥ，ＭＯＣＶＤ，ＣＢＥなど、当業者に周知の
技術によって達成されるエピタキシャル蒸着によって形
成される。これらの技術は、ガリウム砒素，アルミニウ
ム・ガリウム砒素，アルミニウム砒素，シリコン，イン
ジウム・ガリウム砒素などの比較的薄い層と比較的厚い
層のエピタキシャル蒸着を可能にする。

【００１５】一般に、基板１２は、ガリウム砒素（Ｇａ
Ａｓ）などであり、これは、ここで把握されるように、
後にその上に生長する層と適合性がある。Ｐ形導電性を
有するブラッグ・ミラーのミラー・スタック１４は、基
板１２の上部表面の上で生長する。これは、基板の上に
配置されてＮ形導電性を有するミラー・スタックを含む
従来形ＶＣＳＥＬとは正反対である。

【００１６】Ｐ形導電性材料の中に存在する孔は、Ｎ形
導電性材料の中に存在する電子よりもゆっくりと動くこ
とが判明した。そのため、Ｐ形導電性材料の固有抵抗
は、Ｎ形導電性の抵抗よりも高い。メサ構造を採用する
従来型ＶＣＳＥＬでは、上部のミラー・スタックが、Ｐ
形導電性材料によって形成される。上部ミラー・スタッ
クが高い抵抗を有するのは、メサ様構造の形成によって
面積が小さくなっているためと、Ｎ形導電性材料から形
成された場合よりも既に抵抗が高い材料によって形成さ
れるためである。従って、直列抵抗を減らすには、面積
が減らされたＶＣＳＥＬの部分、すなわちメサ様構造
は、Ｎ形導電性材料から形成されるべきだと決定され
た。

【００１７】ミラー・スタック１４は一般に、例えば、
基板１２の上に交互の屈折率を有する半導体材料層の複
数の対をエピタキシャルに生長させることによって形成
される。交互にくる層の対はそれぞれ、予め定められた
厚さ（動作周波数において約２分の１波長）に生長さ
れ、ミラー・スタックを実際の数に制限する一方で、光
の反射率を可能な限り多くするように、対の数が選択さ
れる。好適な実施例では、約３０から４０の層の対が使
用される。

【００１８】一般に、障壁層によって隔てられた１つ以
上の量子井戸を含む能動領域１６が、両側に被覆層を有
する形で、ミラー・スタック１４の上に生長される。こ
の量子井戸，障壁層および被覆層は、エピタキシャルに
生長される。量子井戸は、これに加えられた電流によっ
て適正に励起された場合には、周知の現象に従って光子
（光）を生じる。概して、能動領域１６に加えられる電
流が大きいほど、生じる光子の数も多くなる。

【００１９】さらに図２を参照すると、好適な実施例で
は、１つの層がミラー・スタック１４の上に蒸着され
て、ＶＣＳＥＬ１０においてＰ形導電性の被覆層１８を
形成する。被覆層１８は、不純物が低濃度でドープされ
てＰ形導電性を生じるか、またはドープされない。ドー
プされない５つの材料層が一緒に働いて、２つの障壁層
２１によって隔てられる３つの量子井戸層２０をもたら
す。これより少ないまたは多い層を用いても、所望の能
動領域を提供できることを理解されたい。第２被覆層２
２は、能動領域１６の上部表面の上に蒸着され、不純物
が低濃度でドープされてＮ形導電性を生じるか、または
ドープされない。層１８，２０，２１，２２は、ＶＣＳ
ＥＬ１０の空洞と通常称され、ＶＣＳＥＬ１０の光生成
部分となるものを形成する。ＶＣＳＥＬ１０の好適な実
施例では、空洞は、ここで検討される目的のために、比
較的厚さがある低濃度でドープされた被覆層を採用し
て、極めて長く作られる。ミラー・スタック１４および
能動領域１６の形成は技術上良く知られており、ここで
は詳述しない。

【００２０】接点領域２４は、第２被覆層２２の上部表
面の上に蒸着される。接点領域２４は、空洞と位相整合
され、第２被覆層２２の上に配置される第１層２６と、
第１層２６の上に配置される第２層２８を含む。層２
６，２８はそれぞれ１００オングストローム以下であ
り、第１層２６はＡｌＧａＡｓ、第２層２８はＧａＡｓ
で形成されるのが望ましい。接点領域２４は、不純物が
高濃度でドープされてＮ形導電性を生じ、接点領域２４
と電気接点との間に良好な接触を保証する。電気接点に
ついては後に詳述する。

【００２１】第２被覆層２２と接点領域２４は、従来の
エッチング技術により、能動領域１６の上にあるメサ２
５の中に形成される。能動領域１６までエッチングせず
に、メサ２５（リッジ・パターニングともいう）を形成
できるように長い空洞が設けられる。能動領域１６のエ
ッチングは、ＶＣＳＥＬの信頼性を大幅に減じるので、
これは回避すべきである。約２，０００から３，０００
オングストロームの範囲内のステップ（高さ）を有する
メサが、十分な光学的閉じ込めを設けるのに必要とな
る。能動領域１６へのエッチングを行わずにこのステッ
プを達成するには、２から３波長の空洞で、第１被覆層
１８が１波長の厚さ、第２被覆層２２が２波長の厚さを
有することが望ましい。エッチングされるのは、第２被
覆層２２と接点領域２４のみである。

【００２２】上記のように、直列抵抗を減らすため、第
１ミラー・スタック１４がＰ形導電性材料によって形成
され、一方、メサ２５、すなわち、接点領域２４と第２
被覆層２２はＮ形導電性材料によって形成される。これ
によって抵抗が減るのは、Ｎ形導電性材料がＰ形導電性
材料よりも抵抗が低いからである。このため、従来の上
部Ｐ（p-up）形構成と比較して、この下部(p-down)Ｐ形
構成は、より高抵抗のＰ形導電性材料から成る広い面積
を持った第１ミラー・スタック１４を提供する。この領
域の直径のサイズは、メサ２５の直径のサイズよりも格
段に大きい（約２倍以上）。広い面積によって電流を拡
散できるので、抵抗が減少する。接点領域２４と第２被
覆層２２のＮ形導電性材料は、本来抵抗が低いので、Ｎ
形導電性材料によって形成される接点領域２４および第
２被覆層２２の面積を減らして、メサ２５を形成するこ
とは、Ｐ形導電性材料によって形成された場合よりも重
大な意味を持たない。

【００２３】メサ２５は、形成後、接点領域２４の上部
表面に相当する上部表面２９、および実質的に垂直な側
面を有する。誘電層３０は、メサ２５の垂直な側面の上
に、接点領域２４に至るまで蒸着される。誘電層３０
は、窒化シリコン（ＳｉＮｘ）などの周知の材料の内の
実質的に任意のものでよく、接点領域２４を除くいかな
る場所からも、ＶＣＳＥＬ１０に電流が入って短絡を生
じるのを防ぐ。

【００２４】第１電気接点３２は、接点領域２４の上部
表面、および垂直な側面の上にある誘電層３０の上に蒸
着される。第１電気接点層３２は、接点領域２４との間
にオーム接点を形成する。この具体的実施例では、第１
電気接点３２は、Ｎ形金属によって形成される。第１電
気接点層３２は、上部表面２９の上の中央に位置する光
放出孔３４を除いて、ＶＣＳＥＬ１０の上部表面全体と
側面（誘電層３０の外側）の上に蒸着される。孔３４の
直径の大きさは、５から５０ミクロンの範囲内にあるの
が望ましい。

【００２５】第２電気接点３６は、デバイスに隣接し
て、第１ミラー・スタック１４の上に蒸着される。第２
電気接点３６はＰ形金属であり、第１電気接点３２とは
反対の接点である。第１電気接点３２と第２電気接点３
６との間を通過する電流は、前述のように、能動領域１
６内で光子を発生する。第２電気接点３６は、基板１２
とミラー・スタック１４の間、または基板１２の下部表
面の上など、必要に応じて異なる場所に配置できること
を理解されたい。後の例では、基板１２は、不純物が高
濃度でドープされてＰ形導電性を生じる。また、電気接
点３６は、金属の代わりに、高濃度でドープされた半導
体材料であっても良いことを理解されたい。

【００２６】Ｎ形導電性材料は、Ｐ形導電性材料よりも
抵抗が低いが、Ｎ形ミラー・スタックの垂直抵抗は、ア
ルミニウム含有量が高い層内では、ドナーのイオン化が
十分でないために高くなる可能性がある。アルミニウム
は、異なる屈折率を提供するために、ミラー・スタック
内で通常使用される。この問題を回避し、その上に抵抗
も減じるために、メサ２５の上部表面の上に、複数の誘
電材料層を蒸着させることによって、第２ミラー・スタ
ック４０が続いて形成される。誘電ミラー・スタック４
０は、メサ２５が形成され、第１電気接点３２が蒸着さ
れた後に蒸着される。

【００２７】このため、電流の流入が制御され、電流
は、Ｎ形導電性材料によって形成されるメサ２５の直径
のサイズによって決定される光学モードにおいて、能動
領域１６の中に流入され、直列抵抗は、下部Ｐ形構造に
より大幅に低減され、この構造では、下部のミラー・ス
タックが、広い面積を有するＰ形導電性材料であり、誘
電性の上部ミラー・スタックを使用する。

【００２８】図示目的で選択された実施例に対して、各
種の変更および変形が考えられることが当業者には明白
であろう。かかる変形およびバリエーションが、本発明
の意図を逸脱しない範囲で、下記の特許請求範囲の公正
な解釈によってのみ評価される適用範囲内に包含される
ことが意図される。

【００２９】当業者がこれを理解し実施できるように、
明快および正確に本発明を詳述したのが以下の特許請求
の範囲である。

【図面の簡単な説明】

本発明の上記その他の具体的な目的および利点は、図面
と併せて、以下の好適な実施例の詳細な説明により、当
業者には直ちに明白となろう。

【図１】本発明の教示により構築された垂直空洞面発光
レーザーの断面図である。

【図２】図１の垂直空洞面発光レーザーの部分断面図で
ある。

【符号の説明】

１０ 垂直空洞面発光レーザー １２ 基板 １４ 第１ミラー・スタック １６ 能動領域 １８ 被覆層 ２０ 量子井戸層 ２１ 障壁層 ２２ 第２被覆層 ２４ 接点領域 ２６ 第１層 ２８ 第２層 ２９ 上部表面 ３０ 誘電層 ３２ 第１電気接点 ３４ 光放出孔 ３６ 第２電気接点 ４０ 第２ミラー・スタック

Claims (3)

【特許請求の範囲】
1. 【請求項１】 超高性能の垂直空洞面発光レーザー（１
   ０）であって：基板（１２）；前記基板（１２）の上に
   配置され、Ｐ形導電性を有する第１ミラー・スタック
   （１４）；前記第１ミラー・スタック（１４）の上に配
   置される能動領域（１６，１８，２２）；前記能動領域
   （１６，１８，２２）の上に配置され、蒸着誘電材料に
   よって形成される第２ミラー・スタック（４０）；およ
   び、 前記第２ミラー・スタック（４０）と前記能動領域（１
   ６，１８，２２）の中間に位置し、Ｎ形導電性を有する
   接点領域（２４）；によって構成されることを特徴とす
   る垂直空洞面発光レーザー。
2. 【請求項２】 超高性能の垂直空洞面発光レーザー（１
   ０）であって：基板（１２）；前記基板（１２）の上に
   配置され、Ｐ形導電性を有する第１ミラー・スタック
   （１４）；前記第１ミラー・スタック（１４）の上に配
   置されＰ形導電性を有する第１被覆層（１８），前記第
   １被覆層（１８）の上に配置される能動領域（１６），
   および前記能動領域（１６）の上に配置されＮ形導電性
   を有する第２被覆層（２２）を含む空洞（１６，１８，
   ２２）；前記第２被覆層２２の上に配置され、Ｎ形導電
   性を有する接点領域（２４）であって、前記接点領域
   （２４）と前記第２被覆層（２２）がメサ構造を形成す
   る接点領域（２４）；前記接点領域（２４）の上に形成
   される電気接点（３２）であって、前記電気接点（３
   ２）は、それを通して光が放出される中央の光放出孔
   （３４）を画定する電気接点（３２）；および、 前記接点領域（２４）の上に配置される蒸着誘電材料に
   よって形成される第２ミラー・スタック（４０）；によ
   って構成されることを特徴とする垂直空洞面発光レーザ
   ー。
3. 【請求項３】 超高性能の垂直空洞面発光レーザーを製
   造する方法であって：基板を設ける段階；前記基板の上
   に、Ｐ形導電性を有する第１ミラー・スタックを形成す
   る段階；前記第１ミラー・スタックの上に空洞を形成す
   る段階；前記空洞の上に、Ｎ形導電性を有する接点領域
   を形成する段階；および、 前記接点領域の上に蒸着誘電材料から成る第２ミラー・
   スタックを形成する段階；によって構成されることを特
   徴とする製造方法。