JP2003202818A - 有機elディスプレイ装置 - Google Patents

有機elディスプレイ装置

Info

Publication number
JP2003202818A
JP2003202818A JP2002327827A JP2002327827A JP2003202818A JP 2003202818 A JP2003202818 A JP 2003202818A JP 2002327827 A JP2002327827 A JP 2002327827A JP 2002327827 A JP2002327827 A JP 2002327827A JP 2003202818 A JP2003202818 A JP 2003202818A
Authority
JP
Japan
Prior art keywords
thin film
organic
film transistor
wiring
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002327827A
Other languages
English (en)
Other versions
JP3895667B2 (ja
Inventor
Yukio Yamauchi
幸夫 山内
Michio Arai
三千男 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
TDK Corp
Original Assignee
Semiconductor Energy Laboratory Co Ltd
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd, TDK Corp filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002327827A priority Critical patent/JP3895667B2/ja
Publication of JP2003202818A publication Critical patent/JP2003202818A/ja
Application granted granted Critical
Publication of JP3895667B2 publication Critical patent/JP3895667B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】高信頼性の有機ELディスプレイ装置を提供す
ること。 【解決手段】基板101上に設けられた薄膜トランジス
タと、前記薄膜トランジスタ及び前記基板上に設けられ
た第1の層間絶縁膜110と、前記第1の層間絶縁膜を
エッチングして設けられた開口部と、前記薄膜トランジ
スタのドレイン領域107と電気的に接続し且つ前記開
口部に設けられた透明電極113と、前記透明電極上に
設けられた有機EL層114と、前記有機EL層上に設
けられた共通電極115とを有することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は有機エレクトロルミ
ネセンス(EL)ディスプレイ装置に係る。
【0002】
【従来の技術】近年において、有機EL素子を用いたデ
ィスプレイ装置が開発されている。有機EL素子を多数
使用した有機ELディスプレイをアクティブマトリック
ス回路により駆動する場合、各有機ELのピクセル(画
素)には、このピクセルに対して供給する電流を制御す
るための薄膜トランジスタが一組ずつ接続される。
【0003】従来のアクティブマトリックス型の有機E
Lディスプレイ装置の回路図の一例を図6に示す(特開
平8−234683号公報)。この有機ELディスプレ
イ装置は、X方向信号線301−1、301−2・・
・、Y方向信号線302−1、302−2・・・、電源
(Vdd)線303−1、303−2・・・、スイッチ
用薄膜トランジスタ304−1、304−2・・・、電
流制御用薄膜トランジスタ305−1、305−2・・
・、有機EL素子306−1、306−2・・・、コン
デンサ307−1、307−2・・・、X方向周辺駆動
回路308、Y方向周辺駆動回路309等により構成さ
れる。
【0004】X方向信号線301、Y方向信号線302
により画素が特定され、その画素においてスイッチ用薄
膜トランジスタ304がオンにされる。これにより電流
制御用薄膜トランジスタ305がオンにされ、電源線3
03より供給される電流により有機EL素子306に電
流が流れ、これが発光される。
【0005】例えばX方向信号線301−1に画像デー
タに応じた信号が出力され、Y方向信号線302−1に
Y方向走査信号が出力されると、これにより特定された
画素のスイッチ用薄膜トランジスタ304−1がオンに
なり、画像データに応じた信号により電流制御用薄膜ト
ランジスタ305−1が導通されて有機EL素子306
−1にこの画像データに応じた電流が流れ、発光され
る。
【0006】図6から明らかなように、アクティブマト
リックス回路を構成する場合、X方向周辺駆動回路30
8からの配線及びY方向周辺駆動回路309からの配
線、電源(Vdd)からの配線が必ず交差するため、こ
れらの配線が短絡しないように配線は層間絶縁膜を介し
た2層以上の積層構造とする必要がある。
【0007】この際、下層の配線の下面は、薄膜トラン
ジスタのシリコン活性層あるいはゲート電極シリコン層
と接続される。また下層配線の上面は上層の電極配線あ
るいはEL画素の透明電極と接続される。
【0008】従って下層配線の材料には配線として低抵
抗であること以外に、シリコンのアルミニウム配線中へ
の拡散を防ぐためのバリアメタルとしての機能、層間絶
縁膜のコンタクトホール開口エッチング時におけるダメ
ージ即ちウエットエッチング時においてはフッ化アンモ
ニウムにエッチングされない対薬品性、ドライエッチン
グ時においては層間絶縁膜との十分な選択比(エッチン
グ速度の比)が必要であること等の条件に耐えるととも
に、かつその後の上層配線と電気的に接続が可能な安定
性が求められる。
【0009】また層間膜成膜時に係る熱ストレスに対し
てもヒロックの発生、つまり材料が結晶化して突出部分
が形成されないことが要求される。そして他の材料と反
応を起こし易いITO(酸化インジューム・スズ)等の
透明電極とも安定に電気的接続ができる必要もある。
【0010】従来の有機ELディスプレイ用の薄膜トラ
ンジスタ回路では、これらの機能を有する材料として、
50atm%以下の窒素を含有させた窒化チタンを使用
していた。
【0011】
【発明が解決しようとする課題】このような有機ELデ
ィスプレイにおいて、下層配線の材料に窒化チタンを使
用した場合、抵抗が少し大きく、比抵抗で90μΩ・c
m、シート抵抗で5Ω/口以上であり、下層配線として
使用した場合、抵抗値を下げるため、膜厚を例えば25
00Å以上に厚くする必要がある。
【0012】一方窒化チタンは、加工が非常に難しく、
ドライエッチングで膜厚の厚い窒化チタンを加工した場
合、処理時間が長くなって窒化チタン以外の部分に対す
るダメージが大きい上に、段差側壁に窒化チタン膜が残
ってショートが発生し易くなって電気不良を多発した。
【0013】またウエットエッチングで加工した場合に
はエッチングダメージや段差側壁部の膜残りの問題はな
くなるが、現在使用されている仕様以上の微細化・高解
像度化は不可能であった。
【0014】このように、窒化チタンでは、現在使用さ
れている仕様以上の有機ELディスプレイの微細化、高
解像度化をはかることは不可能であった。
【0015】従って、本発明の目的は、有機ELディス
プレイの一層の微細化、高解像度化をはかることが可能
であるのみならず、高信頼性を可能にした配線材料を用
いたものを提供することである。
【0016】
【課題を解決するための手段】このような本発明の目的
は、下記の如き構成により達成することができる。
【0017】(1)ソース・ドレイン及びゲートを具備
する薄膜トランジスタと、これに接続される上層配線と
の間に、上に窒化チタン薄膜を積層したタングステンよ
りなるバリアメタルを有することを特徴とする半導体装
置。
【0018】(2)ソース・ドレイン及びゲートを具備
する薄膜トランジスタと、これに接続される上層配線と
の間に、上に窒化チタン薄膜を積層したタングステンよ
りなる下層配線を有することを特徴とする半導体装置。
【0019】(3)有機EL素子と、これに接続された
電流制御用薄膜トランジスタを具備するアクティブマト
リックス駆動型の有機ELディスプレイ装置において、
前記電流制御用薄膜トランジスタと前記有機EL素子を
構成する透明電極との間を、上に窒化チタン薄膜を積層
したタングステンよりなる配線により接続することを特
徴とする有機ELディスプレイ装置。
【0020】(4)ソース・ドレイン及びゲートを具備
する薄膜トランジスタと、これに接続された、上に窒化
チタン薄膜を積層したタングステンよりなる配線を形成
し、下層配線と層間絶縁膜を介して交差する上層アルミ
ニウム配線を設けるとともに、前記下層配線を、上に窒
化チタンを積層したタングステンにより構成し、この下
層配線をアルミニウム配線と接続したことを特徴とする
半導体装置。
【0021】(5)ソース・ドレイン及びゲートを具備
する薄膜トランジスタと、これに接続される上層配線と
の間に、上に窒化チタン薄膜を積層したモリブデンより
なるバリアメタルを有することを特徴とする半導体装
置。
【0022】(6)ソース・ドレイン及びゲートを具備
する薄膜トランジスタと、これに接続される上層配線と
の間に、上に窒化チタン薄膜を積層したモリブデンより
なる下層配線を有することを特徴とする半導体装置。
【0023】(7)有機EL素子と、これに接続された
電流制御用薄膜トランジスタを具備するアクティブマト
リックス駆動型の有機ELディスプレイ装置において、
前記電流制御用薄膜トランジスタと前記有機EL素子を
構成する透明電極との間を、上に窒化チタン薄膜を積層
したモリブデンよりなる配線により接続することを特徴
とする有機ELディスプレイ装置。
【0024】(8)ソース・ドレイン及びゲートを具備
する薄膜トランジスタと、これに接続された、上に窒化
チタン薄膜を積層したモリブデンよりなる配線を形成
し、下層配線と層間絶縁膜を介して交差する上層アルミ
ニウム配線を設けるとともに、前記下層配線を、上に窒
化チタン薄膜を積層したモリブデンにより構成し、この
下層配線をアルミニウム配線と接続したことを特徴とす
る半導体装置。
【0025】このように薄膜トランジスタの活性層と上
層アルミニウム配線との間に窒化チタンとタングステン
を積層した膜、あるいは窒化チタンとモリブデンを積層
した膜を設けたので、耐熱、耐薬品性の安定した特性
の、しかも窒化チタン単層に比較して比抵抗を大幅に減
少したものとすることができるので配線を微細化するこ
とができる。
【0026】また有機EL素子の透明電極との接続に窒
化チタンとタングステンを積層した膜、あるいは窒化チ
タンとモリブデンを積層した膜を設けたので、エッチン
グ時に電食を起こし易く、酸化作用により接触不良を起
こし易い透明電極との接続を安定して行うことができ
る。
【0027】さらに配線交差部の下層に、窒化チタンと
タングステンを積層した膜、あるいは窒化チタンとモリ
ブデンを積層した膜を設けたので、その後の層間絶縁膜
形成に伴う熱ストレスを受けても、また電流を流して
も、アルミニウムのようにヒロックやエレクトロマイグ
レーションを発生せず、上部のアルミニウム配線との短
絡や断線の生じることがない。
【0028】
【発明の実施の形態】本発明の第1の実施の形態を図1
に基づき説明する。第1の実施の形態では、薄膜トラン
ジスタのバリアメタル部分、配線部分あるいは有機EL
部分の透明電極との配線部分にタングステンと窒化チタ
ンを積層した材料を使用した例を示し、図6における電
流制御用薄膜トランジスタ305と、有機EL素子30
6に対する部分を示す。
【0029】図1(A)に示す如く、まず基板101上
に通常の固相成長法により多結晶シリコン薄膜を形成
し、この多結晶シリコン薄膜を島状に加工してシリコン
活性層102を得る。この基板101としては、例えば
石英基板を使用することができる。
【0030】次に、このシリコン活性層102の上にS
iO2 よりなるゲート酸化膜103、Pをドープしたポ
リシリコンよりなるゲート電極104を形成する。その
後シリコン活性層102に不純物を選択的にドープして
ソース領域105、チャネル形成領域106及びドレイ
ン領域107が形成される。
【0031】それから図1(B)に示す如く、ゲート絶
縁膜103にエッチング処理を施し、ソース領域、ドレ
イン領域、ゲート領域に開口を設ける。そしてタングス
テンを100〜2000Å例えば1000Åの厚さで基
板全面にスパッタリングにより成膜形成し、それに連続
して窒化チタンをスパッタリングにより成膜する。この
場合、窒素を50atm%以下含有する、例えば40a
tm%含有する窒化チタンを膜厚50〜1000Å、例
えば300Åの厚さで、基板全面に成膜した。
【0032】その後、このタングステンと窒化チタンの
積層膜を例えばドライエッチング処理して、ソース領域
105とドレイン領域107とゲート領域106、基板
101上で、バリアメタル108あるいは下層配線10
9として、所望の形状にエッチングした。そしてこの上
に層間絶縁膜110として、例えばPSG(リンシリケ
ートガラス)膜を例えば4000Åの厚さで全面に成膜
した。
【0033】そしてこの層間絶縁膜110をエッチング
処理して、先の下層配線109上の部分、バリアメタル
108上の部分等の層間絶縁膜110を除去し、上層配
線用のアルミニウムを5000Åスパッタリングにより
成膜する。そしてこのアルミニウム膜をエッチング処理
して、必要な上層配線111が形成される。
【0034】それから図1(C)に示す如く、第2の層
間絶縁膜112として、例えばNSG(ノンシリケート
ガラス)を厚さ3000Åの厚さで全面にCVD(ケミ
カルベーパーディポシット)により成膜する。そして必
要に応じて先の下層配線上、上層配線アルミニウム上及
びEL画素形成領域の、この第2の層間絶縁膜112を
エッチング処理により除去し、電気配線を可能にする。
【0035】その後に、図1(D)に示す如く、透明電
極113用の電極材料、例えばITOを全面に成膜し、
EL画素領域に、該電流制御用薄膜トランジスタのドレ
イン電極からの下層配線109と接続されるようにウエ
ットエッチングして透明電極113を形成する。そして
有機EL層114と有機EL素子の上部共通電極115
を、画素領域全面にメタルマスクが設けられた状態で真
空蒸着法により形成する。この上部共通電極115は、
例えば銀を含むマグネシウム膜により構成される。
【0036】その後必要に応じ、信頼性向上のための例
えばアルミニウムの保護膜の形成を行い、有機ELディ
スプレイ装置が構成される。
【0037】このようにして、バリアメタル、下層配線
等を、窒化チタンに比較して、抵抗値の小さなタングス
テンを含む材料で積層構成して、しかも有機EL素子と
共用してもバリアメタルとしてクロムを使用した場合の
ようなバリアメタルの溶出が生じないような材料で構成
することができるので、有機EL装置の微細化、高解像
度化をはかることができる。
【0038】本発明の第2の実施の形態を図2にもとづ
き説明する。第2の実施の形態ではソース領域105、
ゲート領域106、ドレイン領域107、ゲート酸化膜
103、ゲート電極104により構成される薄膜トラン
ジスタのソース電極、ドレイン電極に、前記第1の実施
の形態と同様にタングステンと窒化チタンの積層膜によ
りバリアメタル108あるいは下層配線109−1を形
成する。そして上層アルミニウム配線となるアルミニウ
ム配線111−0、111−1、111−2を形成し、
NSGで構成される第2層間絶縁膜112をその上に形
成する。なお110はPSGで構成される第1層間絶縁
膜である。
【0039】このようにして抵抗値の小さいタングステ
ンと窒化チタンの積層膜により下層配線を、バリアメタ
ルと同時に形成することができるので下層配線をアルミ
ニウムで作る必要がなく、特別に下層配線をアルミニウ
ムで構成する場合に比較して製造コストを抑制すること
ができる。
【0040】本発明の第3の実施の形態を図3にもとづ
き説明する。第3の実施の形態ではソース領域121、
ゲート領域122、ドレイン領域123、ゲート酸化膜
124、ゲート電極125を具備する第1薄膜トランジ
スタのドレイン出力信号を、ソース領域又はドレイン領
域131、ゲート酸化膜132、ゲート電極133を具
備する第2薄膜トランジスタのゲート電極に伝達すると
き、前記第1の実施の形態と同様にタングステンと窒化
チタンの積層膜により形成された下層配線109−1に
よりこの伝達用の配線を構成したものである。
【0041】図3は、図6に示すスイッチ用薄膜トラン
ジスタ304と電流制御用薄膜トランジスタ305の接
続状態を示すものである。
【0042】このように薄膜トランジスタ間の配線回路
を、抵抗値の小さいタングステンと窒化チタンの積層膜
により、バリアメタルと同時に形成することができるの
で、このような薄膜トランジスタ間の配線回路をアルミ
ニウム配線により構成する場合に比較して製造コストを
低下することができる。
【0043】本発明の第4の実施の形態を図4にもとづ
き説明する。第4の実施の形態では、前記の如きそのバ
リアメタルをタングステンと窒化チタンの積層膜により
形成された薄膜トランジスタ(図示省略)を有する半導
体装置において、下層配線141を、このタングステン
と窒化チタンの積層膜により構成するものである。図4
において、101は基板、110はPSGにより構成さ
れる第1層間絶縁膜、112はNSGで構成される第2
層間絶縁膜、142、143、144はそれぞれ上層ア
ルミニウム配線である。
【0044】このように上層配線部分と交差する下層配
線を、バリアメタルと同時にタングステンと窒化チタン
の積層膜により構成することができるので、この交差す
る下層部分を特別にアルミニウムで構成する場合に比較
して製造コストを安くすることができる。
【0045】本発明の第5の実施の形態を図5にもとづ
き説明する。第5の実施の形態では、前記第1の実施の
形態におけるタングステンと窒化チタンの積層膜の代わ
りに、モリブデンと窒化チタンの積層膜を使用したもの
であり、この構成を除き同一のため簡単に説明する。
【0046】図5(A)に示す如く、基板101上に多
結晶シリコン薄膜を形成し、島状に加工してシリコン活
性層102を得る。この上にゲート酸化膜103、ゲー
ト電極104を形成し、シリコン活性層102に不純物
を選択的にドープしてソース領域105、チャネル形成
領域106及びドレイン領域107を形成する。
【0047】次に図5(B)に示す如く、ゲート酸化膜
103にエッチング処理を施し、ソース領域、ドレイン
領域、ゲート領域に開口を設ける。そしてモリブデンを
100〜2000Å例えば1000Åの厚さで基板全面
にスパッタリングにより成膜し、それに連続して窒化チ
タンをスパッタリングにより成膜する。この場合、窒素
を50atm%以下含有する、例えば40atm%含有
する窒化チタンを膜厚50〜1000Å、例えば300
Åの厚さで、基板全面に成膜した。
【0048】その後、モリブデンと窒化チタンの積層膜
を例えばドライエッチング処理して、ソース領域105
とドレイン領域107とゲート領域106、基板101
上で、バリアメタル108′あるいは下層配線109′
として所望の形状にエッチングし、この上に層間絶縁膜
110としてPSG膜を例えば4000Åの厚さで全面
に成膜した。
【0049】そしてこの層間絶縁膜110をエッチング
処理し、先の下層配線109′上の部分、バリアメタル
108′上の部分等の層間絶縁膜110を除去し、上部
配線用のアルミニウムを5000Åスパッタリングで成
膜する。そしてこのアルミニウム膜をエッチング処理し
て、必要な上層配線111を形成する。
【0050】それから、図5(C)に示す如く、第2の
層間絶縁膜112として、NSGを厚さ3000Åで全
面にCVDにより成膜し、必要に応じて先の下層配線
上、上層配線アルミニウム上及びEL画素形成領域の、
この第2の層間絶縁膜112をエッチング処理により除
去し、電気配線を可能にする。
【0051】その後に図5(D)に示す如く、透明電極
113用のITOを全面に成膜し、EL画素領域にウエ
ットエッチングして透明電極113を形成する。そして
有機EL層114と有機EL素子の上部共通電極115
を、画素領域全面にメタルマスクが設けられた状態で真
空蒸着法により形成する。この上部共通電極115は、
例えば銀を含むマグネシウム膜により構成される。
【0052】その後必要に応じ、信頼性向上のための例
えばアルミニウムの保護膜の形成を行い、有機ELディ
スプレイ装置が構成される。
【0053】このようにして、バリアメタル、下層配線
等を、窒化チタンに比較して抵抗値の小さなモリブデン
を含む材料で構成して、しかも有機EL素子と共用して
もバリアメタルとしてクロムを使用した場合のようなバ
リアメタルの溶出が生じないような材料で構成すること
ができるので、有機EL装置の微細化、高解像度化をは
かることができる。
【0054】本発明の第6の実施の形態を図2にもとづ
き説明する。第6の実施の形態では、前記第2の実施の
形態におけるバリアメタル108、下層配線109−1
をタングステンと窒化チタンの積層膜により構成する代
わりに、モリブデンと窒化チタンの積層膜によりバリア
メタル108′、下層配線109−1′を構成したもの
である。これにより前記第2の実施の形態と同様の作用
効果が得られる。
【0055】本発明の第7の実施の形態を図3にもとづ
き説明する。第7の実施の形態では、前記第3の実施の
形態における下層配線109−1をタングステンと窒化
チタンの積層膜により構成する代わりに、モリブデンと
窒化チタンの積層膜により下層配線109−1′を構成
したものである。これにより前記第3の実施の形態と同
様の作用効果が得れる。
【0056】本発明の第8の実施の形態を図4にもとづ
き説明する。第8の実施の形態では、前記第4の実施の
形態における下層配線141をタングステンと窒化チタ
ンの積層膜により構成する代わりに、モリブデンと窒化
チタンの積層膜により下層配線141′を構成したもの
である。これにより前記第4の実施の形態と同様の作用
効果が得られる。
【0057】本発明においては、窒化チタンの比抵抗が
90μΩ・cmであるのに対し、タングステン、モリブ
デンの比抵抗が10〜30μΩ・cm(モリブデンの方
がやや低い)と窒化チタンより抵抗値がはるかに小さな
ものを使用してバリアメタルや配線部分を構成したの
で、その電気抵抗を大幅に小さくすることができ、有機
EL装置の微細化、高解像度をはかることができる。
【0058】また上に窒化チタンを形成したので、下の
タングステンやモリブデンの表面が酸化して接続不良の
生ずることを抑制し、信頼性の高いものを提供すること
ができる。
【0059】
【発明の効果】本発明によれば下記の効果を奏する。
【0060】(1)薄膜トランジスタの活性層と、これ
に接続する上層アルミニウム配線の間に、窒化チタンと
タングステンを積層したバリアメタルを設けたので、熱
や薬品処理によっても腐食・変質せず、安定な電気的接
続が得られ、かつ活性層シリコンやゲートシリコンとも
安定な接続が得られるのみならず、従来の窒化チタン単
層と比べ、比抵抗が大幅に減少しかつ加工性も向上した
ものを提供することができる。
【0061】(2)薄膜トランジスタの活性層と、これ
に接続する上層アルミニウム配線の間に、窒化チタンと
タングステンを積層した膜を設けたので、熱や薬品処理
によっても腐食・変質せず、安定な電気的接続が得ら
れ、かつ活性層シリコンやゲートシリコンとも安定な接
続が得られるため、下層配線と共にバリアメタルとして
の機能も有する。
【0062】また従来の窒化チタン単層と比べ、比抵抗
が大幅に減少されかつ加工性も向上するため、微細化と
共に、薄膜化による薄膜トランジスタへの応力の低減も
可能である。
【0063】(3)有機EL素子の透明電極との接続に
窒化チタンとタングステンを積層した膜を設けたので、
エッチング時に電食を起こしやすく、また酸化作用によ
り接触不良を起こしやすい透明電極との接続を安定して
行うことができるようになった。また、クロムを使用し
た場合のような、ELの動作電流によるメタルの溶出も
発生しない。
【0064】(4)配線交差部の下層に、窒化チタンと
タングステンを積層した膜を設けたので、その後の層間
絶縁膜形成に伴う熱ストレスを受けても、また電流を流
しても、アルミニウムのようにヒロックやエレクトロマ
イグレーションを発生せず、交差部の上層アルミニウム
配線との短絡や、断線を発生する恐れのない高信頼性の
有機ELディスプレイ装置を提供できる。
【0065】(5)薄膜トランジスタの活性層と、これ
に接続する上層アルミニウム配線の間に、窒化チタンと
モリブデンを積層したバリアメタルを設けたので、熱や
薬品処理によっても腐食・変質せず、安定な電気的接続
が得られ、かつ活性層シリコンやゲートシリコンとも安
定な接続が得られるのみならず、従来の窒化チタン単層
と比べ、比抵抗が大幅に減少しかつ加工性も向上したも
のを提供することができる。
【0066】(6)薄膜トランジスタの活性層と、これ
に接続する上層アルミニウム配線の間に、窒化チタンと
モリブデンを積層した膜を設けたので、熱や薬品処理に
よっても腐食・変質せず、安定な電気的接続が得られ、
かつ活性層シリコンやゲートシリコンとも安定な接続が
得られるため、下層配線と共にバリアメタルとしての機
能も有する。
【0067】また従来の窒化チタン単層と比べ、比抵抗
が大幅に減少されかつ加工性も向上するため、微細化と
共に、薄膜化による薄膜トランジスタへの応力の低減も
可能である。
【0068】(7)有機EL素子の透明電極との接続に
窒化チタンとモリブデンを積層した膜を設けたので、エ
ッチング時に電食を起こしやすく、また酸化作用により
接触不良を起こしやすい透明電極との接続を安定して行
うことができるようになった。また、クロムを使用した
場合のような、ELの動作電流によるメタルの溶出も発
生しない。
【0069】(8)配線交差部の下層に、窒化チタンと
モリブデンを積層した膜を設けたので、その後の層間絶
縁膜形成に伴う熱ストレスを受けても、また電流を流し
ても、アルミニウムのようにヒロックやエレクトロマイ
グレーションを発生せず、交差部の上層アルミニウム配
線との短絡や、断線を発生する恐れのない高信頼性の有
機ELディスプレイ装置を提供できる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態説明図である。
【図2】本発明の第2の実施の形態及び第6の実施の形
態説明図である。
【図3】本発明の第3の実施の形態及び第7の実施の形
態説明図である。
【図4】本発明の第4の実施の形態及び第8の実施の形
態説明図である。
【図5】本発明の第5の実施の形態説明図である。
【図6】有機ELディスプレイ装置の説明図である。
【符号の説明】
101 基板 102 シリコン活性層 103 ゲート酸化膜 104 ゲート電極 105 ソース領域 107 ドレイン領域 108 バリアメタル 109 下層配線 110 層間絶縁膜 111 上層配線 112 層間絶縁膜 113 透明電極 114 有機EL層 115 上部共通電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05B 33/14 H01L 29/78 612C 33/22 21/88 R (72)発明者 荒井 三千男 東京都中央区日本橋一丁目13番1号 ティ ーディーケイ株式会社内 Fターム(参考) 3K007 AB05 AB08 AB11 AB12 AB14 AB18 BA06 CB01 CC00 DB03 FA02 5C094 AA31 BA03 BA27 CA19 EA04 EA07 5F033 HH08 HH19 HH20 HH33 HH38 JJ01 JJ19 JJ20 JJ33 KK04 KK19 KK20 KK33 MM05 MM13 PP15 QQ08 QQ09 QQ11 QQ37 RR04 RR14 VV15 5F110 AA03 AA23 AA30 BB01 CC02 EE09 FF02 GG02 GG13 HL01 HL03 HL04 HL11 HL23 HM17 NN03 NN23 NN25 NN35 NN72 QQ09

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】基板上に設けられた薄膜トランジスタと、 前記薄膜トランジスタ及び前記基板上に設けられた第1
    の層間絶縁膜と、 EL画素領域を画定するため前記第1の層間絶縁膜をエ
    ッチング処理して設けられた開口部と、 前記薄膜トランジスタのドレイン領域と電気的に接続
    し、かつ前記開口部に設けられた透明電極と、 前記透明電極上に設けられた有機EL層と、 前記有機EL層上に設けられた共通電極とを有する有機
    ELディスプレイ装置。
  2. 【請求項2】基板上に設けられた薄膜トランジスタと、 前記薄膜トランジスタ及び前記基板上に設けられた第1
    の層間絶縁膜と、 前記薄膜トランジスタのシリコン活性層と重ならないよ
    うに前記第1の層間絶縁膜をエッチング処理して設けら
    れた開口部と、 前記薄膜トランジスタのドレイン領域と電気的に接続
    し、かつ前記開口部に設けられた透明電極と、 前記透明電極上に設けられた有機EL層と、 前記有機EL層上に設けられた共通電極とを有する有機
    ELディスプレイ装置。
  3. 【請求項3】基板上に設けられた薄膜トランジスタと、 前記薄膜トランジスタのドレイン領域と接続した下層配
    線と、 前記薄膜トランジスタ及び前記基板上に設けられた第1
    の層間絶縁膜と、 前記薄膜トランジスタのソース領域と電気的に接続し、
    かつ前記第1の層間絶縁膜上に形成された上層配線と、 前記下層配線の一部を露出させるため前記第1の層間絶
    縁膜をエッチング処理して設けられた開口部と、 前記下層配線と接続し、かつ前記開口部に設けられた透
    明電極と、 前記透明電極上に設けられた有機EL層と、 前記有機EL層上に設けられた共通電極とを有する有機
    ELディスプレイ装置。
  4. 【請求項4】基板上に設けられた薄膜トランジスタと、 前記薄膜トランジスタのドレイン領域と接続した下層配
    線と、 前記薄膜トランジスタ及び前記基板上に設けられた第1
    の層間絶縁膜と、 前記薄膜トランジスタのソース領域と電気的に接続し、
    かつ前記第1の層間絶縁膜上に形成された上層配線と、 前記下層配線の一部を露出させるため前記第1の層間絶
    縁膜をエッチング処理して設けられた開口部と、 前記下層配線と接続し、かつ前記開口部に設けられた透
    明電極と、 前記透明電極上に設けられた有機EL層と、 前記有機EL層上に設けられた共通電極とを有し、 前記下層配線は、前記ドレイン領域と接続して設けられ
    たタングステン又はモリブデン、及び前記透明電極と接
    続し前記タングステン又はモリブデン上に設けられた窒
    化チタンからなることを特徴とする有機ELディスプレ
    イ装置。
  5. 【請求項5】前記第1の層間絶縁膜上に第2の層間絶縁
    膜を有することを特徴とする請求項1乃至4のいずれか
    一項に記載の有機ELディスプレイ装置。
  6. 【請求項6】前記透明電極はITOからなることを特徴
    とする請求項1乃至5のいずれか一項に記載の有機EL
    ディスプレイ装置。
JP2002327827A 2002-11-12 2002-11-12 有機elディスプレイ装置 Expired - Fee Related JP3895667B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002327827A JP3895667B2 (ja) 2002-11-12 2002-11-12 有機elディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002327827A JP3895667B2 (ja) 2002-11-12 2002-11-12 有機elディスプレイ装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP05324397A Division JP3641342B2 (ja) 1997-03-07 1997-03-07 半導体装置及び有機elディスプレイ装置

Publications (2)

Publication Number Publication Date
JP2003202818A true JP2003202818A (ja) 2003-07-18
JP3895667B2 JP3895667B2 (ja) 2007-03-22

Family

ID=27655807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002327827A Expired - Fee Related JP3895667B2 (ja) 2002-11-12 2002-11-12 有機elディスプレイ装置

Country Status (1)

Country Link
JP (1) JP3895667B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140140A (ja) * 2004-10-14 2006-06-01 Semiconductor Energy Lab Co Ltd 表示装置
CN100446267C (zh) * 2004-02-03 2008-12-24 友达光电股份有限公司 有机电激发光显示装置的制造方法
KR101215852B1 (ko) 2004-10-14 2012-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
WO2013005251A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 有機el素子およびその製造方法
WO2021036179A1 (zh) * 2019-08-29 2021-03-04 武汉华星光电半导体显示技术有限公司 一种显示面板及掩膜板

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100446267C (zh) * 2004-02-03 2008-12-24 友达光电股份有限公司 有机电激发光显示装置的制造方法
JP2006140140A (ja) * 2004-10-14 2006-06-01 Semiconductor Energy Lab Co Ltd 表示装置
KR101215852B1 (ko) 2004-10-14 2012-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
US8772783B2 (en) 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2013005251A1 (ja) * 2011-07-05 2013-01-10 パナソニック株式会社 有機el素子およびその製造方法
US8652657B2 (en) 2011-07-05 2014-02-18 Panasonic Corporation Organic EL device and method for manufacturing the same
JPWO2013005251A1 (ja) * 2011-07-05 2015-02-23 パナソニック株式会社 有機el素子およびその製造方法
WO2021036179A1 (zh) * 2019-08-29 2021-03-04 武汉华星光电半导体显示技术有限公司 一种显示面板及掩膜板
US11563175B2 (en) 2019-08-29 2023-01-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and mask

Also Published As

Publication number Publication date
JP3895667B2 (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
JP3641342B2 (ja) 半導体装置及び有機elディスプレイ装置
JPH08330600A (ja) 薄膜トランジスタ、有機elディスプレイ装置及び有機elディスプレイ装置の製造方法
US9406736B2 (en) Organic light-emitting display apparatus
TWI396885B (zh) 線路結構,製造線路之方法,薄膜電晶體基板,以及製造薄膜電晶體基板之方法
JP4974661B2 (ja) 平板表示装置及び平板表示装置の製造方法
US7977860B2 (en) Organic light-emitting display device and method of fabricating the same
US20060050192A1 (en) Thin film transistor array panel and method for manufacturing the same
JP2007173652A (ja) 薄膜トランジスタ装置およびその製造方法、ならびに、該薄膜トランジスタ装置を備えた表示装置
CN100550399C (zh) 薄膜晶体管衬底、薄膜晶体管的制造方法以及显示装置
CN112435962B (zh) 显示基板的制备方法、显示基板和显示装置
TWI333281B (en) Semicinductor device and active matrix display device
CN109994518B (zh) 有机发光显示设备
JP2006210477A (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機el表示装置並びに透明導電積層基板
JP2003202818A (ja) 有機elディスプレイ装置
JP3329273B2 (ja) 表示装置及びその製造方法
JP2002261291A (ja) 薄膜配線構造、薄膜トランジスタ及びその製造方法
JP3195837B2 (ja) 液晶表示装置およびその製造方法
JPH09260668A (ja) 薄膜トランジスタおよびその製造方法
JP2002189226A (ja) 液晶表示装置およびその製造方法
JP2006126255A (ja) 電気光学装置、液晶表示装置及びそれらの製造方法
JP2003255859A (ja) 薄膜トランジスタ基板及びその製造方法
JP3967748B2 (ja) エレクトロルミネッセンスディスプレイ装置
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JP2002289863A (ja) アレイ基板およびその製造方法ならびに液晶表示素子
KR100992131B1 (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees