JP2003197650A - 電子部品の接合構造 - Google Patents
電子部品の接合構造Info
- Publication number
- JP2003197650A JP2003197650A JP2001396032A JP2001396032A JP2003197650A JP 2003197650 A JP2003197650 A JP 2003197650A JP 2001396032 A JP2001396032 A JP 2001396032A JP 2001396032 A JP2001396032 A JP 2001396032A JP 2003197650 A JP2003197650 A JP 2003197650A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- protrusions
- pedestal
- protrusion
- joint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000463 material Substances 0.000 claims abstract description 32
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 41
- 238000005304 joining Methods 0.000 claims description 13
- 230000000694 effects Effects 0.000 abstract description 5
- 239000000853 adhesive Substances 0.000 abstract 1
- 230000001070 adhesive effect Effects 0.000 abstract 1
- 230000035882 stress Effects 0.000 description 25
- 229910000679 solder Inorganic materials 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 10
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910015363 Au—Sn Inorganic materials 0.000 description 2
- 229910009038 Sn—P Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 101000650817 Homo sapiens Semaphorin-4D Proteins 0.000 description 1
- 102100027744 Semaphorin-4D Human genes 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 電子部品の接合構造であって、接合部に応力
が発生した場合に電子部品への応力の影響を抑制する。 【解決手段】 電子部品１と台座３との間に接合材料２
を介在させ、電子部品１を台座３に接合する電子部品の
接合構造において、電子部品１あるいは台座３の少なく
とも一方の接合面に突起部４を形成する。電子部品１と
台座３との間に形成される空間は、突起部４によりブロ
ック状に分断されるようにする。また、突起部４は複数
個形成され、それぞれ分離して配置する。突起部４はそ
れぞれ任意の方向において重なるように配置すること
で、突起部４が形成されていない部分が連続しないよう
にする。
が発生した場合に電子部品への応力の影響を抑制する。 【解決手段】 電子部品１と台座３との間に接合材料２
を介在させ、電子部品１を台座３に接合する電子部品の
接合構造において、電子部品１あるいは台座３の少なく
とも一方の接合面に突起部４を形成する。電子部品１と
台座３との間に形成される空間は、突起部４によりブロ
ック状に分断されるようにする。また、突起部４は複数
個形成され、それぞれ分離して配置する。突起部４はそ
れぞれ任意の方向において重なるように配置すること
で、突起部４が形成されていない部分が連続しないよう
にする。
Description
【０００１】
【発明の属する技術分野】本発明は、電子部品の接合構
造に関する。
造に関する。
【０００２】
【従来の技術】電子部品をヒートシンクや回路基板に接
合する場合、接合材料には電気的なコンタクトのみなら
ず、放熱性や長期安定性が求められる。従来より、電子
部品をヒートシンクや回路基板に接合する際、Ｓｎ−Ｐ
ｂ、Ｉｎ等のソフトソルダーあるいはＡｕ−Ｓｎ、Ａｕ
−Ｓｉ等のハードソルダーといったハンダが接合材料と
して使用されている。
合する場合、接合材料には電気的なコンタクトのみなら
ず、放熱性や長期安定性が求められる。従来より、電子
部品をヒートシンクや回路基板に接合する際、Ｓｎ−Ｐ
ｂ、Ｉｎ等のソフトソルダーあるいはＡｕ−Ｓｎ、Ａｕ
−Ｓｉ等のハードソルダーといったハンダが接合材料と
して使用されている。
【０００３】図７は、接合材料Ｊ２を介して電子部品Ｊ
１を台座Ｊ３に接合する接合構造を示している。
１を台座Ｊ３に接合する接合構造を示している。
【０００４】
【発明が解決しようとする課題】電子部品Ｊ１およびヒ
ートシンクや回路基板といった台座Ｊ３では、線膨張係
数が異なるため使用環境の温度変化により接合部に応力
が発生する。ソフトソルダーを接合材料Ｊ２として用い
た場合には、接合部に応力が発生しても接合材料Ｊ２が
柔らかいために応力を吸収する役割を果たす。ところ
が、ソフトソルダーは材料にクリープ性があり、さらに
金属疲労を起こすことがある。
ートシンクや回路基板といった台座Ｊ３では、線膨張係
数が異なるため使用環境の温度変化により接合部に応力
が発生する。ソフトソルダーを接合材料Ｊ２として用い
た場合には、接合部に応力が発生しても接合材料Ｊ２が
柔らかいために応力を吸収する役割を果たす。ところ
が、ソフトソルダーは材料にクリープ性があり、さらに
金属疲労を起こすことがある。
【０００５】このため、図７に示すように接合面でクラ
ックＪ１０を生じる場合があり、最悪の場合はクラック
Ｊ１０が成長して電子部品がヒートシンク等から外れる
という問題がある。また、接合材料Ｊ２としてハードソ
ルダーを使用した場合には、接合材料Ｊ２が応力を吸収
しないため応力が直接電子部品Ｊ１に加わり、特性劣化
や特性異常を発生させることがある。
ックＪ１０を生じる場合があり、最悪の場合はクラック
Ｊ１０が成長して電子部品がヒートシンク等から外れる
という問題がある。また、接合材料Ｊ２としてハードソ
ルダーを使用した場合には、接合材料Ｊ２が応力を吸収
しないため応力が直接電子部品Ｊ１に加わり、特性劣化
や特性異常を発生させることがある。
【０００６】さらに、ハンダと樹脂の複合材料を接合材
料Ｊ２として用い、ハンダで電気的コンタクトと接合を
行い、樹脂で接合と応力を緩和させるものがある。この
構造は熱応力に強く、素子の特性を安定させる効果が強
いが、作成方法が複雑である。さらに、樹脂を使用して
いるため、全面でハンダを使用する場合に比較して放熱
性の面で劣っている。
料Ｊ２として用い、ハンダで電気的コンタクトと接合を
行い、樹脂で接合と応力を緩和させるものがある。この
構造は熱応力に強く、素子の特性を安定させる効果が強
いが、作成方法が複雑である。さらに、樹脂を使用して
いるため、全面でハンダを使用する場合に比較して放熱
性の面で劣っている。
【０００７】本発明は、上記点に鑑み、電子部品の接合
構造であって、接合部に応力が発生した場合に電子部品
への応力の影響を抑制することを目的とする。
構造であって、接合部に応力が発生した場合に電子部品
への応力の影響を抑制することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明では、電子部品（１）と台座
（３）との間に接合材料（２）を介在させ、電子部品を
前記台座に接合する電子部品の接合構造であって、電子
部品あるいは台座の少なくとも一方の接合面に、突起部
（４）が形成されていることを特徴としている。また、
請求項３に記載の発明では、電子部品（１）が接合され
た接合構造体（５）と台座（３）との間に接合材料
（２）を介在させ、接合構造体を前記台座に接合する電
子部品の接合構造であって、接合構造体あるいは台座の
少なくとも一方の接合面に、複数の突起部（４）が形成
されていることを特徴としている。
め、請求項１に記載の発明では、電子部品（１）と台座
（３）との間に接合材料（２）を介在させ、電子部品を
前記台座に接合する電子部品の接合構造であって、電子
部品あるいは台座の少なくとも一方の接合面に、突起部
（４）が形成されていることを特徴としている。また、
請求項３に記載の発明では、電子部品（１）が接合され
た接合構造体（５）と台座（３）との間に接合材料
（２）を介在させ、接合構造体を前記台座に接合する電
子部品の接合構造であって、接合構造体あるいは台座の
少なくとも一方の接合面に、複数の突起部（４）が形成
されていることを特徴としている。
【０００９】このように、電子部品あるいは接合構造
体、またはこれらが接合される台座の少なくとも一方の
接合面に突起部を設けることで、電子部品の接合部にク
ラックが発生した場合でも、突起部にてクラックの進行
を止めることができる。
体、またはこれらが接合される台座の少なくとも一方の
接合面に突起部を設けることで、電子部品の接合部にク
ラックが発生した場合でも、突起部にてクラックの進行
を止めることができる。
【００１０】また、請求項２あるいは請求項４に記載の
発明では、電子部品あるいは接合構造体と台座との間に
形成される空間は、突起部によりブロック状に分断され
ていることを特徴としている。
発明では、電子部品あるいは接合構造体と台座との間に
形成される空間は、突起部によりブロック状に分断され
ていることを特徴としている。
【００１１】これにより、電子部品と台座との接合を各
ブロック毎に分割することができ、それぞれの応力が小
さくなる。すなわち、各突起部が接合部にかかる応力を
分散して、集中応力を小さくしている。これにより、接
合強度がほぼ同等でも電子部品に伝わる応力を小さくす
ることができ、電子部品の特性劣化や特性異常を防止で
きる。
ブロック毎に分割することができ、それぞれの応力が小
さくなる。すなわち、各突起部が接合部にかかる応力を
分散して、集中応力を小さくしている。これにより、接
合強度がほぼ同等でも電子部品に伝わる応力を小さくす
ることができ、電子部品の特性劣化や特性異常を防止で
きる。
【００１２】また、請求項５に記載の発明では、突起部
は複数個形成され、それぞれ分離して配置されているこ
とを特徴としている。
は複数個形成され、それぞれ分離して配置されているこ
とを特徴としている。
【００１３】これにより、電子部品等を台座に接合する
際に、接合材料が突起部の隙間に入り込むことができ
る。従って、接合材料は電子部品等と台座との間に満遍
なく広がることができ、均一な接合が可能となる。
際に、接合材料が突起部の隙間に入り込むことができ
る。従って、接合材料は電子部品等と台座との間に満遍
なく広がることができ、均一な接合が可能となる。
【００１４】また、請求項６に記載の発明では、突起部
はそれぞれ任意の方向において重なるように配置され、
突起部が形成されていない部分が連続しないように配置
されていることを特徴としている。これにより、接合材
料にてクラックが発生した場合に、確実にクラックの進
行を止めることができる。
はそれぞれ任意の方向において重なるように配置され、
突起部が形成されていない部分が連続しないように配置
されていることを特徴としている。これにより、接合材
料にてクラックが発生した場合に、確実にクラックの進
行を止めることができる。
【００１５】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００１６】
【発明の実施の形態】（第１実施形態）以下、本発明の
第１実施形態について図１、図２に基づいて説明する。
第１実施形態について図１、図２に基づいて説明する。
【００１７】図１は、電子部品１の接合構造の断面図で
ある。図１に示すように、電子部品１は、接合材料２を
介して台座３に接合されている。
ある。図１に示すように、電子部品１は、接合材料２を
介して台座３に接合されている。
【００１８】本第１実施形態では、電子部品１としての
チップ抵抗１を台座３としての回路基板３に接合してい
る。接合材料２として、ソフトソルダーであるＳｎ−Ｐ
ｂハンダ箔を用い、ハンダ付けにより電子部品１と台座
３を接合している。
チップ抵抗１を台座３としての回路基板３に接合してい
る。接合材料２として、ソフトソルダーであるＳｎ−Ｐ
ｂハンダ箔を用い、ハンダ付けにより電子部品１と台座
３を接合している。
【００１９】図１に示すように、本第１実施形態の電子
部品１における接合面には、複数の突起部４が形成され
ている。本第１実施形態では、突起部１ａの長さを１０
μｍとしている。このような突起部４は、例えばエッチ
ングにより形成することができる。図１に示すように、
複数の突起部４はすべて同じ長さに形成されている。
部品１における接合面には、複数の突起部４が形成され
ている。本第１実施形態では、突起部１ａの長さを１０
μｍとしている。このような突起部４は、例えばエッチ
ングにより形成することができる。図１に示すように、
複数の突起部４はすべて同じ長さに形成されている。
【００２０】図２は、電子部品１を接合面側から見た底
面図である。図２に示すように、突起部４は電子部品１
の接合面全体に渡って形成されている。突起部４は等間
隔に配置され、縦方向に整列して配置された縦方向突起
部４ａおよびこれと直交する横方向に整列して配置され
た横方向突起部４ｂとからなる。
面図である。図２に示すように、突起部４は電子部品１
の接合面全体に渡って形成されている。突起部４は等間
隔に配置され、縦方向に整列して配置された縦方向突起
部４ａおよびこれと直交する横方向に整列して配置され
た横方向突起部４ｂとからなる。
【００２１】これにより電子部品１の接合面には、図２
中斜線で示すように突起部４で囲まれたブロック状の空
間部１ａが複数形成される。従って、電子部品１と台座
３との間の空間は、突起部４によりブロック状に分断さ
れることとなる。また、ブロック状空間部１ａを形成す
る各突起部４は、それぞれ間隔を設けて配置されてい
る。
中斜線で示すように突起部４で囲まれたブロック状の空
間部１ａが複数形成される。従って、電子部品１と台座
３との間の空間は、突起部４によりブロック状に分断さ
れることとなる。また、ブロック状空間部１ａを形成す
る各突起部４は、それぞれ間隔を設けて配置されてい
る。
【００２２】接合材料２としてソフトソルダーを用いた
場合、応力の集中する接合材料２の周辺部で熱収縮によ
りクラックが発生すると、応力は常にクラックの先端に
集中するためクラックは接合材料２内部に伝播する。
場合、応力の集中する接合材料２の周辺部で熱収縮によ
りクラックが発生すると、応力は常にクラックの先端に
集中するためクラックは接合材料２内部に伝播する。
【００２３】これに対し、本第１実施形態のように、電
子部品１の接合面側に突起部４を形成することで、突起
部４が壁となってクラックの伝播が遮断され、接合材料
２の内部にクラックが進行するのを防ぐことができる。
これにより、電子部品１が台座３から外れることを防止
できる。
子部品１の接合面側に突起部４を形成することで、突起
部４が壁となってクラックの伝播が遮断され、接合材料
２の内部にクラックが進行するのを防ぐことができる。
これにより、電子部品１が台座３から外れることを防止
できる。
【００２４】また、電子部品１の接合面全体に突起部４
を設けることで、電子部品１と台座３との接合が各ブロ
ック毎に分かれるため、それぞれの応力が小さくなる。
すなわち、各突起部４が接合部にかかる応力を分散し
て、集中応力を小さくしている。これにより、接合強度
がほぼ同等でも電子部品１に伝わる応力を小さくするこ
とができる。
を設けることで、電子部品１と台座３との接合が各ブロ
ック毎に分かれるため、それぞれの応力が小さくなる。
すなわち、各突起部４が接合部にかかる応力を分散し
て、集中応力を小さくしている。これにより、接合強度
がほぼ同等でも電子部品１に伝わる応力を小さくするこ
とができる。
【００２５】また、ブロック状空間部１ａを構成する各
突起部４はそれぞれ繋がっていないので、電子部品１を
台座３にハンダ付けする際に、溶融した接合材料２が電
子部品１と台座３との間に満遍なく均一に広がり均一な
接合が可能となる。
突起部４はそれぞれ繋がっていないので、電子部品１を
台座３にハンダ付けする際に、溶融した接合材料２が電
子部品１と台座３との間に満遍なく均一に広がり均一な
接合が可能となる。
【００２６】（第２実施形態）次に、本発明の第２実施
形態について図３に基づいて説明する。
形態について図３に基づいて説明する。
【００２７】図３は電子部品１の接合構造の断面図であ
る。図３に示すように、電子部品１と台座３との間には
接合構造体５を介在させ、台座３と接合構造体５は接合
材料２により接合している。
る。図３に示すように、電子部品１と台座３との間には
接合構造体５を介在させ、台座３と接合構造体５は接合
材料２により接合している。
【００２８】本第２実施形態では、電子部品１としてＳ
ｉからなるＩＣ（半導体素子）を用い、台座３としてＣ
ｕヒートシンクを用い、接合構造体５としてＡｌＮを用
い、接合材料２としてソフトソルダーであるＳｎ−Ｐｂ
ハンダを用いている。また、電子部品１と接合構造体５
との間は図示を省略しているがＡｕ−Ｓｎハンダを用い
て接合している。
ｉからなるＩＣ（半導体素子）を用い、台座３としてＣ
ｕヒートシンクを用い、接合構造体５としてＡｌＮを用
い、接合材料２としてソフトソルダーであるＳｎ−Ｐｂ
ハンダを用いている。また、電子部品１と接合構造体５
との間は図示を省略しているがＡｕ−Ｓｎハンダを用い
て接合している。
【００２９】図３に示すように、本第２実施形態では接
合構造体５における接合面に、複数の突起部４が形成さ
れている。本第２実施形態では、突起部４の長さを５μ
ｍとしている。このように、電子部品１と台座３との間
に接合構造体５を介在させる場合には、接合構造体５の
接合面に突起部４を形成することで、上記第１実施形態
と同様の効果を得ることができる。
合構造体５における接合面に、複数の突起部４が形成さ
れている。本第２実施形態では、突起部４の長さを５μ
ｍとしている。このように、電子部品１と台座３との間
に接合構造体５を介在させる場合には、接合構造体５の
接合面に突起部４を形成することで、上記第１実施形態
と同様の効果を得ることができる。
【００３０】また、半導体素子１は応力が加わると、ピ
エゾ抵抗効果により抵抗値が変化するため素子特性が変
化する。これに対し、半導体素子１の接合面全体に突起
部４を設けることで、半導体素子１への応力変化を抑制
でき、素子特性が変化することを防止できる。
エゾ抵抗効果により抵抗値が変化するため素子特性が変
化する。これに対し、半導体素子１の接合面全体に突起
部４を設けることで、半導体素子１への応力変化を抑制
でき、素子特性が変化することを防止できる。
【００３１】（第３実施形態）次に、本発明の第３実施
形態について基づいて説明する。本第３実施形態の電子
部品１の接合構造は図１、図２で示した上記第１実施形
態と同様であり、用いる材料が異なるものである。
形態について基づいて説明する。本第３実施形態の電子
部品１の接合構造は図１、図２で示した上記第１実施形
態と同様であり、用いる材料が異なるものである。
【００３２】本第３実施形態では、電子部品１としての
半導体レーザを台座３としてのＦｅステムに接合してい
る。接合材料２として、ハードソルダーであるＡｕ−Ｓ
ｎハンダを用い、ハンダ付けにより電子部品１と台座３
を接合している。
半導体レーザを台座３としてのＦｅステムに接合してい
る。接合材料２として、ハードソルダーであるＡｕ−Ｓ
ｎハンダを用い、ハンダ付けにより電子部品１と台座３
を接合している。
【００３３】半導体レーザ素子１は、応力が加わると結
晶内の屈折率分布が変化し、出力ビーム形状が変化す
る。さらに、結晶内の光分布が変化して素子劣化を誘発
する。これに対して、半導体レーザ素子１の接合面全体
に突起部４を設けることで、ステム台座３との接合が各
ブロック毎に分かれるため、それぞれの応力が小さくな
る。すなわち、各突起部４が接合部にかかる応力を分散
して、集中応力を小さくしている。
晶内の屈折率分布が変化し、出力ビーム形状が変化す
る。さらに、結晶内の光分布が変化して素子劣化を誘発
する。これに対して、半導体レーザ素子１の接合面全体
に突起部４を設けることで、ステム台座３との接合が各
ブロック毎に分かれるため、それぞれの応力が小さくな
る。すなわち、各突起部４が接合部にかかる応力を分散
して、集中応力を小さくしている。
【００３４】これにより、接合強度がほぼ同等でも半導
体レーザ素子１に伝わる応力を小さくすることができ
る。従って、接合材料２としてハードソルダーを用いた
場合でも、半導体レーザ素子１に特性劣化や特性異常が
発生するのを防止できる。
体レーザ素子１に伝わる応力を小さくすることができ
る。従って、接合材料２としてハードソルダーを用いた
場合でも、半導体レーザ素子１に特性劣化や特性異常が
発生するのを防止できる。
【００３５】また、半導体レーザ素子１を接合構造体５
としてのサブマウントを介してステム台座３に接合する
場合には、上記第２実施形態のようにサブマウント５の
接合面に突起部４を形成すればよい。
としてのサブマウントを介してステム台座３に接合する
場合には、上記第２実施形態のようにサブマウント５の
接合面に突起部４を形成すればよい。
【００３６】（他の実施形態）なお、電子部品１の接合
面における突起部４の配置は、上記図２で示した配置に
限らず、例えば図４、図５に示すように種々変形でき
る。図４、図５は、電子部品１を接合面側からみた底面
図である。
面における突起部４の配置は、上記図２で示した配置に
限らず、例えば図４、図５に示すように種々変形でき
る。図４、図５は、電子部品１を接合面側からみた底面
図である。
【００３７】図４に示す突起部４は、縦方向に配置され
た縦方向突起部４ａおよびこれと直交する横方向に配置
された横方向突起部４ｂと、さらにその周囲に間隔を設
けて配置された周辺突起部４ｃとからなる。周辺突起部
４ｃは、縦方向突起部１ａおよび横方向突起部１ｂと、
縦位置あるいは横位置が重なるように配置されている。
これにより、各突起部４はそれぞれ任意の方向において
重なるように配置され、突起部４が形成されていない部
分が連続しないようになっている。
た縦方向突起部４ａおよびこれと直交する横方向に配置
された横方向突起部４ｂと、さらにその周囲に間隔を設
けて配置された周辺突起部４ｃとからなる。周辺突起部
４ｃは、縦方向突起部１ａおよび横方向突起部１ｂと、
縦位置あるいは横位置が重なるように配置されている。
これにより、各突起部４はそれぞれ任意の方向において
重なるように配置され、突起部４が形成されていない部
分が連続しないようになっている。
【００３８】このような構成により、接合材料２の周囲
でクラックが発生しても、周辺部の突起部４ｃでクラッ
クの進行が止まり、接合材料２の内部でクラックが発生
しても、内部の突起部４ａ、４ｂでクラックの進行が止
まる。また、突起部４が形成されていない部分が連続し
ていないので、突起部４でクラックの進行を確実に止め
ることができる。
でクラックが発生しても、周辺部の突起部４ｃでクラッ
クの進行が止まり、接合材料２の内部でクラックが発生
しても、内部の突起部４ａ、４ｂでクラックの進行が止
まる。また、突起部４が形成されていない部分が連続し
ていないので、突起部４でクラックの進行を確実に止め
ることができる。
【００３９】図５に示す突起部４は、縦方向に配置され
た縦方向突起部４ａと横方向に配置された横方向突起部
４ｂとが、互いに縦位置あるいは横位置にて重なり合う
ように配置されている。この場合にも、突起部４が形成
されていない部分が連続していないので、突起部４でク
ラックの進行を確実に止めることができる。
た縦方向突起部４ａと横方向に配置された横方向突起部
４ｂとが、互いに縦位置あるいは横位置にて重なり合う
ように配置されている。この場合にも、突起部４が形成
されていない部分が連続していないので、突起部４でク
ラックの進行を確実に止めることができる。
【００４０】また、上記各実施形態では、突起部４を電
子部品１あるいは接合構造体５の接合面側に設けたが、
これに限らず、図５に示すように突起部４を台座３側に
設けてもよい。この場合にも、突起部４を電子部品１あ
るいは接合構造体５の接合面側に設けた場合と同様の効
果を得ることができる。また、突起部４を、電子部品１
あるいは接合構造体５の接合面と台座３の接合面の双方
に設けてもよい。
子部品１あるいは接合構造体５の接合面側に設けたが、
これに限らず、図５に示すように突起部４を台座３側に
設けてもよい。この場合にも、突起部４を電子部品１あ
るいは接合構造体５の接合面側に設けた場合と同様の効
果を得ることができる。また、突起部４を、電子部品１
あるいは接合構造体５の接合面と台座３の接合面の双方
に設けてもよい。
【００４１】また、上記各実施形態では各突起部４の長
さを同一としたが、これに限らず、内側に位置する突起
部４は、周辺部に位置する突起部４より短くしてもよ
い。この場合、内側に位置する突起部４は、電子部品１
あるいは接合構造体５と台座３との間隔の半分以上の長
さがあればよい。
さを同一としたが、これに限らず、内側に位置する突起
部４は、周辺部に位置する突起部４より短くしてもよ
い。この場合、内側に位置する突起部４は、電子部品１
あるいは接合構造体５と台座３との間隔の半分以上の長
さがあればよい。
【図１】第１実施形態の電子部品の接合構造を示す断面
図である。
図である。
【図２】図１の電子部品を接合面側からみた底面図であ
る。
る。
【図３】図１の変形例を示す断面図である。
【図４】第２実施形態の電子部品の接合構造を示す断面
図である。
図である。
【図５】突起部の配置の変形例を示す電子部品の底面図
である。
である。
【図６】突起部の配置の変形例を示す電子部品の底面図
である。
である。
【図７】従来の電子部品の接合構造を示す断面図であ
る。
る。
１…電子部品、２…接合部材、３…台座、４…突起部、
５…接合構造体。
５…接合構造体。
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5E336 AA04 BB05 BB18 BC28 CC44
CC52 CC58 EE01 GG03 GG14
5F047 AA01 AA17 AB06 BA41 BB03
Claims (6)
- 【請求項１】 電子部品（１）と台座（３）との間に接
合材料（２）を介在させ、前記電子部品を前記台座に接
合する電子部品の接合構造であって、 前記電子部品あるいは前記台座の少なくとも一方の接合
面に、突起部（４）が形成されていることを特徴とする
電子部品の接合構造。 - 【請求項２】 前記電子部品と前記台座との間に形成さ
れる空間は、前記突起部によりブロック状に分断されて
いることを特徴とする請求項１に記載の電子部品の接合
構造。 - 【請求項３】 電子部品（１）が接合された接合構造体
（５）と台座（３）との間に接合材料（２）を介在さ
せ、前記接合構造体を前記台座に接合する電子部品の接
合構造であって、 前記接合構造体あるいは前記台座の少なくとも一方の接
合面に、突起部（４）が形成されていることを特徴とす
る電子部品の接合構造。 - 【請求項４】 前記接合構造体と前記台座との間に形成
される空間は、前記突起部によりブロック状に分断され
ていることを特徴とする請求項１または請求項２に記載
の電子部品の接合構造。 - 【請求項５】 前記突起部は複数個形成され、それぞれ
分離して配置されていることを特徴とする請求項１ない
し４のいずれか１つに記載の電子部品の接合構造。 - 【請求項６】 前記突起部はそれぞれ任意の方向におい
て重なるように配置され、前記突起部が形成されていな
い部分が連続しないように配置されていることを特徴と
する請求項５に記載の電子部品の接合構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001396032A JP2003197650A (ja) | 2001-12-27 | 2001-12-27 | 電子部品の接合構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001396032A JP2003197650A (ja) | 2001-12-27 | 2001-12-27 | 電子部品の接合構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003197650A true JP2003197650A (ja) | 2003-07-11 |
Family
ID=27602251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001396032A Withdrawn JP2003197650A (ja) | 2001-12-27 | 2001-12-27 | 電子部品の接合構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003197650A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008057817A1 (de) * | 2007-11-26 | 2009-06-25 | Infineon Technologies Ag | Vorrichtung und Verfahren mit einem Lötprozess |
| US20140077353A1 (en) * | 2012-09-19 | 2014-03-20 | Toyota Jidosha Kabushiki Kaisha | Heat dissipating substrate and semiconductor apparatus equipped with heat dissipating substrate |
| DE102014115770A1 (de) | 2014-10-30 | 2016-05-04 | Infineon Technologies Ag | Verfahren zur verbindung eines substrats und chipanordnung |
-
2001
- 2001-12-27 JP JP2001396032A patent/JP2003197650A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008057817A1 (de) * | 2007-11-26 | 2009-06-25 | Infineon Technologies Ag | Vorrichtung und Verfahren mit einem Lötprozess |
| US8710678B2 (en) | 2007-11-26 | 2014-04-29 | Infineon Technologies Ag | Device and method including a soldering process |
| DE102008057817B4 (de) * | 2007-11-26 | 2017-02-16 | Infineon Technologies Ag | Vorrichtung und Verfahren mit einem Lötprozess |
| US20140077353A1 (en) * | 2012-09-19 | 2014-03-20 | Toyota Jidosha Kabushiki Kaisha | Heat dissipating substrate and semiconductor apparatus equipped with heat dissipating substrate |
| JP2014060314A (ja) * | 2012-09-19 | 2014-04-03 | Toyota Motor Corp | 放熱基板およびこれを備えた半導体装置 |
| DE102014115770A1 (de) | 2014-10-30 | 2016-05-04 | Infineon Technologies Ag | Verfahren zur verbindung eines substrats und chipanordnung |
| CN105575826A (zh) * | 2014-10-30 | 2016-05-11 | 英飞凌科技股份有限公司 | 连接衬底和芯片组件的方法 |
| DE102014115770B4 (de) | 2014-10-30 | 2018-03-29 | Infineon Technologies Ag | Verfahren zur verbindung eines substrats |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100849592B1 (ko) | 파워 모듈 구조 및 이것을 이용한 솔리드 스테이트 릴레이 | |
| WO2012157584A1 (ja) | 半導体装置とその製造方法 | |
| WO2012157583A1 (ja) | 半導体装置とその製造方法 | |
| JP2006245090A (ja) | 半導体用パッケージ及びその製造方法 | |
| JP2003197650A (ja) | 電子部品の接合構造 | |
| JPH0823002A (ja) | 半導体装置及びその製造方法 | |
| JP2018200918A (ja) | パワーモジュール | |
| JP2007012725A (ja) | 半導体装置 | |
| JP4882394B2 (ja) | 半導体装置 | |
| JP2007165600A (ja) | パワーモジュール構造及びこれを用いたソリッドステートリレー | |
| JP6311568B2 (ja) | 電子装置 | |
| JPH07312474A (ja) | 電子部品の搭載構造 | |
| JP5145168B2 (ja) | 半導体装置 | |
| JP2002016196A (ja) | リードフレーム、およびそれを用いた樹脂封止形半導体装置 | |
| JP2010267792A (ja) | 半導体装置およびその製造方法 | |
| JP2009070898A (ja) | 部品実装用基板、電子装置及び部品実装方法 | |
| JP2008306052A (ja) | 回路基板及び電子機器 | |
| JP2001358267A (ja) | 半導体装置及びその製造方法 | |
| JP2019016658A (ja) | 光モジュールおよび光モジュールの製造方法 | |
| JPH06169037A (ja) | 半導体パッケージ | |
| JP6858688B2 (ja) | 半導体装置 | |
| JP2006339631A (ja) | 電子部品アセンブリの製造方法及び対応する電子部品アセンブリ | |
| JPH02163943A (ja) | 半導体装置 | |
| JP5564750B2 (ja) | 樹脂封止型半導体装置 | |
| JPH04159792A (ja) | 金属コア基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |