CN105575826A - 连接衬底和芯片组件的方法 - Google Patents

连接衬底和芯片组件的方法 Download PDF

Info

Publication number
CN105575826A
CN105575826A CN201510711589.0A CN201510711589A CN105575826A CN 105575826 A CN105575826 A CN 105575826A CN 201510711589 A CN201510711589 A CN 201510711589A CN 105575826 A CN105575826 A CN 105575826A
Authority
CN
China
Prior art keywords
substrate
carrier
type surface
fixative
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510711589.0A
Other languages
English (en)
Inventor
P·弗兰克
A·海因里希
M·朱尔斯
郑聪扬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105575826A publication Critical patent/CN105575826A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1037—II-VI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本申请涉及连接衬底和芯片组件的方法。提供了连接衬底的方法，其中衬底可以包括第一主表面和与第一主表面相对的第二主表面。该方法可包括：在衬底的第一主表面上形成至少一个凸起；在衬底的第一主表面上方和至少一个凸起上方形成固定剂；以及在载体上布置衬底。至少一个凸起可接触载体的表面并且可被配置为使衬底的第一主表面与载体的被接触表面保持对应于凸起高度的距离，从而在衬底的第一主表面和载体之间形成空间。在载体上布置衬底期间，形成在至少一个凸起上方的固定剂的至少一部分可被移位到衬底的第一主表面和载体之间的空间中。

Description

连接衬底和芯片组件的方法
技术领域
本发明的各个实施例总的来说涉及连接衬底和芯片组件的方法。
背景技术
使用固定剂在载体上安装衬底(例如，芯片)会使得固定剂的至少一部分从芯片和载体之间的空间中溢出。这使得需要在载体上(例如在芯片周围)为溢出的固定剂预留空间。
发明内容
提供了一种连接衬底的方法，其中该衬底可以包括第一主表面和与第一主表面相对的第二主表面。该方法可包括：在衬底的第一主表面上形成至少一个凸起；在衬底的第一主表面上方和至少一个凸起上方形成固定剂；以及在载体上布置衬底，其中至少一个凸起可以接触载体的表面并且可以被配置为保持衬底的第一主表面与载体的被接触表面的距离对应于凸起的高度，从而在衬底的第一主表面和载体之间形成空间。在载体上布置衬底期间，形成在至少一个凸起上方的固定剂的至少一部分可以被移位到衬底的第一主表面和载体之间的空间中。
附图说明
在附图中，类似的参考标号在不同附图中通常表示相同的部件。附图不需要按比例绘制，而是重点通常放在示出本发明的原理。在以下描述中，参考以下附图描述本发明的各个实施例，其中：
图1A和图1B均示出了将裸片连接至载体的方法；
图2A至图2D以处于方法各个阶段的截面图示出了根据各个实施例的连接衬底的方法；
图3示出了根据各个实施例的将使用连接衬底的方法连接的衬底的类似实例；
图4示出了根据各个实施例的将使用连接衬底的方法连接的衬底的示意性顶视图；
图5示出了根据各个实施例的将使用连接衬底的方法连接的衬底的示意性顶视图；
图6示出了将使用根据各个实施例的连接衬底的方法连接的衬底与使用传统方法连接的衬底进行比较的衬底的顶视图的两幅照片；以及
图7示出了根据各个实施例的连接衬底的方法的流程图。
具体实施方式
以下详细描述参考附图，附图通过说明示出了可以实践本发明的具体细节和实施例。
本文使用的术语“示例性”是指“用作实例、例子或说明”。本文描述为“示例性”的任何实施例或设计不是必须被认定为相对于其他实施例或设计是优选或有利的。
关于形成在侧面或表面“上方”的沉积材料所使用的词语“上方”可以在本文用于表示沉积材料可以直接形成在所指侧面或表面上，例如与所指侧面或表面直接接触。关于形成在侧面或表面“上方”的沉积材料所使用的词语“上方”可以在本文用于表示沉积材料可以间接形成在所指侧面或表面上，其中在所指侧面或表面与沉积材料之间布置有一个或多个附加层。
如图1A和图1B所示，裸片1060(也称为芯片1060)可以使用固定剂，例如使用焊接工艺连接至载体102。如图1A所示，软焊接(例如，利用焊料膏104的焊接或者与胶104接合的胶)可用于将芯片1060连接至载体102。例如可散布在载体102上的焊料膏或胶104的量可能相对较大，和/或芯片1060在载体102之上的三维位置和/或定向和/或被施加用于将芯片1060按压在载体102上的力可能不被很好地控制，使得将芯片1060按压在载体102上会导致焊料膏或胶104的至少一部分从芯片1060和载体102之间的空间中溢出。溢出的材料量还可以被称为溢胶(squeeze-out)。代替软焊接，可以应用扩散焊接工艺(如图1B所示)。对于扩散焊接来说，可以形成扩散焊料108作为芯片1060的金属化层108，例如背侧金属化层108。扩散焊料的量由此可以相对好地被控制。从而，与软焊接相比，可以减少溢胶和在芯片周围预留的对应空间。例如，使用软焊料将芯片附接至具有标准裸片焊盘尺寸的封装件(例如，TO220封装件中的CoolMOSC6)，可使用的最大可能芯片的尺寸为大约30.24mm2。代替使用金-锡(AuSn)扩散焊料，可使用的最大可能芯片的尺寸增加到大约34.42mm2。
芯片尺寸的增加可进一步提高芯片的性能。例如，在上述实例中增加尺寸可以使得芯片的通态电阻RDS(on)减小约10％，例如从大约72mΩ减小到大约65mΩ。
然而，尽管试图控制使溢胶最小化的这些参数形式，但芯片106相对于载体102的位置/定向和/或被施加用于将芯片106按压在载体102上的力还是会经受与软焊接一样的限制。从而，溢胶仍然会相对较多，并且会要求在芯片106周围的芯片102上预留相对较大量的空间。
减少溢胶甚至进一步将允许更多地减少载体上被预留用于接纳溢胶的空间，并且使用节省的空间来增加将被安装的芯片的尺寸，从而提高芯片性能，例如减小芯片的通态电阻并减小用于给定芯片的封装件尺寸。
在各个实施例中，在衬底的将被附接至例如载体的表面上，可以形成至少一个凸起。当衬底被附接至载体时，凸起可用作防止衬底太接近载体的间隔元件，从而在衬底和载体之间创建了空间，其中可以接纳用于将芯片附接至载体的固定剂的至少一部分。从而，可以防止在空间中接纳的固定剂从衬底和载体之间溢出。
至少一个凸起还可以被称为结构，具有至少一个凸起的衬底被称为结构化衬底，并且衬底的形成有至少一个凸起的表面被称为结构化表面。结构化表面的不是凸起部分的部分可以被称为凹陷表面。
在各个实施例中，至少一个凸起可形成为延伸结构，例如形成为壁或多个壁。壁和/或多个壁可以在其中和/或其间限定至少一个凹部。在各个实施例中，壁可以形成在衬底周界附近，其中壁可以形成封闭的环状结构(环状可以理解为表示两个端部重叠的结构特征，而不是圆形的结构(即使其可以是圆形))。在环状结构内，可以形成凹部。在各个实施例中，至少一个凸起可以形成为多个壁，例如以规则方式布置的壁，例如作为网格图案，例如作为基本覆盖衬底的整个结构化表面的栅格或网格图案。
在各个实施例中，形成在衬底周界附近的凸起会导致以下情况：在载体上布置衬底期间，凸起可与载体进行第一接触，即使衬底相对于载体倾斜。此外，如果沿着衬底的周界形成凸起，则凸起可用作可抑制固定剂横向移出衬底和载体之间的阻挡物。从而，较少的材料能够产生溢胶。
在各个实施例中，金属可以被布置在衬底的结构化表面上方，例如金属层可以形成在衬底的结构化表面上方。金属(例如，金属层)可以形成在至少一个凸起和凹陷表面上(例如覆盖)。在各个实施例中，金属可以包括焊料或由焊料组成，例如扩散焊料，例如金-锡-焊料(AuSn)或锡-银-焊料(SnAg)。在各个实施例中，金属(例如金属层)可以形成为具有可足以填满至少一个凹部的厚度。换句话说，金属(例如金属层)的厚度可以大约与至少一个凸起的高度相同或大于至少一个凸起的高度。
在各个实施例中，金属可以是固定剂。换句话说，金属(例如金属层)可以被配置为将衬底的结构化表面(例如，衬底的第一主表面，其上可以形成凸起)固定至载体。
固定剂(以及可能衬底和/或载体)可以被加热，例如加热到高于固定剂的熔点的温度。换句话说，形成在衬底的结构化表面上的金属(例如，固态金属)可以在载体上布置衬底之前变为液体。
在各个实施例中，可以将衬底布置在载体上，例如使衬底的结构化表面面向载体。至少一个凸起可以接触载体的表面并且可以被配置为使得衬底的其上形成凸起的表面与载体的被接触表面保持一定距离。衬底的其上形成凸起的表面与载体的被接触表面之间的距离可以对应于凸起的高度，至少在一个点处凸起接触载体。通过使衬底的其上形成凸起的表面与载体的被接触表面相互保持一定距离，可以在它们之间形成空间。
在载体上布置衬底期间，形成在至少一个凸起上方的固定剂的至少一部分可以被移位到衬底的第一主表面与载体之间的空间中。换句话说，当衬底被布置在载体上时，例如在固定剂可以是液体(例如熔化)时的状态下衬底被按压在载体上时，可布置在多个凸起上方的固定剂的至少一部分可以横向移动，例如通过将衬底按压在载体上的力。固定剂的部分例如可以移动到在衬底和载体之间所形成的空间。
图2A至图2D以处于方法各个阶段的截面图示出了根据各个实施例的连接衬底的方法。
如图2A所示，衬底106可具有第一主表面1061(其还可以被称为背表面1061)和与第一主表面1061相对的第二主表面1062(其还可以被称为前表面1062)。衬底106的其上可定位第一主表面1061的侧面可以被称为第一侧或背侧。衬底106的其上可定位第二主表面1062的侧面可以被称为第二侧或前侧。第一主表面1061和第二主表面1062可以通过衬底106的侧表面106s来连接。
在各个实施例中，衬底106可以包括半导体材料或主要由半导体材料组成。衬底106例如可以包括来自由硅、锗、砷化镓、锑化铟、硒化锌和硫化镉组成的半导体材料组的至少一种材料或者来自III-V或II-VI族化合物半导体的任何其他材料。衬底106例如可以为芯片106，例如高性能芯片106、功率芯片106或晶片106。
在各个实施例中，衬底106可以包括导电材料(例如金属)或者主要由导电材料组成。衬底106例如可以包括来自半导体材料组(主要由铜、铝、镍、铜合金、镍合金和铝合金组成)的至少一种材料。衬底106例如可以是引线框106。
在各个实施例中，衬底102可以包括介电材料或者主要由介电材料组成。衬底102例如可以包括来自由陶瓷和聚合物组成的介电材料组的至少一种介电材料。
在各个实施例中，如图2B所示，至少一个凸起208可形成在衬底106的第一主表面1061上。至少一个凸起208可具有在大约0.5μm至大约2μm的范围内(例如大约1μm)的高度HP。至少一个凸起可具有在大约50μm至大约200μm范围内(例如大约100μm)的宽度。衬底106的包括至少一个凸起的第一主表面1061可以被称为衬底106的结构化表面1061。结构化表面1061可以包括位于至少一个凸起208上的接触表面212(凸起208可利用该接触表面接触载体102)、在至少一个凸起208外部的至少一个凹陷表面214以及位于接触表面212和凹陷表面214之间的凸起208的侧表面。
在各个实施例中，至少一个凸起208可以被成形为至少一个壁208，例如形成在衬底206的周界处或衬底206的周界附近的壁208。换句话说，至少一个凸起208可沿着衬底106的至少一个边缘(例如沿着所有边缘，例如直接在衬底106的一个边缘或多个边缘处，或者基本与边缘平行且距衬底106的边缘一定距离，例如在大约5μm至大约20μm范围内(例如大约10μm)的小距离)形成在衬底106的第一主表面1061上。
至少一个凸起208可被成形为多个壁208，它们可以被布置为栅格208。换句话说，至少一个凸起208可以包括壁的第一集合(例如基本平行壁的集合)和壁的第二集合(例如基本平行壁的集合，其与壁的第一集合呈一定角度(例如基本为直角)并且与壁的第一集合交叉布置)(还参见图3至图5)。
在各个实施例中，至少一个凸起208可被成形为壁或多个壁208，其可以被布置为环，例如包围矩形区域的矩形环或者多个同心环(例如同心矩形环)。
在各个实施例中，至少一个凸起208可以具有任何其他形状。例如，其可以被成形为销或多个销、壁和销的组合、圆圈、只有一组基本平行壁等。
例如，在形成多个凸起108(例如栅格结构)或者一个凸起108与接合端形成结构(例如形成为(不是必须为圆形)环或多个(例如，同心)环)的情况下，通过形成至少一个凸起208，在衬底106的第一主表面1061上可以形成至少一个凹部210。至少一个凹部210可以通过至少一个凸起208(例如在栅格的壁之间、两个同心环之间等)限定(例如，界定)。
在各个实施例中，至少一个凹部210的深度可以对应于凸起208的高度HP。凹部210的宽度和长度可以在大约100μm至大约1mm的范围内，例如在大约200μm至大约600μm的范围内，例如在大约400μm至大约500μm的范围内，其中凹部210的宽度可以不同于凹部210的长度。
至少一个凸起208的宽度与凹部210的宽度和/或长度的比率可以在大约1/20至大约1/5的范围内，例如大约1/10。例如，凸起的宽度可以大约为50μm且凹部21的宽度可以大约为500μm，使得至少一个凸起208的宽度与凹部210的宽度的比率在1/10左右。
至少一个凸起208可以被沉积在衬底106的第一主表面1061上，例如通过化学气相沉积或通过电镀。在这种情况下，至少一个凸起可以形成在衬底106的未结构化的原始第一主表面1061的第一主表面1061上方的附加层级中。换句话说，可以通过衬底106的原始第一主表面1061的一部分形成凹陷表面214。
例如使用掩模，至少一个凸起可以通过蚀刻衬底106的第一主表面1061来形成，例如干蚀刻或湿蚀刻。蚀刻可用于从衬底的第一主表面1061去除一些材料，使得至少一个凸起208可以保留。
如图2C所示，在各个实施例中，固定剂108可形成在衬底106的第一主表面1061上方。固定剂108可形成在凸起208上方和凹陷表面214上方。固定剂108例如可以覆盖衬底106的整个第一主表面1061，例如作为固定剂108的层。
在各个实施例中，固定剂108可包括如下任何材料或者主要由如下任何材料组成，其中上述材料可被配置成在载体102上布置衬底106期间具有粘性(例如液体)并且此后例如在固化之后可以将衬底106固定至载体102。
固定剂108可以包括焊料108(例如扩散焊料108)或者主要由焊料108组成。焊料108例如可以包括焊料组(包括Sn、In、Zn、Bi、Ga或它们的二元组合如AuSn、SnAg、InSn、AuIn、ZnSn、BiZn、BiSn，其中可能具有少量附加第三、第四或第五元素)中的至少一种焊料或者主要由上述至少一种焊料组成。
固定剂108可以包括粘合剂108(例如胶，例如导电和/或导热胶108，例如晶片背侧涂覆胶)或者主要由粘合剂108组成。
固定剂108可以包括焊料膏108或者主要由焊料膏108组成。
在各个实施例中，在固定剂108和衬底106之间，可以布置一种材料或多种材料(例如一层或多层)(未示出)。材料例如可以包括形成在衬底106上的第一材料(例如接触层)或者主要由第一材料组成。例如，在衬底106包括半导体材料或者由半导体材料组成的情况下，第一材料(例如接触层)可以被配置为改进衬底106和形成在第一材料上方的第二材料(例如第二层)(例如固定剂108或阻挡层)之间的接触。第二材料(例如阻挡层)可以被配置为防止朝向固定剂108或在反向上从衬底106和/或第一层扩散。第一层例如可以包括砷(As)、金(Au)、铝(Al)、钛(Ti)和/或铬(Cr)。第二层例如可以包括钛(Ti)、钨(W)、钨钛合金(TiW)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钴(Co)等或者由它们组成。
在各个实施例中，固定剂108可以具有在大约0.5μm至大约2μm的范围内的厚度，例如1μm左右。
在各个实施例中，可以选择固定剂108的厚度(例如固定剂108的层的厚度)，使得布置在第一主表面1061上方的固定剂108的体积可以对应于至少一个凹部210的总体积。VFIX＝TF×AMS1，VREC,total＝n×VREC，例如n×AREC×HP，其中VFIX可以是固定剂的体积，TF可以是固定剂108的厚度，AMS1可以是第一主表面1061的面积，VREC,total可以是至少一个凹部210的总体积，n可以是凹部的数量(其中在该实例中，假设可以形成n个基本相同的凹部210。更具体地，VREC,total＝ΣVREC,i，i＝1至n)，AREC可以是各个凹部210的面积，并且HP可以是凸起208的高度(其可以对应于凹部210的深度)。如果固定剂108的体积对应于至少一个凹部21的总体积，则固定剂108的厚度TF可以是TF＝n×AREC×HP/AMS1。在如图2D所示将衬底106固定至载体102之后，固定剂108的该厚度TF可以导致至少一个凹部210可以被固定剂108填充(例如完全填满)而在至少一个凸起208和载体102之间基本没有固定剂108的情况。从而，可以使得溢出最小化，同时仍然确保驻留在至少一个凹部中的固定剂108可以在衬底106的凹陷表面214和载体102之间提供接触(例如，导电和/或导热接触)。在各个实施例中，针对布置在第一主表面1061上方的固定剂108的体积VFIX可以对应于(换句话说，等于)至少一个凹部210的总体积VREC,total的情况的固定剂108的厚度TF可以被视为最小厚度TFmin，例如用于完全填充至少一个凹部210的最小厚度TFmin。
在各个实施例中，可以选择固定剂108的厚度TF，使得量大于上述量，例如TF>n×AREC×HP/AMS1。以这种方式，与用于填充至少一个凹部210所需的固定剂108相比，更多的固定剂108可以是可用的，从而可以以更高的确定性来实现例如用固定剂108对至少一个凹部210的完全填充。在完全填充至少一个凹部210所需的固定剂108过量时可能存在的固定剂108可以被称为过量固定剂。在各个实施例中，可以选择固定剂108的厚度TF与固定剂108的最小厚度TFmin之间的差异，使得过量固定剂具有小体积，例如过量固定剂的体积可以为小于固定剂108的体积VFIX的10％，例如小于5％，例如小于1％的量。
例如，在形成多个凸起108或者同一凸起108的部分(例如两个部分)被形成为环(平行延伸)的情况下，凸起108或者凸起108的部分之间的距离DP可以在大约200μm至大约1mm的范围内，例如大约500μm。
至少一个凸起208可以由与衬底106相同的材料形成。至少一个凸起208可以由不同于衬底106的材料形成，例如由(例如，不同)半导体材料或由金属形成。
在各个实施例中，如图2C和图2D所示，衬底106可布置在载体102上，例如在载体102的第二主表面1022上。载体102的第二主表面1022还可以被称为载体102的接触表面1022或载体102的顶表面1022，并且载体102的其上定位载体102的第二主表面1022的侧面可以被称为载体102的第二主侧、第二侧、接触侧或顶侧。在各个实施例中，载体102可以包括与载体102的第二主表面1022相对的第一主表面1021。载体102的第一主表面1021还可以被称为载体102的底表面1021，并且载体102的其上定位载体102的第一主表面1021的侧面可以被称为载体102的第一主侧、第一侧或底侧。
载体102可以包括导电材料、半导体材料和/或介电材料或者主要由导电材料、半导体材料和/或介电材料组成。在各个实施例中，载体102可以包括金属或者主要由金属组成。在衬底106包括半导体材料或者主要由半导体材料组成的情况下，载体102例如可以(但不限于此)包括金属。载体102例如可以包括由铜、铝、镍、铜合金、镍合金和铝合金组成的金属组中的至少一种金属。
载体102可以包括半导体材料或者由半导体材料组成。载体102例如可以包括来自由硅、锗、砷化镓、锑化铟、硒化锌和硫化镉组成的半导体材料组的至少一种材料或者来自III-V或II-VI族化合物半导体的任何其他材料。在衬底106包括金属或电介质或者主要由金属或电介质组成的情况下，载体102例如可以(但不限于此)包括半导体材料或者主要由半导体材料组成。
载体102可以包括介电材料或者由介电材料组成。载体102例如可以包括来自由陶瓷和聚合物组成的介电材料组的至少一种介电材料。在衬底106包括半导体材料或由半导体材料组成的情况下，载体102例如可以(但不限于此)包括介电材料或者主要由介电材料组成。
如图2C所示，在其第一主表面1061(例如，其结构化的第一主表面1061)上形成有固定剂108的衬底106可以使用朝向载体102引导的力F被布置在载体102上(例如，载体102的第二主表面1022上)。换句话说，衬底106可以使用力F被按压在载体102上。在各个实施例中，力F可以是例如通过按压施加的外部力F。在各个实施例中，可通过衬底106的重量来施加力F，例如力F可以是重力。
至少在可在衬底106上施加力F时的一些时间点处，固定剂108可以处于粘性状态。例如，当固定剂108被形成在衬底106的第一主表面1061上时，固定剂108可以是粘性的，例如具有高粘性，例如粘性在大约1000mPas至大约100000mPas的范围内。这例如可以是针对粘合剂(例如胶)的情况。备选地，当衬底106被布置在载体102上时，固定剂108可以是固态的(即，硬的)，并且可以稍后例如在固定剂108(例如衬底106和固定剂108或包括衬底106、载体102和固定剂的系统)达到固定剂108的熔点时液化(例如熔化)。
在各个实施例中，作用于衬底106的力F可以朝向载体102移动衬底106，直到至少一个凸起108至少部分地与载体102的第二主表面1022接触为止。可以在图2D中示出至少一个凸起108(例如其接触表面212)和载体102之间的至少部分接触。
在各个实施例中，衬底106和载体102可以至少在接触区域CR中相互接触。对于利用实轮廓线示出的衬底106来说，接触区域CR可以在横截面的平面外。例如在至少一个凸起208上的衬底106的拐角可以首先与衬底的第二主表面1022接触的情况下，接触区域CR可以基本为点状。备选地，接触区域CR可以形成线。例如，线可以是至少一个凸起208的边缘。例如，在图2D中以虚线示出的衬底106和载体102可以延伸到纸平面内和/或外，且它们的横截面不变化。在这种情况下，接触区域CR可以在凸起208的边缘和载体102的第二主表面1022之间形成线。备选地，接触区域CR可以形成二维区域。二维接触区域CR例如可以通过至少一个凸起208的接触表面212的至少一部分、通过多个凸起208的接触表面212的部分或者通过所有的多个凸起208的所有接触表面212来形成。
当衬底106被布置在载体102上时，可以在衬底106的第一主表面1061和载体102的第二主表面1022之间形成空间216。空间216至少可以包括在凹陷表面214和载体102的第二主表面1022之间的空间210，例如至少一个凹部210。空间216可以另外包括形成在没有与载体102的第二主表面1022接触的至少一个凸起208的至少一个接触表面214的至少一部分之间的空间。
固定剂108可以布置在空间216中。作为示例，固定剂108可以完全填满空间216。
力F可以被施加给衬底106直到反作用力(其可以通过载体102施加)作用于衬底106上。换句话说，衬底106可以被按压到载体102上，直到察觉到阻力，例如直到检测器(未示出)检测到反作用力。备选地，例如在固定剂108具有低粘性的情况下，可以给予衬底106时间来通过它自己跟随重力而安置，例如使得至少一个凸起108(例如接触表面212)与载体102的第二主表面1022接触。
即使上面将力F描述为作用于衬底106并将衬底106按压在载体102(可以保持静止)上，但力F可以备选地作用于相反方向，将载体102按压在衬底106上，同时衬底106可以保持静止，或者衬底106和载体102二者可以朝向彼此按压，两者均不保持静止。
在载体102上布置衬底106期间，例如在载体102(例如载体102的第二主表面1022)上按压衬底106期间，至少形成在至少一个凸起208上方的固定剂108可以被移位。利用其可将衬底106按压到载体102上的力F可以引起固定剂108的至少一部分(例如，形成在至少一个凸起208上方的固定剂108的部分)横向移动，例如主要平行于载体102的第二主表面1022移动。被移位的固定剂108的至少一小部分可以移动到空间216，例如移动到至少一个凹部210和/或可以不与载体102的第二主表面1022接触的至少一个凸起208的接触表面212的一部分之间的空间214。
在各个实施例中，将固定剂108的至少一部分移位到形成在衬底106和载体102之间的空间216可以使得较少的固定剂108被按压到衬底106的第一主表面1061和载体102的第二主表面1022之间的区域外。
对于具有平坦的第一主表面的传统衬底来说，如果没有非常精确地控制衬底在载体之上的按压力和/或位置，就会发生基本上所有的固定剂会从衬底的第一主表面和载体的第二主表面之间的区域移除的情况，例如因为衬底的第一主表面和载体的第二主表面基本处于全表面接触。从而，固定剂会被混乱移动到衬底外的载体上的区域，这将被认为形成溢胶。
至少一个凸起208可以用作间隔件，防止衬底106的第一主表面1061和载体102的第二主表面1022的基本全表面接触。此外，至少一个凸起208可用作抵抗固定剂108的横向移动的阻挡物。例如，将衬底106按压到载体102上的力F不能混乱移动，例如将驻留在至少一个凹部210的一个中的固定剂108的一部分溢出或偏移到至少一个凹部210的另一个中。从而，可以减少可用于从衬底106的第一主表面1061和载体102的第二主表面1022之间的区域溢出的固定剂的量，换句话说，与具有非结构化衬底的传统情况相比更少的材料可产生固定剂108的溢胶。
图3示出了根据各个实施例的将使用连接衬底的方法连接的衬底106的类似实例。
为了形象化，图3示出了三维结构化表面的照片，其可以类似于图2A至图2D所示衬底106的示例性第一主表面1061进行结构化。
在各个实施例中，至少一个凸起208可以包括多个凸起2081、2082。多个凸起2081、2082可以被成形为多个壁2081、2082，这些壁可以被布置为栅格。换句话说，至少一个凸起208可以包括第一集合的壁2081(例如基本平行壁2081的集合)和相对于第一集合的壁2081以角度Θ(例如基本以直角)布置并且与第一集合的壁2081相交的第二集合的壁2082(例如基本平行壁2082的集合)。
多个凹部210可以形成在多个凸起2081、2082之间。
图4示出了根据各个实施例的将使用连接衬底的方法连接的衬底106的示意性顶视图。衬底106例如可以如上面结合图2A至图2D或图3中的任意附图描述那样来形成。所描述的应用于衬底106的结构、材料、参数、工艺等也可以被应用于图4的衬底106。
在各个实施例中，衬底可以包括多个凸起208。凸起208可以被成形为栅格，例如参照图3所述。如图3所述，多个凸起例如可以包括第一集合的壁2081(例如基本平行壁2081的集合)和第二集合的壁2082(例如基本平行壁2082的集合)。第一集合的壁2081的壁2081的宽度WPH可以不同于第二集合的壁2082的壁2082的宽度WPV。第一集合的壁2081的壁2081的宽度WPH可以与第二集合的壁2082的壁2082的宽度WPV相同。
第一集合的壁2081的所有壁2081的宽度WPH和距离DPH可以基本相同，并且第二集合的壁2082的所有壁2082的宽度WPV和距离DPV可以基本相同。在这种情况下，多个凸起208(由多个壁2081、2082组成)可以被认为形成规则图案。更一般地，在至少一个凸起208包括多个凸起208的情况下，如果多个凸起由凸起208的多个子集组成，则多个凸起208可以被认为形成规则图案，其中凸起208的每个子集的配置(例如形成凸起208的子集的多个凸起的形状、定向、宽度和距离)对于凸起208的多个子集来说基本相同。
第一和第二集合的壁2081、2082的至少一个壁2081、2082可以沿着衬底106的侧表面106s形成，例如其中在侧表面106s和壁2081、2082之间具有小距离d。距离d例如可以是壁的宽度WPH和/或宽度WPV的小部分，例如d可以小于宽度WPH和/或宽度WPV的10％，例如小于5％，例如小于1％。壁2081、2082可以形成为与衬底106的侧表面106s平齐。壁2081、2082例如可以基本或完全沿着衬底106的整个侧表面106s延伸。
多个凹部210可形成在衬底106的壁2081、2082之间。凹部210可在第一集合的壁2081的壁对之间具有宽度WR，并且在第二集合的壁2082的壁对之间具有高度HR。宽度WR可以不同于高度HR。备选地，凹部210的宽度WR可以与凹部210的高度HR相同。
宽度WPH和/或宽度WPV针对相同集合的壁中的各个壁可以不同。距离DPH和/或距离DPV针对相同集合的壁中的各个壁对可以不同。在各个实施例中，凹部210的高度HR和/或凹部210的宽度WR可以变化。除非多个凸起208在这种情况下可以被认为是由多个基本相同的凸起208的子集组成，否则多个凸起可以被认为形成凸起208的不规则图案。
至少一个凸起108的宽度WPH和WPV可以为104.48μm，多个凹部210中的每一个凹部的高度HR可以为466.72μm，以及多个凹部210中的每一个凹部的宽度WR可以为403.96μm。
图5示出了根据各个实施例的将使用连接衬底的方法连接的衬底106的示意性顶视图。
衬底106可以基本对应于在上面各个实施例中描述的一个或多个衬底106。
衬底106可以为晶片106或包括晶片106。其可以包括多个芯片并且可以在切口区域512中被分为多个芯片。
至少一个凸起208可以包括例如如上所述成形为栅格的多个凸起208。
多个凸起208中的至少一部分可以形成在切口区域512处。以这种方式，可以确保沿着芯片的每个侧表面，可以形成多个凸起208中的至少一个凸起，其可以用作限制固定剂108的横向移动的最终阻挡物。此外，可以有利于例如使用锯切将晶片分为各个芯片，因为将被分割(例如，锯切)的材料的厚度可以沿着切口区域512保持相同。在每个单独芯片上，可以形成多个凸起，例如如图5所示每个集合的壁中的三个壁。每个芯片的凸起108的数量可以不同，例如每个集合的壁仅具有两个或四个或更多。此外，在多个凸起208具有不同形状或配置的情况下，可以调整每个芯片的凸起的数量。
图6示出了将使用根据各个实施例的连接衬底的方法连接的衬底106(照片662)与使用传统方法连接的衬底1060(照片660)进行比较的衬底1060、106的顶视图的两幅照片660、662。部分、方法、参数等可以分别对应于上面描述的用于根据各个实施例连接衬底的方法和用于连接衬底的传统方法。
衬底可以是芯片，并且衬底可以是铜裸片焊盘。在一个实施例中，至少一个凸起108可以被形成为凸起的栅格，例如参照图4和图5所示和所描述的。
从图6可以看出，在照片660、662中可以检测到固定剂108的溢胶666，尤其在由框664表示的区域中。然而，可以看出，在照片662中减少了溢胶666、108，该照片662示出使用根据实施例的连接衬底的方法连接至衬底102的衬底106。
以下给出溢胶的定量分析：
从溢胶666、108的统计分析和比较可以看出，使用背侧结构化，即根据实施例的衬底106的格/栅格，可以减小溢胶666、108的尺寸的量(其可以是溢胶可以从衬底106的侧表面106s到达的最大距离)和溢胶666、108的高度(其可以是溢胶666、108在载体106的表面上方的高度)的量。
溢胶666、108的高度可以是用于包含在溢胶666、108中的体积的主要参数。通过显著减小它(在实施例中，最大值减小20％，平均值减小11％)，溢胶666、108的体积可以减少很大的量。在实施例中，溢胶666、108的高度的标准偏差可以减小63％。从而，溢胶行为可以更加可重现。
图7示出了根据各个实施例的连接衬底的方法700的流程图。
在各个实施例中，连接衬底的方法可以包括在衬底的第一主表面上形成至少一个凸起(7020)。该方法可进一步包括在衬底的第一主表面上方和至少一个凸起上方形成固定剂(7040)；以及在载体上布置衬底，其中，至少一个凸起可以接触载体的表面并且可以被配置为使得衬底的第一主表面与载体的被接触表面保持对应于凸起高度的距离，从而在衬底的第一主表面和载体之间形成空间，其中在载体上布置衬底期间，形成在至少一个凸起上方的固定剂的至少一部分可以被移位到衬底的第一主表面与载体之间的空间中(7060)。
提供了连接衬底的方法，其中衬底可以包括第一主表面和与第一主表面相对的第二主表面。该方法可包括：在衬底的第一主表面上形成至少一个凸起；在衬底的第一主表面上方和至少一个凸起上方形成固定剂；以及在载体上布置衬底，其中至少一个凸起可接触载体的表面并且被配置为使衬底的第一主表面与载体的被接触表面保持对应于凸起高度的距离，从而在衬底的第一主表面和载体之间形成空间。在载体上布置衬底期间，形成在至少一个凸起上方的固定剂的至少一部分可被移位到衬底的第一主表面和载体之间的空间中，其中，衬底包括半导体材料。
在各个实施例中，半导体材料可包括选自由硅、锗、砷化镓、锑化铟、硒化锌和硫化镉组成的组中的至少一种材料或者来自III-V或II-VI族化合物半导体的任何其他材料。
在各个实施例中，在衬底的第一主表面上形成至少一个凸起可包括：在衬底的第一主表面上形成包括多个壁的结构，其中多个壁在它们之间可限定至少一个凹部。
在各个实施例中，该结构可被形成为规则图案。
在各个实施例中，衬底可包括至少一个芯片。在各个实施例中，可至少沿着至少一个芯片的周界形成多个壁。
在各个实施例中，衬底可以是晶片。
该方法可进一步包括：在载体上布置衬底之前，将衬底分为各个芯片。
可以在衬底的切口区域中形成壁。
在衬底的第一主表面上方和至少一个凸起上方形成固定剂可包括：利用固定剂完全覆盖衬底的第一主表面和至少一个凸起。
在各个实施例中，固定剂可以包括焊料。
焊料可以是扩散焊料。
在各个实施例中，焊料可以是以下项中的一项：Sn、In、Zn、Bi、Ga或它们的二元组合例如AuSn、SnAg、InSn、AuIn、ZnSn、BiZn、BiSn，可能其中具有少量附加第三、第四或第五种元素。
该方法可进一步包括：在衬底的第一主表面上方和至少一个凸起上方形成固定剂之前，在衬底的第一主表面上形成第一材料。
第一材料可包括Al、Ti、As、Au和Cr中的至少一种。
在各个实施例中，该方法可进一步包括：在衬底的第一主表面上方和至少一个凸起上方形成固定剂之前，在衬底的主表面上形成第二材料。
第二材料可包括Ti、W、TiW、TiN、Ta、TaN和Co中的至少一种。在各个实施例中，第二材料形成在第一材料上方。
在各个实施例中，该方法可进一步包括在载体上方形成另一材料。
在各个实施例中，该方法可进一步包括：通过固定剂将衬底固定至载体。
在各个实施例中，可以提供一种芯片组件。该芯片组件包括：载体；芯片，包括第一主表面、与第一主表面相对的第二主表面和形成在芯片的第一主表面上的至少一个凸起；其中，芯片可被布置为至少一个凸起接触载体，使得衬底的主表面与载体具有对应于凸起高度的距离，从而在芯片的第一主表面和载体之间形成空间；以及固定剂，将芯片的第一主表面固定至载体，其中固定剂的一部分可被布置在该空间中。在各个实施例中，载体可以是引线框。
虽然参照具体实施例详细示出和描述了本发明，但本领域技术人员应该理解，在不背离由权利要求限定的本发明的精神和范围的情况下可以进行形式和细节的各种改变。因此，通过所附权利要求来表示本发明的范围，因此旨在涵盖落入权利要求的等同含义和范围内的所有改变。
针对器件提供了本公开的各个方面，并且针对方法提供了本公开的各个方面。应该理解，器件的基本性质还适用于方法，并且反之亦然。因此，为了简化，可以省略这种性质的重复描述。

Claims (24)

1.一种连接衬底的方法，所述衬底包括第一主表面和与所述第一主表面相对的第二主表面，所述方法包括：
在所述衬底的所述第一主表面上形成至少一个凸起；
在所述衬底的所述第一主表面上方和所述至少一个凸起上方形成固定剂；以及
在载体上布置所述衬底，其中所述至少一个凸起接触所述载体的表面并且被配置为使所述衬底的所述第一主表面与所述载体的被接触表面保持对应于所述凸起的高度的距离，从而在所述衬底的所述第一主表面和所述载体之间形成空间；
其中，在所述载体上布置所述衬底期间，形成在所述至少一个凸起上方的所述固定剂的至少一部分被移位到所述衬底的所述第一主表面和所述载体之间的所述空间中。
2.根据权利要求1所述的方法，
其中，所述衬底包括半导体材料。
3.根据权利要求2所述的方法，
其中，所述半导体材料包括选自于由以下项组成的材料组中的至少一种材料：
硅：
碳化硅；
锗；
III-V化合物半导体；以及
II-VI化合物半导体。
4.根据权利要求1至3中任一项所述的方法，
其中，在所述衬底的所述第一主表面上形成所述至少一个凸起包括：在所述衬底的所述第一主表面上形成包括多个壁的结构，其中所述多个壁在它们之间限定至少一个凹部。
5.根据权利要求4所述的方法，
其中，所述结构被形成为规则图案。
6.根据权利要求1至5中任一项所述的方法，
其中，所述衬底包括至少一个芯片。
7.根据权利要求4至6中任一项所述的方法，
其中，至少沿着所述至少一个芯片的周界形成所述多个壁。
8.根据权利要求1至7中任一项所述的方法，
其中，所述衬底是晶片。
9.根据权利要求8所述的方法，还包括：
在所述载体上布置所述衬底之前，将所述衬底分为各个芯片。
10.根据权利要求4和权利要求9所述的方法，
其中，在所述衬底的切口区域中形成所述壁。
11.根据权利要求1至10中任一项所述的方法，
其中，在所述衬底的所述第一主表面上方和所述至少一个凸起上方形成所述固定剂包括：利用所述固定剂完全覆盖所述衬底的所述第一主表面和所述至少一个凸起。
12.根据权利要求1至11中任一项所述的方法，
其中，所述固定剂包括焊料。
13.根据权利要求12所述的方法，
其中，所述焊料是扩散焊料。
14.根据权利要求12或13所述的方法，
其中，所述焊料是以下项中的一项：Sn、In、Zn、Bi、Ga或它们的二元组合，例如AuSn、SnAg、InSn、AuIn、ZnSn、BiZn、BiSn。
15.根据权利要求14所述的方法，
其中，所述焊料包括少量附加第三、第四或第五种元素。
16.根据权利要求1至15中任一项所述的方法，还包括：
在所述衬底的所述第一主表面上方和所述至少一个凸起上方形成所述固定剂之前，在所述衬底的所述第一主表面上形成第一材料。
17.根据权利要求16所述的方法，
其中，所述第一材料包括Al、Ti、Au、As和Cr中的至少一种。
18.根据权利要求1至17中任一项所述的方法，还包括：
在所述衬底的所述第一主表面上方和所述至少一个凸起上方形成所述固定剂之前，在所述衬底的主表面上形成第二材料。
19.根据权利要求18所述的方法，
其中，所述第二材料包括Ti、W、TiW、TiN、Ta、TaN和Co中的至少一种。
20.根据权利要求18或权利要求19所述的方法，
其中，在所述第一材料上方形成所述第二材料。
21.根据权利要求1至20中任一项所述的方法，还包括：
在所述载体上方形成另一材料。
22.根据权利要求1至21中任一项所述的方法，还包括：
通过所述固定剂将所述衬底固定至所述载体。
23.一种芯片组件，包括：
载体；
芯片，包括：
第一主表面；
第二主表面，与所述第一主表面相对；和
至少一个凸起，形成在所述芯片的所述第一主表面上；
其中，所述芯片被布置为所述至少一个凸起接触所述载体，使得所述衬底的所述第一主表面与所述载体具有对应于所述凸起的高度的距离，从而在所述芯片的所述第一主表面和所述载体之间形成空间；以及
固定剂，将所述芯片的所述第一主表面固定至所述载体，其中所述固定剂的一部分被布置在所述空间中。
24.根据权利要求23所述的芯片组件，
其中，所述载体是引线框。
CN201510711589.0A 2014-10-30 2015-10-28 连接衬底和芯片组件的方法 Pending CN105575826A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014115770.2A DE102014115770B4 (de) 2014-10-30 2014-10-30 Verfahren zur verbindung eines substrats
DE102014115770.2 2014-10-30

Publications (1)

Publication Number Publication Date
CN105575826A true CN105575826A (zh) 2016-05-11

Family

ID=55753524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510711589.0A Pending CN105575826A (zh) 2014-10-30 2015-10-28 连接衬底和芯片组件的方法

Country Status (3)

Country Link
US (1) US20160126165A1 (zh)
CN (1) CN105575826A (zh)
DE (1) DE102014115770B4 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197650A (ja) * 2001-12-27 2003-07-11 Denso Corp 電子部品の接合構造
US20060231934A1 (en) * 2005-04-15 2006-10-19 Tomomitsu Risaki Semiconductor device
CN1871703A (zh) * 2003-10-23 2006-11-29 英飞凌科技股份公司 具有通过凸点下金属化层所连接的附加微型焊盘的集成电路及其制造方法
CN102867804A (zh) * 2011-07-06 2013-01-09 英飞凌科技股份有限公司 包括具有突出体的接触片的半导体器件及其制造方法
CN103871974A (zh) * 2012-12-14 2014-06-18 英飞凌科技股份有限公司 半导体器件及其产生方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5344794A (en) 1993-03-31 1994-09-06 Siemens Components, Inc. Method of making a semiconductor chip
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
DE102006028692B4 (de) * 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
US8053336B2 (en) * 2008-11-12 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing chip warpage
JP5942212B2 (ja) * 2013-05-13 2016-06-29 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ
US9538659B2 (en) * 2013-08-21 2017-01-03 Nxp Usa, Inc. Solder wettable flanges and devices and systems incorporating solder wettable flanges

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197650A (ja) * 2001-12-27 2003-07-11 Denso Corp 電子部品の接合構造
CN1871703A (zh) * 2003-10-23 2006-11-29 英飞凌科技股份公司 具有通过凸点下金属化层所连接的附加微型焊盘的集成电路及其制造方法
US20060231934A1 (en) * 2005-04-15 2006-10-19 Tomomitsu Risaki Semiconductor device
US7768102B2 (en) * 2005-04-15 2010-08-03 Seiko Instruments Inc. Semiconductor device
CN102867804A (zh) * 2011-07-06 2013-01-09 英飞凌科技股份有限公司 包括具有突出体的接触片的半导体器件及其制造方法
CN103871974A (zh) * 2012-12-14 2014-06-18 英飞凌科技股份有限公司 半导体器件及其产生方法

Also Published As

Publication number Publication date
US20160126165A1 (en) 2016-05-05
DE102014115770A1 (de) 2016-05-04
DE102014115770B4 (de) 2018-03-29

Similar Documents

Publication Publication Date Title
CN106549003B (zh) 贯穿衬底通孔结构及其制造方法
US9496193B1 (en) Semiconductor chip with structured sidewalls
US9673147B2 (en) Semiconductor device and manufacturing method thereof
CN102163596B (zh) 集成电路元件及其形成方法
US8987892B2 (en) Method for creating a selective solder seal interface for an integrated circuit cooling system
US20130320556A1 (en) Three Dimensional Integrated Circuit Structures and Hybrid Bonding Methods for Semiconductor Wafers
CN104167389B (zh) 带有玻璃基板的半导体器件及其制造方法
CN112352312B (zh) 用于经由金属沟道进行直接液体冷却的装置和方法
US9355896B2 (en) Package systems
US10373888B2 (en) Electronic package assembly with compact die placement
US11854936B2 (en) Semiconductor device
CN102969305A (zh) 用于半导体结构的管芯对管芯间隙控制及其方法
US8980741B2 (en) Through silicon via with embedded barrier pad
KR20160009425A (ko) 관통전극을 갖는 반도체소자 및 그 제조방법
CN113196465A (zh) 具有凹槽的扇出型封装件
CN111448655B (zh) 在半导体器件和热交换器间产生热界面键合的装置和方法
US20180019234A1 (en) Display devices and methods for forming the same
CN206040641U (zh) 半导体装置
CN111081655A (zh) 电子封装结构及其制作方法
US9520375B2 (en) Method of forming a solder bump on a substrate
CN107104060A (zh) 用于图形化表面的金锡键合方法
US20140131884A1 (en) Through-Substrate via Formation with Improved Topography Control
CN114334949A (zh) 具有热增强的三维ic封装
US20170110384A1 (en) Heat Spreader Having Thermal Interface Material Retainment
CN105575826A (zh) 连接衬底和芯片组件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
AD01 Patent right deemed abandoned

Effective date of abandoning: 20210427