DE102014115770B4 - Verfahren zur verbindung eines substrats - Google Patents

Verfahren zur verbindung eines substrats Download PDF

Info

Publication number
DE102014115770B4
DE102014115770B4 DE102014115770.2A DE102014115770A DE102014115770B4 DE 102014115770 B4 DE102014115770 B4 DE 102014115770B4 DE 102014115770 A DE102014115770 A DE 102014115770A DE 102014115770 B4 DE102014115770 B4 DE 102014115770B4
Authority
DE
Germany
Prior art keywords
substrate
major surface
carrier
over
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102014115770.2A
Other languages
English (en)
Other versions
DE102014115770A1 (de
Inventor
Paul Frank
Michael Jürss
Tay Chiong Yong
Alexander Heinrich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014115770.2A priority Critical patent/DE102014115770B4/de
Priority to CN201510711589.0A priority patent/CN105575826A/zh
Priority to US14/927,561 priority patent/US20160126165A1/en
Publication of DE102014115770A1 publication Critical patent/DE102014115770A1/de
Application granted granted Critical
Publication of DE102014115770B4 publication Critical patent/DE102014115770B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113—Bismuth [Bi] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/29118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/3207—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32258—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325—Material
    • H01L2224/32501—Material at the bonding interface
    • H01L2224/32502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83065—Composition of the atmosphere being reducing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83053—Bonding environment
    • H01L2224/83054—Composition of the atmosphere
    • H01L2224/83075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10252—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1037—II-VI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Die Bonding (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

Verfahren zur Verbindung eines Substrats, wobei das Substrat ein Wafer ist und eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, umfassend: Bilden mindestens eines Vorsprungs auf der ersten Hauptfläche des Substrats, aufweisend ein Bilden einer Struktur, die eine Mehrzahl von Wänden aufweist, auf der ersten Hauptfläche des Substrats, wobei die Mehrzahl von Wänden mindestens eine Vertiefung dazwischen definiert und wobei die Wände in Schnittregionen des Substrats gebildet werden; Bilden eines Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung; Trennen des Substrats in einzelne Chips vor dem Anordnen des Substrats auf einem Träger; und Anordnen des Substrats auf dem Träger, wobei der mindestens eine Vorsprung eine Oberfläche des Trägers berührt und so ausgelegt ist, dass er die erste Hauptfläche des Substrats in einem Abstand zu einer Berührungsfläche des Trägers hält, der einer Höhe des Vorsprungs entspricht, um dadurch einen Raum zwischen der ersten Hauptfläche des Substrats und dem Träger zu bilden; wobei während des Anordnens des Substrats auf dem Träger wenigstens ein Teil des über dem mindestens einen Vorsprung ausgebildeten Fixiermittels in den Raum zwischen der ersten Hauptfläche des Substrats und dem Träger verdrängt wird.

Description

  • Technisches Gebiet
  • Verschiedene Ausführungsformen betreffen im Allgemeinen ein Verfahren zur Verbindung eines Substrats.
  • Hintergrund
  • Das Montieren eines Substrats, z. B. eines Chips, auf einem Träger unter Verwendung eines Fixiermittels kann zu einem Herausdrücken wenigstens eines Teils des Fixiermittels aus einem Raum zwischen dem Chip und dem Träger führen. Dies kann es notwendig machen, Raum auf dem Träger, z. B. um den Chip herum, für das herausgedrückte Fixiermittel zu reservieren.
  • Aus dem Dokument WO 94/23 454 A1 ist eine Halbleitervorrichtung bekannt, bei der ein Substrat auf einem leitfähigen Träger so auf einem Podest des Trägers montiert wird, dass leitfähige Randbereiche des Substrats einen möglichst großen Abstand zu dem leitfähigen Träger aufweisen, um Spannungsdurchbrüche, besonders bei Hochspannungsanwendungen, zuvermeiden.
  • Aus dem Dokument US 2006/0 231 934 A1 ist eine Verbindung eines elektronischen Bauteils mit einem Träger bekannt. Dabei ist eine Verbindungsschicht mittels einer Mehrzahl von Vorsprüngen im elektronischen Bauteil so unterteilt, dass Spannungen minimiert werden und Risse, die möglicherweise dennoch auftreten, an den Vorsprüngen gestoppt werden. Zwischen den Vorsprüngen sind Lücken vorhanden, damit ein Fixiermittel sich gleichförmig verteilen kann.
  • Aus dem Dokument DE 10 2013 113 751 A1 ist eine Halbleitervorrichtung bekannt, bei welcher ein elektrischer Widerstand zwischen einem Halbleiterbauteil und einem Träger verringert wird, indem eine Rückseite des Halbleiterbauteils strukturiert wird.
  • Aus dem Dokument JP 2003-197650 A ist ein Verfahren zum Herstellen eines Halbleiterbauelements bekannt, bei welchem Polymerstreifen in Sägestraßen eines Halbleiter-Wafers angeordnet werden.
  • Kurzdarstellung
  • Es wird ein Verfahren zur Verbindung eines Substrats bereitgestellt, wobei das Substrat ein Wafer ist und eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst. Das Verfahren weist auf: ein Bilden mindestens eines Vorsprungs auf der ersten Hauptfläche des Substrats, aufweisend ein Bilden einer Struktur, die eine Mehrzahl von Wänden aufweist, auf der ersten Hauptfläche des Substrats, wobei die Mehrzahl von Wänden mindestens eine Vertiefung dazwischen definiert und wobei die Wände in Schnittregionen des Substrats gebildet werden; Bilden eines Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung; Trennen des Substrats in einzelne Chips vor dem Anordnen des Substrats auf einem Träger; und Anordnen des Substrats auf dem Träger, wobei der mindestens eine Vorsprung eine Oberfläche des Trägers berührt und so ausgelegt ist, dass er die erste Hauptfläche des Substrats in einem Abstand von einer Berührungsfläche des Trägers hält, der einer Höhe des Vorsprungs entspricht, um dadurch einen Raum zwischen der ersten Hauptfläche des Substrats und dem Träger zu bilden, wobei während des Anordnens des Substrats auf dem Träger wenigstens ein Teil des über dem mindestens einen Vorsprung ausgebildeten Fixiermittels in den Raum zwischen der ersten Hauptfläche des Substrats und dem Träger verdrängt wird.
  • Kurze Beschreibung der Zeichnungen
  • In den Zeichnungen beziehen sich gleiche Bezugszeichen im Allgemeinen alle verschiedenen Ansichten hindurch auf die gleichen Teile. Die Zeichnungen sind nicht unbedingt maßstabsgetreu, stattdessen ist der Akzent auf die Veranschaulichung der Prinzipien der Erfindung gesetzt. In der folgenden Beschreibung werden verschiedene Ausführungsformen der Erfindung unter Bezugnahme auf die folgenden Zeichnungen beschrieben, wobei:
  • 1A und 1B jeweils ein Verfahren zur Verbindung eines Siliciumplättchen mit einem Träger darstellen;
  • 2A bis 2D ein Verfahren zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen als Querschnittansichten auf verschiedenen Stufen des Verfahrens darstellen;
  • 3 ein analoges Beispiel eines Substrats darstellt, das unter Verwendung eines Verfahrens zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen verbunden werden soll;
  • 4 eine schematische Draufsicht eines Substrats darstellt, das unter Verwendung eines Verfahrens zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen verbunden werden soll;
  • 5 eine schematische Draufsicht eines Substrats darstellt, das unter Verwendung eines Verfahrens zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen verbunden werden soll;
  • 6 zwei Fotografien von Draufsichten von Substraten zum Vergleich eines Substrats, das unter Verwendung eines Verfahrens zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen verbunden ist, mit einem Substrat darstellt, das unter Verwendung eines herkömmlichen Verfahrens verbunden ist; und
  • 7 einen Prozessablauf für ein Verfahren zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen darstellt.
  • Beschreibung
  • Die folgende ausführliche Beschreibung nimmt auf die beiliegenden Zeichnungen Bezug, welche spezifische Einzelheiten und Ausführungsformen, in welchen die Erfindung realisiert werden kann, veranschaulichend darstellen.
  • Das Wort „beispielhaft” wird hierin so verwendet, dass es „als Beispiel oder zur Veranschaulichung dienend” bedeutet. Ausführungsformen oder Auslegungen, die hierin als „beispielhaft” beschrieben werden, sind nicht unbedingt als bevorzugt oder vorteilhaft gegenüber anderen Ausführungsformen oder Auslegungen zu interpretieren.
  • Die Wörter „auf, über”, die hinsichtlich eines aufgebrachten Materials verwendet werden, das „auf, über” einer Seite oder Oberfläche ausgebildet sein kann, können hierin so verwendet werden, dass sie bedeuten, dass das aufgebrachte Material „direkt auf”, z. B. direkt in Kontakt mit, der erwähnten Seite oder Oberfläche ausgebildet ist. Die Wörter „auf, über”, die hinsichtlich eines aufgebrachten Materials verwendet werden, das „auf, über” einer Seite oder Oberfläche ausgebildet sein kann, können hierin so verwendet werden, dass sie bedeuten, dass das aufgebrachte Material „indirekt auf” der erwähnten Seite oder Oberfläche ausgebildet ist, wobei eine oder mehrere zusätzliche Schichten zwischen der erwähnten Seite oder Oberfläche und dem aufgebrachten Material angeordnet sind.
  • Wie in 1A und 1B dargestellt, können Siliciumplättchen 1060 (auch als Chips 1060 bezeichnet) unter Verwendung eines Fixiermittels, zum Beispiel unter Verwendung eines Lötprozesses, mit einem Träger 102 verbunden werden. Wie in 1A dargestellt, kann ein Weichlöten, z. B. Löten mit einer Lötpaste 104, oder ein Klebstoffbonden mit einem Klebstoff 104 zum Verbinden des Chips 1060 mit dem Träger 102 verwendet werden. Eine Menge der Lötpaste oder des Klebstoffs 104, die zum Beispiel auf den Träger 102 abgegeben werden kann, kann verhältnismäßig groß sein, und/oder eine dreidimensionale Position und/oder Ausrichtung des Chips 1060 über dem Träger 102 und/oder eine Kraft, die zum Drücken des Chips 1060 auf den Träger 102 aufgebracht wird, können möglicherweise nicht gut kontrolliert werden, derart dass ein Drücken des Chips 1060 auf den Träger 102 dazu führen kann, dass wenigstens ein Teil der Lötpaste oder des Klebstoffs 104 aus einem Raum zwischen dem Chip 1060 und dem Träger 102 herausgedrückt wird. Die herausgedrückte Menge von Material kann auch als „herausgedrücktes Material” bezeichnet werden. Anstelle des Weichlötens kann ein Diffusionslötprozess (wie in 1B dargestellt) angewendet werden. Für ein Diffusionslöten kann ein Diffusionslot 108 als eine Metallisierungsschicht 108, z. B. eine Rückseitenmetallisierung 108, des Chips 1060 gebildet werden. Eine Menge des Diffusionslots kann daher verhältnismäßig gut kontrolliert werden. Dadurch können das herausgedrückte Material gegenüber dem Weichlöten und ein entsprechender, um den Chip herum zu reservierender Raum reduziert werden. Zum Beispiel beträgt beim Befestigen eines Chips an einem Gehäuse mit einer standardmäßigen Chipkontaktstellengröße, z. B. am ColMOS C6 in einem TO220 Gehäuse, unter Verwendung von Weichlot eine Größe des größtmöglichen Chips, der verwendet werden kann, etwa 30,24 mm2. Stattdessen vergrößert sich bei Verwenden eines Gold-Zinn-(AuSn)-Diffusionslots die Größe des größtmöglichen Chips, der verwendet werden kann, auf 34,42 mm2.
  • Die Vergrößerung der Chipgröße kann außerdem eine Leistungsfähigkeit des Chips verbessern. Zum Beispiel kann die Vergrößerung der Größe im obigen Beispiel zu einer Senkung eines Durchlasswiderstands RDs(on) des Chips um etwa 10%, z. B. von etwa 72 mΩ auf etwa 65 mΩ, führen.
  • Die Position/Ausrichtung des Chips 106 in Bezug auf den Träger 102 und/oder die zum Drücken des Chips 106 auf den Träger 102 aufgebrachte Kraft leiden jedoch möglicherweise trotz der Versuche, diese Parameter zum Minimieren des herausgedrückten Materials zu kontrollieren, an den gleichen Beschränkungen wie das Weichlöten. Folglich kann das herausgedrückte Material noch immer verhältnismäßig groß sein, und es muss möglicherweise eine verhältnismäßig große Menge Raum auf dem Träger 102 um den Chip 106 herum reserviert werden.
  • Das Reduzieren des herausgedrückten Materials würde es ferner sogar ermöglichen, den Raum auf dem Träger, der zum Aufnehmen des herausgedrückten Materials reserviert ist, noch mehr zu reduzieren, und den eingesparten Raum zum Vergrößern der Größe des zu montierenden Chips zu verwenden, um dadurch die Chipleistung zu verbessern, z. B. den Durchlasswiderstand des Chips zu senken und die Gehäusegröße für einen bestimmten Chip zu verkleinern.
  • In verschiedenen Ausführungsformen kann auf einer Oberfläche eines Substrats, das z. B. an einem Träger befestigt werden soll, ein Vorsprung ausgebildet sein. Wenn das Substrat am Träger befestigt wird, kann der Vorsprung als Abstandshalterelement fungieren, welches verhindert, dass das Substrat dem Träger zu nahe kommt, um dadurch einen Raum zwischen dem Substrat und dem Träger zu schaffen, in welchem wenigstens ein Teil eines zum Befestigen des Chips am Träger verwendeten Fixiermittels aufgenommen werden kann. Dadurch kann verhindert werden, dass das in dem Raum aufgenommene Fixiermittel zwischen dem Substrat und dem Träger herausgedrückt wird.
  • Der mindestens eine Vorsprung kann auch als Struktur, das Substrat mit dem mindestens einen Vorsprung als strukturiertes Substrat und die Oberfläche des Substrats mit dem mindestens einen darauf ausgebildeten Vorsprung als strukturierte Oberfläche bezeichnet werden. Ein Teil der strukturierten Oberfläche, der kein Teil des Vorsprungs ist, kann als vertiefte Oberfläche bezeichnet werden.
  • In verschiedenen Ausführungsformen kann der mindestens eine Vorsprung als eine erweiterte Struktur, zum Beispiel als eine Wand oder als eine Mehrzahl von Wänden, ausgebildet sein. Die Wand und/oder die Mehrzahl von Wänden können mindestens eine Vertiefung innerhalb und/oder zwischen ihnen definieren. In verschiedenen Ausführungsformen kann eine Wand in der Nähe eines Umfangs des Substrats ausgebildet sein, wobei die Wand eine geschlossene, ringähnliche Struktur bilden kann (wobei ringähnlich so zu verstehen ist, dass es sich auf ein Merkmal der Struktur bezieht, dass ihre zwei Enden zusammentreffen, nicht dass die Struktur kreisförmig ist (obwohl sie auch kreisförmig sein kann)). Innerhalb der ringähnlichen Struktur kann eine Vertiefung ausgebildet sein. In verschiedenen Ausführungsformen kann der mindestens eine Vorsprung als die Mehrzahl von Wänden, z. B. als Wände, die in einer regelmäßigen Weise angeordnet sind, z. B. als ein Waffelmuster, z. B. als ein Gitter- oder Waffelmuster, das im Wesentlichen die gesamte strukturierte Oberfläche des Substrats bedeckt, ausgebildet sein.
  • In verschiedenen Ausführungsformen kann der Vorsprung, der in der Nähe des Umfangs des Substrats ausgebildet ist, zu einer Situation führen, in welcher der Vorsprung während eines Anordnens des Substrats auf dem Träger einen ersten Kontakt mit dem Träger herstellen kann, selbst wenn das Substrat in Bezug auf den Träger geneigt ist. Außerdem kann der Vorsprung, wenn der Vorsprung entlang des Umfangs des Substrats ausgebildet ist, als eine Sperre fungieren, welche eine seitliche Bewegung des Fixiermittels zwischen dem Substrat und dem Träger heraus hemmen kann. Folglich kann es sein, dass weniger Material zum Beitragen zum herausgedrückten Material in der Lage ist.
  • In verschiedenen Ausführungsformen kann ein Metall über der strukturierten Oberfläche des Substrats angeordnet sein, zum Beispiel kann eine Metallschicht über der strukturierten Oberfläche des Substrats ausgebildet sein. Das Metall, z. B. die Metallschicht, kann auf dem mindestens einen Vorsprung und der vertieften Oberfläche ausgebildet sein, z. B. diese bedecken. Das Metall kann in verschiedenen Ausführungsformen ein Lot, z. B. ein Diffusionslot, zum Beispiel ein Gold-Zinn-Lot (AuSn) oder ein Zinn-Silber-Lot (SnAg), umfassen oder daraus bestehen. In verschiedenen Ausführungsformen kann das Metall, z. B. die Metallschicht, mit einer Dicke ausgebildet sein, die ausreichen kann, um die mindestens eine Vertiefung aufzufüllen. Mit anderen Worten kann eine Dicke des Metalls, z. B. der Metallschicht, etwa gleich wie oder größer als eine Höhe des mindestens einen Vorsprungs sein.
  • In verschiedenen Ausführungsformen kann das Metall ein Fixiermittel sein. Mit anderen Worten kann das Metall, z. B. die Metallschicht, so ausgelegt sein, dass es die strukturierte Oberfläche des Substrats, z. B. eine erste Hauptfläche des Substrats, auf welcher der Vorsprung ausgebildet sein kann, am Träger fixiert.
  • Das Fixiermittel und möglicherweise das Substrat und/oder der Träger können erwärmt werden, zum Beispiel auf eine Temperatur erwärmt werden, die höher als ein Schmelzpunkt des Fixiermittels ist. Mit anderen Worten kann das Metall, z. B. das feste Metall, das auf der strukturierten Oberfläche des Substrats ausgebildet ist, vor dem Anordnen des Substrats auf dem Träger in eine Flüssigkeit umgewandelt werden.
  • In verschiedenen Ausführungsformen kann das Substrat zum Beispiel mit der strukturierten Oberfläche des Substrats gegenüber dem Träger auf dem Träger angeordnet sein. Der mindestens eine Vorsprung kann eine Oberfläche des Trägers berühren und so ausgelegt sein, dass er die Oberfläche des Substrats, auf welcher der Vorsprung ausgebildet ist, in einem Abstand von der Berührungsfläche des Trägers hält. Der Abstand zwischen der Oberfläche des Substrats, auf welcher der Vorsprung ausgebildet ist, und der Berührungsfläche des Trägers kann wenigstens an einem Punkt, an welchem der Vorsprung den Träger berührt, einer Höhe des Vorsprungs entsprechen. Durch Halten der Oberfläche des Substrats, auf welcher der Vorsprung ausgebildet ist, und der Berührungsfläche des Trägers in einem Abstand voneinander kann ein Raum zwischen ihnen gebildet werden.
  • Während des Anordnens des Substrats auf dem Träger kann wenigstens ein Teil des über dem mindestens einen Vorsprung ausgebildeten Fixiermittels in den Raum zwischen der ersten Hauptfläche des Substrats und dem Träger verdrängt werden. Mit anderen Worten kann, wenn das Substrat auf dem Träger angeordnet wird, z. B. in einem Zustand, in welchem das Fixiermittel flüssig, z. B. geschmolzen, ist, auf den Träger gepresst wird, wenigstens ein Teil des Fixiermittels, das über der Mehrzahl von Vorsprüngen angeordnet sein kann, z. B. durch die Kraft, die das Substrat auf den Träger presst, seitlich bewegt werden,. Der Teil des Fixiermittels kann zum Beispiel in den Raum bewegt werden, der zwischen dem Substrat und dem Träger ausgebildet ist.
  • 2A bis 2D stellen ein Verfahren zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen als Querschnittansichten auf verschiedenen Stufen des Verfahrens dar.
  • Wie in 2A dargestellt, kann ein Substrat 106 eine erste Hauptfläche 1061, welche auch als Rückfläche 1061 bezeichnet werden kann, und eine zweite Hauptfläche 1062, welche auch als Vorderfläche 1062 bezeichnet werden kann, gegenüber der ersten Hauptfläche 1061 aufweisen. Eine Seite des Substrats 106, auf der sich die erste Hauptfläche 1061 befinden kann, kann als erste Seite oder die Rückseite bezeichnet werden. Eine Seite des Substrats 106, auf der sich die zweite Hauptfläche 1062 befinden kann, kann als zweite Seite oder Vorderseite bezeichnet werden. Die erste Hauptfläche 1061 und die zweite Hauptfläche 1062 können durch Seitenflächen 106s des Substrats 106 verbunden sein,
  • In verschiedenen Ausführungsformen kann das Substrat 106 ein Halbleitermaterial umfassen oder im Wesentlichen daraus bestehen. Das Substrat 106 kann zum Beispiel mindestens ein Material aus einer Gruppe von Halbleitermaterialien, die aus Silicium, Germanium, Galliumarsenid, Indiumantimonid, Zinkselenid und Cadmiumsulfid besteht, oder ein beliebiges anderes aus der Gruppe von III-V- oder II-VI-Verbindungshalbleitern umfassen. Das Substrat 106 kann zum Beispiel ein Chip 106, z. B. ein Hochleistungschip 106, ein Leistungschip 106 oder ein Wafer 106 sein.
  • In verschiedenen Ausführungsformen kann das Substrat 106 ein leitendes Material, zum Beispiel ein Metall, umfassen oder im Wesentlichen daraus bestehen. Das Substrat 106 kann zum Beispiel mindestens ein Material aus einer Gruppe von Metallen umfassen, die im Wesentlichen aus Kupfer, Aluminium, Nickel, einer Kupferlegierung, einer Nickellegierung und einer Aluminiumlegierung besteht. Das Substrat 106 kann zum Beispiel ein Leiterrahmen 106 sein.
  • In verschiedenen Ausführungsformen kann das Substrat 102 ein dielektrisches Material umfassen oder im Wesentlichen daraus bestehen. Das Substrat 102 kann zum Beispiel mindestens ein dielektrisches Material aus einer Gruppe von dielektrischen Materialien umfassen, die aus Keramik und einem Polymer besteht.
  • Wie in 2B dargestellt, kann in verschiedenen Ausführungsform mindestens ein Vorsprung 208 auf der ersten Hauptfläche 1061 des Substrats 106 ausgebildet sein. Der mindestens eine Vorsprung 208 kann eine Höhe HP in einem Bereich von etwa 0,5 μm bis etwa 2 μm, zum Beispiel etwa 1 μm, aufweisen. Der mindestens eine Vorsprung 208 kann eine Breite HP in einem Bereich von etwa 50 μm bis etwa 200 μm, zum Beispiel etwa 100 μm, aufweisen. Die erste Hauptfläche 1061 des Substrats 106, welche den mindestens einen Vorsprung umfasst, kann als strukturierte Oberfläche 1061 des Substrats 106 bezeichnet werden. Die strukturierte Oberfläche 1061 kann eine Kontaktfläche 212 auf dem mindestens einen Vorsprung 208, mit welcher der Vorsprung 208 einen Träger 102 berühren kann, mindestens eine vertiefte Oberfläche 214 außerhalb des mindestens einen Vorsprungs 208 und Seitenflächen des Vorsprungs 208 zwischen der Kontaktfläche 212 und der vertieften Oberfläche 214 umfassen.
  • In verschiedenen Ausführungsformen kann der mindestens eine Vorsprung 208 als mindestens eine Wand 208, zum Beispiel als eine an oder nahe einem Umfang des Substrats 206 ausgebildete Wand 208, geformt sein. Mit anderen Worten kann der mindestens eine Vorsprung 208 auf der ersten Hauptfläche 1061 des Substrats 106 entlang mindestens einer Kante, zum Beispiel entlang aller Kanten, des Substrats 106 zum Beispiel direkt an der Kante oder den Kanten des Substrats 106 oder im Wesentlichen parallel zur Kante mit einem Abstand von der Kante des Substrats 106, zum Beispiel mit einem kleinen Abstand in einem Bereich von etwa 5 μm bis etwa 20 μm, z. B. etwa 10 μm, ausgebildet sein.
  • Der mindestens eine Vorsprung 208 kann als eine Mehrzahl von Wänden 208 geformt sein, die als ein Raster 208 angeordnet sein können. Mit anderen Worten kann der mindestens eine Vorsprung 208 eine erste Menge von Wänden, zum Beispiel eine Menge von im Wesentlichen parallelen Wänden, und eine zweite Menge von Wänden, zum Beispiel eine Menge von im Wesentlichen parallelen Wänden, umfassen, die in einem Winkel, z. B. einem im Wesentlichen rechten Winkel, auf die erste Menge von Wänden angeordnet sind und sich mit der ersten Menge von Wänden schneiden (siehe auch 3 bis 5).
  • In verschiedenen Ausführungsformen kann der mindestens eine Vorsprung 208 als eine Wand oder eine Mehrzahl von Wänden 208 geformt sein, die als ein Ring, zum Beispiel ein rechteckiger Ring, der einen rechteckigen Bereich einschließt, oder als eine Mehrzahl von konzentrischen Ringen, z. B. konzentrischen rechteckigen Ringen, angeordnet sein können.
  • In verschiedenen Ausführungsformen kann der mindestens eine Vorsprung 208 eine beliebige andere Form aufweisen. Er kann zum Beispiel als ein Stift oder eine Mehrzahl von Stiften, eine Kombination von Wänden und Stiften, kreisförmige Kreise, nur eine Menge von im Wesentlichen parallelen Wänden usw. geformt sein.
  • Zum Beispiel kann in einem Fall, in welchem die Mehrzahl von Vorsprüngen 208, z. B. die Rasterstruktur, ausgebildet ist, oder in welchem ein Vorsprung 208 eine Struktur mit verbundenen Enden bildet, z. B. wie der (nicht unbedingt kreisförmige) Ring oder die Mehrzahl von (z. B. konzentrischen) Ringen ausgebildet ist, durch Bilden des mindestens einen Vorsprungs 208 mindestens eine Vertiefung 210 auf der ersten Hauptfläche 1061 des Substrats 106 ausgebildet sein. Die mindestens eine Vertiefung 210 kann durch den mindestens einen Vorsprung 208, zum Beispiel zwischen den Wänden des Rasters, zwischen zweien der konzentrischen Ringe, usw. definiert, z. B. begrenzt, sein.
  • In verschiedenen Ausführungsformen kann eine Tiefe der mindestens einen Vertiefung 210 der Höhe HP des Vorsprungs 208 entsprechen. Eine Breite und eine Länge der Vertiefung 210 können in einem Bereich von etwa 100 μm bis etwa 1 mm, zum Beispiel in einem Bereich von etwa 200 μm bis etwa 600 μm, z. B. von etwa 400 μm bis etwa 500 μm, liegen, wobei die Breite der Vertiefung 210 verschieden von der Länge der Vertiefung 210 sein kann.
  • Ein Verhältnis der Breite des mindestens einen Vorsprungs 208 zur Breite und/oder der Länge der Vertiefung 210 kann in einem Bereich von etwa 1:20 bis etwa 1:5, zum Beispiel etwa 1:10, liegen. Zum Beispiel kann die Breite des Vorsprungs etwa 50 μm betragen, und die Breite der Vertiefung 210 kann etwa 500 μm betragen, was zu einem Verhältnis von der Breite des mindestens einen Vorsprungs 208 zur Breite der Vertiefung 210 von etwa 1:10 führt.
  • Der mindestens eine Vorsprung 208 kann auf die erste Hauptfläche 1061 des Substrats zum Beispiel durch chemische Abscheidung aus der Gasphase oder durch Elektroplattieren aufgebracht sein. In diesem Fall kann der mindestens eine Vorsprung auf einer zusätzlichen Ebene über der ersten Hauptfläche 1061 der unstrukturierten, ursprünglichen ersten Hauptfläche 1061 des Substrats 106 ausgebildet sein. Mit anderen Worten kann die vertiefte Oberfläche 214 durch einen Teil der ursprünglichen ersten Hauptfläche 1061 des Substrats 106 ausgebildet sein.
  • Der mindestens eine Vorsprung kann durch Ätzen der ersten Hauptfläche 1061 des Substrats 106, zum Beispiel durch Trockenätzen oder Nassätzen, zum Beispiel unter Verwendung einer Maske, ausgebildet sein. Das Ätzen kann verwendet werden, um etwas Material derart von der ersten Hauptfläche 1061 des Substrats zu entfernen, dass der mindestens eine Vorsprung 208 bleiben kann.
  • Wie in 2C dargestellt, kann in verschiedenen Ausführungsform ein Fixiermittel 108 über der ersten Hauptfläche 1061 des Substrats 106 ausgebildet sein. Das Fixiermittel 108 kann über dem Vorsprung 208 und über der vertieften Oberfläche 214 ausgebildet sein. Das Fixiermittel 108 kann zum Beispiel die gesamte erste Hauptfläche 1061 des Substrats 106 zum Beispiel als eine Schicht von Fixiermittel 108 bedecken.
  • In verschiedenen Ausführungsformen kann das Fixiermittel 108 ein beliebiges Material, das so ausgelegt ist, dass es während des Anordnens des Substrats 106 auf dem Träger 102 viskos, z. B. flüssig, ist, und das danach, z. B. nach dem Verfestigen, das Substrat 106 am Träger 102 fixieren kann, umfassen oder im Wesentlichen daraus bestehen.
  • Das Fixiermittel 108 kann ein Lot 108, z. B. ein Diffusionslot 108, umfassen oder im Wesentlichen daraus bestehen. Das Lot 108 kann zum Beispiel mindestens ein Lot aus einer Gruppe von Loten, die aus Sn, In, Zn, Sn, Bi, Ga oder einer Zweikomponentenkombination wie AuSn, SnAg, InSn, AuIn, ZnSn, BiZn, BiSn besteht, möglicherweise mit Spurenelementen von zusätzlichen 3., 4. oder 5. Elementen umfassen oder im Wesentlichen daraus bestehen.
  • Das Fixiermittel 108 kann ein Haftmittel 108, zum Beispiel einen Klebstoff, z. B. einen elektrisch und/oder thermisch leitenden Klebstoff 108, zum Beispiel einen Wafer-Rückseitenbeschichtungsklebstoff, umfassen oder im Wesentlichen daraus bestehen.
  • Das Fixiermittel 108 kann eine Lötpaste 108 umfassen oder im Wesentlichen daraus bestehen.
  • In verschiedenen Ausführungsformen können zwischen dem Fixiermittel 108 und dem Substrat 106 ein Material oder eine Mehrzahl von Materialien, z. B. eine oder mehrere Schichten, angeordnet sein (nicht dargestellt). Das Material bzw. die Materialien können zum Beispiel ein erstes Material, z. B. eine Kontaktschicht, die auf dem Substrat 106 ausgebildet ist, umfassen oder im Wesentlichen daraus bestehen. Zum Beispiel kann in einem Fall, in welchem das Substrat 106 ein Halbleitermaterial umfasst oder im Wesentlichen draus besteht, das erste Material, z. B. die Kontaktschicht, so ausgelegt sein, dass es einen Kontakt zwischen dem Substrat und einem zweiten Material, z. B. einer zweiten Schicht, die über dem ersten Material ausgebildet ist, z. B. dem Fixiermittel 108 oder einer Sperrschicht, verbessert. Das zweite Material, z. B. die Sperrschicht, kann so ausgelegt sein, dass es Diffusion z. B. aus dem Substrat 106 und/oder der ersten Schicht zum Fixiermittel 108 oder in der Gegenrichtung verhindert. Die erste Schicht kann zum Beispiel Arsen (As), Gold (Au), Aluminium (Al), Titan (Ti), und/oder Chrom (Cr) umfassen oder daraus bestehen. Die zweite Schicht kann zum Beispiel Titan (Ti), Wolfram (W), eine Wolfram-Titan-Legierung (TiW), Titannitrid (TiN), Tantal (Ta), Tantalnitrid (TaN), Cobalt (Co) und dergleichen umfassen oder im Wesentlichen daraus bestehen.
  • In verschiedenen Ausführungsformen kann das Fixiermittel 108 eine Dicke in einem Bereich von etwa 0,5 μm bis etwa 2 μm, zum Beispiel ungefähr 1 μm, aufweisen.
  • In verschiedenen Ausführungsformen kann eine Dicke des Fixiermittels 108, z. B. der Schicht von Fixiermittel 108, derart gewählt sein, dass ein Volumen des Fixiermittels 108, das über der ersten Hauptfläche 1061 angeordnet ist, einem Gesamtvolumen der mindestens einen Vertiefung 210 entsprechen kann. VFIX = TF × AMS1, VREC,total = n × VREC, z. B. n × AREC × HP, wobei VFIX das Volumen des Fixiermittels sein kann, TF die Dicke des Fixiermittels 108 sein kann, AMS1 ein Bereich der ersten Hauptfläche 1061 sein kann, VREC,total das Gesamtvolumen der mindestens einen Vertiefung 210 sein kann, n eine Anzahl von Vertiefungen sein kann (wobei in diesem Beispiel angenommen wird, dass n im Wesentlichen identische Vertiefungen 210 ausgebildet sein können). Allgemeiner gesagt, VREC,total = ΣVREC,i für i = 1 bis n), wobei AREC ein Bereich einer einzelnen Vertiefung 210 sein kann, und HP die Höhe des Vorsprungs 208 sein kann (welche der Tiefe der Vertiefung 210 entsprechen kann). Wenn das Volumen des Fixiermittels 108 einem Gesamtvolumen der mindestens einen Vertiefung 210 entspricht, kann die Dicke TF des Fixiermittels 108 TF = n × AREC × HP/AMS1 sein. Die Dicke TF des Fixiermittels 108 kann nach dem Fixieren des Substrats 106 am Träger 102, wie in 2D dargestellt, zu einer Situation fuhren, in welcher die mindestens eine Vertiefung 210 mit dem Fixiermittel 108 gefüllt, z. B. vollständig gefüllt, sein kann, während sich möglicherweise im Wesentlichen kein Fixiermittel 108 zwischen dem mindestens einen Vorsprung 208 und dem Träger 102 befindet. Dadurch kann das herausgedrückte Material minimiert werden, während dennoch gewährleistet wird, dass das Fixiermittel 108, das sich in der mindestens einen Vertiefung befindet, einen Kontakt, z. B. einen elektrisch und/oder thermisch leitenden Kontakt, zwischen der vertieften Oberfläche 214 des Substrats 106 und dem Träger 102 bereitstellen kann. In verschiedenen Ausführungsformen kann die Dicke TF des Fixiermittels 108 für den Fall, in welchem das Volumen VFIX des Fixiermittels 108, das über der ersten Hauptfläche 1061 angeordnet ist, dem Gesamtvolumen VREC,total der mindestens einen Vertiefung 210 entsprechen oder, anders ausgedrückt, gleich diesem sein kann, als eine Mindestdicke TFmin, z. B. die Mindestdicke TFmin zum vollständigen Füllen der mindestens einen Vertiefung 210, angesehen werden.
  • In verschiedenen Ausführungsformen kann die Dicke TF des Fixiermittels 108 derart gewählt sein, dass die Menge größer als oben beschrieben, z. B. TF > n × AREC × HP/AMS1, ist. Auf diese Weise kann mehr Fixiermittel 108 als zum Füllen der mindestens einen Vertiefung 210 erforderlich verfügbar sein, derart dass das, z. B. vollständige, Füllen der mindestens einen Vertiefung 210 mit dem Fixiermittel 108 mit hoher Gewissheit erreicht werden kann. Das Fixiermittel 108, das über das zum vollständigen Füllen der mindestens einen Vertiefung 210 erforderliche Fixiermittels 108 hinaus vorhanden sein kann, kann als überschüssiges Fixiermittel bezeichnet werden. In verschiedenen Ausführungsformen kann eine Differenz zwischen der Dicke TF des Fixiermittels 108 und der Mindestdicke TFmin des Fixiermittels 108 derart gewählt sein, dass das überschüssige Fixiermittel ein kleines Volumen aufweist, zum Beispiel kann sich das Volumen des überschüssigen Fixiermittel auf weniger als 10% des Volumens VFIX des Fixiermittels 108, z. B. weniger als 5%, z. B. weniger als 1%, belaufen.
  • Zum Beispiel kann in einem Fall, in welchem eine Mehrzahl von Vorsprüngen 108 ausgebildet ist, oder in welchem Teile, z. B. zwei Teile, des gleichen Vorsprungs 108, z. B. eines Vorsprungs 108, der wie ein Ring ausgebildet ist, parallel verlaufen, ein Abstand DP zwischen den Vorsprüngen 108 oder den Teilen des Vorsprungs 108 in einem Bereich von etwa 200 μm bis etwa 1 mm, z. B. etwa 500 μm, sein.
  • Der mindestens eine Vorsprung 208 auf der ersten Hauptfläche 1061 des Substrats 106 ausgebildet sein. Der mindestens eine Vorsprung 208 kann aus einem Material gebildet sein, das vom Material des Substrats 106 verschieden, zum Beispiel aus einem (z. B. anderen) Halbleitermaterial oder aus einem Metall, ist.
  • Wie in 2C und 2D dargestellt, kann das Substrat 106 in verschiedenen Ausführungsformen auf einem Träger 102, z. B. auf einer zweiten Hauptfläche 1022 des Trägers 102, angeordnet sein. Die zweite Hauptfläche 1022 des Trägers 102 kann auch als Kontaktfläche 1022 des Trägers 102 oder als obere Oberfläche 1022 des Trägers 102 bezeichnet werden, und eine Seite des Trägers 102, auf welcher sich die zweite Hauptfläche 1022 des Trägers 102 befindet, kann als zweite Hauptseite, zweite Seite, Kontaktseite oder Oberseite des Trägers 102 bezeichnet werden. In verschiedenen Ausführungsformen kann der Träger 102 eine erste Hauptfläche 1021 gegenüber der zweiten Hauptfläche 1022 des Trägers 102 umfassen. Die erste Hauptfläche 1021 des Trägers 102 kann auch als untere Oberfläche 1021 des Trägers 102 bezeichnet werden, und eine Seite des Trägers 102, auf welcher sich die erste Hauptfläche 1021 des Trägers 102 befindet, kann als erste Hauptseite, erste Seite oder Unterseite des Trägers 102 bezeichnet werden.
  • Der Träger 102 kann ein leitendes Material, ein halbleitendes Material und/oder ein dielektrisches Material umfassen oder im Wesentlichen daraus bestehen. In verschiedenen Ausführungsformen kann der Träger 102 ein Metall umfassen oder daraus bestehen. Der Träger 102 kann zum Beispiel (ohne darauf beschränkt zu sein) in einem Fall, in welchem das Substrat 106 ein Halbleitermaterial umfasst oder im Wesentlichen daraus besteht, ein Metall umfassen. Der Träger 102 kann zum Beispiel mindestens ein Metall aus einer Gruppe von Metallen umfassen, die aus Kupfer, Aluminium, Nickel, einer Kupferlegierung, einer Nickellegierung und einer Aluminiumlegierung besteht.
  • Der Träger 102 kann ein Halbleitermaterial umfassen oder daraus bestehen. Der Träger 102 kann zum Beispiel mindestens ein Material aus einer Gruppe von Halbleitermaterialien, die aus Silicium, Germanium, Galliumarsenid, Indiumantimonid, Zinkselenid und Cadmiumsulfid besteht, oder ein beliebiges anderes aus der Gruppe von III-V- oder II-VI-Verbindungshalbleitern umfassen. Der Träger 102 kann zum Beispiel (ohne darauf beschränkt zu sein) in einem Fall, in welchem das Substrat 106 ein Metall oder ein Dielektrikum umfasst oder im Wesentlichen daraus besteht, ein Halbleitermaterial umfassen oder im Wesentlichen daraus bestehen.
  • Der Träger 102 kann ein dielektrisches Material umfassen oder daraus bestehen. Der Träger 102 kann zum Beispiel mindestens ein dielektrisches Material aus einer Gruppe von dielektrischen Materialien umfassen, die aus Keramik und einem Polymer besteht. Der Träger 102 kann zum Beispiel (ohne darauf beschränkt zu sein) in einem Fall, in welchem das Substrat 106 ein Halbleitermaterial umfasst oder daraus besteht, ein dielektrisches Material umfassen oder im Wesentlichen daraus bestehen.
  • Wie in 2C dargestellt, kann das Substrat 106 mit dem Fixiermittel 108, das auf seiner ersten Hauptfläche 1061, z. B. seiner strukturierten ersten Hauptfläche 1061, ausgebildet ist, unter Verwendung einer gegen den Träger 102 gerichteten Kraft F auf dem Träger 102, z. B. auf der zweiten Hauptfläche des Trägers 102, angeordnet werden. Mit anderen Worten kann das Substrat 106 unter Verwendung der Kraft F auf den Träger 102 gepresst werden. Die Kraft F kann in verschiedenen Ausführungsformen eine externe Kraft F sein, die zum Beispiel durch eine Presse ausgeübt wird. In verschiedenen Ausführungsformen kann die Kraft F durch ein Gewicht des Substrats 106 ausgeübt werden, z. B. kann die Kraft F die Schwerkraft sein.
  • Zumindest zu einem gewissen Zeitpunkt während des Ausübens des Kraft F auf das Substrat 106 kann das Fixiermittel 108 in einem viskosen Zustand sein. Zum Beispiel kann das Fixiermittel 108 viskos, z. B. mit einer hohen Viskosität, z. B. mit einer Viskosität in einem Bereich von etwa 1.000 mPa·s bis 100.000 mPa·s, sein, wenn es auf der ersten Hauptfläche 1061 des Substrats 106 gebildet wird. Dies kann zum Beispiel der Fall für ein Haftmittel, z. B. einen Klebstoff, sein. Alternativ kann das Fixiermittel 108 fest, d. h. hart, sein, wenn das Substrat 106 auf dem Träger 102 angeordnet wird, und es kann später flüssig werden, z. B. schmelzen, wenn das Fixiermittel 108, z. B. das Substrat 16 und das Fixiermittel 108 oder ein System, welches das Substrat 106, den Träger 102 und das Fixiermittel umfasst, eine Schmelztemperatur des Fixiermittels 108 erreicht/erreichen.
  • In verschiedenen Ausführungsformen kann die Kraft F, die auf das Substrat 106 wirkt, das Substrat 106 zum Träger 102 bewegen, bis der mindestens eine Vorsprung 108 wenigstens teilweise mit der zweiten Hauptfläche 1022 des Trägers 102 in Kontakt kommt. Der wenigstens teilweise Kontakt zwischen dem mindestens einen Vorsprung 108, z. B. seiner Kontaktfläche 212, und dem Träger 102 kann in 2D dargestellt sein.
  • In verschiedenen Ausführungsformen können das Substrat 106 und der Träger 102 einander zumindest in einer Kontaktregion CR berühren. Für das Substrat 106, das mit der durchgehenden Umrisslinie dargestellt ist, kann die Kontaktregion CR außerhalb der Ebene des Querschnitts liegen. Die Kontaktregion CR kann im Wesentlichen punktähnlich sein, zum Beispiel in einem Fall, in welchem eine Ecke des Substrats 106 auf dem mindestens einen Vorsprung 208 zuerst mit der zweiten Hauptfläche 1022 des Substrats in Kontakt kommen kann. Alternativ kann die Kontaktregion CR eine Linie bilden. Die Linie kann zum Beispiel eine Kante des mindestens einen Vorsprungs 208 sein. Zum Beispiel können sich das Substrat 106, das in 2D als die gestrichelte Linie dargestellt ist, und der Träger 102 ohne Änderung ihrer Querschnitte in die und/oder aus der Ebene des Papiers erstrecken. In diesem Fall kann die Kontaktregion CR eine Linie zwischen der Kante des Vorsprungs 208 und der zweiten Hauptfläche 1022 des Trägers 102 bilden. Alternativ kann die Kontaktregion CR einen zweidimensionalen Bereich bilden. Der zweidimensionale Kontaktbereich CR kann zum Beispiel durch mindestens einen Teil einer Kontaktfläche 212 des mindestens einen Vorsprungs 208, durch Teile von Kontaktflächen 212 einer Mehrzahl von Vorsprüngen 208 oder durch alle Kontaktflächen 212 aller der Mehrzahl von Vorsprüngen 208 gebildet werden.
  • Wenn das Substrat 106 auf dem Träger 102 angeordnet ist, kann ein Raum 216 zwischen der ersten Hauptfläche 1061 des Substrats 106 und der zweiten Hauptfläche 1022 des Trägers 102 ausgebildet sein. Der Raum 216 kann mindestens einen Raum 210 zwischen der vertieften Oberfläche 214 und der zweiten Hauptfläche 1022 des Trägers 102, z. B. die mindestens eine Vertiefung 210, umfassen. Der Raum 216 kann außerdem einen Raum umfassen, der zwischen mindestens einem Teil der mindestens einen Kontaktfläche 214 des mindestens einen Vorsprungs 208 ausgebildet ist, der möglicherweise nicht mit der zweiten Hauptfläche 1022 des Trägers 102 in Kontakt ist.
  • Das Fixiermittel 108 kann im Raum 216 angeordnet sein. Zum Beispiel kann das Fixiermittel 108 den Raum 216 vollständig füllen.
  • Die Kraft F kann auf das Substrat 106 aufgebracht werden, bis eine Gegenkraft auf das Substrat 106 wirkt, welche durch den Träger 102 ausgeübt wird. Mit anderen Worten kann das Substrat 106 auf den Träger 102 gepresst werden, bis ein Widerstand wahrgenommen wird, z. B. bis ein Detektor (nicht dargestellt) die Gegenkraft erkennt. Alternativ kann dem Substrat 106 z. B. in einem Fall, in welchem das Fixiermittel 108 eine geringe Viskosität aufweist, Zeit gelassen werden, um sich auf Schwerkraft folgend selbst zu setzen, um z. B. mindestens einen Vorsprung 208, z. B. die Kontaktfläche 212, mit der zweiten Hauptfläche 1022 des Trägers 102 in Kontakt kommen zu lassen.
  • Auch wenn die Kraft F so beschrieben wurde, dass sie auf das Substrat 106 wirkt und das Substrat 106 auf den Träger 102 (welcher unbeweglich bleiben kann) presst, kann die Kraft F alternativ in Gegenrichtung wirken und den Träger 102 auf das Substrat 106 pressen, während das Substrat 106 unbeweglich bleiben kann, oder das Substrat 106 und der Träger 102 können beide gegeneinander gepresst werden, ohne dass eines von beiden unbeweglich bleibt.
  • Während des Anordnens des Substrats 106 auf dem Träger 102, z. B. während des Pressens des Substrats 106 auf den Träger 102, z. B. auf die zweite Hauptfläche 1022 des Trägers 102, kann wenigstens das Fixiermittel 108, das über dem mindestens einen Vorsprung 208 ausgebildet ist, verdrängt werden. Die Kraft F, mit welcher das Substrat 106 auf den Träger 102 gepresst werden kann, kann eine seitliche Bewegung, z. B. eine Bewegung im Wesentlichen parallel zur zweiten Hauptfläche 1022 des Trägers 102, wenigstens eines Teils der Fixiermittels 108, z. B. des Teils des Fixiermittels 108, der über dem mindestens einen Vorsprung 208 ausgebildet ist, bewirken. Wenigstens ein Teil des verdrängten Fixiermittels 108 kann in den Raum 216, z. B. in die mindestens eine Vertiefung 210 und/oder den Raum 214 zwischen dem Teil der Kontaktfläche 212 des mindestens einen Vorsprungs 208, der möglicherweise nicht mit der zweiten Hauptfläche 1022 des Trägers 102 in Kontakt ist, bewegt werden.
  • In verschiedenen Ausführungsformen kann das Verdrängen wenigstens eines Teils des Fixiermittels 108 in den Raum 216, der zwischen dem Substrat 106 und dem Träger 102 ausgebildet ist, weniger Fixiermittel 108 lassen, das aus einer Region zwischen der ersten Hauptfläche 1061 des Substrats 106 und der zweiten Hauptfläche 1022 des Trägers 102 herausgepresst werden soll.
  • Für ein herkömmliches Substrat mit einer flachen ersten Hauptfläche kann, wenn die Presskraft und/oder die Position des Substrats über dem Träger nicht sehr genau kontrolliert wird, eine Situation eintreten, in welcher im Wesentlichen das gesamte Fixiermittel aus der Region zwischen der ersten Hauptfläche des Substrats und der zweiten Hauptfläche des Trägers entfernt werden kann, da z. B. die erste Hauptfläche des Substrats und die zweite Hauptfläche des Trägers im Wesentlichen in ganzflächigem Kontakt sind. Das Fixiermittel kann dadurch in eine Region auf dem Träger außerhalb des Substrats verlagert werden, in welcher es als ein herausgedrücktes Material bildend angesehen werden würde.
  • Der mindestens eine Vorsprung 208 kann als ein Abstandshalter fungieren, der einen im Wesentlichen ganzflächigen Kontakt der ersten Hauptfläche 1061 des Substrats 106 und der zweiten Hautfläche 1022 des Trägers 102 verhindert. Außerdem kann der mindestens eine Vorsprung 208 als eine Sperre gegen seitliche Bewegung des Fixiermittels 108 fungieren. Zum Beispiel kann die Kraft F, welche das Substrat 106 auf den Träger 102 presst, möglicherweise nicht in der Lage sein, einen Teil des Fixiermittels 108, das sich in einer der mindestens einen Vertiefung 210 befindet, in eine andere der mindestens einen Vertiefung 210 zu verlagern, z. B. zu drücken oder zu verschieben. Dadurch kann eine Menge von Fixiermittel, die zum Herausdrücken aus einer Region zwischen der ersten Hauptfläche 1061 des Substrats 106 und der zweiten Hauptfläche 1022 des Trägers 102 zur Verfügung steht, reduziert werden oder, anders ausgedrückt, es kann weniger Material als im herkömmlichen Fall mit dem unstrukturierten Substrat zum Herausdrücken des Fixiermittels 108 beitragen.
  • 3 stellt ein analoges Beispiel eines Substrats 106 dar, das unter Verwendung eines Verfahrens zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen verbunden werden soll.
  • Zur Veranschaulichung zeigt 3 eine Fotografie einer dreidimensionalen strukturierten Oberfläche, die wie eine beispielhafte erste Hauptfläche 1061 des Substrats strukturiert sein kann, wie in 2A bis 2D dargestellt.
  • In verschiedenen Ausführungsformen kann der mindestens eine Vorsprung 208 eine Mehrzahl von Vorsprüngen 208 1, 208 2 umfassen. Die Mehrzahl von Vorsprüngen 208 1, 208 2 kann als eine Mehrzahl von Wänden 208 1, 208 2 geformt ein, die als ein Raster angeordnet sein können. Mit anderen Worten kann der mindestens eine Vorsprung 208 eine ersten Menge von Wänden 208 1, zum Beispiel eine Menge von im Wesentlichen parallelen Wänden 208 1, und eine zweite Menge von Wänden 208 2, zum Beispiel eine Menge von im Wesentlichen parallelen Wänden 208 2, umfassen, die in einem Winkel O, z. B. einem im Wesentlichen rechten Winkel, auf die erste Menge von Wänden 208 1 angeordnet sind und sich mit der ersten Menge von Wänden 208 1 schneiden.
  • Eine Mehrzahl von Vertiefungen 210 kann zwischen der Mehrzahl von Vorsprüngen 208 1, 208 2 ausgebildet sein.
  • 4 stellt eine schematische Draufsicht eines Substrats 106 dar, das unter Verwendung eines Verfahrens zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen verbunden werden soll. Das Substrat 106 kann zum Beispiel so ausgebildet sein, wie oben in Verbindung mit einer der 2A bis 2D oder 3 beschrieben. Die Strukturen, Materialien, Parameter, Prozesse usw., die für die darin beschriebenen Substrate 106 gelten, können auch für das Substrat 106 von 4 gelten.
  • In verschiedenen Ausführungsformen kann das Substrat eine Mehrzahl von Vorsprüngen 208 umfassen. Die Vorsprünge 208 können als ein Raster geformt sein, wie z. B. im Kontext von 3 beschrieben. Die Mehrzahl von Vorsprüngen kann zum Beispiel eine erste Menge von Wänden 208 1, zum Beispiel eine Menge von im Wesentlichen parallelen Wänden 208 1, und eine zweite Menge von Wänden 208 2, zum Beispiel eine Menge von im Wesentlichen parallelen Wänden 208 2 umfassen, wie z. B. im Kontext von 3 beschrieben. Eine Breite WPH der Wände 208 1 der ersten Menge von Wänden 208 1 kann von einer Breite WPV der Wände 208 2 der zweiten Menge von Wänden 208 2 verschieden sein. Die Breite WPH der Wände 208 1 der ersten Menge von Wänden 208 1 kann gleich wie die Breite WPV der Wände 208 2 der zweiten Menge von Wänden 208 2 sein.
  • Die Breiten WPH und Abstände DPH aller Wände 208 1 der ersten Menge von Wänden´208 1 können im Wesentlichen gleich sein, und die Breiten WPV und Abstände DPV aller Wände 208 2 der zweiten Menge von Wänden 208 2 können im Wesentlichen gleich sein. In diesem Fall kann die Mehrzahl von Vorsprüngen 208, die aus der Mehrzahl von Wänden 208 1, 208 2 besteht, als ein regelmäßiges Muster bildend angesehen werden. Allgemeiner gesagt, kann in einem Fall, in welchem der mindestens eine Vorsprung 208 eine Mehrzahl von Vorsprüngen 208 umfasst, die Mehrzahl von Vorsprüngen 208 als ein regelmäßiges Muster bildend angesehen werden, wenn die Mehrzahl von Vorsprüngen aus einer Mehrzahl von Teilmengen von Vorsprüngen 208 besteht, wobei eine Konfiguration jeder der Teilmengen von Vorsprüngen 208, z. B. die Formen, Ausrichtungen, Breiten und Abstände einer Mehrzahl von Vorsprüngen, welche die Teilmenge von Vorsprüngen 208 bilden, für die Mehrzahl von Teilmengen von Vorsprüngen 208 im Wesentlichen identisch ist.
  • Mindestens eine Wand 208 1, 208 2 der ersten und der zweiten Menge von Wänden 208 1, 208 2 kann entlang einer Seitenfläche 106s des Substrats 106 z. B. mit einem kleinen Abstand d zwischen der Seitenfläche 106s und der Wand 208 1, 208 2 ausgebildet sein. Der Abstand d kann zum Beispiel ein kleiner Bruchteil der Breite WPH und/oder der Breite WPV der Wand sein, z. B. kann d kleiner als 10% der Breite WPH und/oder der Breite WPV, z. B. kleiner als 5%, z. B. kleiner als 1% sein. Die Wand 208 1, 208 2 kann bündig mit der Seitenfläche 106s des Substrats 106 ausgebildet sein. Die Wand 208 1, 208 2 kann zum Beispiel im Wesentlichen oder zur Gänze entlang der gesamten Seitenfläche 106s des Substrats 106 verlaufen.
  • Eine Mehrzahl von Vertiefungen 210 kann zwischen den Wänden 208 1, 208 2 des Substrats 106 ausgebildet sein. Die Vertiefungen 210 können eine Breite WR zwischen Paaren von Wänden der ersten Menge von Wänden 208 1 und eine Höhe HR zwischen Paaren der zweiten Menge von Wänden 208 2 aufweisen. Die Breite WR kann von der Höhe HR verschieden sein. Alternativ kann die Breite WR der Vertiefungen 210 gleich wie die Höhe HR der Vertiefungen 210 sein.
  • Die Breite WPH und/oder die Breite WPV kann für einzelne Wände der gleichen Menge von Wänden verschieden sein. Der Abstand DPH und/oder der Abstand DPV kann für einzelne Paare von Wänden der gleichen Menge von Wänden verschieden sein. In verschiedenen Ausführungsformen können die Höhen HR der Vertiefungen 210 und/oder die Breiten WR der Vertiefungen 210 variieren. Sofern die Mehrzahl von Vorsprüngen 208 in diesem Fall nicht als aus einer Mehrzahl von im Wesentlichen identischen Teilmengen von Vorsprüngen 208 bestehend angesehen werden kann, kann die Mehrzahl von Vorsprüngen als ein unregelmäßiges Muster von Vorsprüngen 208 bildend angesehen werden.
  • Die Breiten WPH und WPV des mindestens einen Vorsprungs 108 können 104,48 μm betragen, die Höhe HR jeder der Mehrzahl von Vertiefungen 210 kann 466,72 μm betragen, und die Breite WR jeder der Mehrzahl von Vertiefungen 210 kann 403,96 μm betragen.
  • 5 stellt eine schematische Draufsicht eines Substrats 106 dar, das unter Verwendung eines Verfahrens zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen verbunden werden soll.
  • Das Substrat 106 kann im Wesentlichen einem oder mehreren des Substrats 106 entsprechen, das oben in verschiedenen Ausführungsformen beschrieben wurde.
  • Das Substrat 106 kann ein Wafer 106 sein oder solch einen umfassen. Es kann eine Mehrzahl von Chips umfassen, und es kann an Schnittregionen 512 in die Mehrzahl von Chips getrennt sein.
  • Der mindestens eine Vorsprung 208 kann eine Mehrzahl von Vorsprüngen 208 umfassen, die zum Beispiel als Raster geformt sind, wie oben beschrieben.
  • Wenigstens ein Teil der Mehrzahl von Vorsprüngen 208 kann an den Schnittregionen 512 ausgebildet sein. Auf diese Weise kann gewähreistet werden, dass entlang jeder Seitenfläche der Chips mindestens ein Vorsprung der Mehrzahl von Vorsprüngen 208 ausgebildet sein kann, der als eine letzte Sperre fungieren kann, die eine seitliche Bewegung des Fixiermittels 108 einschränkt. Außerdem kann eine Trennung des Wafers in einzelne Chips, z. B. unter Verwendung von Sägen, erleichtert werden, da eine Dicke von Material, das getrennt, z. B. zersägt, werden soll, entlang der Schnittregion 512 gleich bleiben kann. Auf jedem einzelnen Chip kann eine Mehrzahl von Vorsprüngen, zum Beispiel drei Wände jeder Menge von Wänden, ausgebildet sein, wie in 5 dargestellt. Die Anzahl von Vorsprüngen 108 pro Chip kann verschieden, z. B. nur zwei oder vier oder mehr pro Menge von Wänden, sein. Außerdem kann in einem Fall, in welchem die Mehrzahl von Vorsprüngen 208 eine verschiedene Form oder Anordnung aufweist, die Anzahl von Vorsprüngen pro Chip angepasst werden.
  • 6 stellt zwei Fotografien 660, 662 von Draufsichten von Substraten 1060, 106 zum Vergleich eines Substrats 106, das unter Verwendung eines Verfahrens zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen (Fotografie 662) verbunden ist, mit einem Substrat 1060, das unter Verwendung eines herkömmlichen Verfahrens verbunden (Fotografie 660) ist. Die Teile, Verfahren, Parameter usw. können jenen entsprechen, die oben für das Verfahren zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen bzw. für das herkömmliche Verfahren zur Verbindung eines Substrats beschrieben wurden.
  • Bei dem Substrat kann es sich um Chips gehandelt haben, und das Substrat kann eine Kupfer-Chipkontaktstelle gewesen sein. In der Ausführungsform kann der mindestens eine Vorsprung 208 als ein Raster von Vorsprüngen ausgebildet gewesen sein, zum Beispiel wie in Verbindung mit 4 und 5 dargestellt und beschrieben.
  • Wie in 6 zu erkennen ist, ist auf beiden Fotografien 660, 662 insbesondere in Regionen, die durch Felder 664 dargestellt sind, ein herausgedrücktes Material 666 von Fixiermittel 108 zu erkennen. Das herausgedrückte Material 666, 108 ist jedoch auf Fotografie 662, welche das Substrat 106 unter Verwendung des Verfahrens zur Verbindung eines Substrats gemäß einer Ausführungsform mit dem Substrat 102 verbunden zeigt, sichtlich reduziert.
  • Eine quantitative Analyse des herausgedrückten Materials ist unten angegeben:
    Ohne Raster/Gitter Mit Raster/Gitter Differenz
    Vehikel CoolMos@TO220
    Größe [μm] Maximum 525 512 –3%
    Schnitt 392,3 366,9 –7%
    Standardabweichung 62,8 67,2 +7%
    Höhe [μm] Maximum 86 69 –20%
    Schnitt 64,8 57,5 –11%
    Standardabweichung 12,0 4,5 –63%
  • Wie aus der statistischen Analyse und dem Vergleich des herausgedrückten Materials 666, 108 zu erkennen ist, kann eine Menge von herausgedrücktem Material 666, 108 sowohl in einer Größe, welche ein maximaler Abstand sein kann, den dieses herausgedrückte Material von der Seitenfläche 106s des Substrats 106 erreicht, als auch einer Höhe des herausgedrückten Materials 666, 108, welche eine Höhe des herausgedrückten Materials 666, 108 über der Oberfläche des Trägers 106 sein kann, unter Verwendung der Rückseitenstrukturierung, d. h. des Rasters/Gitters des Substrats 106 gemäß der Ausführungsform, reduziert werden.
  • Die Höhe des herausgedrückten Materials 666, 108 kann ein vorherrschender Parameter für ein Volumen sein, das im herausgedrückten Material 666, 108 enthalten ist. Durch ihre erhebliche Reduktion (Reduktion von 20% des Höchstwerts und von 11% des Mittelwerts in der Ausführungsform) kann das Volumen des herausgedrückten Materials 666, 108 um einen beachtlichen Betrag reduziert werden. Eine Standardabweichung der Höhe des herausgedrückten Materials 666, 108 kann in der Ausführungsform um 63% reduziert werden, Dadurch kann ein Verhalten des herausgedrückten Materials besser reproduzierbar sein.
  • 7 einen Prozessablauf für ein Verfahren 700 zur Verbindung eines Substrats gemäß verschiedenen Ausführungsformen dar.
  • In verschiedenen Ausführungsformen kann das Verfahren zur Verbindung eines Substrats ein Bilden mindestens eines Vorsprungs auf einer ersten Hauptfläche des Substrats umfassen (in 7020). Das Verfahren kann ferner ein Bilden eines Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung (in 7040); und Anordnen des Substrats auf einem Träger umfassen, wobei der mindestens eine Vorsprung eine Oberfläche des Trägers berühren und so ausgelegt sein kann, dass er die erste Hauptfläche des Substrats in einem Abstand von der Berührungsfläche des Trägers hält, der einer Höhe des Vorsprungs entspricht, um dadurch einen Raum zwischen der ersten Hauptfläche des Substrats und dem Träger zu bilden, wobei während des Anordnens des Substrats auf dem Träger mindestens ein Teil des über dem mindestens einen Vorsprung ausgebildeten Fixiermittels in den Raum zwischen der ersten Hauptfläche des Substrats und dem Träger verdrängt werden kann (in 7060).
  • Es wird ein Verfahren zur Verbindung eines Substrats bereitgestellt, wobei das Substrat eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfassen kann. Das Verfahren kann ein Bilden mindestens eines Vorsprungs auf der ersten Hauptfläche des Substrats; Bilden eines Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung; und Anordnen des Substrats auf einem Träger umfassen, wobei der mindestens eine Vorsprung eine Oberfläche des Trägers berühren und so ausgelegt sein kann, dass er die erste Hauptfläche des Substrats in einem Abstand von der Berührungsfläche des Trägers hält, der einer Höhe des Vorsprungs entspricht, um dadurch einen Raum zwischen der ersten Hauptfläche des Substrats und dem Träger zu bilden. Während des Anordnens des Substrats auf dem Träger kann wenigstens ein Teil des über dem mindestens einen Vorsprung gebildeten Fixiermittels in den Raum zwischen der ersten Hauptfläche des Substrats und dem Träger verdrängt werden, wobei das Substrat ein Halbleitermaterial umfasst.
  • In verschiedenen Ausführungsformen kann das Halbleitermaterial mindestens ein Material, das aus einer Gruppe von Materialien ausgewählt ist, die aus Silicium, Germanium, Galliumarsenid, Indiumantimonid, Zinkselenid und Cadmiumsulfid besteht, oder ein beliebiges anderes aus der Gruppe von III-V- oder II-VI-Verbindungshalbleitern umfassen.
  • In verschiedenen Ausführungsformen kann das Bilden des mindestens einen Vorsprungs auf der ersten Hauptfläche des Substrats ein Bilden einer Struktur, die eine Mehrzahl von Wänden umfasst, auf der ersten Hauptfläche des Substrats umfassen, wobei die Mehrzahl von Wänden mindestens eine Vertiefung dazwischen definieren kann.
  • In verschiedenen Ausführungsformen kann die Struktur als ein regelmäßiges Muster ausgebildet sein.
  • In Ausführungsformen kann das Substrat mindestens einen Chip umfassen. In verschiedenen Ausführungsformen kann die Mehrzahl von Wänden wenigstens entlang eines Umfangs des mindestens einen Chips ausgebildet sein.
  • In verschiedenen Ausführungsformen kann das Substrat ein Wafer sein.
  • Das Verfahren kann ferner vor dem Anordnen des Substrats auf dem Träger ein Trennen des Substrats in einzelne Chips umfassen.
  • Die Wände können in Schnittregionen des Substrats ausgebildet sein.
  • Das Bilden des Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung kann ein vollständiges Bedecken der ersten Hauptfläche des Substrats und des mindestens einen Vorsprungs mit dem Fixiermittel umfassen.
  • In verschiedenen Ausführungsformen kann das Fixiermittel ein Lot umfassen.
  • Das Lot kann ein Diffusionslot sein.
  • In verschiedenen Ausführungsformen kann das Lot 108 eines von Sn, In, Zn, Sn, Bi, Ga oder eine Zweikomponentenkombination wie AuSn, SnAg, InSn, AuIn, ZnSn, BiZn, BiSn, möglicherweise mit Spurenelementen von zusätzlichen 3., 4. oder 5. Elementen sein.
  • Das Verfahren kann ferner vor dem Bilden des Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung ein Bilden eines ersten Materials auf der ersten Hauptfläche des Substrats umfassen.
  • Das erste Material kann mindestens eines von Al, Ti, As, Au und Cr umfassen.
  • In verschiedenen Ausführungsformen kann das Verfahren ferner vor dem Bilden des Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung ein Bilden eines zweiten Materials auf der ersten Hauptfläche des Substrats umfassen.
  • Das zweite Material kann mindestens eines von Ti, W, TiW, TiN, Ta, TaN und Co umfassen. In verschiedenen Ausführungsformen wird das zweite Material über dem ersten Material gebildet.
  • In verschiedenen Ausführungsformen kann das Verfahren ein Bilden eines weiteren Materials über dem Träger umfassen.
  • In verschiedenen Ausführungsformen kann das Verfahren ferner ein Fixieren des Substrats mittels des Fixiermittels am Träger umfassen.

Claims (18)

  1. Verfahren zur Verbindung eines Substrats, wobei das Substrat ein Wafer ist und eine erste Hauptfläche und eine zweite Hauptfläche gegenüber der ersten Hauptfläche umfasst, umfassend: Bilden mindestens eines Vorsprungs auf der ersten Hauptfläche des Substrats, aufweisend ein Bilden einer Struktur, die eine Mehrzahl von Wänden aufweist, auf der ersten Hauptfläche des Substrats, wobei die Mehrzahl von Wänden mindestens eine Vertiefung dazwischen definiert und wobei die Wände in Schnittregionen des Substrats gebildet werden; Bilden eines Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung; Trennen des Substrats in einzelne Chips vor dem Anordnen des Substrats auf einem Träger; und Anordnen des Substrats auf dem Träger, wobei der mindestens eine Vorsprung eine Oberfläche des Trägers berührt und so ausgelegt ist, dass er die erste Hauptfläche des Substrats in einem Abstand zu einer Berührungsfläche des Trägers hält, der einer Höhe des Vorsprungs entspricht, um dadurch einen Raum zwischen der ersten Hauptfläche des Substrats und dem Träger zu bilden; wobei während des Anordnens des Substrats auf dem Träger wenigstens ein Teil des über dem mindestens einen Vorsprung ausgebildeten Fixiermittels in den Raum zwischen der ersten Hauptfläche des Substrats und dem Träger verdrängt wird.
  2. Verfahren nach Anspruch 1, wobei das Substrat ein Halbleitermaterial umfasst.
  3. Verfahren nach Anspruch 2, wobei das Halbleitermaterial mindestens ein Material umfasst, das aus einer Gruppe von Materialen ausgewählt ist, die aus Folgendem besteht: Silicium; Siliciumcarbid; Germanium; einem II-V-Verbindungshalbleiter; und einem II-VI-Verbindungshalbleiter.
  4. Verfahren nach Anspruch 1, wobei die Struktur als ein regelmäßiges Muster gebildet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, wobei das Substrat mindestens einen Chip umfasst.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei die Mehrzahl von Wänden wenigstens entlang eines Umfangs des mindestens einen Chips gebildet wird.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Bilden des Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung ein vollständiges Bedecken der ersten Hauptfläche des Substrats und des mindestens einen Vorsprungs mit dem Fixiermittel umfasst.
  8. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Fixiermittel ein Lot umfasst.
  9. Verfahren nach Anspruch 8, wobei das Lot ein Diffusionslot ist.
  10. Verfahren nach Anspruch 8 oder 9, wobei das Lot eines von Sn, In, Zn, Bi, Ga oder eine Zweikomponentenkombination wie AuSn, SnAg, InSn, AuIn, ZnSn, BiZn, BiSn ist.
  11. Verfahren nach Anspruch 10, wobei das Lot Spurenelemente von zusätzlichen 3., 4. oder 5. Elementen umfasst.
  12. Verfahren nach einem der Ansprüche 1 bis 11, ferner umfassend: Bilden eines ersten Materials auf der ersten Hauptfläche des Substrats vor dem Bilden des Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung.
  13. Verfahren nach Anspruch 12, wobei das erste Material mindestens eines von Al, Ti, Au, As und Cr umfasst.
  14. Verfahren nach einem der Ansprüche 1 bis 13, ferner umfassend: Bilden eines zweiten Materials auf der Hauptfläche des Substrats vor dem Bilden des Fixiermittels über der ersten Hauptfläche des Substrats und über dem mindestens einen Vorsprung.
  15. Verfahren nach Anspruch 14, wobei das zweite Material mindestens eines von Ti, W, TiW, TiN, Ta, TaN und Co umfasst.
  16. Verfahren nach Anspruch 14 oder 15, wobei das zweite Material über dem ersten Material gebildet wird.
  17. Verfahren nach einem der Ansprüche 1 bis 16, ferner umfassend: Bilden eines weiteren Materials über dem Träger.
  18. Verfahren nach einem der Ansprüche 1 bis 17, ferner umfassend: Fixieren des Substrats mittels des Fixierelements am Träger.
DE102014115770.2A 2014-10-30 2014-10-30 Verfahren zur verbindung eines substrats Expired - Fee Related DE102014115770B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014115770.2A DE102014115770B4 (de) 2014-10-30 2014-10-30 Verfahren zur verbindung eines substrats
CN201510711589.0A CN105575826A (zh) 2014-10-30 2015-10-28 连接衬底和芯片组件的方法
US14/927,561 US20160126165A1 (en) 2014-10-30 2015-10-30 Method of connecting a substrate and chip assembly

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014115770.2A DE102014115770B4 (de) 2014-10-30 2014-10-30 Verfahren zur verbindung eines substrats

Publications (2)

Publication Number Publication Date
DE102014115770A1 DE102014115770A1 (de) 2016-05-04
DE102014115770B4 true DE102014115770B4 (de) 2018-03-29

Family

ID=55753524

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115770.2A Expired - Fee Related DE102014115770B4 (de) 2014-10-30 2014-10-30 Verfahren zur verbindung eines substrats

Country Status (3)

Country Link
US (1) US20160126165A1 (de)
CN (1) CN105575826A (de)
DE (1) DE102014115770B4 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994023454A1 (en) 1993-03-31 1994-10-13 Siemens Components, Inc. A pedestal lead frame for supporting a semiconductor chip
JP2003197650A (ja) 2001-12-27 2003-07-11 Denso Corp 電子部品の接合構造
US20060231934A1 (en) 2005-04-15 2006-10-19 Tomomitsu Risaki Semiconductor device
DE102013113751A1 (de) 2012-12-14 2014-06-18 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
DE10349749B3 (de) * 2003-10-23 2005-05-25 Infineon Technologies Ag Anti-Fuse-Verbindung für integrierte Schaltungen sowie Verfahren zur Herstellung von Anti-Fuse-Verbindungen
DE102006028692B4 (de) * 2006-05-19 2021-09-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Elektrisch leitende Verbindung mit isolierendem Verbindungsmedium
US8053336B2 (en) * 2008-11-12 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method for reducing chip warpage
US8987879B2 (en) * 2011-07-06 2015-03-24 Infineon Technologies Ag Semiconductor device including a contact clip having protrusions and manufacturing thereof
WO2014185010A1 (ja) * 2013-05-13 2014-11-20 パナソニックＩｐマネジメント株式会社 半導体素子およびその製造方法、半導体モジュールおよびその製造方法、並びに、半導体パッケージ
US9538659B2 (en) * 2013-08-21 2017-01-03 Nxp Usa, Inc. Solder wettable flanges and devices and systems incorporating solder wettable flanges

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1994023454A1 (en) 1993-03-31 1994-10-13 Siemens Components, Inc. A pedestal lead frame for supporting a semiconductor chip
JP2003197650A (ja) 2001-12-27 2003-07-11 Denso Corp 電子部品の接合構造
US20060231934A1 (en) 2005-04-15 2006-10-19 Tomomitsu Risaki Semiconductor device
DE102013113751A1 (de) 2012-12-14 2014-06-18 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
DE102014115770A1 (de) 2016-05-04
CN105575826A (zh) 2016-05-11
US20160126165A1 (en) 2016-05-05

Similar Documents

Publication Publication Date Title
DE102016117562B4 (de) Halbleiterchip mit strukturierten seitenwänden und verfahren zu seiner herstellung
EP2499668B9 (de) Dünnfilm-halbleiterbauelement mit schutzdiodenstruktur und verfahren zur herstellung eines dünnfilm-halbleiterbauelements
EP1717854B1 (de) Halbleiterchip mit einer Lötschichtenfolge und Verfahren zum Löten eines Halbleiterchips
DE102012206869B4 (de) Mikromechanisches Bauelement und Verfahren zur Herstellung eines mikromechanischen Bauelements
DE102008035911B4 (de) Verfahren zum Herstellen eines integrierten Schaltungsmoduls
DE102013216709B4 (de) Halbleiteranordnung, verfahren zur herstellung einer anzahl von chipbaugruppen und verfahren zur herstellung einer halbleiteranordnung
DE112015002796B4 (de) Optoelektronischer Halbleiterchip
EP2013917A1 (de) Strahlungsemittierender halbleiterkörper mit trägersubstrat und verfahren zur herstellung eines solchen
DE102014114517B4 (de) Verfahren zum Bearbeiten eines Wafers
DE102010038933A1 (de) Halbleitervorrichtung mit Halbleiterchip und Metallplatte und Verfahren zu deren Fertigung
DE2324780C3 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP3036761B1 (de) Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat
EP3026703B1 (de) Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
DE102015111492B4 (de) Bauelemente und Verfahren zur Herstellung von Bauelementen
DE102012201172A1 (de) Leistungshalbleitermodul mit geprägter Bodenplatte und Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
WO2014191497A1 (de) Verfahren zur herstellung einer mehrzahl von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102018206482B4 (de) Halbleiterbauelement mit einem Verbundwerkstoffclip aus Verbundmaterial
DE2839044A1 (de) Halbleiterbauelement mit schottky- sperrschichtuebergang
DE2839043C2 (de) Halbleiterbauelement für Mikrowellen
DE102014115770B4 (de) Verfahren zur verbindung eines substrats
DE2323438C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE102017218365A1 (de) Die-Kontaktstelle, Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
WO2012152307A1 (de) Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen
DE102015108056A1 (de) Optoelektronisches Halbleiterbauteil, optoelektronische Anordnung und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauteils
DE1808666B2 (de) Halbleiterelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee