JP2003174084A - 多層配線形成方法及び半導体素子の製造方法 - Google Patents

多層配線形成方法及び半導体素子の製造方法

Info

Publication number
JP2003174084A
JP2003174084A JP2001370427A JP2001370427A JP2003174084A JP 2003174084 A JP2003174084 A JP 2003174084A JP 2001370427 A JP2001370427 A JP 2001370427A JP 2001370427 A JP2001370427 A JP 2001370427A JP 2003174084 A JP2003174084 A JP 2003174084A
Authority
JP
Japan
Prior art keywords
film
insulating film
etching
coating
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001370427A
Other languages
English (en)
Other versions
JP3941485B2 (ja
Inventor
Takenori Narita
武憲 成田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2001370427A priority Critical patent/JP3941485B2/ja
Publication of JP2003174084A publication Critical patent/JP2003174084A/ja
Application granted granted Critical
Publication of JP3941485B2 publication Critical patent/JP3941485B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 塗布法で形成する低誘電率膜のエッジ部分の
盛り上がりに起因する剥離発生を防止できる多層配線形
成方法、及び、低コスト且つ高歩留りが達成可能な半導
体素子の製造方法を提供する。 【解決手段】 まず、ウエハ20上に低誘電率膜21
(第1の絶縁膜)を回転塗布によって形成し、その低誘
電率膜21の外周部を除去した後、低誘電率膜21と材
質が異なる無機膜22(第2の絶縁膜)を形成する。次
に、無機膜22上にフォトレジストを形成した後、その
外周部を除去してフォトレジスト層23とし、低誘電率
膜21及び無機膜22の盛り上がり部22aを露出させ
る。そして、低誘電率膜21及び無機膜22をエッチン
グしてパターンを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高集積化した半導
体素子の製造に有用な多層配線形成方法及びその半導体
素子の製造方法に関する。
【0002】
【従来の技術】近年、LSIの高集積化に伴って、トラ
ンジスタを接続する配線が多層化且つ微細化すると共
に、素子の動作スピードを向上させるため、層間絶縁膜
(ILD)の低誘電率化が進んでいる。また、配線金属
は、従来のアルミニュウムから、より導電性に優れる低
抵抗の銅へと変化している。層間絶縁膜としては、従来
から、化学気相成長(Chemical Vapor
Deposition;CVD)法によって形成される
比誘電率が4.2程度の酸化珪素(SiO2)膜が主と
して用いられてきた。
【0003】しかし、配線の微細化に伴い、配線間容量
の増大による信号遅延時間の増大が問題となり、かかる
配線間容量の低減が要求されている。そのため、より低
誘電率な層間絶縁膜が望まれている。このような層間絶
縁膜としては、3.0以下の比誘電率が達成可能な有機
SOG(Spin On Glass)膜、有機ポリマ
ー膜が挙げられ、LSIへの適用が盛んに検討されてお
り、一部で既に適用が開始されている。
【0004】有機SOG膜、有機ポリマー膜の形成方法
としては、回転塗布(スピンコート)法が用いられてい
る。これらの膜を形成する際には、後の工程でウエハ外
周部における膜が剥離して異物発生の原因となることを
防止するため、塗布後にウエハ外周部における膜の除去
が行われる。この膜除去方法としては、ウエハを回転さ
せながら、ウエハ外周部にリンス液を滴下するエッジリ
ンス法が一般的である。
【0005】このような回転塗布により形成した膜に対
するエッジリンスでは、エッジリンスされた絶縁膜の周
縁(エッジ)部分の盛り上がりが問題となる。すなわ
ち、有機SOG膜、有機ポリマー膜のような低誘電率膜
は、Cu配線と組み合わせて用いられるので、かような
エッジ部分の盛り上がりは、ダマシン法を用いた銅(C
u)配線形成の化学機械研磨(Chemical Me
chanical Polishing;CMP)工程
において当該エッジ部分の剥離の原因となる。こうなる
と、剥離によって発生した異物がLSI製品の歩留まり
を低下させることとなるため、絶縁膜のエッジの盛り上
がりを低くすることが要求されている。この問題は、L
SIの多層化が進むに従い顕在化してきている。
【0006】これに対し、エッジリンス法における絶縁
膜のエッジ部分の盛り上がりを小さくする方法として、
特開平11−333355号公報には、絶縁膜の回転塗
布後にそのウエハをホットプレートで加熱して溶剤を揮
発させてからエッジリンスを行う方法が提案されてい
る。また、特開平8−222550号公報には、塗布膜
を形成した後に、別の有機膜をマスクにして塗布膜の外
周部をエッチングして除去する方法も提案されている。
【0007】
【発明が解決しようとする課題】しかし、上記特開平1
1−333355号公報に開示された方法では、塗布膜
の種類によっては十分な効果が得られないという問題が
ある。また、塗布とエッジリンスとの間にウエハを加熱
する工程が必要なので、全体の処理プロセスが複雑にな
ると共に、スループットの低下が避け難い。一方、上記
特開平8−222550号公報に開示された方法では、
マスク形成工程及びエッチング工程が必要となるため、
LSIの量産への適用は困難である。このような状況
下、回転塗布法によって形成される低誘電率膜を用いた
多層配線を有するLSIの歩留まりを向上させる方法の
開発が望まれている。
【0008】そこで、本発明はかかる事情に鑑みてなさ
れたものであり、回転塗布法で形成される絶縁膜のエッ
ジ部分の盛り上がりに起因する剥離の発生を、複雑な工
程を経ることなく十分に低減できる多層配線形成方法、
及び、低コストで高歩留りを達成可能な半導体素子の製
造方法を提供することを目的とする。
【0009】
【課題を解決するための手段】上記課題を解決するため
に、本発明による多層配線形成方法は、基板上に第1の
絶縁膜を回転塗布によって形成し、その第1の絶縁膜の
外周部を除去した後、その基板上に第1の絶縁膜と異な
る(具体的には材質が異なる)第2の絶縁膜を形成し、
その基板上にフォトレジストパターンを形成した後、第
1の絶縁膜及び第2の絶縁膜をエッチングして所定のパ
ターンを形成する工程を有する方法であって、第1の絶
縁膜及び第2の絶縁膜をエッチングする前に第1の絶縁
膜の外周部上方におけるフォトレジストを除去すること
を特徴とする。より具体的には、第1の絶縁膜として有
機膜を形成し、第2の絶縁膜として無機膜又は有機無機
複合膜を形成すると好ましい。
【0010】このような方法においては、塗布絶縁膜で
ある第1の絶縁膜を回転塗布によって形成すると、その
外周部を除去した後においても、周縁に近い外周部に盛
り上がりが生じ、この上に形成される第2の絶縁膜もそ
の盛り上がり形状を反映する。そして、更にこの上に形
成されたフォトレジストの外周部(つまり第1の絶縁膜
の外周部上方におけるフォトレジスト)を除去すること
により、第1の絶縁膜及び第2の絶縁膜の外周部におけ
る盛り上がり部が露出する。よって、続く第1及び第2
の絶縁膜のエッチングにより、その盛り上がり部が殆ど
エッチングされる。
【0011】また、本発明による半導体素子の製造方法
は、本発明の多層配線形成方法により基板上に所定のパ
ターンが形成されて成る半導体素子を形成することを特
徴とする。
【0012】
【発明の実施の形態】以下、本発明の実施形態について
詳細に説明する。なお、図面の寸法比率は、図示の比率
に限られるものではない。
【0013】本発明の方法では、まず、基板としてのウ
エハ上に第1の絶縁膜を形成し、その外周部を除去す
る。この第1の絶縁膜は、回転塗布によって形成される
塗布絶縁膜であり、有機含有ポリシロキサン膜、芳香族
系ポリマー膜、フッ素樹脂膜等とこれらのポーラス膜と
を含む有機無機複合膜、又は、有機膜等の低誘電率膜が
用いられる。
【0014】図1は、塗布絶縁膜11(第1の絶縁膜)
が形成されたウエハ10(基板)の周縁部を示す模式断
面図である。ここで、外周部が除去された後の塗布絶縁
膜11の厚さa(外周部よりも内側における厚さ)に対
するそのエッジ部の盛り上がり部11aの高さbの比
(b/a)は、2以下が許容範囲であり、好ましくは
1.5以下、特に好ましくは1.3以下である。なお、
本発明の方法を用いない場合には、b/a=1が要求さ
れる。
【0015】かかる塗布絶縁膜11の形成に用いる装置
は、特に限定されないが、例えば、複数のホットプレー
トを有する市販のスピンコータを使用できる。殊に、回
転塗布後に、ウエハ10を回転させながらその外周部に
リンス液を滴下して塗布絶縁膜11の一部を除去(エッ
ジリンス)するためのノズルを有するものが好ましく、
望ましくは、ノズルが可動式であって塗布絶縁膜11を
除去する幅を任意に設定できる装置が好適である。
【0016】エッジリンスのリンス液としては、塗布絶
縁膜11が溶解するものであれば特に制限は無く、メタ
ノール、エタノール、プロパノール、ブタノール等のア
ルコール系溶媒、シクロヘキサノン、シクロペンタノン
等のケトン系溶媒、酢酸メチル、酢酸エチル、酢酸プロ
ピル、酢酸ブチル等の酢酸エステル系溶媒、エチレング
リコールモノメチルアセテート、エチレングリコールジ
アセテート、プロピレングリコールモノメチルエーテル
アセテート等のグリコールアセテート系溶媒、N,N−
メチル−2ピロリドン等のアミド系溶媒、グリコールエ
ーテル系溶媒等を使用できる。
【0017】これらは、塗布絶縁膜11の種類に応じて
適宜選択することができ、従来から行われているエッジ
リンス法によって、盛り上がり部11aにおけるb/a
を1.1以上2.0以下の範囲に制御することが可能で
ある。しかし、b/aを1以上1.1未満に制御するの
は、従来の技術では極めて困難であり、これまでのとこ
ろ有効な手段は見つかっていない。
【0018】また、回転塗布方法によってウエハ10上
に塗布絶縁膜11を形成する際には、まず、スピンチャ
ックにウエハ10を吸着させた後、そのウエハ10を1
0〜50rpmで回転させながら必要量の塗布液をウエ
ハ10の中央に滴下する。次いで、例えば1000〜6
000rpmで30秒程度回転させる。この時の回転数
を変更することにより、得られる塗布絶縁膜11の膜厚
aを所望に制御することが可能である。
【0019】さらに、この段階で塗布膜の溶剤が十分に
揮発していれば、回転数を500〜2000rpm程度
に保持した状態でエッジリンス、及び、ウエハ10裏面
に飛散した塗布液を除去するためのバックリンスを行
う。一方、塗布膜の溶剤の揮発が不十分な場合には、エ
ッジ部の盛り上がり部11aが増大し、上方から顕微鏡
で監察したときの形状も悪化する傾向にある。かかる場
合には、エッジリンスの前に、3000〜5000rp
mでウエハ10を30〜120秒程度回転させると、エ
ッジ部の盛り上がりを抑え且つその形状を改善できる。
但し、この時の回転時間が過度に長いとスループットが
低下する傾向にあるため、回転時間は30〜60秒が好
ましい。
【0020】このような回転塗布を実施後、1〜3枚の
ホットプレートを用いて50〜350℃のプリベークを
行う。通常は、低温から段階的に2〜3段階でベークす
る方法が用いられる。それから、塗布絶縁膜11を完全
に硬化させるためには、通常400〜450℃で20〜
60分の加熱処理を行う。この際には、市販の縦型炉を
用いることができる。なお、塗布絶縁膜11が有機膜又
は有機無機複合膜である場合には、硬化雰囲気を窒素雰
囲気とし、雰囲気中の酸素濃度を100ppm以下に維
持制御するのが好ましい。
【0021】ところで、LSIの層間絶縁膜に有機膜及
び/又は有機無機複合膜から成り低誘電率を発現する絶
縁膜を用いる場合、絶縁膜がウエハ表面に露出した状態
(図1に示すような状態)では、LSIの多層配線形成
プロセスで用いられるプラズマ及び薬品により、膜質が
劣化し、絶縁膜としての信頼性が低下するおそれがあ
る。よって、これを防ぐため、絶縁膜の上層に無機膜
(第2の絶縁膜)を積層するのが一般的であり、本発明
においても採用するものである。
【0022】無機膜としては、通常、SiO2膜、Si
N膜が用いられ、一般にプラズマCVD法により形成す
る。また、層間絶縁膜に有機膜及び/又は有機無機複合
膜を用いる場合、パターン形成後のフォトレジストの除
去に通常用いられるアッシングを行うことができない。
よって、パターン形成のエッチング時にフォトレジスト
を同時に除去する方法が採用されるが、上層として形成
された無機膜は、フォトレジストが除去された後のハー
ドマスクとしての役割を果たす場合もある。
【0023】また、Cu配線を形成するシングルダマシ
ン法では、絶縁膜の形成後、配線パターンまたは接続孔
パターンのフォトレジストパターンを形成し、プラズマ
エッチングにより絶縁膜にパターン形成を行う。フォト
レジストの形成には、塗布絶縁膜11の形成に用いたの
と同等の機能を有する塗布装置を使用可能である。
【0024】次に、第2の絶縁膜である無機膜の形成に
引き続き、その上にフォトレジストパターンを形成す
る。図2は、塗布絶縁膜である低誘電率膜21(第1の
絶縁膜)及び無機膜22(第2の絶縁膜)上にフォトレ
ジスト層23が形成されたウエハ20(基板)の周縁部
を示す模式断面図である。同図に示すように、無機膜2
2上にフォトレジストを回転塗布等で形成した後、低誘
電率膜21及び無機膜22の外周部における盛り上がり
部22a上方のフォトレジストを除去してフォトレジス
ト層23を得る。
【0025】ここで、フォトレジストを除去する方法と
しては、エッジリンス或いは周縁露光のどちらを用いて
もよい。このとき、同図に示すように、ウエハ10の外
周部におけるフォトレジスト層23の除去幅dを、ウエ
ハ10の外周部における低誘電率膜21の除去幅cより
も広くとり、低誘電率膜21及び無機膜22のエッジの
盛り上がり部22aを露出させる。この場合、ウエハ2
0をスピンチャックに吸着させる際の位置ずれ等を考慮
すると、幅dを幅cより0.4〜1.0mm程度広くす
るのが好ましい。
【0026】次いで、市販のステッパ−を用いて、フォ
トレジスト層23に、配線又は接続孔のパターンを形成
し、無機膜22と低誘電率膜21のエッチングを行う。
エッチングには、市販のエッチング装置を用いることが
できる。低誘電率膜21のエッジの盛り上がり部22a
は、上述の如く、その上方のフォトレジスト層23が除
去されているため(図2参照)、パターン部分のエッチ
ングと同時にエッチングされる。ここで、絶縁膜のエッ
チングでは通常30%程度のオーバーエッチを行うこと
から、図1に示すb/aが1.3以下であれば、フォト
レジスト層23の外側の無機膜22と低誘電率膜21は
ほぼ除去される。
【0027】また、b/aが1.3以上2.0以下あれ
ば、外周側に低誘電率膜21の一部がエッチされずに残
る。図3は、かかる場合に低誘電率膜21及び無機膜2
2をエッチングした後のウエハ20の周縁部を示す模式
断面図である。このとき、低誘電率膜21の残存部21
bの厚さは、当初の膜厚(すなわちa)よりも十分に小
さくなる。よって、後のCMP工程において、エッジの
盛り上がりに起因する剥離が生じることを十分に防止で
きる。
【0028】さらに、塗布絶縁膜11や低誘電率膜21
が有機膜の場合、CF系のエッチングガスで上層の無機
膜11,22をエッチングした後、N2/H2系またはN
3系のエッチングガスを用いてそれら有機膜のエッチ
ングを行う。有機膜のエッチング時には、フォトレジス
ト層23も同時にエッチングされ、エッチング完了後に
はフォトレジスト層23が完全に除去される。
【0029】また、有機ポリシロキサン膜のような有機
無機複合膜のエッチングは、CF系ガスを用いて行う。
この場合、塗布絶縁膜11や低誘電率膜21のエッチン
グ完了後もフォトレジスト層23は完全に除去されない
ため、別途フォトレジスト層23の除去を行う必要があ
る。但し、従来の酸素を用いたアッシャーは塗布絶縁膜
11や低誘電率膜21を酸化してしまうため、O2の異
方性エッチング又はN2/H2系若しくはNH3系の異方
性エッチングを用いる。
【0030】このようなエッチングを終えた後、必要に
応じて市販のクリーニング液によるクリーニングを行っ
てもよい。その後、配線孔等のパターンが形成されたウ
エハ20上にスパッタによってバリア膜と銅メッキのた
めのCuシード層を形成する。バリア膜は、下地絶縁膜
との接着性向上やCu膜が絶縁膜中を拡散することを防
ぐ等を目的として形成される。Cu膜は市販のメッキ
液、メッキ装置を用いて形成することができる。さら
に、市販の研磨液と装置を用いてCu−CMPを行い、
Cu配線を形成する。Cu−CMP後は、連続してバリ
ア膜のCMPを行う。
【0031】この際、本発明の多層配線形成方法によれ
ば、Cu−CMPの前にエッジ部における盛り上がり部
22aを除去しているため、このCMP工程でその盛り
上がりに起因する絶縁膜(低誘電率膜21、無機膜2
2)の剥離が起こらない。このような作用効果は、絶縁
膜の種類に依存することなく発現される。さらに、追加
のエッチング処理を行う必要もないので、全体の処理プ
ロセスの複雑化を防止できる利点がある。
【0032】次に、Cu膜及びバリア膜のCMP後、C
uの拡散防止のため、SiN膜をCVD法により形成す
る。さらに、その上に上層の配線層を形成するため再び
塗布絶縁膜を形成し、同じ工程を繰り返すことにより多
層配線を形成させる。図4は、図3に示す状態のウエハ
20上に形成したバリア膜及びCu膜にCMPを施した
後の状態を示す模式断面図である。図示の如く、Cu膜
及びバリア膜のCMP後には、低誘電率膜21及び無機
膜22のエッジの段差部分側方にCu膜24が残り、段
差が解消される。そして、エッジ部の盛り上がり及び段
差が無いため、積層の繰り返しによってエッジの段差が
蓄積増大してしまうことを回避できる。よって、多層配
線の形成を容易に且つ確実に行うことが可能となる。
【0033】また、Cuの多層配線をデュアルダマシン
法で形成する場合にも、フォトレジストの外周部の除去
幅を塗布絶縁膜の外周部の除去幅より広くすることで、
シングルダマシン法の場合と同様な効果が得られる。デ
ュアルダマシン法では、接続孔層と配線層の絶縁膜を形
成後、接続孔層のフォトレジスト形成、エッチング及び
レジスト除去、配線層のフォトレジスト形成、エッチン
グ及びフォトレジスト除去という工程を経てパターンが
形成される。フォトレジストの外周部の除去幅は二回と
も塗布絶縁膜の外周部の除去幅より大きくする。これに
より、塗布絶縁膜のエッジ部の盛り上がり部分をパター
ン形成のエッチング時にエッチングできる。
【0034】デュアルダマシン法に適用されるエッチン
グの方法は数種類あるが、ビアファースト法、デュアル
ハードマスク法が一般的に用いられる。これらの方法で
は、配線層のエッチングを接続孔のマスクと、配線層の
マスクの両方で行うため、フォトレジストの外側部分の
エッチング量が塗布絶縁膜の厚さに対して二倍以上にな
る。従って、エッジリンスによるエッジの盛り上がり高
さの許容範囲が広がる。
【0035】また、デュアルダマシン法で、接続孔層と
配線層との間にエッチングストッパ層を形成する場合に
は、塗布絶縁膜の形成後エッチングストッパ層を形成
し、その上に塗布絶縁膜を再度形成する。図5は、塗布
絶縁膜及び無機膜が2段積層されたウエハの周縁部を示
す模式断面図である。図示の如く、ウエハ50上に形成
された上層の塗布絶縁膜53(第1の絶縁膜)及び無機
膜54(第2の絶縁膜)の外周部の除去幅を、下層の塗
布絶縁膜51(第1の絶縁膜)及び無機膜52(第2の
絶縁膜)の同除去幅より大きくする方が望ましい。これ
により、エッチング時に、上下層のエッジの盛り上がり
部52a,54aを同時にエッチングすることが可能に
なる。
【0036】また、配線層の塗布絶縁膜は、実質的に膜
厚の2倍+オーバーエッチ分エッチングされるため、エ
ッジの盛り上がり部52a,54aの許容範囲は、図5
のf/e及びh/gが3以上に広がり、エッジリンス条
件のマージンが拡大する。
【0037】このように、本発明の多層配線形成方法に
よれば、絶縁膜のエッジ部分の盛り上がり及び段差によ
る剥離の問題を複雑な工程を経ることなく解決できるの
で、高集積化したLSIの歩留まりを低コストで改善す
ることが可能となる。また、かかる多層配線形成方法に
より基板上に所定のパターンが形成されて成る半導体素
子としては、例えば、DRAM、SRAM、EPRO
M、マスクROM、EEPROM、フラッシュメモリー
などの記憶素子、マイクロプロセッサー、ASICなど
の論理回路素子等に代表される集積回路素子が挙げられ
る。
【0038】
【実施例】以下、本発明に係る具体的な実施例について
説明するが、本発明はこれらに限定されるものではな
い。
【0039】〈実施例1〉塗布絶縁膜(第1の絶縁膜)
として、硬化膜の比誘電率が2.6であるダウ・ケミカ
ル社製のSiLK J350樹脂を用いてシングルダマ
シンを想定した多層配線形成の検討を行った。
【0040】基板として、SiN100nmが製膜され
た8インチのシリコンウエハを用い、塗布装置として、
大日本スクリーン製のSCW−80Aコータを用いた。
まず、シリコンウエハをスピンチャックに吸着後、30
rpmで回転しながら、SiLK J350塗布液をシ
リコンウエハ上に4cc滴下した。滴下終了後、直ちに
3500rpmで25秒回転し、続いて、5000rp
mで20秒回転することにより塗布膜の溶剤を揮発させ
た。
【0041】その後、回転数を1500rpmに保持し
ながら、シリコンウエハの外周部にリンス液を滴下して
外周部のSiLK樹脂を除去した。リンス液はシクロヘ
キサノンを用い、樹脂の除去幅は、シリコンウエハの周
端から3mmとした。エッジリンスの際には、同時にシ
リコンウエハ裏面に付着した樹脂液を除去するため、シ
クロヘキサノンによるバックリンスを行った。エッジリ
ンス、バックリンス終了後、リンス液を振り切るため、
2000rpmで10秒回転した。
【0042】次いで、ホットプレートを用いて320℃
/90秒のベークを行い、続いてクーリングプレートを
用いて23℃/90秒のクーリングを行った。その後、
シリコンウエハを縦型炉用の石英ボートに挿入し、大日
本スクリーン社製の縦型炉AVF801を用いて400
℃/30分の硬化を行った。この時の雰囲気はN2雰囲
気とし、O2濃度を100ppm以下に制御した。
【0043】硬化後の樹脂膜の膜厚を干渉膜厚計を用い
て屈折率1.63で測定した結果、350nmであっ
た。また、触針式膜厚計を用いて塗布膜のエッジ形状を
測定した結果、盛り上がり部の高さは最大500nm
で、図1に示すb/aが1.4であった。また、顕微鏡
で監察したエッジ形状は良好であった。
【0044】次に、樹脂膜の硬化後、プラズマCVDに
よりSiO2膜を積層した。成膜装置として、アプライ
ドマテリアルズ社製のPrecision 5000を
用い、ソースガスとしてSiH4及びN2Oを用いた。ま
た、ウエハチャック温度を400度、SiH4/N2O比
を100sccm/2000sccm、処理圧力を1.
2kPaとし、100nmのSiO2膜を形成した。
【0045】実際のシングルダマシン法では、この後フ
ォトレジストを塗布し、露光、現像を行ってパターンを
形成するが、本検討では、エッジ部分の形状改善が目的
であるため、パターンの形成は省略した。また、SiL
K J350は、芳香族系炭化水素ポリマーであり、フ
ォトレジストと同等のエッチング耐性を有する。さら
に、フォトレジストの形成とSiLK樹脂の塗布膜の形
成とは、同じ方法で可能である。従って、パターンの形
成が不要な場合には、フォトレジストの代用としてSi
LK J350を用いることが可能である。
【0046】そこで、上記SiO2膜上に、前述した方
法でSiLK J350を塗布し、エッジリンスを行っ
た後、320℃/180秒のプリベークを行った。エッ
ジリンスの幅は4mmとした。この際、SiLK塗布液
滴下後の回転数を5000rpmに変更した。プリベー
ク後の膜厚は290nmであった。また、エッジ部の盛
り上がり高さは350nmであった。この2層目のSi
LK膜はフォトレジストの代替としてエッチングによっ
て完全に除去されるため、硬化は必要ない。但し、エッ
チング中の脱ガスを低減するためにプリベーク時間を長
くした。
【0047】次いで、アルバック社製の平行平板型のR
IE装置CSE―1110を用いてエッチングを行っ
た。まず、CF4/O2を用いて、SiO2膜のエッチン
グを行った。処理条件は、CF4/O2=80sccm/
20sccm、圧力を50Pa、RFパワーを200W
とした。
【0048】続いて、SiLK硬化膜のエッチングを行
った。処理圧力を4Paとし、エッチングガスとしてN
2/H2=15sccm/15sccmとした。この時の
SiLK硬化膜及びプリベーク膜のエッチレートは共に
100nm/分であった。また、350nmの膜厚に対
して30%のオーバーエッチを行うため、エッチング時
間を4.5分とした。上層のSiLK膜厚は290nm
で盛り上がり部分の厚さが350nmであったため、エ
ッチング後には、上層のSiLK膜はエッジ部も含めて
完全に除去された。
【0049】このエッチング後のエッジ部の断面形状を
SEMで観察したところ、図3に模式的に示す形状のよ
うになっており、SiLK膜における盛り上がり部のエ
ッチング後の高さは50nm程度であり、絶縁層の膜厚
に対して十分に小さいことが確認された。なお、LSI
の実際の製造プロセスでは、上層のSiLK膜の代わり
に、パターンを形成したフォトレジストを形成すること
により、エッチング後に配線又は接続孔が形成される。
【0050】次に、Cu−CMPの評価を行うため、エ
ッチング完了後のシリコンウエハにTaNを10nm積
層し、次いでTaを20nm積層し、最後にCuを20
0nm積層した。これらの成膜はスパッタによって行っ
た。Cu−CMPでは、研磨液として砥粒フリー研磨液
HS−4000(日立化成工業(株)製)、研磨パッド
としてIC−1000単層、格子溝パッド(ロデール社
製)、研磨装置として、定盤直径24インチ、2プラテ
ン型のメタル用研磨装置(ラップマスター社製)を用い
た。
【0051】研磨条件は、荷重200g/cm2、定盤
回転数40rpm、ウエハホルダ回転数40rpm、研
磨液供給量200cc/分、研磨時間2分とし、プラテ
ンは第一プラテンを用いた。この条件におけるCuの研
磨速度は140nm/分であった。研磨後、シリコンウ
エハを水で洗浄し、乾燥させた後、エッジ部分の観察を
行った。顕微鏡でウエハ全周を監察したところ、剥離の
発生は認められなかった。
【0052】続いて、Ta/TaNのCMPを行った。
研磨液として砥粒入りの研磨液 HS−5000X−4
(日立化成工業(株)製)、研磨パッドとしてIC−1
000単層、格子溝パッド(ロデール社製)、研磨装置
としてCu−CMPと同一の研磨装置を用い、第二プラ
テンを用いて研磨を行った。研磨条件は、荷重200g
/cm2、定盤回転数30rpm、ウエハホルダ回転数
30rpm、研磨液供給量200cc/分、研磨時間1
分とした。この条件におけるTa及びTaNの研磨速度
は、共に50nm/分であった。研磨後は、水洗し、乾
燥させた後、断面の観察を行った。顕微鏡でウエハ全周
を監察したところ、剥離の発生は認められなかった。
【0053】バリア膜研磨後、Cu拡散防止膜を想定し
たSiN膜(50nm厚)を形成することにより、シン
グルダマシンを想定したプロセスを完了した。この後、
上記のシングルダマシンを想定したプロセスを6回繰り
返して行ったが、いずれも絶縁膜のエッジ部分における
剥離の発生は認められなかった。これより、本プロセス
は、LSIの多層配線形成に対して十分なマージンを有
し、多層化した場合にも全く問題ないことが確認され
た。
【0054】〈比較例1〉SiLK硬化膜上にSiO2
膜を形成後、2層目のSiLK膜形成及びエッチングを
行わない以外は、実施例1と同様にしてシリコンウエハ
上にバリアメタル及びCuを成膜した。この場合、2層
目のSiLK膜形成及びエッチングを行っていないた
め、エッジ部分に盛り上がり部が存在する。Cu−CM
Pを実施例1と同条件で行い、SiLK膜エッジ部を顕
微鏡で監察した。その結果、SiLK樹脂膜の盛り上が
り部に起因した剥離の発生が認められた。
【0055】
【発明の効果】以上説明したように、本発明の多層配線
形成方法及び半導体素子の製造方法によれば、回転塗布
法で形成される絶縁膜のエッジ部分の盛り上がり及び段
差に起因する剥離の発生を、複雑な工程を経ることなく
解決でき、高集積化したLSIの歩留まりを低コストで
改善することが可能となる。
【図面の簡単な説明】
【図1】塗布絶縁膜が形成されたウエハの周縁部を示す
模式断面図である。
【図2】塗布絶縁膜である低誘電率膜及び無機膜上にフ
ォトレジスト層が形成されたウエハの周縁部を示す模式
断面図である。
【図3】低誘電率膜及び無機膜をエッチングした後のウ
エハの周縁部を示す模式断面図である。
【図4】図3に示す状態のウエハ上に形成したバリア膜
及びCu膜にCMPを施した後の状態を示す模式断面図
である。
【図5】塗布絶縁膜及び無機膜が2段積層されたウエハ
の周縁部を示す模式断面図である。
【符号の説明】
10,20,50…ウエハ(基板)、11a,22a,
21b,52a,54a…盛り上がり部、11,51,
53…塗布絶縁膜(第1の絶縁膜)、21…低誘電率膜
(第1の絶縁膜)、22,52,54…無機膜(第2の
絶縁膜)、23…フォトレジスト、24…Cu膜。
フロントページの続き Fターム(参考) 5F004 AA11 BA04 DA01 DA24 DA25 DA26 DB03 DB24 EB08 5F033 HH11 HH21 HH32 MM01 MM02 MM12 MM13 PP15 QQ09 QQ10 QQ11 QQ48 QQ91 RR04 RR06 RR23 RR24 RR29 SS11 SS15 SS22 TT04 XX01 XX12 XX14 XX34 5F058 AD05 AF04 AG01 AH02 BA09 BC02 BD01 BF07 BF23 BF29 BH11 BJ02

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 基板上に第1の絶縁膜を回転塗布によっ
    て形成し、該第1の絶縁膜の外周部を除去した後、該基
    板上に該第1の絶縁膜と異なる第2の絶縁膜を形成し、
    該基板上にフォトレジストパターンを形成した後、該第
    1の絶縁膜及び該第2の絶縁膜をエッチングして所定の
    パターンを形成する工程を有する多層配線形成方法であ
    って、 前記第1の絶縁膜及び前記第2の絶縁膜をエッチングす
    る前に該第1の絶縁膜の外周部上方における前記フォト
    レジストを除去する、ことを特徴とする多層配線形成方
    法。
  2. 【請求項2】 前記第1の絶縁膜として有機膜を形成
    し、前記第2の絶縁膜として無機膜又は有機無機複合膜
    を形成する、ことを特徴とする請求項1記載の多層配線
    形成方法。
  3. 【請求項3】 請求項1又は2に記載の多層配線方法に
    より基板上に所定のパターンが形成されて成る半導体素
    子を形成する、ことを特徴とする半導体素子の製造方
    法。
JP2001370427A 2001-12-04 2001-12-04 多層配線形成方法及び半導体素子の製造方法 Expired - Fee Related JP3941485B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001370427A JP3941485B2 (ja) 2001-12-04 2001-12-04 多層配線形成方法及び半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001370427A JP3941485B2 (ja) 2001-12-04 2001-12-04 多層配線形成方法及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2003174084A true JP2003174084A (ja) 2003-06-20
JP3941485B2 JP3941485B2 (ja) 2007-07-04

Family

ID=19179657

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001370427A Expired - Fee Related JP3941485B2 (ja) 2001-12-04 2001-12-04 多層配線形成方法及び半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP3941485B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051183A (ja) * 2003-07-31 2005-02-24 Ulvac Japan Ltd 低誘電率層間絶縁膜のドライエッチング方法
JP2009272560A (ja) * 2008-05-09 2009-11-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US7748539B2 (en) 2005-11-16 2010-07-06 Shin-Etsu Polymer Co., Ltd. Packaged body
JP2012004235A (ja) * 2010-06-15 2012-01-05 Fujitsu Ltd 樹脂膜形成方法およびパターン形成方法
JP2013142763A (ja) * 2012-01-11 2013-07-22 Sumitomo Bakelite Co Ltd ポジ型感光性樹脂組成物の塗膜形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005051183A (ja) * 2003-07-31 2005-02-24 Ulvac Japan Ltd 低誘電率層間絶縁膜のドライエッチング方法
JP4681215B2 (ja) * 2003-07-31 2011-05-11 株式会社アルバック 低誘電率層間絶縁膜のドライエッチング方法
US7748539B2 (en) 2005-11-16 2010-07-06 Shin-Etsu Polymer Co., Ltd. Packaged body
JP2009272560A (ja) * 2008-05-09 2009-11-19 Fujitsu Microelectronics Ltd 半導体装置の製造方法
JP2012004235A (ja) * 2010-06-15 2012-01-05 Fujitsu Ltd 樹脂膜形成方法およびパターン形成方法
JP2013142763A (ja) * 2012-01-11 2013-07-22 Sumitomo Bakelite Co Ltd ポジ型感光性樹脂組成物の塗膜形成方法

Also Published As

Publication number Publication date
JP3941485B2 (ja) 2007-07-04

Similar Documents

Publication Publication Date Title
JP5060129B2 (ja) ビア・ファースト・デュアルダマシン相互接続配線形成のための構造体充填方法
US6232228B1 (en) Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US6458689B2 (en) Use of PE-SiON or PE-Oxide for contact or via photo and for defect reduction with oxide and w chemical-mechanical polish
US8735295B2 (en) Method of manufacturing dual damascene structure
JP2000260870A (ja) ドライエッチングを用いた半導体装置の製造方法
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
JP2006019696A (ja) 半導体装置の製造方法
US7064060B2 (en) Method for manufacturing semiconductor device
JP2004335923A (ja) エッチング方法およびエッチング装置
US20090246713A1 (en) Oxygen-containing plasma flash process for reduced micro-loading effect and cd bias
US7335585B2 (en) Method for preventing the formation of a void in a bottom anti-reflective coating filling a via hole
JP3941485B2 (ja) 多層配線形成方法及び半導体素子の製造方法
US7510965B2 (en) Method for fabricating a dual damascene structure
Bhave et al. Developer-soluble gap fill materials for patterning metal trenches in via-first dual damascene process
JP2004193197A (ja) 有機ポリマー膜形成方法及び多層配線形成方法
JP2003179055A (ja) 膜形成方法及び半導体素子の製造方法
TWI332230B (en) A method for selectively etching organosilicate glass with respect to a doped silicon carbide
JP2004071819A (ja) 膜形成方法及び半導体素子の製造方法
JP2004103872A (ja) 有機ポリマー膜へのパターン形成方法、多層配線の形成方法及び半導体素子の製造方法
JP2001284351A (ja) 半導体装置の製造方法
JP2010258222A (ja) 半導体装置の製造方法
JP2002170883A (ja) 半導体装置における配線構造の製造方法
KR100685618B1 (ko) 반도체 소자의 제조 방법
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
US10340182B2 (en) Enhanced via fill material and processing for dual damscene integration

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20040816

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060919

A131 Notification of reasons for refusal

Effective date: 20060926

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061121

A131 Notification of reasons for refusal

Effective date: 20061219

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20070313

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20070326

Free format text: JAPANESE INTERMEDIATE CODE: A61

LAPS Cancellation because of no payment of annual fees