JP2004071819A - 膜形成方法及び半導体素子の製造方法 - Google Patents

膜形成方法及び半導体素子の製造方法 Download PDF

Info

Publication number
JP2004071819A
JP2004071819A JP2002228946A JP2002228946A JP2004071819A JP 2004071819 A JP2004071819 A JP 2004071819A JP 2002228946 A JP2002228946 A JP 2002228946A JP 2002228946 A JP2002228946 A JP 2002228946A JP 2004071819 A JP2004071819 A JP 2004071819A
Authority
JP
Japan
Prior art keywords
film
insulating film
coating
wafer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002228946A
Other languages
English (en)
Inventor
Kei Kasuya
粕谷 圭
Yoshihiko Honda
本田 善彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2002228946A priority Critical patent/JP2004071819A/ja
Publication of JP2004071819A publication Critical patent/JP2004071819A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

【課題】塗布法で形成する絶縁膜のエッジ部分の盛り上がりに起因する剥離発生を防止できる膜形成方法、及び、低コスト且つ高歩留りが達成可能な半導体素子の製造方法を提供する。
【解決手段】ウエハ10上に塗布絶縁膜11を回転塗布によって形成し、その塗布絶縁膜11の外周部をリンス液により除去する。このとき、リンス液として、メシチレンとプロピレングリコールモノメチルエーテルアセテートとの混合溶剤を用いることにより、エッジの盛り上がり部11aにおける比b/aを1.1以下に抑えることが可能となる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、高集積化した半導体素子の製造に有用な膜形成方法及びその半導体素子の製造方法に関する。
【0002】
【従来の技術】
近年、LSIの高集積化に伴って、トランジスタを接続する配線が多層化且つ微細化すると共に、素子の動作スピードを向上させるため、層間絶縁膜(ILD)の低誘電率化が進んでいる。また、配線金属は、従来のアルミニウムから、より導電性に優れる低抵抗の銅へと変化している。層間絶縁膜としては、従来から、化学気相成長(Chemical Vapor Deposition;CVD)法によって形成される比誘電率が4.2程度の酸化珪素(SiO)膜が主として用いられてきた。
【0003】
しかし、配線の微細化に伴い、配線間容量の増大による信号遅延時間の増大が問題となり、かかる配線間容量の低減が要求されている。そのため、より低誘電率な層間絶縁膜が望まれている。このような層間絶縁膜としては、3.0以下の比誘電率が達成可能な有機SOG(Spin On Glass)膜、有機ポリマー膜が挙げられ、LSIへの適用が盛んに検討されており、一部で既に適用が開始されている。
【0004】
有機SOG膜、有機ポリマー膜の形成方法としては、回転塗布(スピンコート)法が用いられている。これらの膜を形成する際には、後の工程でウエハ外周部における膜が剥離して異物発生の原因となることを防止するため、塗布後にウエハ外周部における膜の除去が行われる。この膜除去方法としては、ウエハを回転させながら、ウエハ外周部にリンス液を滴下するエッジリンス法が一般的である。
【0005】
このような回転塗布により形成した膜に対するエッジリンスでは、エッジリンスされた絶縁膜の周縁(エッジ)部分の盛り上がりが問題となる。すなわち、有機SOG膜、有機ポリマー膜のような低誘電率膜は、Cu配線と組み合わせて用いられるので、このようなエッジ部分の盛り上がりは、ダマシン法を用いた銅(Cu)配線形成の化学機械研磨(Chemical Mechanical Polishing;CMP)工程において当該エッジ部分の剥離の原因となる。剥離によって発生した異物は、LSI製品の歩留まりを低下させることになるため、絶縁膜のエッジの盛り上がりを低くすることが要求されており、かかる問題は、LSIの多層化が進むに従い顕在化してきている。
【0006】
これに対し、エッジリンス法における絶縁膜のエッジ部分の盛り上がりを小さくする方法として、特開平11−333355号公報には、絶縁膜の回転塗布後にそのウエハをホットプレートで加熱して溶剤を揮発させてからエッジリンスを行う方法が提案されている。また、特開平8−222550号公報には、塗布膜を形成した後に、別の有機膜をマスクにして塗布膜の外周部をエッチングして除去する方法も提案されている。
【0007】
【発明が解決しようとする課題】
しかし、上記特開平11−333355号公報に開示された方法では、塗布膜の種類によっては充分な効果が得られないという問題がある。また、塗布とエッジリンスとの間にウエハを加熱する工程が必要なので、全体の処理プロセスが複雑になると共に、スループットの低下が避け難い。一方、上記特開平8−222550号公報に開示された方法では、マスク形成工程及びエッチング工程が必要となるため、LSIの量産への適用は困難である。このような状況下、回転塗布法によって形成される低誘電率膜を用いた多層配線を有するLSIの歩留まりを向上させる方法の開発が望まれている。
【0008】
そこで、本発明の目的は、回転塗布法で形成される絶縁膜のエッジ部分の盛り上がりに起因する剥離の発生を、複雑な工程を経ることなく充分に低減できる膜形成方法、及び、低コストで高歩留りを達成可能な半導体素子の製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明者らは、上記目的を達成すべく鋭意研究を重ねた結果、特定の組成を有する溶剤をリンス液として用いることにより、絶縁膜のエッジ部分の盛り上がりを充分に低減できることを見出し、本発明を完成させた。
【0010】
すなわち、本発明による膜形成方法は、基板上に絶縁膜を回転塗布によって形成し、その絶縁膜の外周部をリンス液により除去する方法であって、リンス液として、メシチレン(1,3,5−トリメチルベンゼン)とプロピレングリコールモノメチルエーテルアセテートとを含む混合溶剤を用いることを特徴とするものである。
【0011】
LSI等の多層配線に用いられる絶縁膜としては、有機膜又は有機無機複合膜等からなる低誘電率膜が好適であり、特にこのような絶縁膜を基板上に形成し、その外周部を除去する際に上記特定混合溶剤を用いると、従来のリンス液、例えば、プロピレングリコールモノメチルエーテルアセテートを単独でリンス液として用いた場合に比べて、絶縁膜のエッジ部の盛り上がりを充分に低く抑えることが可能になる。
【0012】
上記リンス液は、メシチレンとプロピレングリコールモノメチルエーテルアセテートとの体積混合比が、メシチレン/プロピレングリコールモノメチルエーテルアセテート=10/90〜95/5の範囲内の値であることが好ましい。リンス液における上記成分の割合を上記範囲内にすることにより、絶縁膜のエッジ部分の盛り上がりを特に効果的に低減できるようになる。
【0013】
また、本発明による半導体素子の製造方法は、本発明の上記膜形成方法により、基板上に外周部が除去された絶縁膜を形成する工程を備えることを特徴とするものである。
【0014】
【発明の実施の形態】
以下、本発明の実施形態について詳細に説明する。なお、図面の寸法比率は、図示の比率に限られるものではない。
【0015】
本発明の膜形成方法では、まず、ウエハ等の基板上に塗布絶縁膜の回転塗布によって絶縁膜を形成し、次いで、その絶縁膜の外周部をリンス液によって除去する。この絶縁膜としては、有機含有ポリシロキサン膜、芳香族系ポリマー膜、フッ素樹脂膜等とこれらのポーラス膜とを含む有機無機複合膜、又は、有機膜等の低誘電率膜が用いられる。
【0016】
塗布絶縁膜の形成に用いる装置としては、例えば、複数のホットプレートを有する市販のスピンコータが使用可能である。当該装置としては、特に、回転塗布後に、ウエハを回転させながらその外周部にリンス液を滴下して塗布絶縁膜の一部を除去(エッジリンス)するためのノズルを有するものが好ましく、ノズルが可動式であって塗布絶縁膜を除去する幅を任意に設定できる装置がより好ましい。
【0017】
図1は、塗布絶縁膜11(絶縁膜)が形成されたウエハ10(基板)の周縁部を示す模式断面図である。本発明においては、エッジリンスのリンス液として、メシチレンとプロピレングリコールモノメチルエーテルアセテートとを含有する特定の混合溶剤を用いることにより、外周部が除去された後の塗布絶縁膜11の厚さa(外周部よりも内側における厚さ)に対するそのエッジ部の盛り上がり部11aの高さbの比(b/a)を、1.1以下に抑えることが可能である。
【0018】
これに対し、従来のリンス液としては、アルコール系溶媒、ケトン系溶媒、酢酸エステル系溶媒、グリコールアセテート系溶媒、アミド系溶媒、グリコールエーテル系溶媒等が単独で用いられていたが、かかる溶媒をリンス液として用いた場合には、上記b/aが1.5以上となり、b/aを1以上1.1未満に制御するのは、殆ど不可能であった。
【0019】
本発明で用いるリンス液は、メシチレン及びプロピレングリコールモノメチルエーテルアセテートのみからなるものが好ましいが、これら以外の溶媒をリンス液の全重量を基準として1〜20重量%程度含有していてもよい。
【0020】
また、リンス液中のメシチレン/プロピレングリコールモノメチルエーテルアセテートの体積混合比率は、10/90〜95/5の範囲内の値であることが好ましく、30/70〜80/20の範囲内の値であることがより好ましい。この比率が10/90未満であると、エッジ部に未溶解物が残る傾向にある。一方、この比率が95/5を超えると、絶縁膜の種類によっては、塗布絶縁膜11の盛り上がり部11aの上記b/aを1.1以下に抑制し難くなる傾向にある。
【0021】
このように芳香族系溶媒であるメシチレンとグリコールアセテート系溶媒であるプロピレングリコールモノメチルエーテルアセテートとの混合溶剤を用いた場合に、塗布絶縁膜11の盛り上がり部11aの発生が充分に解消するメカニズム(優れた平坦化性能が発現されるメカニズム)の詳細は未だ不明な点があるものの、例えば、絶縁膜に対する溶解性と適正な表面張力を両立できることが要因の一つと推測される。但し、作用はこれに限定されるものではない。
【0022】
回転塗布方法によってウエハ10上に塗布絶縁膜11を形成する際には、まず、スピンチャックにウエハ10を吸着させた後、そのウエハ10を10〜50rpmで回転させながら必要量の塗布液をウエハ10の中央に滴下する。次いで、例えば1000〜6000rpmで30秒程度回転させる。この時の回転数を変更することにより、得られる塗布絶縁膜11の膜厚aを所望に制御することが可能である。
【0023】
さらに、この段階で塗布膜の溶剤が充分に揮発していれば、回転数を500〜2000rpm程度に保持した状態でエッジリンス、及び、ウエハ10裏面に飛散した塗布液を除去するためのバックリンスを行う。一方、塗布膜の溶剤の揮発が不充分な場合には、エッジ部の盛り上がり部11aが増大し、上方から顕微鏡で監察したときの形状も悪化する傾向にある。かかる場合には、エッジリンスの前に、3000〜5000rpmでウエハ10を30〜120秒程度回転させると、エッジ部の盛り上がりを抑え且つその形状を改善できる。但し、この時の回転時間が過度に長いとスループットが低下する傾向にあるため、回転時間は30〜60秒が好ましい。
【0024】
このような回転塗布を実施後、1〜3枚のホットプレートを用いて50〜350℃のプリベークを行う。通常は、低温から段階的に2〜3段階でベークする方法が用いられ、塗布絶縁膜11を完全に硬化させるためには、通常350〜450℃で20〜60分の加熱処理を行う。この際には、市販の縦型炉を用いることができる。なお、塗布絶縁膜11が有機膜又は有機無機複合膜である場合には、硬化雰囲気を窒素雰囲気とし、雰囲気中の酸素濃度を100ppm以下に維持制御するのが好ましい。
【0025】
ところで、LSIの層間絶縁膜に有機膜及び/又は有機無機複合膜からなり低誘電率を発現する絶縁膜を用いる場合、絶縁膜がウエハ表面に露出した状態(図1に示すような状態)では、LSIの多層配線形成プロセスで用いられるプラズマ及び薬品により、膜質が劣化し、絶縁膜としての信頼性が低下するおそれがある。よって、これを防ぐため、絶縁膜の上層に無機膜を積層するのが一般的である。
【0026】
無機膜としては、通常、SiO膜、SiN膜が用いられ、一般にプラズマCVD法により形成する。また、層間絶縁膜に有機膜及び/又は有機無機複合膜を用いる場合、パターン形成後のフォトレジストの除去に通常用いられるアッシングを行うことができない。よって、パターン形成のエッチング時にフォトレジストを同時に除去する方法が採用されるが、上層として形成された無機膜は、フォトレジストが除去された後のハードマスクとしての役割を果たす場合もある。
【0027】
また、Cu配線を形成するシングルダマシン法では、絶縁膜の形成後、配線パターン又は接続孔パターンのフォトレジストパターンを形成し、プラズマエッチングにより絶縁膜にパターン形成を行う。フォトレジストの形成には、上述した塗布絶縁膜の形成に用いたのと同等の機能を有する塗布装置を使用可能である。無機膜上に形成されたフォトレジストの外周部を除去するには、エッジリンス或いは周縁露光のどちらを用いてもよい。
【0028】
次いで、市販のステッパ−を用いて、フォトレジストに、配線又は接続孔のパターンを形成し、無機膜と塗布絶縁膜のエッチングを行う。エッチングには、市販のエッチング装置を用いることができる。さらに、塗布絶縁膜が有機膜の場合、CF系のエッチングガスで上層の無機膜をエッチングした後、N/H系又はNH系のエッチングガスを用いてそれら有機膜のエッチングを行う。有機膜のエッチング時には、フォトレジストも同時にエッチングされ、エッチング完了後にはフォトレジストが完全に除去される。
【0029】
また、有機ポリシロキサン膜のような有機無機複合膜のエッチングは、CF系ガスを用いて行う。この場合、塗布絶縁膜のエッチング完了後もフォトレジストは完全に除去されないため、別途フォトレジストの除去を行う必要がある。但し、従来の酸素を用いたアッシャーは塗布絶縁膜を酸化してしまうため、Oの異方性エッチング又はN/H系若しくはNH系の異方性エッチングを用いる。
【0030】
このようなエッチングを終えた後、必要に応じて市販のクリーニング液によるクリーニングを行ってもよい。その後、配線孔等のパターンが形成されたウエハ上にスパッタによってバリア膜と銅メッキのためのCuシード層を形成する。バリア膜は、下地絶縁膜との接着性向上やCu膜が絶縁膜中を拡散することを防ぐ等を目的として形成される。Cu膜は市販のメッキ液、メッキ装置を用いて形成することができる。さらに、市販の研磨液と装置を用いてCu−CMPを行い、Cu配線を形成する。Cu−CMP後は、連続してバリア膜のCMPを行う。この場合、絶縁膜のエッジの段差部分側方にCu膜が残り、段差が解消される。
【0031】
このような本発明の膜形成方法によれば、Cu−CMPの前に、上述のように特定の混合溶剤をリンス液として用い、塗布絶縁膜のエッジ部の盛り上がり部が充分に平坦化されているため、CMP工程でその盛り上がりに起因する塗布絶縁膜や無機膜の剥離が生じない。このような作用効果は、絶縁膜の種類に依存することなく発現されると共に、熱処理を行う必要もないので、全体の処理プロセスの複雑化を防止できる。よって、高集積化したLSIの歩留まりを低コストで改善することが可能となる。さらに、多層配線に用いる絶縁膜としての低誘電率膜の膜厚変更等のプロセス条件及びレシピの変更への対応も容易となる。
【0032】
また、このような膜形成方法により、外周部が除去された絶縁膜が基板上に形成されて成る半導体素子としては、例えば、DRAM、SRAM、EPROM、マスクROM、EEPROM、フラッシュメモリー等の記憶素子、マイクロプロセッサー、ASIC等の論理回路素子等に代表される集積回路素子が挙げられる。
【0033】
【実施例】
以下、本発明に係る具体的な実施例について説明するが、本発明はこれらに限定されるものではない。
【0034】
(実施例1)
塗布絶縁膜として、硬化膜の比誘電率が2.6であるダウ・ケミカル社製のSiLK J350樹脂を用いてシングルダマシンを想定した多層配線形成の検討を行った。
【0035】
基板として、SiN100nmが製膜された8インチのシリコンウエハを用い、塗布装置として、大日本スクリーン製のSCW−80Aコータを用いた。まず、シリコンウエハをスピンチャックに吸着後、30rpmで回転しながら、SiLK J350塗布液をシリコンウエハ上に4cc滴下した。滴下終了後、直ちに3800rpmで25秒回転し、続いて、5000rpmで20秒回転することにより塗布膜の溶剤を揮発させた。
【0036】
その後、回転数を1500rpmに保持しながら、シリコンウエハの外周部にリンス液を滴下して外周部のSiLK樹脂を除去した。リンス液は、体積混合比がメシチレン/プロピレングリコールモノメチルエーテルアセテート=70/30である混合溶剤を用い、樹脂の除去幅は、Siウエハの周端から3mmとした。エッジリンスの際には、同時にシリコンウエハ裏面に付着した樹脂液を除去するため、メシチレンによるバックリンスを行った。エッジリンス、バックリンス終了後、リンス液を振り切るため、2000rpmで10秒回転した。
【0037】
次いで、ホットプレートを用いて320℃/90秒のベークを行い、続いてクーリングプレートを用いて23℃/90秒のクーリングを行った。その後、シリコンウエハを縦型炉用の石英ボートに挿入し、大日本スクリーン社製の縦型炉AVF801を用いて400℃/30分の硬化を行った。この時の雰囲気はN雰囲気とし、O濃度を100ppm以下に制御した。
【0038】
硬化後の樹脂膜の膜厚を干渉膜厚計を用いて屈折率1.63で測定した結果、350nmであった。また、触針式膜厚計を用いて塗布膜のエッジ形状を測定した結果、盛り上がり部の高さは最大200nmで、図1に示すb/aが1.1であった。また、顕微鏡で監察したエッジ形状は良好であった。
【0039】
次に、樹脂膜の硬化後、プラズマCVDによりSiO膜を積層した。成膜装置として、アプライドマテリアルズ社製のPrecision 5000を用い、ソースガスとしてSiH及びNOを用いた。また、ウエハチャック温度を400度、SiH/NO比を100sccm/2000sccm、処理圧力を1.2kPaとし、100nmのSiO膜を形成した。
【0040】
次いで、フォトレジストを塗布し、露光、現像を行ってパターンを形成した。得られたフォトレジストパターンの膜厚は350nmであった。さらに、アルバック社製の平行平板型のRIE装置CSE―1110を用いてエッチングを行った。まず、CF/Oを用いて、SiO膜のエッチングを行った。処理条件は、CF/O=80sccm/20sccm、圧力を50Pa、Rfパワーを200Wとした。
【0041】
続いて、SiLK硬化膜のエッチングを行った。処理圧力を4Paとし、エッチングガスとしてN/H=15sccm/15sccmとした。この時のフォトレジストのエッチレートは100nm/分であった。また、350nmの膜厚に対して30%のオーバーエッチを行うため、エッチング時間を4.5分とした。上層のフォトレジスト膜は完全に除去され、この後、配線又は接続孔が形成された。
【0042】
次に、Cu−CMPの評価を行うため、エッチング完了後のシリコンウエハにTaNを10nm積層し、次いでTaを20nm積層し、最後にCuを200nm積層した。これらの成膜はスパッタによって行った。Cu−CMPでは、研磨液として砥粒フリー研磨液HS−4000(日立化成工業(株)製)、研磨パッドとしてIC−1000単層、格子溝パッド(ロデール社製)、研磨装置として、定盤直径24インチ、2プラテン型のメタル用研磨装置(ラップマスター社製)を用いた。
【0043】
研磨条件は、荷重200g/cm、定盤回転数40rpm、ウエハホルダ回転数40rpm、研磨液供給量200cc/分、研磨時間2分とし、プラテンは第一プラテンを用いた。この条件におけるCuの研磨速度は140nm/分であった。研磨後、シリコンウエハを水で洗浄し、乾燥させた後、エッジ部分の観察を行った。顕微鏡でウエハ全周を監察したところ、剥離の発生は認められなかった。
【0044】
続いて、Ta/TaNのCMPを行った。研磨液として砥粒入りの研磨液 HS−5000X−4(日立化成工業(株)製)、研磨パッドとしてIC−1000単層、格子溝パッド(ロデール社製)、研磨装置としてCu−CMPと同一の研磨装置を用い、第二プラテンを用いて研磨を行った。研磨条件は、荷重200g/cm、定盤回転数30rpm、ウエハホルダ回転数30rpm、研磨液供給量200cc/分、研磨時間1分とした。この条件におけるTa及びTaNの研磨速度は、共に50nm/分であった。研磨後は、水洗し、乾燥させた後、断面の観察を行った。顕微鏡でウエハ全周を監察したところ、剥離の発生は認められなかった。
【0045】
バリア膜研磨後、Cu拡散防止膜を想定したSiN膜(50nm厚)を形成することにより、シングルダマシンを想定したプロセスを完了した。この後、上記のシングルダマシンを想定したプロセスを6回繰り返して行ったが、いずれも絶縁膜のエッジ部分における剥離の発生は認められなかった。これより、本プロセスは、LSIの多層配線形成に対して充分なマージンを有し、多層化した場合にも全く問題ないことが確認された。
【0046】
(比較例1)
エッジリンス液として、メシチレン及びプロピレングリコールモノメチルエーテルアセテートの混合溶剤の代わりに、プロピレングリコールモノメチルエーテルアセテートを単独で用いたこと以外は、実施例1と同様にしてシングルダマシンプロセスを想定した膜形成及び多層配線形成を実施した。また、Cu−CMPを実施例1と同条件で行い、SiLK膜エッジ部を顕微鏡で監察した。その結果、SiLK樹脂膜の盛り上がり部に起因した剥離の発生が認められた。
【0047】
【発明の効果】
以上説明したように、本発明の膜形成方法及び半導体素子の製造方法によれば、回転塗布法で基板上に形成される絶縁膜の外周部を除去する際に、メシチレンとプロピレングリコールモノメチルエーテルアセテートとを含む混合溶剤から成るリンス液を用いるので、その絶縁膜のエッジ部分の盛り上がり及び段差に起因する剥離の発生を、複雑な工程を経ることなく解決でき、高集積化したLSIの歩留まりを低コストで改善することが可能となる。
【図面の簡単な説明】
【図1】塗布絶縁膜が形成されたウエハの周縁部を示す模式断面図である。
【符号の説明】
10…ウエハ(基板)、11…塗布絶縁膜(絶縁膜)、11a…盛り上がり部。

Claims (3)

  1. 基板上に絶縁膜を回転塗布によって形成し、該絶縁膜の外周部をリンス液により除去する膜形成方法であって、
    前記リンス液として、メシチレンとプロピレングリコールモノメチルエーテルアセテートとを含む混合溶剤を用いることを特徴とする膜形成方法。
  2. 前記リンス液におけるメシチレンとプロピレングリコールモノメチルエーテルアセテートとの体積混合比が、メシチレン/プロピレングリコールモノメチルエーテルアセテート=10/90〜95/5の範囲内の値であることを特徴とする請求項1記載の膜形成方法。
  3. 請求項1又は2に記載の膜形成方法により、基板上に外周部が除去された絶縁膜を形成する工程を備えることを特徴とする半導体素子の製造方法。
JP2002228946A 2002-08-06 2002-08-06 膜形成方法及び半導体素子の製造方法 Pending JP2004071819A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002228946A JP2004071819A (ja) 2002-08-06 2002-08-06 膜形成方法及び半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002228946A JP2004071819A (ja) 2002-08-06 2002-08-06 膜形成方法及び半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JP2004071819A true JP2004071819A (ja) 2004-03-04

Family

ID=32015506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002228946A Pending JP2004071819A (ja) 2002-08-06 2002-08-06 膜形成方法及び半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP2004071819A (ja)

Similar Documents

Publication Publication Date Title
US6232228B1 (en) Method of manufacturing semiconductor devices, etching composition for manufacturing semiconductor devices, and semiconductor devices made using the method
US6844266B2 (en) Anisotropic etching of organic-containing insulating layers
JP4425432B2 (ja) 半導体装置の製造方法
JP5060129B2 (ja) ビア・ファースト・デュアルダマシン相互接続配線形成のための構造体充填方法
US7122484B2 (en) Process for removing organic materials during formation of a metal interconnect
US20080064203A1 (en) Method for fabricating a contact hole
JP2004335923A (ja) エッチング方法およびエッチング装置
JP2006019696A (ja) 半導体装置の製造方法
US7064060B2 (en) Method for manufacturing semiconductor device
JP3992654B2 (ja) 半導体装置の製造方法
JP4864402B2 (ja) 半導体装置の製造方法
JP2005328065A (ja) デュアルダマシン配線の形成方法
US7510965B2 (en) Method for fabricating a dual damascene structure
JP3941485B2 (ja) 多層配線形成方法及び半導体素子の製造方法
US7192880B2 (en) Method for line etch roughness (LER) reduction for low-k interconnect damascene trench etching
JP2003077921A (ja) 半導体装置の製造方法
JP2004193197A (ja) 有機ポリマー膜形成方法及び多層配線形成方法
JP2004071819A (ja) 膜形成方法及び半導体素子の製造方法
JP2003179055A (ja) 膜形成方法及び半導体素子の製造方法
JPH08222550A (ja) 塗布絶縁膜の平坦化方法
JP2002110641A (ja) 半導体装置の製造方法
JP2004103872A (ja) 有機ポリマー膜へのパターン形成方法、多層配線の形成方法及び半導体素子の製造方法
JP2006032721A (ja) 半導体装置の製造方法
TWI642087B (zh) 形成半導體元件的方法
US20050153536A1 (en) Method for manufacturing semiconductor device