JP2001284351A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ＣＭＰ研磨に先立って充分な平坦化が可能な
技術を提供する。 【解決手段】 絶縁膜に形成された溝もしくは孔パター
ン内に選択的に金属膜を埋め込むことにより配線パター
ンを形成するダマシン配線形成法を用いた半導体装置の
製造方法において、前記溝もしくは孔パターンを含む全
面に金属膜を形成し、前記金属膜上に皮膜を形成し、こ
の皮膜と溝もしくは孔パターン外の金属膜とを研磨除去
する。上述した手段によれば、幅広配線で発生するディ
ッシング現象、密パターンで発生するエロージョン現象
を抑えることが可能となる。その結果、配線膜厚の減少
を防止して微細配線の配線抵抗の増加を低減させること
により、マージンを含めた配線抵抗仕様を従来より低抵
抗側に設定することが可能となり、製品を高速化するこ
とができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に化学機械研磨方法であるＣＭＰ(Chemi
cal Mechanical Polishing)を用いたダマシン法による
配線形成に適用して有効な技術に関するものである。

【０００２】

【従来の技術】半導体装置の微細化による高集積化が進
む中で、各素子を接続し回路を構成する配線も微細にな
り、その配線長も増大している。このため、配線抵抗の
増加による遅延或いは発熱等が大きな問題となってく
る。この問題を解決するために、より低抵抗の配線材料
として銅が用いられ始めている。

【０００３】本発明者等も、高速論理回路を対象とし
て、メッキによる銅を用いた多層配線技術（Ｃｕデュア
ルダマシン配線技術）の開発を進めている。デュアルダ
マシンに限らず一般にダマシンプロセスにおいては、絶
縁膜に設けた溝もしくは孔パターンを埋め込んで金属膜
を形成するが、形成された金属膜表面には溝もしくは孔
パターンを反映した凹凸の生じることが避けられない。
特に、デュアルダマシンでは、溝が深くなるため、メッ
キ法を用い銅で埋め込む場合に、溝パターン上で銅膜が
厚く成長する所謂オーバーフィリング現象が起こり銅膜
表面の平坦性が大きく損なわれる。

【０００４】この現象は次の銅‐ＣＭＰ工程に大きな負
担となる。即ち、銅‐ＣＭＰにより基板上の不要な銅を
研磨除去する際に、銅膜の厚い部分を基準に研磨時間等
の条件を決めることになるが、この条件では銅膜の薄い
部分に対しては過剰に研磨することになる。

【０００５】また、ＣＭＰによって過剰に研磨された場
合には、幅の広い溝もしくは孔パターンの中央部の金属
膜が膜減りするディッシング現象が生じ、他に、微細な
溝もしくは孔パターンが密接した領域では、その領域の
中央部分が過剰に研磨されて、金属膜のみならず周囲の
基板絶縁膜まで研磨されてしまうエロージョン現象が生
じる。こうしたディッシングやエロージョンによって、
配線の膜厚が減少することとなり、配線抵抗が上昇して
しまう。

【０００６】また、このような基板平坦性の劣化によっ
て、例えば上層配線形成の露光時に焦点深度のマージン
が減少するという問題が発生し、こうした問題は層を重
ねるにつれて顕著なものとなる。このため、ＣＭＰ研磨
前に金属膜表面をいかに平坦にするかがダマシンプロセ
スの鍵技術となっている。

【０００７】

【発明が解決しようとする課題】こうした問題への対策
として、銅メッキ技術を工夫することで銅膜表面の平坦
化を図る方法がある。即ち、銅メッキを、異方性メッキ
技術により微細溝／孔パターンを埋め込む第１段階と、
広いエリアにコンフォーマルに銅膜形成する第２段階と
に分けて行なうことによって、異方性メッキに起因する
オーバーフィリング現象を抑制しようとするものであ
る。

【０００８】しかしながら、この方法はあくまで局部的
な銅表面の平坦性が損なわれるのを軽減するに過ぎず、
平坦化としては充分ではなく銅‐ＣＭＰ時の過剰研磨は
対策しきれていない。従って、銅‐ＣＭＰに先立って積
極的に銅膜表面を平坦化する技術が求められている。

【０００９】本発明は、このような問題を解決するため
になされたものであり、ＣＭＰ研磨に先立って充分な平
坦化が可能な技術を提供することを課題とするものであ
る。

【００１０】本発明の前記ならびにその他の課題と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１２】絶縁膜に形成された溝もしくは孔パターン
内に選択的に金属膜を埋め込むことにより配線パターン
を形成するダマシン配線形成法を用いた半導体装置の製
造方法において、前記溝もしくは孔パターンを含む全面
に金属膜を形成し、前記金属膜上に皮膜を形成し、この
皮膜と溝もしくは孔パターン外の金属膜とを研磨除去す
る。

【００１３】上述した手段によれば、微細ダマシンプロ
セス、特にデュアルダマシンプロセスにおいて、パター
ンの疎密による配線抵抗の変動を抑えることが可能とな
る。また、幅広配線で発生するディッシング現象、密パ
ターンで発生するエロージョン現象を抑えることが可能
となる。その結果、配線膜厚の減少を防止して微細配線
の配線抵抗の増加を低減させることにより、マージンを
含めた配線抵抗仕様を従来より低抵抗側に設定すること
が可能となり、製品を高速化することができる。また、
オーバー研磨による微細配線の膜減りを抑えることによ
り、配線強度の均一化を図ることができ、製品の信頼性
を向上させることができる。

【００１４】更に、ディッシング及びエロージョンによ
る基板表面の凹凸を低減できるため、その後の工程への
負担を軽減できる。即ち、上層の配線層を形成するホト
リソグラフィ工程での焦点深度マージンの拡大、或いは
ＣＭＰ工程での研磨残りポテンシャルの低減が図れ、そ
れにより歩留まりを向上させ製品コストを低減させるこ
とができる。

【００１５】以下、本発明の構成について、実施の形態
とともに説明する。

【００１６】なお、実施の形態を説明するための全図に
おいて、同一機能を有するものは同一符号を付け、その
繰り返しの説明は省略する。

【００１７】

【発明の実施の形態】（実施の形態１）図１乃至図１１
は本発明の一実施の形態である半導体装置の製造方法を
工程毎に示す縦断面図である。

【００１８】先ず、所定の半導体素子が形成された半導
体基板１主面上に、例えば、プラズマＣＶＤによる窒化
珪素膜２を５０ｎｍ、ＴＥＯＳを用いたプラズマＣＶＤ
による酸化珪素膜３を４５０ｎｍ順次積層した絶縁膜を
形成する。この状態を図１に示す。

【００１９】次に、ホトリソグラフィにより、酸化珪素
膜３上に、溝パターンとなる加工領域を露出させたレジ
ストマスク４を形成する。この状態を図２に示す。

【００２０】次に、このレジストマスク４を用いて酸化
珪素膜３をドライエッチングして溝パターンを形成す
る。この際、窒化珪素膜２はエッチングストッパとして
機能する。この状態を図３に示す。

【００２１】次に、レジストマスク４を除去し酸化珪素
膜３を露出させる。この状態を図４に示す。

【００２２】次に、溝パターンの内壁にて銅の拡散防止
バリヤとして機能するとともに銅と酸化珪素膜３との接
着性を向上させるために、タンタルを用いた拡散防止膜
５を半導体基板１全面に形成する。本実施の形態ではタ
ーゲット‐基板間距離が２００ｍｍのロングスロースパ
ッタ法で、半導体基板平面上の膜厚が１００ｎｍに形成
した。拡散防止膜５としては、タンタルに替えて、同じ
く銅の拡散防止機能を有する窒化タンタル、窒化チタン
を使用することもできる。この状態を図５に示す。

【００２３】次に、この拡散防止膜５の形成された基板
上にメッキのシード層６となる銅膜をスパッタ法で形成
する。本実施の形態ではターゲット−基板間距離が２０
０ｍｍのロングスロースパッタ法で、基板平面上の膜厚
が１００ｎｍに形成した。この状態を図６に示す。

【００２４】次に、この銅シード層６上にさらに銅メッ
キ膜７を３００ｎｍ形成する。銅メッキは通常の硫酸銅
‐硫酸をベースとしたメッキ液を使用した。溝パターン
上で銅メッキ膜７が厚く成長する所謂オーバーフィリン
グ現象が見られるが、前述した二段階メッキによって、
こうしたオーバーフィリング現象を抑制する方法を併用
してもよい。この状態を図７に示す。

【００２５】次に、この銅メッキ膜７の形成された半導
体基板全面に有機性の皮膜８を形成する。本実施の形態
では膜厚制御性、均一性に優れたスピン塗布法によった
が、必要な膜厚及び均一性が得られれば必ずしもスピン
塗布である必要はない。この状態を図８に示す。

【００２６】本実施の形態においては皮膜８には、ノボ
ラック樹脂やＰＭＭＡ（ポリメチルメタクリレート）等
のホトレジスト材料と類似の材料を基材に使用し、分子
量をわずかに水溶性が残る程度に調整した。これは、皮
膜８をＣＭＰ除去する際に発生する研磨片を異物源やス
クラッチの発生原因としないためである。また、ＣＭＰ
に銅用スラリを使用する場合、皮膜８に対する研磨能力
を期待できない場合も存在する。その場合でも、皮膜８
が水溶性であれば徐々にスラリに溶解し除去されていく
ので、本発明の目的を達することができる。

【００２７】また、基材の末端にアミン基或いはイミダ
ゾール基のごとく孤立電子対を有する窒素原子をもった
官能基を導入して、銅表面への吸着能力をもたせた。こ
の吸着によって皮膜８と銅メッキ膜７との間に十分な接
着性を得ている。また、皮膜構成材料が銅表面への吸着
能力を有するということは、銅表面を被覆／保護する機
能を有することを意味しており、研磨によって除去され
た皮膜８が、溶解した状態でも銅メッキ膜７に対する防
蝕効果を有することになる。即ち、露出する銅の面積が
少ない場合には化学研磨の進行が早いため、皮膜８が除
去されてメッキ膜７凸部がわずかに露出した部分で銅表
面が露出した瞬間から銅研磨が急激に進行してしまう。
この急激な進行を避けるためのものである。即ち、皮膜
の被覆領域が広く銅の露出領域が少ない間は、銅表面に
付着して残る皮膜成分の銅防蝕効果により銅表面が保護
されるため銅の研磨速度は小さく、研磨が進行して銅露
出領域が増加するにつれて銅研磨速度を速くすることが
可能となる。

【００２８】塗布の際はこの皮膜構成材料をケトンもし
くはエーテル系の有機溶媒に溶解して使用し、塗布後に
溶媒を蒸発させ皮膜８を得る。塗布後に溶媒を蒸発させ
る乾燥は、大気中放置による自然乾燥も可能だが、積極
的に加熱し溶媒の蒸発を加速することが望ましい。加熱
の際は２００℃〜３００℃程度が適当であり、それ以上
の温度では皮膜構成材料が分解する可能性があり適当で
はない。また、一般に銅メッキ膜は、メッキ直後は不安
定な状態にあり、放置しておくと自己アニールし粒成長
することが知られている。この成長の度合いによってＣ
ＭＰの進行が変わってしまうため、ＣＭＰの進行を一定
に保つことを目的として、ＣＭＰ工程前にメッキ膜安定
化のためのアニール工程を導入することが知られてい
る。このメッキ膜安定化のためのアニールによって、前
記塗布溶媒除去のための加熱を兼用することが可能であ
る。

【００２９】次に、この銅メッキ膜７及び皮膜８の形成
された半導体基板１をＣＭＰ研磨する。本実施の形態で
は皮膜８がアルカリ性水に溶解する性質があり、研磨除
去された皮膜８の研磨片を溶解させるために、アルカリ
性のスラリを使用する。研磨により皮膜８の薄い銅メッ
キ膜７の凸部が先ず露出し、ここから銅研磨が開始され
る。この状態を図９に示す。

【００３０】場合によっては、皮膜８の除去を水もしく
はアルカリ性水のみで実施し、銅メッキ膜７の凸部が露
出した時点よりスラリを流し始め銅研磨を開始しても良
い。

【００３１】次に、徐々に銅の露出領域が広がり銅研磨
が進行し、銅表面が平坦化され皮膜８の除去が完了し、
表面が銅メッキ膜７のみとなった時点で、銅メッキ膜７
表面の凹凸は研磨開始前より大幅に低減されている。こ
の状態を図１０に示す。

【００３２】また、銅メッキ膜７の凸部が露出した時点
或いは皮膜８の除去が完了した時点で、プラテンを移動
し、スラリ或いはスラリ及びパッドを変更し、銅及び皮
膜の研磨或いは銅の研磨に夫々適した組み合せとするこ
ともできる。

【００３３】次に、平坦化された銅膜を研磨するが、こ
れ以降は通常の銅‐ＣＭＰ工程である。一般に銅は研磨
速度が大きいので、溝パターン外では銅が殆ど除去され
タンタルの拡散防止膜５が露出する。さらに研磨を継続
しパターン外の酸化珪素膜３上の拡散防止膜５を除去
し、溝パターン内のみに拡散防止膜５／銅シード層６／
銅メッキ膜７を残して配線が形成される。この状態を図
１１に示す。

【００３４】本実施の形態では、銅メッキ膜７上全面に
塗布法により皮膜８を形成する場合に、塗布液は半導体
基板上を流動し銅メッキ膜７の凸部には薄く凹部には厚
く形成される。ＣＭＰ法によりこの皮膜８及びその下の
銅メッキ膜７を除去する場合、先ず銅メッキ膜７凸部の
皮膜８が研磨除去され、銅メッキ膜７表面が露出する。
この銅露出面から銅研磨が進行する一方、皮膜８の研磨
も並行して進行し銅露出面が広がっていく。こうして凸
部の銅研磨が進行する中で、凹部には皮膜８が残り銅表
面を保護しているので銅研磨は進行しない。従って、凹
部の銅メッキ膜７表面が露出するまでには凸部をはじめ
として他の領域では銅研磨がある程度進行しているた
め、銅表面を平坦化させることができる。 （実施の形態２）図１２乃至図２８は本発明の他の実施
の形態である半導体装置の製造方法を工程毎に示す縦断
面図である。本実施の形態では、配線とその下層の配線
間を接続するビア配線とを一括して形成する、所謂デュ
アルダマシンプロセスに本発明を適用する場合について
説明する。

【００３５】先ず、所定の半導体素子が形成された半導
体基板１１主面上に、主面絶縁膜１２に形成された溝及
び孔パターンにＷが埋込まれ、タングステンを用いたプ
ラグ及び配線によって構成された下層配線１３が形成さ
れている。この状態を図１２に示す。

【００３６】次に、下層配線１３の上に、例えば、プラ
ズマＣＶＤによる窒化珪素膜１４を５０ｎｍ、ＴＥＯＳ
を用いたプラズマＣＶＤによる酸化珪素膜１５を４５０
ｎｍ、プラズマＣＶＤによる窒化珪素膜１６を５０ｎ
ｍ、ＴＥＯＳを用いたプラズマＣＶＤによる酸化珪素膜
１７を３５０ｎｍ、プラズマＣＶＤによる窒化珪素膜１
８を１００ｎｍ順次積層した絶縁膜を形成する。この状
態を図１３に示す。

【００３７】次に、ホトリソグラフィにより、窒化珪素
膜１８上に、幅３５０ｎｍの溝パターンとなる加工領域
を露出させたレジストマスク１９を形成する。この状態
を図１４に示す。

【００３８】次に、このレジストマスク１９を用いて溝
パターンの窒化珪素膜１８をドライエッチングして除去
する。この状態を図１５に示す。

【００３９】次に、レジストマスク１９を除去して窒化
珪素膜１８を露出させる。この状態を図１６に示す。

【００４０】次に、全面に平坦化を兼用した反射防止膜
２０（ＢＡＲＣ）を塗布し、さらにその上にレジスト膜
２１´を塗布する。この状態を図１７に示す。

【００４１】次に、ホトリソグラフィにより、幅２５０
ｎｍの孔パターンとなる加工領域を露出させたレジスト
マスク２１を形成する。この状態を図１８に示す。

【００４２】次に、このレジストマスク２１を用いて孔
パターンの反射防止膜２０、窒化珪素膜１８、酸化珪素
膜１７、窒化珪素膜１６をドライエッチングして除去す
る。この状態を図１９に示す。

【００４３】次に、レジストマスク２１を除去して窒化
珪素膜１８を露出させる。この状態を図２０に示す。

【００４４】次に、窒化珪素膜をマスクとしたドライエ
ッチングにより溝パターンの酸化珪素膜１７及び孔パタ
ーンの酸化珪素膜１５を除去する。溝パターンのエッチ
ングに対しては窒化珪素膜１６が、孔パターンのエッチ
ングに対しては窒化珪素膜１４がエッチングストッパと
なる。そのためこの工程のエッチングでは多少のオーバ
ーエッチングは許容され、溝と孔とのエッチングを全く
同時に終了させる必要はない。しかし、図１９に示す孔
パターンのエッチングにて窒化珪素膜１６の下の酸化珪
素膜１５もある程度エッチングし、このエッチング量を
調整することによって、溝と孔のエッチングを略同時に
完了させることができる。溝と孔のエッチングが同時に
完了させことにより、エッチングストッパとして必要な
窒化珪素膜１４，１６の膜厚を最小にすることができ
る。この状態を図２１に示す。

【００４５】次に、ドライエッチングにより、露出して
いる窒化珪素膜１４，１６，１８を除去し下層配線１３
の接続領域を露出させる。この状態を図２２に示す。な
お、以降の溝パターン及び孔パターンに対する金属膜の
埋め込みプロセスについては前述した実施の形態と略同
様に行なわれる。

【００４６】次に、溝パターンの内壁にて銅の拡散防止
バリヤとして機能するとともに銅と酸化珪素膜１５，１
７との接着性を向上させるために、タンタルを用いた拡
散防止膜２３を半導体基板１１全面に形成する。本実施
の形態ではターゲット‐基板間距離が２００ｍｍのロン
グスロースパッタ法で、半導体基板平面上の膜厚が１０
０ｎｍに形成した。拡散防止膜２３としては、タンタル
に替えて、同じく銅の拡散防止機能を有する窒化タンタ
ル、窒化チタンを使用することもできる。この状態を図
２３に示す。

【００４７】次に、この拡散防止膜２３の形成された基
板上にメッキのシード層２４となる銅膜をスパッタ法で
形成する。本実施の形態ではターゲット−基板間距離が
２００ｍｍのロングスロースパッタ法で、基板平面上の
膜厚が１００ｎｍに形成した。この状態を図２４に示
す。

【００４８】次に、この銅シード層２４上にさらに銅メ
ッキ膜２５を３００ｎｍ形成する。銅メッキは通常の硫
酸銅‐硫酸をベースとしたメッキ液を使用した。溝パタ
ーン上で銅メッキ膜２５が厚く成長する所謂オーバーフ
ィリング現象が見られるが、前述した二段階メッキによ
って、こうしたオーバーフィリング現象を抑制する方法
を併用してもよい。この状態を図２５に示す。

【００４９】次に、この銅メッキ膜２５の形成された半
導体基板全面に有機性の皮膜２６を形成する。本実施の
形態では膜厚制御性、均一性に優れたスピン塗布法によ
ったが、必要な膜厚及び均一性が得られれば必ずしもス
ピン塗布である必要はない。この状態を図２６に示す。

【００５０】次に、この銅メッキ膜２５及び皮膜２６の
形成された半導体基板１１をＣＭＰ研磨する。本実施の
形態では皮膜２６がアルカリ性水に溶解する性質があ
り、研磨除去された皮膜２６の研磨片を溶解させるため
に、アルカリ性のスラリを使用する。研磨により皮膜２
６の薄い銅メッキ膜２５の凸部が先ず露出し、ここから
銅研磨が開始される。この状態を図２７に示す。

【００５１】次に、徐々に銅の露出領域が広がり銅研磨
が進行し、銅表面が平坦化され皮膜２６の除去が完了
し、表面が銅メッキ膜２５のみとなった時点で、銅メッ
キ膜２５表面の凹凸は研磨開始前より大幅に低減されて
いる。また、銅メッキ膜２５の凸部が露出した時点或い
は皮膜２６の除去が完了した時点で、プラテンを移動
し、スラリ或いはスラリ及びパッドを変更し、銅及び皮
膜の研磨或いは銅の研磨に夫々適した組み合せとするこ
ともできる。更に、平坦化された銅膜を研磨するが、こ
れ以降は通常の銅‐ＣＭＰ工程である。一般に銅は研磨
速度が大きいので、溝パターン外では銅が殆ど除去され
タンタルの拡散防止膜２３が露出する。さらに研磨を継
続しパターン外の酸化珪素膜３上の拡散防止膜２３を除
去し、溝パターン及び孔パターン内のみに拡散防止膜２
３／銅シード層２４／銅メッキ膜２５を残して配線が形
成される。この状態を図２８に示す。

【００５２】これで一層分の配線形成プロセスが完了
し、以下同様のプロセスを繰り返し必要な層数の多層配
線を形成することができる。本発明では銅膜表面を平坦
化しているので、銅−ＣＭＰ時のオーバー研磨量を従来
よりも削減可能である。それによりＣＭＰ終了時点で残
るオーバー研磨起因の銅膜のディッシングや絶縁膜のエ
ロージョンを低減でき、表面平坦性を従来より改善する
ことができる。表面平坦性が保たれることにより、更に
上に配線を積層していく際に有利となる。

【００５３】以上、本発明者によってなされた発明を、
前記実施の形態に基づき具体的に説明したが、本発明
は、前記実施の形態に限定されるものではなく、その要
旨を逸脱しない範囲において種々変更可能であることは
勿論である。

【００５４】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 （１）本発明によれば、幅広配線で発生するディッシン
グ現象、密パターンで発生するエロージョン現象を抑え
ることが可能となるという効果がある。 （２）本発明によれば、上記効果（１）により、配線膜
厚の減少を防止して微細配線の配線抵抗の増加を低減さ
せることができるという効果がある。 （３）本発明によれば、上記効果（２）により、マージ
ンを含めた配線抵抗仕様を従来より低抵抗側に設定する
ことが可能となり、製品を高速化することができるとい
う効果がある。 （４）本発明によれば、上記効果（１）により、基板表
面の凹凸を低減できるため、その後の工程への負担を軽
減できるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。

【図２】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。

【図３】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。

【図４】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。

【図５】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。

【図６】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。

【図７】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。

【図８】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。

【図９】本発明の一実施の形態である半導体装置の製造
方法を工程毎に示す縦断面図である。

【図１０】本発明の一実施の形態である半導体装置の製
造方法を工程毎に示す縦断面図である。

【図１１】本発明の一実施の形態である半導体装置の製
造方法を工程毎に示す縦断面図である。

【図１２】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図１３】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図１４】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図１５】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図１６】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図１７】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図１８】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図１９】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図２０】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図２１】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図２２】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図２３】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図２４】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図２５】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図２６】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図２７】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【図２８】本発明の他の実施の形態である半導体装置の
製造方法を工程毎に示す縦断面図である。

【符号の説明】

１，１１…半導体基板、２，１４，１６，１８…窒化珪
素膜、３，１５，１７…酸化珪素膜、４，１９，２１…
レジストマスク、５，２３…拡散防止膜、６，２４…シ
ード層、７，２５…メッキ膜、８，２６…皮膜、１２…
主面絶縁膜、１３…下層配線、２０…反射防止膜。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F033 HH11 HH19 HH21 HH32 HH33 JJ11 JJ19 JJ32 JJ33 KK19 MM01 MM02 MM12 MM13 NN06 NN07 PP15 PP21 PP27 QQ02 QQ09 QQ11 QQ25 QQ37 QQ48 QQ49 RR04 RR06 SS04 SS15 SS21 TT02 XX01 XX10 XX18

Claims (5)

【特許請求の範囲】
1. 【請求項１】 絶縁膜に形成された溝もしくは孔パター
   ン内に選択的に金属膜を埋め込むことにより配線パター
   ンを形成するダマシン配線形成法を用いた半導体装置の
   製造方法において、 前記溝もしくは孔パターンを含む全面に金属膜を形成す
   る工程と、 前記金属膜上に皮膜を形成する工程と、 この皮膜及び溝もしくは孔パターン外の金属膜を研磨除
   去する工程とを有することを特徴とする半導体装置の製
   造方法。
2. 【請求項２】 前記金属膜がメッキにより形成される銅
   膜を主とするものであり、前記皮膜が塗布法により形成
   されることを特徴とする請求項１に記載の半導体装置の
   製造方法。
3. 【請求項３】 前記皮膜及び溝もしくは孔パターン外の
   金属膜を研磨除去する工程が、皮膜及び露出する金属膜
   を除去する段階と、皮膜が除去されて金属膜のみを除去
   する段階とでは、パッド或いはスラリの少なくとも何れ
   かを変えて行なわれることを特徴とする請求項１又は請
   求項２に記載の半導体装置の製造方法。
4. 【請求項４】 前記皮膜に含まれている溶媒を除去する
   ための熱処理工程を含むことを特徴とする請求項２又は
   請求項３に記載の半導体装置の製造方法。
5. 【請求項５】 前記皮膜が水溶性であり、かつ溶解状態
   で銅に対する防蝕効果を有することを特徴とする請求項
   １乃至請求項４の何れか一項に記載の半導体装置の製造
   方法。