JP2003170625A

JP2003170625A - 光書き込みヘッドの駆動方法

Info

Publication number: JP2003170625A
Application number: JP2001375323A
Authority: JP
Inventors: Harunobu Yoshida; 治信吉田; Seiji Ono; 誠治大野; Yukihisa Kusuda; 幸久楠田
Original assignee: Nippon Sheet Glass Co Ltd
Current assignee: Nippon Sheet Glass Co Ltd
Priority date: 2001-12-10
Filing date: 2001-12-10
Publication date: 2003-06-17

Abstract

(57)【要約】【課題】発光素子アレイチップを直線状配列で実装す
る光書き込みヘッドにおいて、光ドラム上の光点列の副
走査方向のズレを高精細に補正する。【解決手段】自己走査型発光素子アレイチップに対応
する画像データを、各アレイチップ間の距離に応じて、
画像データ用に用意されたメモリにまとめてシフトさせ
て配置し、物理的なメモリの配置順に逐次前記メモリか
ら画像データを読み出して各アレイチップを駆動する。
自己走査型発光素子アレイチップのスタートパルスライ
ンに供給されるスタートパルスの発生タイミングは、ア
レイチップ毎の実装位置ズレ量に応じて調整する。画像
データをシフトさせて前記メモリに配置する処理は、画
像データをメモリに展開する際にソフトウェアにより行
う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光プリンタに用い
られる光書き込みヘッドの駆動方法に関し、特に、副走
査方向の発光点列位置ズレの補正方法に関する。

【０００２】

【従来の技術】光プリンタの書き込みヘッド（以下、光
書き込みヘッドという）は、感光ドラムに光を露光させ
るための光源であり、発光素子アレイよりなる発光点列
を有している。光書き込みヘッドを備える光プリンタの
原理図を図１に示す。円筒形の感光ドラム２の表面に、
アモルファスＳｉ等の光導電性を持つ材料（感光体）が
作られている。このドラムはプリントの速度で回転して
いる。回転しているドラムの感光体表面を、帯電器４で
一様に帯電させる。そして、光書き込みヘッド６で、印
字するドットイメージの光を感光体上に照射し、光の当
たったところの帯電を中和する。続いて、現像器８で感
光体上の帯電状態にしたがって、トナーを感光体上につ
ける。そして、転写器１０でカセット１２中から送られ
てきた用紙１４上に、トナーを転写する。用紙は、定着
器１６にて熱等を加えられ定着され、スタッカ１８に送
られる。一方、転写の終了したドラムは、消去ランプ２
０で帯電が全面にわたって中和され、清掃器２２で残っ
たトナーが除去される。

【０００３】光書き込みヘッド６の構造を図２に示す。
光書き込みヘッド６は、発光素子アレイ２４とロッドレ
ンズアレイ２６で構成され、レンズの焦点が感光ドラム
２上に結ぶようになっている。ロッドレンズアレイは、
例えばロッドレンズを俵積みして構成される。

【０００４】一方、本発明者らは、発光素子アレイの構
成要素としてｐｎｐｎ構造を持つ３端子発光サイリスタ
に注目し、発光点の自己走査が実現できることを既に特
許出願（特開平１−２３８９６２号公報、特開平２−１
４５８４号公報、特開平２−９２６５０号公報、特開平
２−９２６５１号公報）し、光書き込みヘッド用光源と
して実装上簡便となること、発光素子ピッチを細かくで
きること、コンパクトな発光素子アレイを作製できるこ
と等を示した。

【０００５】さらに、本発明者らは、ｐｎｐｎ構造を持
つ発光サイリスタよりなる転送素子アレイをシフトレジ
スタとして、発光素子アレイと分離した構造の自己走査
型発光素子アレイを提案している（特開平２−２６３６
６８号公報）。

【０００６】図３に、この自己走査型発光素子アレイ
（２相駆動１点点灯カソードコモン型）の等価回路図を
示す。この発光素子アレイは、スイッチ素子Ｔ（１）〜
Ｔ（４）、書き込み用発光素子Ｌ（１）〜Ｌ（４）から
なる。スイッチ素子部分の構成は、ダイオード接続を用
いている。Ｖ_GKは電源（通常５Ｖ）であり、負荷抵抗Ｒ
_L を経て各スイッチ素子のゲート電極Ｇ₁ 〜Ｇ₃ に接続
されている。また、スイッチ素子のゲート電極Ｇ₁ 〜Ｇ
₃ は、書き込み用発光素子のゲート電極にも接続され
る。スイッチ素子Ｔ（１）のゲート電極にはスタートパ
ルスφ_S が加えられ、スイッチ素子のアノード電極に
は、交互に転送用クロックパルスφ１，φ２が加えら
れ、書き込み用発光素子のアノード電極には、書き込み
信号φ_I が加えられている。

【０００７】動作を簡単に説明する。まず転送用クロッ
クパルスφ１の電圧がハイレベルで、スイッチ素子Ｔ
（２）がオン状態であるとする。このとき、ゲート電極
Ｇ₂ の電位はＶ_GKの５Ｖからほぼ零Ｖにまで低下する。
この電位降下の影響はダイオードＤ₂ によってゲート電
極Ｇ₃ に伝えられ、その電位を約１Ｖに（ダイオードＤ
₂ の順方向立上り電圧（拡散電位に等しい））に設定す
る。しかし、ダイオードＤ₁ は逆バイアス状態であるた
めゲート電極Ｇ₁ への電位の接続は行われず、ゲート電
極Ｇ₁ の電位は５Ｖのままとなる。発光サイリスタのオ
ン電位は、ゲート電極電位＋ｐｎ接合の拡散電位（約１
Ｖ）で近似されるから、次の転送用クロックパルスφ２
のＨレベル電圧は約２Ｖ（スイッチ素子Ｔ（３）をオン
させるために必要な電圧）以上でありかつ約４Ｖ（スイ
ッチ素子Ｔ（５）をオンさせるために必要な電圧）以下
に設定しておけばスイッチ素子Ｔ（３）のみがオンし、
これ以外のスイッチ素子はオフのままにすることができ
る。従って２本の転送用クロックパルスでオン状態が転
送されることになる。

【０００８】スタートパルスφ_S は、このような転送動
作を開始させるためのパルスであり、スタートパルスφ
_S をＬレベル（約０Ｖ）にすると同時に転送用クロック
パルスφ２をＨレベル（約２〜約４Ｖ）とし、スイッチ
素子Ｔ（１）をオンさせる。その後すぐ、スタートパル
スφ_S はＨレベルに戻される。

【０００９】いま、スイッチ素子Ｔ（２）がオン状態に
あるとすると、ゲート電極Ｇ₂ の電位は、Ｖ_GKより低下
し、ほぼ０Ｖとなる。したがって、書き込み信号φ_I の
電圧が、ｐｎ接合の拡散電位（約１Ｖ）以上であれば、
発光素子Ｌ（２）を発光状態とすることができる。

【００１０】これに対し、ゲート電極Ｇ₁ は約５Ｖであ
り、ゲート電極Ｇ₃ は約１Ｖとなる。したがって、発光
素子Ｌ（１）の書き込み電圧は約６Ｖ、発光素子Ｌ
（３）の書き込み電圧は約２Ｖとなる。これから、発光
素子Ｌ（２）のみに書込める書き込み信号φ_I の電圧
は、１〜２Ｖの範囲となる。発光素子Ｌ（２）がオン、
すなわち発光状態に入ると、発光強度は書き込み信号φ
_I に流す電流量で決められ、任意の強度にて画像書き込
みが可能となる。また、発光状態を次の発光素子に転送
するためには、書き込み信号φ_I ラインの電圧を一度０
Ｖまでおとし、発光している発光素子をいったんオフに
しておく必要がある。

【００１１】このような自己走査型発光素子アレイは、
通常の発光素子アレイに比べてボンディングパッドが少
なくてよいという特徴がある。この特徴によりチップ面
積を小さくできる利点がある。

【００１２】自己走査型発光素子アレイを光書き込みヘ
ッドなどへ応用する場合は、複数の発光素子アレイチッ
プを一方向に配列し、画像を出力する場合、メモリ上の
画像データを所望のタイミングに同期させて、発光素子
アレイチップ上の対応する発光素子に転送して発光素子
を発光させる。

【００１３】

【発明が解決しようとする課題】しかしながら、従来の
光書き込みヘッドでは、複数の発光素子アレイチップを
一方向に配列する際に、ヘッド自体の歪みや、アレイチ
ップを実装するときの実装精度、さらにレンズアレイ配
列のゆらぎなどにより、チップの配列が、チップの配列
方向（以下、主走査方向という）に対して直交する方向
（以下、副走査方向という）にずれてしまう。このよう
な光書き込みヘッドを用いて、感光ドラムに光点列を投
影すると、各アレイチップを副走査方向にずれて配列さ
れた分、感光ドラム上の光点列に、副走査方向にズレを
生じ、その結果、出力される画像にもアレイチップのズ
レ幅に相当するズレを生じる。

【００１４】従来の光書き込みヘッドでは、この副走査
方向のズレの補正を、アレイチップ毎に画像メモリから
画像データを呼び出し、時間調整のための遅延回路によ
って、アレイチップ上の対応する発光素子に画像データ
を転送するタイミングを調整することによって行ってい
る。

【００１５】このため、アレイチップ毎にタイミングを
調整するための回路を組み込む必要があり、また、タイ
ミングをアレイチップ毎に調整することになるため、ア
レイチップ毎にタイミングの設定値を記憶しておく必要
があり、さらに、スタートパルスラインに供給されるス
タートパルスの発生タイミングとこの設定値との同期を
取る必要があり、回路構成が複雑になるという問題があ
る。

【００１６】本発明の目的は、発光素子アレイチップ毎
に画像メモリから画像データを呼び出し、発光素子アレ
イチップ上の対応する発光素子に画像データを転送する
タイミングを調整するための回路を必要とすることな
く、感光ドラム上の光点列の副走査方向のズレを補正で
きる光書き込みヘッドの駆動方法を提供することにあ
る。

【００１７】また、本発明の他の目的は、発光素子アレ
イチップの副走査方向の実装精度を緩和しても、画像出
力時に光ドラム上の光点列の副走査方向のズレを高精細
に補正できる光書き込みヘッドの駆動方法を提供するこ
とにある。

【００１８】

【課題を解決するための手段】本発明は、複数個の発光
素子を列状に配置した複数個の時分割駆動される発光素
子アレイチップを配列した光書き込みヘッドの駆動方法
において、各発光素子アレイの最初の発光点を点灯させ
るタイミングが、感光ドラム上に投影される各発光点の
副走査方向の位置ズレ量によって調整されることを特徴
とする。

【００１９】前記発光素子アレイチップは、１列または
２列の略直線に沿って配列して実装され、前記最初の発
光点を点灯させるタイミングに応じて、各発光素子アレ
イチップを駆動する画像データのタイミングをずらすこ
とが望ましい。

【００２０】また、本発明は、複数個の発光素子を列状
に配置した複数個の時分割駆動される発光素子アレイチ
ップを千鳥状に配列し、前記発光素子アレイチップの配
列方向に直交する方向の各発光素子アレイチップの発光
素子列の間隔を、１ライン時間で移動する感光ドラム上
の距離の整数倍にして各発光素子アレイチップを実装す
る光書き込みヘッドの駆動方法において、各発光素子ア
レイの最初の発光点を点灯させるタイミングが、感光ド
ラム上に投影される各発光点の副走査方向の位置ズレ量
によって調整され、前記最初の発光点を点灯させるタイ
ミングに応じて、各発光素子アレイチップを駆動する画
像データのタイミングをずらすことを特徴とする。

【００２１】前記画像データのタイミングをずらすため
に、画像用に用意されたメモリにまとめてシフトさせて
配置し、物理的なメモリの配置順に逐次前記メモリから
画像データを読み出すことが望ましく、前記画像用に用
意されたメモリ上でまとめてシフトさせてメモリに配置
するとき、シフトによって画像データが書き込まれなか
った番地に、画像書き込み無しを表すデータを書き込む
ことが望ましい。

【００２２】また、チップ毎、または複数個のチップを
ひとまとめにしたブロック毎に位置ズレ量を記憶手段に
記憶しておき、前記記憶手段に記憶された前記位置ズレ
量を用いてタイミングを発生させ、発生させた前記タイ
ミングを用いて前記最初の発光点を点灯させることが望
ましい。

【００２３】また、前記最初の発光点を点灯させるタイ
ミングは、チップ毎、または複数個のチップをひとまと
めにしたブロック毎に画像データと同期させて転送され
ることが望ましく、画像データをシフトさせて前記メモ
リに配置する処理は、画像データをメモリ上に展開する
際にソフトウェア上で行うことが望ましい。

【００２４】さらに、前記発光素子アレイチップは、自
己走査型発光素子アレイチップであることが望ましい。

【００２５】

【発明の実施の形態】次に、本発明の第１の実施の形態
について、図面を参照して説明する。

【００２６】図４は、本発明に係る自己走査型発光素子
アレイチップをヘッド上に略直線状に配列した状態を示
す図である。図４において、ｘ方向はチップの主走査方
向であり、各自己走査型発光素子アレイチップ上の発光
点は最も左側の発光点から、１点ずつ順にｘ方向にシフ
トしていく。このシフトしたタイミングで各発光点が点
灯するかどうかで画像の書き込みを行う。一方、ｙ方向
は、副走査方向であり、紙の送られる方向と同じであ
る。

【００２７】自己走査型発光素子アレイチップ（Ｃ₀，
Ｃ_l，Ｃ₂，Ｃ₃）２９は、２５６個の発光素子３３が
一定間隔で直線状に設けられており、直線状に設けられ
た発光素子３３に沿ってボンディングパッド３１が設け
られている。各自己走査型発光素子アレイチップ
（Ｃ₀，Ｃ_l，Ｃ₂，Ｃ₃）２９は、直線に配列しよう
としたが、機械精度により、ｙ方向にズレが生じてい
る。ここでは、Ｃ３チップの発光点中心線を基準に、チ
ップのズレＬ₀，Ｌ_l，Ｌ₂，Ｌ₃を測ったところ、Ｌ
₀＝−１１μｍ、Ｌ_l＝−１５μｍ、Ｌ₂＝−５μｍ、
Ｌ₃＝０μｍであった。

【００２８】さて、この発光素子アレイチップＣ₀〜Ｃ
₃を全点灯させて直線を描く場合、チップのズレＬ₀〜
Ｌ₃の影響で、図５に示すように、直線が歪んで描かれ
る。図５のそれぞれの帯は、各チップの発光素子から発
光されたスポット光を重ねて描いたものである。なお、
各チップ毎の帯がｘ軸と平行にならないのは、１ライン
を描いている間に、紙がｙ方向に進むためである。な
お、ここでは、発光点間隔は、１２００ｄｐｉ（１イン
チあたり１２００個の発光点が並ぶ。約２１．１６μｍ
間隔）であり、１ラインを描いている間に紙の進む距離
も、２１．１６μｍの場合を考える。

【００２９】さて、先ほど図５を描くために使ったデー
タの、メモリ上での格納の様子を図６に示す。この図６
のデータを物理的なメモリの配置順に読み出す。縦の列
方向の並びは、各発光素子アレイチップの発光点に対応
した画像データであり、（ＷＸＹＺ）は、ＷＸＹＺ
（ｈ）番のデータの値（０または１）を表している
（（ｈ）は１６進数であることを示す。特に断らない限
り１０進数で示す）。なお、Ｗ（ｈ）は、画像データの
ライン番号、Ｘ（ｈ）はチップ番号（０，１，２，
３）、ＹＺ（ｈ）は各チップの発光点番号を表してい
る。たとえば、（１２３Ｅ）は、第１ラインの第２チッ
プの、３Ｅ（ｈ）番目の発光点の画像データであること
を示している。図６では、横方向にデータを見ていく
と、いつもＸのみ異なり、他のＷ，Ｙ，Ｚは同じデータ
が並んでいる。すなわち、同じラインの同じ発光点番号
のデータは同じタイミングで読み出されている。

【００３０】次に、ｙ方向のズレを補正するために、デ
ータをメモリ上でシフトした。このときのデータのメモ
リ上での格納の様子を図７に示す。前述のように、図４
におけるチップのｙ方向のズレは、Ｌ₀＝−１１μｍ、
Ｌ_l＝−１５μｍ、Ｌ₂＝−５μｍ、Ｌ₃＝０μｍであ
る。紙は＋ｙ方向に送られるので、各ライン描画のスタ
ートは、Ｃ₃を基準とすると、それぞれ、−１１μｍ、
−１５μｍ、−５μｍ、０μｍ分遅延させればよい。逆
に、最も遅延量の小さいＣｌを基準と考えると、それぞ
れ、４μｍ、０μｍ、１０μｍ、１５μｍ遅延させれば
よい。２５６個の発光点を順次点灯させている間に、副
走査方向に送られる距離は、２１．１６μｍであるか
ら、それぞれ、４／２１．１６×２５６≒３０（ｈ）、
０、１０／２１．１６×２５６≒７９（ｈ）、１５／２
１．１６×２５６≒Ｂ５（ｈ）となる。なお、２相駆動
の自己走査型発光素子の場合、スタート信号とφ１クロ
ックパルスとの積でスタートが始まるため、選ばれる発
光点ズレ数は、偶数を選ぶ必要があるため、結局、３０
（ｈ）、０、７Ａ（ｈ）、Ｂ６（ｈ）を採った。

【００３１】また、図７には、各チップ用のスタートタ
イミング用のデータを合わせて示した。この列のデータ
は、ＹＺ（ｈ）＝００（ｈ）のときに０であり、それ以
外は１が入れられている。ここで使われている自己走査
型発光素子は、スタートパルスが０で、φ１クロックパ
ルスが０→１となるときシフト部の第１サイリスタがオ
ンするものを使っている。

【００３２】このように、スタートタイミング用データ
をメモリ上に配列し、物理的なメモリの配列順に読み出
すことで、特別な回路を用いることなく、画像データと
スタートタイミングの同期を取ることが可能である。図
７の画像データを順次読み出して、描画した結果を図８
に示す。

【００３３】本方法では、１ラインを描画する間に送ら
れる紙の距離を発光点数の半分で割った値の分解能で細
かい調整が可能である。本実施の形態では、２１．１６
μｍ／１２８＝０．１６μｍ単位の調整が可能となる。
なお、データが書き込まれなかった画像メモリ番地で
は、０（画像書き込み無しを表すデータ）を指定する。
また、画像データをシフトさせて前記メモリに配置する
処理は、画像データをメモリ上に展開する際にソフトウ
ェア上で行ってもよい。

【００３４】次に、本発明の第２の実施の形態について
説明する。

【００３５】第１の実施の形態では、画像データととも
にスタートタイミングをメモリ上に展開して、同時に転
送することで、特別な装置を用意せずとも、ｙ方向のズ
レが補正できた。しかし、メモリ容量が２倍必要であ
り、また、データを送る線も２倍必要となる。そこで、
第２の実施の形態では、スタートタイミングを発生させ
る装置を別に用意する。図９は、スタートタイミングを
発生させる装置の回路図であり、図１０は、動作を説明
するタイミングチャートである。

【００３６】カウンタ７０のＣＬＫ端子には、φ１クロ
ックパルス６１が入力され、ＲＳＴ端子には、リセット
パルス６０が入力され、カウンタ７０は、リセットパル
ス６０が立ち上がった後のφ１クロックパルス６１の立
ち上がりの数を数える。一方、メモリ５３−０〜５３−
３には、チップ毎のスタートタイミング設定値が格納さ
れている。

【００３７】比較器５２−０は、メモリ５３−０の設定
値とカウンタ７０から出力されるカウントデータ８０と
を比較し、両者が一致したときは“１”、不一致の時は
“０”とする比較器出力５４−０を出力する。ＮＡＮＤ
ゲート５１−０は、比較器出力５４−０とφ１クロック
パルス６１との間のＮＡＮＤを取り、スタートパルス５
５−０を出力する。

【００３８】同様に、比較器５２−１〜５２−３は、メ
モリ５３−１〜５３−３の各設定値とカウントカウント
データ８０を比較し、両者が一致したときは“１”、不
一致の時は“０”とする比較器出力５４−１〜５４−３
をそれぞれ出力する。各ＮＡＮＤゲート５１−１〜５１
−３は、比較器出力５４−１〜５４−３とφ１クロック
パルス６１との間のＮＡＮＤを取り、スタートパルス５
５−１〜５５−３をそれぞれ出力する。

【００３９】図１０は、リセットパルス６０、φ１クロ
ックパルス６１、φ２クロックパルス６２、比較器出力
５４−０〜５４−３、スタートパルス５５−０〜５５−
３のタイミングを示している。

【００４０】次に、本発明の第３の実施の形態について
説明する。

【００４１】第２の実施の形態では、カウンタ、比較器
などが必要であり、回路構成が複雑であった。そこで、
（１個の自己走査型発光素子に含まれる発光素子の数）
×（チップ数）の半分のメモリを準備して、図１０のス
タートパルス５５−０〜５５−３を記憶させ、画像デー
タと同期して逐次読み出すことで第２の実施の形態と同
様の効果を得られた。

【００４２】次に、本発明の第４の実施の形態について
説明する。

【００４３】第４の実施の形態は、発光素子アレイチッ
プを２列の直線、および千鳥状配置などのような２列の
略直線で配列して実装するものである。

【００４４】図１１は、本発明に係る自己走査型発光素
子アレイをヘッド上に千鳥状に配列した状態を示してい
る。図１１において、ｘ軸方向はチップの主走査方向で
あり、ｙ方向は副走査方向であり、紙送りの方向と同じ
である。自己走査型発光素子アレイチップ（Ｃ₀，
Ｃ_l，Ｃ₂，Ｃ₃）２９は、両端にボンデイングパッド
３１が設けられており、その間に２５６個の発光素子３
３が間隔ｐで直線状に設けられている。また、自己走査
型発光素子アレイチップ２９は、ｙ方向に、発光素子３
３の間隔ｐのｎ倍（ｎは整数）に相当する距離ずらして
アレイチップの両端を重ねて千鳥状にｘ方向に配列さ
れ、基板上に接着剤で固定されている。

【００４５】紙送りの速度は、自己走査型発光素子アレ
イが１ラインを描く時間の間にｐだけ進む場合について
考える。このとき、両端の発光点のｘ方向の間隔ｘ₁，
ｘ₂，ｘ₃はすべてｐに等しくすることで、複数個の自
己走査型発光素子アレイチップ全部を通して、発光素子
３３のｘ軸方向の間隔を一定値ｐにしている。

【００４６】また、自己走査型発光素子アレイチップ２
９は、すべて同じデザインのものを用いているため、偶
数番チップＣ₀，Ｃ₂と奇数番チップＣ_l，Ｃ₃とは対
向して置かれている。このため、発光点の転送方向はＣ
₀，Ｃ₂では左から右へ、Ｃ _l，Ｃ₃では右から左へと
なっている。

【００４７】理想的なチップ配置では、ｘ₁＝ｘ₂＝ｘ
₃＝ｐ、ｄ_l＝ｄ₃＝ｎｐ（ｎは自然数）、ｄ₂＝０で
ある。ここで、ｄ_l，ｄ₂，ｄ₃は、Ｃ₀の発光点中心
線を基準とするＣ_l，Ｃ₂，Ｃ₃各チップ発光点中心線
までのｙ方向での距離である。しかし、実装時の機械的
精度などにより、理想値からずれる。いま、画像データ
のタイミングを一切調整せずに直線を描かせた例を図１
２に示す。このままでは、段差が大きく、画質は低いも
のとなってしまう。そこで、ｄ_l，ｄ₂，ｄ₃に相当す
る分だけ、第１の実施の形態と同様にメモリ上でずら
す。この場合、Ｃ ₀に対して、ｎ番チップのデータは、
ｄ_n／２１．１６×２５６だけ遅延させればよい（ここ
で、ｄ_nはμｍで表した値である。）実測の結果、ｄ_l
＝４８μｍ、ｄ₂＝４μｍ、ｄ₃＝４４μｍであった。
したがって、各チップのスタートタイミングは、Ｃ_lで
４８／２１．１６×２５６＝５８０ビット、Ｃ₂で４／
２１．１６×２５６＝４８ビット，Ｃ₃で４４／２１．
１６×２５６＝５３２ビット分だけデータをずらせばよ
い。あわせて、スタートパルスタイミングも、第１の実
施の形態と同様、ＹＺ（ｈ）＝００（ｈ）のときのみ
“１”となるデータ列を準備する。この補正の結果、図
１３のように、直線をうまくつなげることができた。

【００４８】ここでは、第１の実施の形態のようにスタ
ートパルスタイミングをメモリ上に持ったが、第２およ
び第３の実施の形態のように、別回路で発生させてもよ
い。第２および第３の実施の形態の場合、自己走査型発
光素子アレイの発光点数の半分以上のズレを指定できな
い。たとえば、Ｃ_lの画像データを５８０ビットずらす
場合、第２の実施の形態ではスタートタイミング設定値
メモリに半分の２９０を入れることになるが、１２８以
上の値は入らない。そこで、２９０の１２８での剰余系
の３４（２９０−１２８−１２８＝３４）を入れればよ
い。この場合、６８ビット遅れてＣ_lはスタートする
が、画像データが０（画像書き込み無しを表すデータ）
なので、問題はない。

【００４９】以上、ここまでの実施の形態では、１チッ
プに２５６個の発光点を持った１個の自己走査型発光素
子が含まれる場合について説明したが、この構成に限ら
ず、発光点数、１チップに含まれる自己走査型発光素子
の数はどのように選んでもよい。

【００５０】また、自己走査型発光素子以外でも、発光
点を時分割駆動する発光素子の場合、画像データとスタ
ートタイミングを本発明に則って調整することにより、
ｙ方向のズレを調整することが可能である。

【００５１】また、ここまでの実施の形態では、発光素
子アレイチップを１列および略２列で配列した場合につ
いて説明したが、３列以上で配列した場合にも用いるこ
とができる。また、副走査方向にランダムにチップを配
列した場合にも用いることができる。

【００５２】また、ここまでの実施の形態では、発光素
子アレイチップ毎に調整を行っているが、複数個のチッ
プをまとめて１つのブロックとし、同じブロック内では
同じ補正を行うことにしてもよい。このことにより補正
に必要なハードウェアや、データ採取のためのコストを
削減できる。

【００５３】

【発明の効果】以上説明したように、本発明は、発光素
子アレイチップの実装状態に基づいて画像データを単に
メモリ上でシフトさせることにより、アレイチップ毎に
画像メモリから画像データを呼び出して、アレイチップ
上の対応する発光素子に画像データを転送するタイミン
グを調整するための特別な回路を追加することなく、光
ドラム上の光点列のｙ（副走査方向）方向のズレを補正
することができる。

【００５４】また、本発明は、アレイチップ毎にスター
トパルスラインに供給されるスタートパルスの発生タイ
ミングをアレイチップ毎の実装位置ズレ量に応じて調整
しているため、発光素子アレイチップのｙ方向の実装精
度を緩和しても、画像出力時に光ドラム上の光点列のｙ
方向のズレを高精細に補正することができる。

【図面の簡単な説明】

【図１】光書き込みヘッドを備える光プリンタの原理を
示す図である。

【図２】光書き込みヘッドの構造を示す図である。

【図３】自己走査型発光素子アレイチップ（２相駆動１
点点灯型カソードコモン型）の基本構造の等価回路図で
ある。

【図４】本発明に係る自己走査型発光素子アレイチップ
をヘッド上に略直線状に配列した状態を示す図である。

【図５】メモリ上で画像データをシフトさせないで直線
を描かせたときの画像の例を示す図である。

【図６】画像データがシフトされない状態でメモリに配
置されているときのメモリのイメージ図である。

【図７】画像データがシフトされた状態でメモリに配置
されているときのメモリのイメージ図である。

【図８】メモリ上で画像データをシフトさせて直線を描
かせたときの画像の例を示す図である。

【図９】スタートタイミングを発生させる装置の回路構
成図である。

【図１０】スタートタイミングを発生させる装置の動作
を説明するタイミングチャートである。

【図１１】本発明に係る自己走査型発光素子アレイをヘ
ッド上に千鳥状に配列した状態を示す図である。

【図１２】メモリ上で画像データをシフトさせないで直
線を描かせたときの画像の例を示す図である。

【図１３】メモリ上で画像データをシフトさせて直線を
描かせたときの画像の例を示す図である。

【符号の説明】

２感光ドラム４帯電器６光書き込みヘッド８現像器１０転写器１２カセット１４用紙１６定着器１８スタッカ２０消去ランプ２２清掃器２４発光素子アレイ２６ロッドレンズアレイ２９自己走査型発光素子アレイチップ３１ボンディングパッド３３発光素子５１−０〜５１−３ＮＡＮＤゲート５２−０〜５２−３比較器５３−０〜５３−３メモリ５４−０〜５４−３比較器出力５５−０〜５５−３スタートパルス６０リセットパルス６１ φ１クロックパルス７０カウンタ８０カウントデータ

───────────────────────────────────────────────────── フロントページの続き (72)発明者楠田幸久大阪府大阪市中央区北浜４丁目７番28号日本板硝子株式会社内Ｆターム(参考） 2C162 AE21 AE28 AE47 AF07 AF13 AF22 AF69 FA04 FA17

Claims

【特許請求の範囲】

【請求項１】複数個の発光素子を列状に配置した複数個
の時分割駆動される発光素子アレイチップを配列した光
書き込みヘッドの駆動方法において、各発光素子アレイの最初の発光点を点灯させるタイミン
グが、感光ドラム上に投影される各発光点の副走査方向
の位置ズレ量によって調整されることを特徴とする光書
き込みヘッドの駆動方法。
【請求項２】前記発光素子アレイチップは、１列または
２列の略直線に沿って配列して実装されていることを特
徴とする請求項１に記載の光書き込みヘッドの駆動方
法。
【請求項３】前記最初の発光点を点灯させるタイミング
に応じて、各発光素子アレイチップを駆動する画像デー
タのタイミングをずらすことを特徴とする請求項１また
は２に記載の光書き込みヘッドの駆動方法。
【請求項４】複数個の発光素子を列状に配置した複数個
の時分割駆動される発光素子アレイチップを千鳥状に配
列し、前記発光素子アレイチップの配列方向に直交する
方向の各発光素子アレイチップの発光素子列の間隔を、
１ライン時間で移動する感光ドラム上の距離の整数倍に
して各発光素子アレイチップを実装する光書き込みヘッ
ドの駆動方法において、各発光素子アレイの最初の発光点を点灯させるタイミン
グが、感光ドラム上に投影される各発光点の副走査方向
の位置ズレ量によって調整され、前記最初の発光点を点
灯させるタイミングに応じて、各発光素子アレイチップ
を駆動する画像データのタイミングをずらすことを特徴
とする光書き込みヘッドの駆動方法。
【請求項５】前記画像データのタイミングをずらすため
に、画像用に用意されたメモリにまとめてシフトさせて
配置し、物理的なメモリの配置順に逐次前記メモリから
画像データを読み出すことを特徴とする請求項３または
４に記載の光書き込みヘッドの駆動方法。
【請求項６】前記画像用に用意されたメモリ上でまとめ
てシフトさせてメモリに配置するとき、シフトによって
画像データが書き込まれなかった番地に、画像書き込み
無しを表すデータを書き込むことを特徴とする請求項５
に記載の光書き込みヘッドの駆動方法。
【請求項７】チップ毎、または複数個のチップをひとま
とめにしたブロック毎に位置ズレ量を記憶手段に記憶し
ておき、前記記憶手段に記憶された前記位置ズレ量を用
いてタイミングを発生させ、発生させた前記タイミング
を用いて前記最初の発光点を点灯させることを特徴とす
る請求項１〜６のいずれかに記載の光書き込みヘッドの
駆動方法。
【請求項８】前記最初の発光点を点灯させるタイミング
は、チップ毎、または複数個のチップをひとまとめにし
たブロック毎に画像データと同期させて転送されること
を特徴とする請求項１〜７のいずれかに記載の光書き込
みヘッドの駆動方法。
【請求項９】画像データをシフトさせて前記メモリに配
置する処理は、画像データをメモリ上に展開する際にソ
フトウェア上で行うことを特徴とする請求項３〜８のい
ずれかに記載の光書き込みヘッドの駆動方法。
【請求項１０】前記発光素子アレイチップは、自己走査
型発光素子アレイチップであることを特徴とする請求項
１〜９のいずれかに記載の光書き込みヘッドの駆動方
法。