JP2003170625A - Method for driving optical write head - Google Patents
Method for driving optical write headInfo
- Publication number
- JP2003170625A JP2003170625A JP2001375323A JP2001375323A JP2003170625A JP 2003170625 A JP2003170625 A JP 2003170625A JP 2001375323 A JP2001375323 A JP 2001375323A JP 2001375323 A JP2001375323 A JP 2001375323A JP 2003170625 A JP2003170625 A JP 2003170625A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- element array
- image data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、光プリンタに用い
られる光書き込みヘッドの駆動方法に関し、特に、副走
査方向の発光点列位置ズレの補正方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving an optical writing head used in an optical printer, and more particularly to a method for correcting light emitting point array position deviation in the sub-scanning direction.
【0002】[0002]
【従来の技術】光プリンタの書き込みヘッド(以下、光
書き込みヘッドという)は、感光ドラムに光を露光させ
るための光源であり、発光素子アレイよりなる発光点列
を有している。光書き込みヘッドを備える光プリンタの
原理図を図1に示す。円筒形の感光ドラム2の表面に、
アモルファスSi等の光導電性を持つ材料(感光体)が
作られている。このドラムはプリントの速度で回転して
いる。回転しているドラムの感光体表面を、帯電器4で
一様に帯電させる。そして、光書き込みヘッド6で、印
字するドットイメージの光を感光体上に照射し、光の当
たったところの帯電を中和する。続いて、現像器8で感
光体上の帯電状態にしたがって、トナーを感光体上につ
ける。そして、転写器10でカセット12中から送られ
てきた用紙14上に、トナーを転写する。用紙は、定着
器16にて熱等を加えられ定着され、スタッカ18に送
られる。一方、転写の終了したドラムは、消去ランプ2
0で帯電が全面にわたって中和され、清掃器22で残っ
たトナーが除去される。2. Description of the Related Art A writing head of an optical printer (hereinafter referred to as an optical writing head) is a light source for exposing a photosensitive drum to light and has a light emitting point array composed of a light emitting element array. A principle diagram of an optical printer having an optical writing head is shown in FIG. On the surface of the cylindrical photosensitive drum 2,
A material (photoreceptor) having photoconductivity such as amorphous Si has been made. This drum is rotating at print speed. The photoconductor surface of the rotating drum is uniformly charged by the charger 4. Then, the optical writing head 6 irradiates the photosensitive member with the light of the dot image to be printed, and neutralizes the charging where the light hits. Subsequently, the developing device 8 applies toner onto the photoconductor according to the charged state of the photoconductor. Then, the transfer device 10 transfers the toner onto the sheet 14 sent from the cassette 12. The sheet of paper is heated and fixed by the fixing device 16 and is fixed to the stacker 18. On the other hand, the erased lamp 2
At 0, the charge is neutralized over the entire surface, and the cleaning device 22 removes the remaining toner.
【0003】光書き込みヘッド6の構造を図2に示す。
光書き込みヘッド6は、発光素子アレイ24とロッドレ
ンズアレイ26で構成され、レンズの焦点が感光ドラム
2上に結ぶようになっている。ロッドレンズアレイは、
例えばロッドレンズを俵積みして構成される。The structure of the optical writing head 6 is shown in FIG.
The optical writing head 6 is composed of a light emitting element array 24 and a rod lens array 26, and the focal point of the lens is located on the photosensitive drum 2. The rod lens array is
For example, it is configured by stacking rod lenses in a bag.
【0004】一方、本発明者らは、発光素子アレイの構
成要素としてpnpn構造を持つ3端子発光サイリスタ
に注目し、発光点の自己走査が実現できることを既に特
許出願(特開平1−238962号公報、特開平2−1
4584号公報、特開平2−92650号公報、特開平
2−92651号公報)し、光書き込みヘッド用光源と
して実装上簡便となること、発光素子ピッチを細かくで
きること、コンパクトな発光素子アレイを作製できるこ
と等を示した。On the other hand, the present inventors have paid attention to a three-terminal light emitting thyristor having a pnpn structure as a constituent element of a light emitting element array, and have already filed a patent application (Japanese Patent Laid-Open No. 1-238962) that self-scanning of a light emitting point can be realized. Japanese Patent Laid-Open No. 2-1
No. 4584, Japanese Unexamined Patent Publication No. 2-92650, Japanese Unexamined Patent Publication No. 2-92651), it is easy to mount as a light source for an optical writing head, the light emitting element pitch can be made fine, and a compact light emitting element array can be manufactured. Etc.
【0005】さらに、本発明者らは、pnpn構造を持
つ発光サイリスタよりなる転送素子アレイをシフトレジ
スタとして、発光素子アレイと分離した構造の自己走査
型発光素子アレイを提案している(特開平2−2636
68号公報)。Furthermore, the present inventors have proposed a self-scanning light-emitting element array having a structure in which a transfer element array composed of a light-emitting thyristor having a pnpn structure is used as a shift register and is separated from the light-emitting element array (Japanese Patent Laid-Open Publication No. HEI 2). -2636
No. 68).
【0006】図3に、この自己走査型発光素子アレイ
(2相駆動1点点灯カソードコモン型)の等価回路図を
示す。この発光素子アレイは、スイッチ素子T(1)〜
T(4)、書き込み用発光素子L(1)〜L(4)から
なる。スイッチ素子部分の構成は、ダイオード接続を用
いている。VGKは電源(通常5V)であり、負荷抵抗R
L を経て各スイッチ素子のゲート電極G1 〜G3 に接続
されている。また、スイッチ素子のゲート電極G1 〜G
3 は、書き込み用発光素子のゲート電極にも接続され
る。スイッチ素子T(1)のゲート電極にはスタートパ
ルスφS が加えられ、スイッチ素子のアノード電極に
は、交互に転送用クロックパルスφ1,φ2が加えら
れ、書き込み用発光素子のアノード電極には、書き込み
信号φI が加えられている。FIG. 3 shows the self-scanning light emitting element array.
Equivalent circuit diagram of (2-phase drive 1 point lighting common cathode type)
Show. This light emitting element array includes switch elements T (1) to
From T (4), the writing light emitting elements L (1) to L (4)
Become. Use a diode connection for the switch element configuration.
I am VGKIs a power supply (usually 5V) and a load resistance R
L Through the gate electrode G of each switch element1 ~ G3 Connected to
Has been done. Also, the gate electrode G of the switch element1 ~ G
3 Is also connected to the gate electrode of the writing light-emitting element.
It The gate electrode of the switch element T (1) has a start pattern.
Ruth φS Is added to the anode electrode of the switch element.
Of the transfer clock pulses φ1 and φ2 are alternately applied.
Write on the anode electrode of the light emitting element for writing.
Signal φI Has been added.
【0007】動作を簡単に説明する。まず転送用クロッ
クパルスφ1の電圧がハイレベルで、スイッチ素子T
(2)がオン状態であるとする。このとき、ゲート電極
G2 の電位はVGKの5Vからほぼ零Vにまで低下する。
この電位降下の影響はダイオードD2 によってゲート電
極G3 に伝えられ、その電位を約1Vに(ダイオードD
2 の順方向立上り電圧(拡散電位に等しい))に設定す
る。しかし、ダイオードD1 は逆バイアス状態であるた
めゲート電極G1 への電位の接続は行われず、ゲート電
極G1 の電位は5Vのままとなる。発光サイリスタのオ
ン電位は、ゲート電極電位+pn接合の拡散電位(約1
V)で近似されるから、次の転送用クロックパルスφ2
のHレベル電圧は約2V(スイッチ素子T(3)をオン
させるために必要な電圧)以上でありかつ約4V(スイ
ッチ素子T(5)をオンさせるために必要な電圧)以下
に設定しておけばスイッチ素子T(3)のみがオンし、
これ以外のスイッチ素子はオフのままにすることができ
る。従って2本の転送用クロックパルスでオン状態が転
送されることになる。The operation will be briefly described. First, the transfer clock
When the voltage of pulse pulse φ1 is high level, the switching element T
It is assumed that (2) is on. At this time, the gate electrode
G2 Potential is VGKFrom 5 V to almost zero V.
The effect of this potential drop is diode D2 By gated
Pole G3 To about 1 V (diode D
2 Forward voltage (equal to the diffusion potential) of
It However, the diode D1 Is in reverse bias
Gate electrode G1 No potential is connected to the gate
Pole G1 The potential remains at 5V. Light-emitting thyristor
The gate potential is the gate electrode potential + the diffusion potential of the pn junction (about 1
V), the next transfer clock pulse φ2
H level voltage is about 2V (switch element T (3) is turned on
Is higher than the required voltage) and about 4V (switch
Switch element T (5) to turn on)
If set to, only the switch element T (3) is turned on,
Other switch elements can be left off
It Therefore, the on state changes with two transfer clock pulses.
Will be sent.
【0008】スタートパルスφS は、このような転送動
作を開始させるためのパルスであり、スタートパルスφ
S をLレベル(約0V)にすると同時に転送用クロック
パルスφ2をHレベル(約2〜約4V)とし、スイッチ
素子T(1)をオンさせる。その後すぐ、スタートパル
スφS はHレベルに戻される。The start pulse φ S is a pulse for starting such a transfer operation, and the start pulse φ S
At the same time when S is set to the L level (about 0 V), the transfer clock pulse φ2 is set to the H level (about 2 to about 4 V), and the switch element T (1) is turned on. Immediately after that, the start pulse φ S is returned to the H level.
【0009】いま、スイッチ素子T(2)がオン状態に
あるとすると、ゲート電極G2 の電位は、VGKより低下
し、ほぼ0Vとなる。したがって、書き込み信号φI の
電圧が、pn接合の拡散電位(約1V)以上であれば、
発光素子L(2)を発光状態とすることができる。Now, assuming that the switch element T (2) is in the ON state, the potential of the gate electrode G 2 becomes lower than V GK and becomes almost 0V. Therefore, if the voltage of the write signal φ I is the diffusion potential of the pn junction (about 1 V) or more,
The light emitting element L (2) can be in a light emitting state.
【0010】これに対し、ゲート電極G1 は約5Vであ
り、ゲート電極G3 は約1Vとなる。したがって、発光
素子L(1)の書き込み電圧は約6V、発光素子L
(3)の書き込み電圧は約2Vとなる。これから、発光
素子L(2)のみに書込める書き込み信号φI の電圧
は、1〜2Vの範囲となる。発光素子L(2)がオン、
すなわち発光状態に入ると、発光強度は書き込み信号φ
I に流す電流量で決められ、任意の強度にて画像書き込
みが可能となる。また、発光状態を次の発光素子に転送
するためには、書き込み信号φI ラインの電圧を一度0
Vまでおとし、発光している発光素子をいったんオフに
しておく必要がある。On the other hand, the gate electrode G 1 is about 5V and the gate electrode G 3 is about 1V. Therefore, the writing voltage of the light emitting element L (1) is about 6 V,
The write voltage of (3) is about 2V. From this, the voltage of the write signal φ I which can be written only to the light emitting element L (2) is in the range of 1 to 2V. Light-emitting element L (2) is on,
That is, when entering the light emitting state, the light emission intensity is the write signal φ.
It is determined by the amount of current flowing through I , and it is possible to write images at any intensity. In order to transfer the light emitting state to the next light emitting element, the voltage of the write signal φ I line is once set to 0.
It is necessary to turn off the light emitting element which is emitting light to V.
【0011】このような自己走査型発光素子アレイは、
通常の発光素子アレイに比べてボンディングパッドが少
なくてよいという特徴がある。この特徴によりチップ面
積を小さくできる利点がある。Such a self-scanning light emitting device array is
It has a feature that the number of bonding pads may be smaller than that of a normal light emitting element array. This feature has the advantage that the chip area can be reduced.
【0012】自己走査型発光素子アレイを光書き込みヘ
ッドなどへ応用する場合は、複数の発光素子アレイチッ
プを一方向に配列し、画像を出力する場合、メモリ上の
画像データを所望のタイミングに同期させて、発光素子
アレイチップ上の対応する発光素子に転送して発光素子
を発光させる。When the self-scanning light emitting element array is applied to an optical writing head or the like, when a plurality of light emitting element array chips are arranged in one direction and an image is output, the image data in the memory is synchronized with a desired timing. Then, the light emitting elements are transferred to the corresponding light emitting elements on the light emitting element array chip to cause the light emitting elements to emit light.
【0013】[0013]
【発明が解決しようとする課題】しかしながら、従来の
光書き込みヘッドでは、複数の発光素子アレイチップを
一方向に配列する際に、ヘッド自体の歪みや、アレイチ
ップを実装するときの実装精度、さらにレンズアレイ配
列のゆらぎなどにより、チップの配列が、チップの配列
方向(以下、主走査方向という)に対して直交する方向
(以下、副走査方向という)にずれてしまう。このよう
な光書き込みヘッドを用いて、感光ドラムに光点列を投
影すると、各アレイチップを副走査方向にずれて配列さ
れた分、感光ドラム上の光点列に、副走査方向にズレを
生じ、その結果、出力される画像にもアレイチップのズ
レ幅に相当するズレを生じる。However, in the conventional optical writing head, when arranging a plurality of light emitting element array chips in one direction, distortion of the head itself, mounting accuracy when mounting the array chips, and Due to fluctuations in the lens array arrangement or the like, the arrangement of the chips deviates in a direction (hereinafter referred to as the sub-scanning direction) orthogonal to the chip arrangement direction (hereinafter referred to as the main scanning direction). When a light spot array is projected onto the photosensitive drum by using such an optical writing head, the array chips are arranged with a shift in the sub-scanning direction, so that the light spot array on the photosensitive drum is displaced in the sub-scanning direction. As a result, the output image also has a shift corresponding to the shift width of the array chip.
【0014】従来の光書き込みヘッドでは、この副走査
方向のズレの補正を、アレイチップ毎に画像メモリから
画像データを呼び出し、時間調整のための遅延回路によ
って、アレイチップ上の対応する発光素子に画像データ
を転送するタイミングを調整することによって行ってい
る。In the conventional optical writing head, in order to correct the deviation in the sub-scanning direction, image data is called from the image memory for each array chip, and a delay circuit for time adjustment is used to make the corresponding light emitting element on the array chip. This is done by adjusting the timing of transferring image data.
【0015】このため、アレイチップ毎にタイミングを
調整するための回路を組み込む必要があり、また、タイ
ミングをアレイチップ毎に調整することになるため、ア
レイチップ毎にタイミングの設定値を記憶しておく必要
があり、さらに、スタートパルスラインに供給されるス
タートパルスの発生タイミングとこの設定値との同期を
取る必要があり、回路構成が複雑になるという問題があ
る。Therefore, it is necessary to incorporate a circuit for adjusting the timing for each array chip, and since the timing is adjusted for each array chip, the set value of the timing is stored for each array chip. In addition, it is necessary to synchronize the generation timing of the start pulse supplied to the start pulse line with this set value, which causes a problem that the circuit configuration becomes complicated.
【0016】本発明の目的は、発光素子アレイチップ毎
に画像メモリから画像データを呼び出し、発光素子アレ
イチップ上の対応する発光素子に画像データを転送する
タイミングを調整するための回路を必要とすることな
く、感光ドラム上の光点列の副走査方向のズレを補正で
きる光書き込みヘッドの駆動方法を提供することにあ
る。An object of the present invention requires a circuit for calling image data from the image memory for each light emitting element array chip and adjusting the timing of transferring the image data to the corresponding light emitting element on the light emitting element array chip. It is an object of the present invention to provide a method of driving an optical writing head, which can correct the deviation of the light spot array on the photosensitive drum in the sub-scanning direction.
【0017】また、本発明の他の目的は、発光素子アレ
イチップの副走査方向の実装精度を緩和しても、画像出
力時に光ドラム上の光点列の副走査方向のズレを高精細
に補正できる光書き込みヘッドの駆動方法を提供するこ
とにある。Another object of the present invention is to provide a high-definition deviation in the sub-scanning direction of the light spot array on the optical drum during image output, even if the mounting accuracy of the light-emitting element array chip in the sub-scanning direction is relaxed. An object of the present invention is to provide a method of driving an optical writing head that can be corrected.
【0018】[0018]
【課題を解決するための手段】本発明は、複数個の発光
素子を列状に配置した複数個の時分割駆動される発光素
子アレイチップを配列した光書き込みヘッドの駆動方法
において、各発光素子アレイの最初の発光点を点灯させ
るタイミングが、感光ドラム上に投影される各発光点の
副走査方向の位置ズレ量によって調整されることを特徴
とする。The present invention provides a method of driving an optical writing head in which a plurality of time-division driven light emitting element array chips in which a plurality of light emitting elements are arranged in rows are arranged. It is characterized in that the timing of turning on the first light emitting point of the array is adjusted by the amount of positional deviation of each light emitting point projected on the photosensitive drum in the sub-scanning direction.
【0019】前記発光素子アレイチップは、1列または
2列の略直線に沿って配列して実装され、前記最初の発
光点を点灯させるタイミングに応じて、各発光素子アレ
イチップを駆動する画像データのタイミングをずらすこ
とが望ましい。The light emitting element array chips are arranged and mounted along one or two rows of substantially straight lines, and image data for driving each light emitting element array chip in accordance with the timing of lighting the first light emitting point. It is desirable to shift the timing of.
【0020】また、本発明は、複数個の発光素子を列状
に配置した複数個の時分割駆動される発光素子アレイチ
ップを千鳥状に配列し、前記発光素子アレイチップの配
列方向に直交する方向の各発光素子アレイチップの発光
素子列の間隔を、1ライン時間で移動する感光ドラム上
の距離の整数倍にして各発光素子アレイチップを実装す
る光書き込みヘッドの駆動方法において、各発光素子ア
レイの最初の発光点を点灯させるタイミングが、感光ド
ラム上に投影される各発光点の副走査方向の位置ズレ量
によって調整され、前記最初の発光点を点灯させるタイ
ミングに応じて、各発光素子アレイチップを駆動する画
像データのタイミングをずらすことを特徴とする。Further, according to the present invention, a plurality of time-divisionally driven light emitting element array chips in which a plurality of light emitting elements are arranged in a row are arranged in a staggered pattern, and are orthogonal to the arrangement direction of the light emitting element array chips. In a method of driving an optical writing head, in which each light emitting element array chip is mounted in the same direction by making the interval between the light emitting element arrays of the light emitting element array chips an integral multiple of the distance on the photosensitive drum that moves in one line time, The timing of lighting the first light emitting point of the array is adjusted by the amount of positional deviation of each light emitting point projected on the photosensitive drum in the sub-scanning direction, and each light emitting element is adjusted in accordance with the timing of lighting the first light emitting point. It is characterized in that the timing of image data for driving the array chip is shifted.
【0021】前記画像データのタイミングをずらすため
に、画像用に用意されたメモリにまとめてシフトさせて
配置し、物理的なメモリの配置順に逐次前記メモリから
画像データを読み出すことが望ましく、前記画像用に用
意されたメモリ上でまとめてシフトさせてメモリに配置
するとき、シフトによって画像データが書き込まれなか
った番地に、画像書き込み無しを表すデータを書き込む
ことが望ましい。In order to shift the timing of the image data, it is desirable to collectively shift and arrange the images in a memory prepared for the image, and sequentially read the image data from the memory in the physical memory arrangement order. When collectively shifting and arranging in the memory prepared on the memory prepared for, it is desirable to write the data indicating no image writing to the address where the image data was not written by the shift.
【0022】また、チップ毎、または複数個のチップを
ひとまとめにしたブロック毎に位置ズレ量を記憶手段に
記憶しておき、前記記憶手段に記憶された前記位置ズレ
量を用いてタイミングを発生させ、発生させた前記タイ
ミングを用いて前記最初の発光点を点灯させることが望
ましい。Further, the amount of positional deviation is stored in the storage means for each chip or for each block in which a plurality of chips are grouped together, and timing is generated using the amount of positional deviation stored in the storage means. It is desirable that the first light emitting point is turned on by using the generated timing.
【0023】また、前記最初の発光点を点灯させるタイ
ミングは、チップ毎、または複数個のチップをひとまと
めにしたブロック毎に画像データと同期させて転送され
ることが望ましく、画像データをシフトさせて前記メモ
リに配置する処理は、画像データをメモリ上に展開する
際にソフトウェア上で行うことが望ましい。Further, the timing of turning on the first light emitting point is preferably transferred in synchronization with the image data for each chip or for each block in which a plurality of chips are grouped together, and the image data is shifted. The process of arranging in the memory is preferably performed by software when the image data is expanded in the memory.
【0024】さらに、前記発光素子アレイチップは、自
己走査型発光素子アレイチップであることが望ましい。Further, it is preferable that the light emitting element array chip is a self-scanning type light emitting element array chip.
【0025】[0025]
【発明の実施の形態】次に、本発明の第1の実施の形態
について、図面を参照して説明する。BEST MODE FOR CARRYING OUT THE INVENTION Next, a first embodiment of the present invention will be described with reference to the drawings.
【0026】図4は、本発明に係る自己走査型発光素子
アレイチップをヘッド上に略直線状に配列した状態を示
す図である。図4において、x方向はチップの主走査方
向であり、各自己走査型発光素子アレイチップ上の発光
点は最も左側の発光点から、1点ずつ順にx方向にシフ
トしていく。このシフトしたタイミングで各発光点が点
灯するかどうかで画像の書き込みを行う。一方、y方向
は、副走査方向であり、紙の送られる方向と同じであ
る。FIG. 4 is a view showing a state in which the self-scanning light emitting element array chips according to the present invention are arranged on the head in a substantially linear manner. In FIG. 4, the x direction is the main scanning direction of the chip, and the light emitting point on each self-scanning light emitting element array chip is sequentially shifted in the x direction from the leftmost light emitting point. An image is written depending on whether or not each light emitting point is turned on at this shifted timing. On the other hand, the y direction is the sub-scanning direction, which is the same as the paper feeding direction.
【0027】自己走査型発光素子アレイチップ(C0 ,
Cl ,C2 ,C3 )29は、256個の発光素子33が
一定間隔で直線状に設けられており、直線状に設けられ
た発光素子33に沿ってボンディングパッド31が設け
られている。各自己走査型発光素子アレイチップ
(C0 ,Cl ,C2 ,C3 )29は、直線に配列しよう
としたが、機械精度により、y方向にズレが生じてい
る。ここでは、C3チップの発光点中心線を基準に、チ
ップのズレL0 ,Ll ,L2 ,L3 を測ったところ、L
0 =−11μm、Ll =−15μm、L2 =−5μm、
L3 =0μmであった。Self-scanning light emitting element array chip (C0,
Cl, C2, C3) 29 has 256 light emitting elements 33
It is provided in a straight line at regular intervals, and is provided in a straight line.
The bonding pad 31 is provided along the light emitting element 33.
Has been. Each self-scanning light emitting element array chip
(C0, Cl, C2, C3) 29 should be arranged in a straight line
However, due to mechanical accuracy, there is a deviation in the y direction.
It Here, based on the light emitting point center line of the C3 chip,
Displacement L0, Ll, L2, L3Was measured, L
0= -11 μm, Ll= -15 μm, L2= -5 μm,
L3= 0 μm.
【0028】さて、この発光素子アレイチップC0 〜C
3 を全点灯させて直線を描く場合、チップのズレL0 〜
L3 の影響で、図5に示すように、直線が歪んで描かれ
る。図5のそれぞれの帯は、各チップの発光素子から発
光されたスポット光を重ねて描いたものである。なお、
各チップ毎の帯がx軸と平行にならないのは、1ライン
を描いている間に、紙がy方向に進むためである。な
お、ここでは、発光点間隔は、1200dpi(1イン
チあたり1200個の発光点が並ぶ。約21.16μm
間隔)であり、1ラインを描いている間に紙の進む距離
も、21.16μmの場合を考える。Now, the light emitting element array chips C 0 to C
When all 3 are lit and a straight line is drawn, chip misalignment L 0 ~
Due to the influence of L 3 , the straight line is distorted and drawn as shown in FIG. Each band in FIG. 5 is an overlapping drawing of spot light emitted from the light emitting element of each chip. In addition,
The band for each chip is not parallel to the x axis because the paper advances in the y direction while drawing one line. Here, the light emitting point interval is 1200 dpi (1200 light emitting points are aligned per inch. About 21.16 μm
It is considered that the distance traveled by the paper while drawing one line is 21.16 μm.
【0029】さて、先ほど図5を描くために使ったデー
タの、メモリ上での格納の様子を図6に示す。この図6
のデータを物理的なメモリの配置順に読み出す。縦の列
方向の並びは、各発光素子アレイチップの発光点に対応
した画像データであり、(WXYZ)は、WXYZ
(h)番のデータの値(0または1)を表している
((h)は16進数であることを示す。特に断らない限
り10進数で示す)。なお、W(h)は、画像データの
ライン番号、X(h)はチップ番号(0,1,2,
3)、YZ(h)は各チップの発光点番号を表してい
る。たとえば、(123E)は、第1ラインの第2チッ
プの、3E(h)番目の発光点の画像データであること
を示している。図6では、横方向にデータを見ていく
と、いつもXのみ異なり、他のW,Y,Zは同じデータ
が並んでいる。すなわち、同じラインの同じ発光点番号
のデータは同じタイミングで読み出されている。FIG. 6 shows how the data used to draw FIG. 5 is stored on the memory. This Figure 6
Is read out in the physical memory arrangement order. The array in the vertical column direction is image data corresponding to the light emitting points of each light emitting element array chip, and (WXYZ) is WXYZ.
It represents the value (0 or 1) of the (h) th data ((h) indicates that it is a hexadecimal number. Unless otherwise specified, it is indicated by a decimal number). Note that W (h) is the line number of the image data, and X (h) is the chip number (0, 1, 2,
3) and YZ (h) represent the light emitting point number of each chip. For example, (123E) indicates that it is the image data of the 3E (h) th light emitting point of the second chip on the first line. In FIG. 6, when looking at the data in the horizontal direction, only X is always different, and the same data is lined up for the other W, Y, and Z. That is, the data of the same light emitting point number on the same line are read at the same timing.
【0030】次に、y方向のズレを補正するために、デ
ータをメモリ上でシフトした。このときのデータのメモ
リ上での格納の様子を図7に示す。前述のように、図4
におけるチップのy方向のズレは、L0 =−11μm、
Ll =−15μm、L2 =−5μm、L3 =0μmであ
る。紙は+y方向に送られるので、各ライン描画のスタ
ートは、C3 を基準とすると、それぞれ、−11μm、
−15μm、−5μm、0μm分遅延させればよい。逆
に、最も遅延量の小さいClを基準と考えると、それぞ
れ、4μm、0μm、10μm、15μm遅延させれば
よい。256個の発光点を順次点灯させている間に、副
走査方向に送られる距離は、21.16μmであるか
ら、それぞれ、4/21.16×256≒30(h)、
0、10/21.16×256≒79(h)、15/2
1.16×256≒B5(h)となる。なお、2相駆動
の自己走査型発光素子の場合、スタート信号とφ1クロ
ックパルスとの積でスタートが始まるため、選ばれる発
光点ズレ数は、偶数を選ぶ必要があるため、結局、30
(h)、0、7A(h)、B6(h)を採った。Next, in order to correct the shift in the y direction, the data was shifted on the memory. FIG. 7 shows how the data is stored on the memory at this time. As mentioned above, FIG.
Of the chip in the y direction is L 0 = −11 μm,
L 1 = -15 μm, L 2 = -5 μm, and L 3 = 0 μm. Since the paper is sent in the + y direction, the start of each line drawing is -11 μm, with C 3 as the reference.
It may be delayed by -15 μm, −5 μm, or 0 μm. On the contrary, when Cl having the smallest amount of delay is considered as a reference, it may be delayed by 4 μm, 0 μm, 10 μm, and 15 μm, respectively. Since the distance sent in the sub-scanning direction is 21.16 μm while 256 light emitting points are sequentially turned on, 4 / 2.16 × 256≈30 (h),
0, 10/2 1.16 x 256 ≈ 79 (h), 15/2
1.16 × 256≈B5 (h). In the case of a two-phase driving self-scanning light emitting element, since the start is started by the product of the start signal and the φ1 clock pulse, it is necessary to select an even number of light emitting point shifts.
(H), 0, 7A (h) and B6 (h) were taken.
【0031】また、図7には、各チップ用のスタートタ
イミング用のデータを合わせて示した。この列のデータ
は、YZ(h)=00(h)のときに0であり、それ以
外は1が入れられている。ここで使われている自己走査
型発光素子は、スタートパルスが0で、φ1クロックパ
ルスが0→1となるときシフト部の第1サイリスタがオ
ンするものを使っている。FIG. 7 also shows start timing data for each chip. The data in this column is 0 when YZ (h) = 00 (h), and 1 is entered in other cases. The self-scanning light emitting element used here is one in which the first thyristor of the shift section is turned on when the start pulse is 0 and the φ1 clock pulse becomes 0 → 1.
【0032】このように、スタートタイミング用データ
をメモリ上に配列し、物理的なメモリの配列順に読み出
すことで、特別な回路を用いることなく、画像データと
スタートタイミングの同期を取ることが可能である。図
7の画像データを順次読み出して、描画した結果を図8
に示す。As described above, by arranging the start timing data on the memory and reading them in the physical memory arrangement order, it is possible to synchronize the image data and the start timing without using a special circuit. The result of drawing by sequentially reading the image data of FIG. 7 is shown in FIG.
Shown in.
【0033】本方法では、1ラインを描画する間に送ら
れる紙の距離を発光点数の半分で割った値の分解能で細
かい調整が可能である。本実施の形態では、21.16
μm/128=0.16μm単位の調整が可能となる。
なお、データが書き込まれなかった画像メモリ番地で
は、0(画像書き込み無しを表すデータ)を指定する。
また、画像データをシフトさせて前記メモリに配置する
処理は、画像データをメモリ上に展開する際にソフトウ
ェア上で行ってもよい。With this method, fine adjustment is possible with the resolution of the value obtained by dividing the distance of the paper fed during drawing one line by half the number of light emitting points. In this embodiment, 21.16.
Adjustment in μm / 128 = 0.16 μm unit is possible.
It should be noted that 0 (data indicating no image writing) is designated at the image memory address where no data has been written.
Further, the process of shifting the image data and arranging the image data in the memory may be performed by software when the image data is expanded on the memory.
【0034】次に、本発明の第2の実施の形態について
説明する。Next, a second embodiment of the present invention will be described.
【0035】第1の実施の形態では、画像データととも
にスタートタイミングをメモリ上に展開して、同時に転
送することで、特別な装置を用意せずとも、y方向のズ
レが補正できた。しかし、メモリ容量が2倍必要であ
り、また、データを送る線も2倍必要となる。そこで、
第2の実施の形態では、スタートタイミングを発生させ
る装置を別に用意する。図9は、スタートタイミングを
発生させる装置の回路図であり、図10は、動作を説明
するタイミングチャートである。In the first embodiment, the start timing is expanded on the memory together with the image data and transferred at the same time, so that the deviation in the y direction can be corrected without preparing a special device. However, the memory capacity is doubled, and the line for transmitting data is also doubled. Therefore,
In the second embodiment, a device for generating the start timing is separately prepared. FIG. 9 is a circuit diagram of an apparatus for generating start timing, and FIG. 10 is a timing chart for explaining the operation.
【0036】カウンタ70のCLK端子には、φ1クロ
ックパルス61が入力され、RST端子には、リセット
パルス60が入力され、カウンタ70は、リセットパル
ス60が立ち上がった後のφ1クロックパルス61の立
ち上がりの数を数える。一方、メモリ53−0〜53−
3には、チップ毎のスタートタイミング設定値が格納さ
れている。The φ1 clock pulse 61 is input to the CLK terminal of the counter 70, the reset pulse 60 is input to the RST terminal, and the counter 70 rises the φ1 clock pulse 61 after the reset pulse 60 rises. Count the number. On the other hand, the memories 53-0 to 53-
In 3, the start timing set value for each chip is stored.
【0037】比較器52−0は、メモリ53−0の設定
値とカウンタ70から出力されるカウントデータ80と
を比較し、両者が一致したときは“1”、不一致の時は
“0”とする比較器出力54−0を出力する。NAND
ゲート51−0は、比較器出力54−0とφ1クロック
パルス61との間のNANDを取り、スタートパルス5
5−0を出力する。The comparator 52-0 compares the set value of the memory 53-0 with the count data 80 output from the counter 70. If they match, it is "1", and if they do not match, "0". And outputs the comparator output 54-0. NAND
The gate 51-0 takes the NAND between the comparator output 54-0 and the φ1 clock pulse 61, and outputs the start pulse 5
Outputs 5-0.
【0038】同様に、比較器52−1〜52−3は、メ
モリ53−1〜53−3の各設定値とカウントカウント
データ80を比較し、両者が一致したときは“1”、不
一致の時は“0”とする比較器出力54−1〜54−3
をそれぞれ出力する。各NANDゲート51−1〜51
−3は、比較器出力54−1〜54−3とφ1クロック
パルス61との間のNANDを取り、スタートパルス5
5−1〜55−3をそれぞれ出力する。Similarly, the comparators 52-1 to 52-3 compare the set values of the memories 53-1 to 53-3 with the count count data 80, and when they match each other, the count value is "1". Comparator outputs 54-1 to 54-3 set to "0" at the time
Are output respectively. Each NAND gate 51-1 to 51
-3 takes a NAND between the comparator outputs 54-1 to 54-3 and the φ1 clock pulse 61, and starts pulse 5
5-1 to 55-3 are output respectively.
【0039】図10は、リセットパルス60、φ1クロ
ックパルス61、φ2クロックパルス62、比較器出力
54−0〜54−3、スタートパルス55−0〜55−
3のタイミングを示している。FIG. 10 shows a reset pulse 60, a φ1 clock pulse 61, a φ2 clock pulse 62, a comparator output 54-0 to 54-3, and a start pulse 55-0 to 55-.
3 shows the timing of 3.
【0040】次に、本発明の第3の実施の形態について
説明する。Next, a third embodiment of the present invention will be described.
【0041】第2の実施の形態では、カウンタ、比較器
などが必要であり、回路構成が複雑であった。そこで、
(1個の自己走査型発光素子に含まれる発光素子の数)
×(チップ数)の半分のメモリを準備して、図10のス
タートパルス55−0〜55−3を記憶させ、画像デー
タと同期して逐次読み出すことで第2の実施の形態と同
様の効果を得られた。In the second embodiment, a counter, a comparator, etc. are required, and the circuit structure is complicated. Therefore,
(Number of light emitting elements included in one self-scanning light emitting element)
An effect similar to that of the second embodiment can be obtained by preparing half the memory of × (the number of chips), storing the start pulses 55-0 to 55-3 in FIG. 10 and sequentially reading the pulses in synchronization with the image data. Was obtained.
【0042】次に、本発明の第4の実施の形態について
説明する。Next, a fourth embodiment of the present invention will be described.
【0043】第4の実施の形態は、発光素子アレイチッ
プを2列の直線、および千鳥状配置などのような2列の
略直線で配列して実装するものである。In the fourth embodiment, the light emitting element array chips are mounted by arranging them in two rows of straight lines and two rows of substantially straight lines such as a staggered arrangement.
【0044】図11は、本発明に係る自己走査型発光素
子アレイをヘッド上に千鳥状に配列した状態を示してい
る。図11において、x軸方向はチップの主走査方向で
あり、y方向は副走査方向であり、紙送りの方向と同じ
である。自己走査型発光素子アレイチップ(C0 ,
Cl ,C2 ,C3 )29は、両端にボンデイングパッド
31が設けられており、その間に256個の発光素子3
3が間隔pで直線状に設けられている。また、自己走査
型発光素子アレイチップ29は、y方向に、発光素子3
3の間隔pのn倍(nは整数)に相当する距離ずらして
アレイチップの両端を重ねて千鳥状にx方向に配列さ
れ、基板上に接着剤で固定されている。FIG. 11 shows a state in which the self-scanning light emitting element array according to the present invention is arranged in a staggered manner on the head. In FIG. 11, the x-axis direction is the main scanning direction of the chip and the y direction is the sub-scanning direction, which is the same as the paper feeding direction. Self-scanning light emitting element array chip (C 0 ,
C l , C 2 , C 3 ) 29 is provided with bonding pads 31 at both ends, and 256 light emitting elements 3 are provided between them.
3 are linearly provided at intervals p. In addition, the self-scanning light emitting element array chip 29 is arranged so that the light emitting elements 3 are arranged in the y direction.
The array chips are arranged in a zigzag pattern in a z-direction by shifting a distance corresponding to n times the interval p of 3 (n is an integer), and are fixed on the substrate with an adhesive.
【0045】紙送りの速度は、自己走査型発光素子アレ
イが1ラインを描く時間の間にpだけ進む場合について
考える。このとき、両端の発光点のx方向の間隔x1 ,
x2,x3 はすべてpに等しくすることで、複数個の自
己走査型発光素子アレイチップ全部を通して、発光素子
33のx軸方向の間隔を一定値pにしている。Consider the case where the paper feeding speed advances by p during the time when the self-scanning light emitting element array draws one line. At this time, the distance x 1 between the light emitting points at both ends in the x direction,
By making all x 2 and x 3 equal to p, the interval of the light emitting elements 33 in the x-axis direction is set to a constant value p through all the plurality of self-scanning light emitting element array chips.
【0046】また、自己走査型発光素子アレイチップ2
9は、すべて同じデザインのものを用いているため、偶
数番チップC0 ,C2 と奇数番チップCl ,C3 とは対
向して置かれている。このため、発光点の転送方向はC
0 ,C2 では左から右へ、C l ,C3 では右から左へと
なっている。The self-scanning light emitting element array chip 2
Since all 9 use the same design,
Number chip C0, C2And odd numbered chip Cl, C3Vs
It is placed facing. Therefore, the transfer direction of the light emitting point is C
0, C2Then from left to right, C l, C3Then from right to left
Has become.
【0047】理想的なチップ配置では、x1 =x2 =x
3 =p、dl =d3 =np(nは自然数)、d2 =0で
ある。ここで、dl ,d2 ,d3 は、C0 の発光点中心
線を基準とするCl ,C2 ,C3 各チップ発光点中心線
までのy方向での距離である。しかし、実装時の機械的
精度などにより、理想値からずれる。いま、画像データ
のタイミングを一切調整せずに直線を描かせた例を図1
2に示す。このままでは、段差が大きく、画質は低いも
のとなってしまう。そこで、dl ,d2 ,d3に相当す
る分だけ、第1の実施の形態と同様にメモリ上でずら
す。この場合、C 0 に対して、n番チップのデータは、
dn /21.16×256だけ遅延させればよい(ここ
で、dn はμmで表した値である。)実測の結果、dl
=48μm、d2 =4μm、d3 =44μmであった。
したがって、各チップのスタートタイミングは、Cl で
48/21.16×256=580ビット、C2 で4/
21.16×256=48ビット,C3 で44/21.
16×256=532ビット分だけデータをずらせばよ
い。あわせて、スタートパルスタイミングも、第1の実
施の形態と同様、YZ(h)=00(h)のときのみ
“1”となるデータ列を準備する。この補正の結果、図
13のように、直線をうまくつなげることができた。In an ideal chip placement, x1= X2= X
3= P, dl= D3= Np (n is a natural number), d2= 0
is there. Where dl, D2, D3Is C0Center of light emitting point
C based on the linel, C2, C3Center line of each chip emission point
Is the distance in the y direction. However, the mechanical
The value deviates from the ideal value due to accuracy. Image data now
An example of drawing a straight line without adjusting the timing of Figure 1
2 shows. If this is left as it is, the level difference is large and the image quality is
Will be Therefore, dl, D2, D3Equivalent to
Therefore, as in the first embodiment, there is a shift in the memory.
You In this case, C 0On the other hand, the data of the nth chip is
dn/21.16×256 delay (here
And dnIs a value expressed in μm. ) Result of actual measurement, dl
= 48 μm, d2= 4 μm, d3= 44 μm.
Therefore, the start timing of each chip is Clso
48 / 2.16 × 256 = 580 bits, C24 /
21.16 × 256 = 48 bits, C3At 44/21.
16x256 = just shift the data by 532 bits
Yes. In addition, the start pulse timing is
Similar to the embodiment, only when YZ (h) = 00 (h)
Prepare a data string to be "1". As a result of this correction,
I was able to successfully connect straight lines like No. 13.
【0048】ここでは、第1の実施の形態のようにスタ
ートパルスタイミングをメモリ上に持ったが、第2およ
び第3の実施の形態のように、別回路で発生させてもよ
い。第2および第3の実施の形態の場合、自己走査型発
光素子アレイの発光点数の半分以上のズレを指定できな
い。たとえば、Cl の画像データを580ビットずらす
場合、第2の実施の形態ではスタートタイミング設定値
メモリに半分の290を入れることになるが、128以
上の値は入らない。そこで、290の128での剰余系
の34(290−128−128=34)を入れればよ
い。この場合、68ビット遅れてCl はスタートする
が、画像データが0(画像書き込み無しを表すデータ)
なので、問題はない。Here, the start pulse timing is provided in the memory as in the first embodiment, but it may be generated in a separate circuit as in the second and third embodiments. In the case of the second and third embodiments, it is not possible to specify a shift of more than half the number of light emitting points of the self-scanning light emitting element array. For example, when the image data of C l is shifted by 580 bits, half of 290 is stored in the start timing set value memory in the second embodiment, but a value of 128 or more is not stored. Therefore, it suffices to insert the remainder system 34 (290-128-128 = 34) in 128 of 290. In this case, C l starts with a delay of 68 bits, but the image data is 0 (data indicating no image writing).
So there is no problem.
【0049】以上、ここまでの実施の形態では、1チッ
プに256個の発光点を持った1個の自己走査型発光素
子が含まれる場合について説明したが、この構成に限ら
ず、発光点数、1チップに含まれる自己走査型発光素子
の数はどのように選んでもよい。In the above embodiments, the case where one chip includes one self-scanning light emitting element having 256 light emitting points has been described, but the present invention is not limited to this configuration, and the number of light emitting points is Any number of self-scanning light emitting elements included in one chip may be selected.
【0050】また、自己走査型発光素子以外でも、発光
点を時分割駆動する発光素子の場合、画像データとスタ
ートタイミングを本発明に則って調整することにより、
y方向のズレを調整することが可能である。In addition to the self-scanning light emitting element, in the case of a light emitting element which drives a light emitting point in a time division manner, by adjusting the image data and the start timing according to the present invention,
It is possible to adjust the deviation in the y direction.
【0051】また、ここまでの実施の形態では、発光素
子アレイチップを1列および略2列で配列した場合につ
いて説明したが、3列以上で配列した場合にも用いるこ
とができる。また、副走査方向にランダムにチップを配
列した場合にも用いることができる。Further, in the above-mentioned embodiments, the case where the light emitting element array chips are arranged in one row and approximately two rows has been described, but it can also be used in the case where they are arranged in three rows or more. It can also be used when chips are randomly arranged in the sub-scanning direction.
【0052】また、ここまでの実施の形態では、発光素
子アレイチップ毎に調整を行っているが、複数個のチッ
プをまとめて1つのブロックとし、同じブロック内では
同じ補正を行うことにしてもよい。このことにより補正
に必要なハードウェアや、データ採取のためのコストを
削減できる。Further, in the above-described embodiments, the adjustment is performed for each light emitting element array chip, but a plurality of chips may be integrated into one block and the same correction may be performed in the same block. Good. As a result, the hardware required for correction and the cost for collecting data can be reduced.
【0053】[0053]
【発明の効果】以上説明したように、本発明は、発光素
子アレイチップの実装状態に基づいて画像データを単に
メモリ上でシフトさせることにより、アレイチップ毎に
画像メモリから画像データを呼び出して、アレイチップ
上の対応する発光素子に画像データを転送するタイミン
グを調整するための特別な回路を追加することなく、光
ドラム上の光点列のy(副走査方向)方向のズレを補正
することができる。As described above, according to the present invention, the image data is called from the image memory for each array chip by simply shifting the image data on the memory based on the mounting state of the light emitting element array chip. Correcting a shift in the y (sub scanning direction) direction of the light spots on the optical drum without adding a special circuit for adjusting the timing of transferring image data to the corresponding light emitting element on the array chip. You can
【0054】また、本発明は、アレイチップ毎にスター
トパルスラインに供給されるスタートパルスの発生タイ
ミングをアレイチップ毎の実装位置ズレ量に応じて調整
しているため、発光素子アレイチップのy方向の実装精
度を緩和しても、画像出力時に光ドラム上の光点列のy
方向のズレを高精細に補正することができる。Further, according to the present invention, since the generation timing of the start pulse supplied to the start pulse line for each array chip is adjusted according to the mounting position deviation amount for each array chip, the y direction of the light emitting element array chip is adjusted. Even if the mounting accuracy of is reduced, y of the light spot array on the optical drum is output during image output.
The deviation in direction can be corrected with high precision.
【図1】光書き込みヘッドを備える光プリンタの原理を
示す図である。FIG. 1 is a diagram showing the principle of an optical printer including an optical writing head.
【図2】光書き込みヘッドの構造を示す図である。FIG. 2 is a diagram showing a structure of an optical writing head.
【図3】自己走査型発光素子アレイチップ(2相駆動1
点点灯型カソードコモン型)の基本構造の等価回路図で
ある。FIG. 3 is a self-scanning light-emitting element array chip (2-phase drive 1
It is an equivalent circuit diagram of a basic structure of a point lighting type cathode common type).
【図4】本発明に係る自己走査型発光素子アレイチップ
をヘッド上に略直線状に配列した状態を示す図である。FIG. 4 is a diagram showing a state in which self-scanning light emitting element array chips according to the present invention are arranged in a substantially straight line on a head.
【図5】メモリ上で画像データをシフトさせないで直線
を描かせたときの画像の例を示す図である。FIG. 5 is a diagram showing an example of an image when a straight line is drawn without shifting the image data on the memory.
【図6】画像データがシフトされない状態でメモリに配
置されているときのメモリのイメージ図である。FIG. 6 is an image diagram of a memory when the image data is arranged in the memory without being shifted.
【図7】画像データがシフトされた状態でメモリに配置
されているときのメモリのイメージ図である。FIG. 7 is an image diagram of a memory when the image data is arranged in the memory in a shifted state.
【図8】メモリ上で画像データをシフトさせて直線を描
かせたときの画像の例を示す図である。FIG. 8 is a diagram showing an example of an image when a straight line is drawn by shifting image data on a memory.
【図9】スタートタイミングを発生させる装置の回路構
成図である。FIG. 9 is a circuit configuration diagram of a device that generates a start timing.
【図10】スタートタイミングを発生させる装置の動作
を説明するタイミングチャートである。FIG. 10 is a timing chart illustrating the operation of the device that generates start timing.
【図11】本発明に係る自己走査型発光素子アレイをヘ
ッド上に千鳥状に配列した状態を示す図である。FIG. 11 is a diagram showing a state in which the self-scanning light emitting element array according to the present invention is arranged in a staggered manner on the head.
【図12】メモリ上で画像データをシフトさせないで直
線を描かせたときの画像の例を示す図である。FIG. 12 is a diagram showing an example of an image when a straight line is drawn without shifting the image data on the memory.
【図13】メモリ上で画像データをシフトさせて直線を
描かせたときの画像の例を示す図である。FIG. 13 is a diagram showing an example of an image when a straight line is drawn by shifting image data on a memory.
2 感光ドラム 4 帯電器 6 光書き込みヘッド 8 現像器 10 転写器 12 カセット 14 用紙 16 定着器 18 スタッカ 20 消去ランプ 22 清掃器 24 発光素子アレイ 26 ロッドレンズアレイ 29 自己走査型発光素子アレイチップ 31 ボンディングパッド 33 発光素子 51−0〜51−3 NANDゲート 52−0〜52−3 比較器 53−0〜53−3 メモリ 54−0〜54−3 比較器出力 55−0〜55−3 スタートパルス 60 リセットパルス 61 φ1クロックパルス 70 カウンタ 80 カウントデータ 2 photosensitive drum 4 charger 6 Optical writing head 8 developer 10 Transfer device 12 cassettes 14 sheets 16 Fixing device 18 Stacker 20 Erase lamp 22 Cleaner 24 Light emitting element array 26 Rod lens array 29 Self-scanning light emitting element array chip 31 bonding pad 33 light emitting device 51-0 to 51-3 NAND gate 52-0 to 52-3 comparator 53-0 to 53-3 memory 54-0 to 54-3 Comparator output 55-0 to 55-3 Start pulse 60 reset pulse 61 φ1 clock pulse 70 counter 80 count data
───────────────────────────────────────────────────── フロントページの続き (72)発明者 楠田 幸久 大阪府大阪市中央区北浜4丁目7番28号 日本板硝子株式会社内 Fターム(参考) 2C162 AE21 AE28 AE47 AF07 AF13 AF22 AF69 FA04 FA17 ─────────────────────────────────────────────────── ─── Continued front page (72) Inventor Yukisa Kusunoda 4-7 28 Kitahama, Chuo-ku, Osaka City, Osaka Prefecture Within Nippon Sheet Glass Co., Ltd. F-term (reference) 2C162 AE21 AE28 AE47 AF07 AF13 AF22 AF69 FA04 FA17
Claims (10)
の時分割駆動される発光素子アレイチップを配列した光
書き込みヘッドの駆動方法において、 各発光素子アレイの最初の発光点を点灯させるタイミン
グが、感光ドラム上に投影される各発光点の副走査方向
の位置ズレ量によって調整されることを特徴とする光書
き込みヘッドの駆動方法。1. A method of driving an optical writing head in which a plurality of time-division driven light emitting element array chips in which a plurality of light emitting elements are arranged in a row are arranged, and a first light emitting point of each light emitting element array is turned on. A method for driving an optical writing head, characterized in that the timing of the adjustment is adjusted by the amount of positional deviation of each light emitting point projected on the photosensitive drum in the sub-scanning direction.
2列の略直線に沿って配列して実装されていることを特
徴とする請求項1に記載の光書き込みヘッドの駆動方
法。2. The method for driving an optical writing head according to claim 1, wherein the light emitting element array chips are mounted by being arranged along substantially straight lines in one row or two rows.
に応じて、各発光素子アレイチップを駆動する画像デー
タのタイミングをずらすことを特徴とする請求項1また
は2に記載の光書き込みヘッドの駆動方法。3. The driving of the optical writing head according to claim 1, wherein the timing of the image data for driving each light emitting element array chip is shifted according to the timing of turning on the first light emitting point. Method.
の時分割駆動される発光素子アレイチップを千鳥状に配
列し、前記発光素子アレイチップの配列方向に直交する
方向の各発光素子アレイチップの発光素子列の間隔を、
1ライン時間で移動する感光ドラム上の距離の整数倍に
して各発光素子アレイチップを実装する光書き込みヘッ
ドの駆動方法において、 各発光素子アレイの最初の発光点を点灯させるタイミン
グが、感光ドラム上に投影される各発光点の副走査方向
の位置ズレ量によって調整され、前記最初の発光点を点
灯させるタイミングに応じて、各発光素子アレイチップ
を駆動する画像データのタイミングをずらすことを特徴
とする光書き込みヘッドの駆動方法。4. A plurality of time-divisionally driven light emitting element array chips in which a plurality of light emitting elements are arranged in a row are arranged in a staggered pattern, and each light emission in a direction orthogonal to the arrangement direction of the light emitting element array chips. The interval of the light emitting element rows of the element array chip,
In a method of driving an optical writing head in which each light emitting element array chip is mounted by making an integral multiple of the distance on the photosensitive drum that moves in one line time, the timing at which the first light emitting point of each light emitting element array is turned on is on the photosensitive drum. It is adjusted by the amount of positional deviation of each light emitting point projected in the sub-scanning direction, and the timing of the image data for driving each light emitting element array chip is shifted according to the timing of lighting the first light emitting point. Method for driving optical writing head.
に、画像用に用意されたメモリにまとめてシフトさせて
配置し、物理的なメモリの配置順に逐次前記メモリから
画像データを読み出すことを特徴とする請求項3または
4に記載の光書き込みヘッドの駆動方法。5. In order to shift the timing of the image data, the images are arranged in a memory prepared for the image in a shifted manner, and the image data is sequentially read from the memory in the physical memory arrangement order. The method for driving the optical writing head according to claim 3,
てシフトさせてメモリに配置するとき、シフトによって
画像データが書き込まれなかった番地に、画像書き込み
無しを表すデータを書き込むことを特徴とする請求項5
に記載の光書き込みヘッドの駆動方法。6. When data are collectively shifted on a memory prepared for the image and arranged in the memory, data indicating no image writing is written to an address where the image data was not written by the shift. Claim 5
A method for driving an optical writing head according to [4].
とめにしたブロック毎に位置ズレ量を記憶手段に記憶し
ておき、前記記憶手段に記憶された前記位置ズレ量を用
いてタイミングを発生させ、発生させた前記タイミング
を用いて前記最初の発光点を点灯させることを特徴とす
る請求項1〜6のいずれかに記載の光書き込みヘッドの
駆動方法。7. A positional deviation amount is stored in a storage means for each chip or for each block in which a plurality of chips are grouped together, and timing is generated using the positional deviation amount stored in the storage means. 7. The optical writing head driving method according to claim 1, wherein the first light emitting point is turned on by using the generated timing.
は、チップ毎、または複数個のチップをひとまとめにし
たブロック毎に画像データと同期させて転送されること
を特徴とする請求項1〜7のいずれかに記載の光書き込
みヘッドの駆動方法。8. The timing for turning on the first light emitting point is transferred in synchronization with image data for each chip or for each block in which a plurality of chips are grouped together. 5. A method for driving an optical writing head according to any one of 1.
置する処理は、画像データをメモリ上に展開する際にソ
フトウェア上で行うことを特徴とする請求項3〜8のい
ずれかに記載の光書き込みヘッドの駆動方法。9. The light according to claim 3, wherein the process of shifting the image data and arranging the image data in the memory is performed by software when the image data is expanded on the memory. How to drive the write head.
型発光素子アレイチップであることを特徴とする請求項
1〜9のいずれかに記載の光書き込みヘッドの駆動方
法。10. The method for driving an optical writing head according to claim 1, wherein the light emitting element array chip is a self-scanning type light emitting element array chip.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001375323A JP2003170625A (en) | 2001-12-10 | 2001-12-10 | Method for driving optical write head |
PCT/JP2002/010923 WO2003037635A1 (en) | 2001-10-29 | 2002-10-22 | Optical writing head driving method and driver circuit |
TW91125020A TW553845B (en) | 2001-10-29 | 2002-10-25 | Driving method and driving circuit of optical write head |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001375323A JP2003170625A (en) | 2001-12-10 | 2001-12-10 | Method for driving optical write head |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003170625A true JP2003170625A (en) | 2003-06-17 |
JP2003170625A5 JP2003170625A5 (en) | 2006-05-25 |
Family
ID=19183722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001375323A Pending JP2003170625A (en) | 2001-10-29 | 2001-12-10 | Method for driving optical write head |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2003170625A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007261218A (en) * | 2006-03-29 | 2007-10-11 | Sony Corp | Printing head, printer, serial data generating apparatus and computer program |
US8089077B2 (en) | 2006-04-04 | 2012-01-03 | Fuji Xerox Co., Ltd. | Light-emitting element array with micro-lenses and optical writing head |
JP2013067142A (en) * | 2011-09-26 | 2013-04-18 | Brother Industries Ltd | Image forming apparatus |
EP2960720A1 (en) * | 2014-06-26 | 2015-12-30 | Samsung Electronics Co., Ltd. | Light-emitting element array module and method of controlling light-emitting element array chips |
-
2001
- 2001-12-10 JP JP2001375323A patent/JP2003170625A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007261218A (en) * | 2006-03-29 | 2007-10-11 | Sony Corp | Printing head, printer, serial data generating apparatus and computer program |
US8089077B2 (en) | 2006-04-04 | 2012-01-03 | Fuji Xerox Co., Ltd. | Light-emitting element array with micro-lenses and optical writing head |
JP2013067142A (en) * | 2011-09-26 | 2013-04-18 | Brother Industries Ltd | Image forming apparatus |
EP2960720A1 (en) * | 2014-06-26 | 2015-12-30 | Samsung Electronics Co., Ltd. | Light-emitting element array module and method of controlling light-emitting element array chips |
US9365050B2 (en) | 2014-06-26 | 2016-06-14 | Samsung Electronics Co., Ltd. | Light-emitting element array module and method of controlling light-emitting element array chips |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4543487B2 (en) | Lighting method of optical printer head | |
US8274539B2 (en) | Light-emitting element array drive device, print head, image forming apparatus and signal supplying method | |
JP2022096967A (en) | Exposure head and image formation device | |
US20240210849A1 (en) | Image forming apparatus for forming image using plurality of exposure heads | |
US8194111B2 (en) | Light-emitting element head, light-emitting element chip, image forming apparatus and signal supply method | |
JP2018134820A (en) | Optical writing device and image formation apparatus having the same | |
JP4929794B2 (en) | Optical writing head | |
JP5413013B2 (en) | Light emitting element head, image forming apparatus, light amount correcting method and program for light emitting element head | |
US6822670B2 (en) | Image recording apparatus and image recording method | |
KR100810451B1 (en) | Optical write head and correction method for light spot row deviations | |
JP2003170625A (en) | Method for driving optical write head | |
US8207994B2 (en) | Light-emitting device, exposure device, image forming apparatus and signal supply method | |
JP2001130051A (en) | Exposure device and image forming apparatus | |
JP2007223166A (en) | Method for driving optical writing head using self-scanning type light-emitting element array | |
JP5109325B2 (en) | Exposure apparatus and image forming apparatus | |
JP2003182142A (en) | Method for driving optical write head | |
JP2004209703A (en) | Optical writing head | |
JP2003226042A (en) | Driving circuit for optical writing head | |
JP2008168562A (en) | Image forming device and image formation method | |
JP2005026617A (en) | Self-scanning type light emitting element array chip, and optical write head | |
JP5343311B2 (en) | Exposure apparatus and image forming apparatus | |
JP2002019178A (en) | Led writing unit | |
JP2001113745A (en) | Image forming apparatus, light source device thereof, image forming method and recording medium having image forming control program recorded thereon | |
JP3309397B2 (en) | Solid-state scanning optical recording device | |
JP2000190564A (en) | Light source device and image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060330 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070409 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070409 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070410 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071207 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080708 |