JP2003163805A - 画像縮小変倍装置 - Google Patents
画像縮小変倍装置Info
- Publication number
- JP2003163805A JP2003163805A JP2001360008A JP2001360008A JP2003163805A JP 2003163805 A JP2003163805 A JP 2003163805A JP 2001360008 A JP2001360008 A JP 2001360008A JP 2001360008 A JP2001360008 A JP 2001360008A JP 2003163805 A JP2003163805 A JP 2003163805A
- Authority
- JP
- Japan
- Prior art keywords
- reduction
- image
- data
- pixel
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Record Information Processing For Printing (AREA)
- Image Processing (AREA)
- Studio Circuits (AREA)
- Editing Of Facsimile Originals (AREA)
Abstract
(57)【要約】
【課題】 ラインＦＩＦＯを使用することなく８×８画
素単位で対象縮小範囲の画素データを読み込むためのメ
モリの削減を行う。 【解決手段】 画像データを縮小する変倍機能を有する
画像縮小変倍装置において、８×８画素単位ブロックデ
ータを格納する第１のメモリ１と、縮小対象範囲の画像
データの総和を計算するための加算器３と、主走査、副
走査各々における画素の加算値を一時的に保存する加算
値保存レジスタ４と、縮小対象範囲の画像データの総和
の平均を計算するための除算器５と、算出された１画素
を所定の位置に格納するための第１のアドレス発生器６
と、加算中間値保存タイミング発生器７と、除数判定器
８と、縮小後の８×８画素データを格納するための第２
のメモリ９とを備えた。
素単位で対象縮小範囲の画素データを読み込むためのメ
モリの削減を行う。 【解決手段】 画像データを縮小する変倍機能を有する
画像縮小変倍装置において、８×８画素単位ブロックデ
ータを格納する第１のメモリ１と、縮小対象範囲の画像
データの総和を計算するための加算器３と、主走査、副
走査各々における画素の加算値を一時的に保存する加算
値保存レジスタ４と、縮小対象範囲の画像データの総和
の平均を計算するための除算器５と、算出された１画素
を所定の位置に格納するための第１のアドレス発生器６
と、加算中間値保存タイミング発生器７と、除数判定器
８と、縮小後の８×８画素データを格納するための第２
のメモリ９とを備えた。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル画像デー
タ処理装置に係わり、特に、デジタルコピー機、プリン
タ、デジタルカメラ等に応用するのに好適な画像縮小変
倍装置に関する。
タ処理装置に係わり、特に、デジタルコピー機、プリン
タ、デジタルカメラ等に応用するのに好適な画像縮小変
倍装置に関する。
【０００２】
【従来の技術】従来の画像縮小変倍装置においては、ス
キャナーにより１ライン単位ごとに読み込まれた画像デ
ータを一旦ラインＦＩＦＯに格納し、その後縮小処理を
行っていた。
キャナーにより１ライン単位ごとに読み込まれた画像デ
ータを一旦ラインＦＩＦＯに格納し、その後縮小処理を
行っていた。
【０００３】
【発明が解決しようとする課題】上述したように従来の
画像縮小変倍装置においては、スキャナーにより１ライ
ン単位ごとに読み込まれた画像データを一旦ラインＦＩ
ＦＯに格納し、その後縮小処理を行っていたため、ライ
ンＦＩＦＯが必要となりメモリの増大の要因となってい
た。
画像縮小変倍装置においては、スキャナーにより１ライ
ン単位ごとに読み込まれた画像データを一旦ラインＦＩ
ＦＯに格納し、その後縮小処理を行っていたため、ライ
ンＦＩＦＯが必要となりメモリの増大の要因となってい
た。
【０００４】また、対象範囲を良好な画質を保って縮小
をするためには、縮小後の１画素を算出するために必要
な主走査方向画素数と副走査方向ライン数で決まる範囲
の全画素データの総和を取り、その総和を全画素数で割
る方法が最善であるが、ライン方向単位で画像データを
取り込む方法では、縮小対象範囲のデータが読み込まれ
るまで縮小処理を終えることができない。その結果、次
のラインデータが読み込まれるまで和における途中演算
結果を中間値として保存しておく必要があり、メモリが
必要となってしまう。
をするためには、縮小後の１画素を算出するために必要
な主走査方向画素数と副走査方向ライン数で決まる範囲
の全画素データの総和を取り、その総和を全画素数で割
る方法が最善であるが、ライン方向単位で画像データを
取り込む方法では、縮小対象範囲のデータが読み込まれ
るまで縮小処理を終えることができない。その結果、次
のラインデータが読み込まれるまで和における途中演算
結果を中間値として保存しておく必要があり、メモリが
必要となってしまう。
【０００５】さらに、任意の範囲の画像のみを縮小する
ためには上記と同様に縮小対象範囲のデータが読み込ま
れるまでその範囲の縮小処理ができないため、等倍部分
と縮小部分の切り分けを行うための処理が複雑になると
いう問題がある。
ためには上記と同様に縮小対象範囲のデータが読み込ま
れるまでその範囲の縮小処理ができないため、等倍部分
と縮小部分の切り分けを行うための処理が複雑になると
いう問題がある。
【０００６】本発明は上記従来の問題点を総じて解決す
ることを企図し、ラインＦＩＦＯを使用することなく８
×８画素単位で対象縮小範囲の画素データを読み込むた
めのメモリの削減を行うことを目的とする。
ることを企図し、ラインＦＩＦＯを使用することなく８
×８画素単位で対象縮小範囲の画素データを読み込むた
めのメモリの削減を行うことを目的とする。
【０００７】また、８×８画素単位毎に縮小画素を算出
するため、従来対象縮小範囲の全画素の平均を取るため
に必要であった１ライン分の中間値保存メモリを削減
し、かつ全画素平均による良好な縮小画素を算出するこ
とを目的とする。
するため、従来対象縮小範囲の全画素の平均を取るため
に必要であった１ライン分の中間値保存メモリを削減
し、かつ全画素平均による良好な縮小画素を算出するこ
とを目的とする。
【０００８】さらに例えばＡ４において全画像の同一の
縮小のみだけではなく、任意の範囲に任意の縮小率を適
応させることを目的とする。
縮小のみだけではなく、任意の範囲に任意の縮小率を適
応させることを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、画像データを縮小する変倍
機能を有する画像縮小変倍装置において、８×８画素単
位ブロックデータを格納する第１のメモリと、縮小対象
範囲の画像データの総和を計算するための加算器と、主
走査、副走査各々における画素の加算値を一時的に保存
する加算値保存レジスタと、縮小対象範囲の画像データ
の総和の平均を計算するための除算器と、算出された１
画素を所定の位置に格納するための第１のアドレス発生
器と、加算中間値保存タイミング発生器と、除数判定器
と、縮小後の８×８画素データを格納するための第２の
メモリとを備えた画像縮小変倍装置を最も主要な特徴と
する。
に、請求項１記載の発明は、画像データを縮小する変倍
機能を有する画像縮小変倍装置において、８×８画素単
位ブロックデータを格納する第１のメモリと、縮小対象
範囲の画像データの総和を計算するための加算器と、主
走査、副走査各々における画素の加算値を一時的に保存
する加算値保存レジスタと、縮小対象範囲の画像データ
の総和の平均を計算するための除算器と、算出された１
画素を所定の位置に格納するための第１のアドレス発生
器と、加算中間値保存タイミング発生器と、除数判定器
と、縮小後の８×８画素データを格納するための第２の
メモリとを備えた画像縮小変倍装置を最も主要な特徴と
する。
【００１０】請求項２記載の発明は、８×８画素データ
単位で縮小範囲のデータを読み込むための縮小率に応じ
た第２のアドレス発生器と、読み込んだデータが縮小対
象範囲におけるどの８×８画素ブロックかを認識する縮
小範囲判定器とをさらに備え、縮小率に応じて縮小対象
範囲の画像データを自動的に読み込む機能を有する請求
項１記載の画像縮小変倍装置を主要な特徴とする。
単位で縮小範囲のデータを読み込むための縮小率に応じ
た第２のアドレス発生器と、読み込んだデータが縮小対
象範囲におけるどの８×８画素ブロックかを認識する縮
小範囲判定器とをさらに備え、縮小率に応じて縮小対象
範囲の画像データを自動的に読み込む機能を有する請求
項１記載の画像縮小変倍装置を主要な特徴とする。
【００１１】請求項３記載の発明は、ブロック単位で縮
小率を設定するための設定レジスタをさらに備え、全画
像における任意の範囲を各々異なる縮小率で縮小する機
能を有する請求項２記載の画像縮小変倍装置を主要な特
徴とする。
小率を設定するための設定レジスタをさらに備え、全画
像における任意の範囲を各々異なる縮小率で縮小する機
能を有する請求項２記載の画像縮小変倍装置を主要な特
徴とする。
【００１２】
【発明の実施の形態】以下、図面により本発明の実施の
形態を詳細に説明する。図１は本発明の第１の実施の形
態に係る画像縮小変倍装置のブロック図である。本画像
縮小変倍装置は、８×８画素単位ブロックデータを格納
する第１のメモリ、主走査、副走査各々に対する縮小率
を設定する縮小値設定レジスタ２、縮小対象範囲の画像
データの総和を計算するための加算器３、主走査、副走
査各々における画素の加算値を一時的に保存する加算値
保存レジスタ４、縮小対象範囲の画像データの総和の平
均を計算するための除算器５、算出された１画素を所定
の位置に格納するための第１のアドレス発生器６、加算
中間値保存タイミング発生器７、除数判定器８、縮小後
の８×８画素データを格納するための第２のメモリ９を
備える。また第１のメモリ１の前段には１ページ画像メ
モリ１０がある。
形態を詳細に説明する。図１は本発明の第１の実施の形
態に係る画像縮小変倍装置のブロック図である。本画像
縮小変倍装置は、８×８画素単位ブロックデータを格納
する第１のメモリ、主走査、副走査各々に対する縮小率
を設定する縮小値設定レジスタ２、縮小対象範囲の画像
データの総和を計算するための加算器３、主走査、副走
査各々における画素の加算値を一時的に保存する加算値
保存レジスタ４、縮小対象範囲の画像データの総和の平
均を計算するための除算器５、算出された１画素を所定
の位置に格納するための第１のアドレス発生器６、加算
中間値保存タイミング発生器７、除数判定器８、縮小後
の８×８画素データを格納するための第２のメモリ９を
備える。また第１のメモリ１の前段には１ページ画像メ
モリ１０がある。
【００１３】次に８×８画素単位で画像データを縮小変
倍する動作を項目毎に説明する。
倍する動作を項目毎に説明する。
【００１４】１）まず、主走査、副走査方向それぞれに
対する縮小率をそれぞれの設定レジスタに設定する。
対する縮小率をそれぞれの設定レジスタに設定する。
【００１５】２）上記で設定された縮小率に応じて縮小
後の画像範囲が８×８画素となるような読み込み縮小前
画像範囲を判定し、１ページ画像メモリ１０からその範
囲の画像データを読み込む。例えば主走査１／２，副走
査１／２の設定であった場合、縮小後の画像範囲を８×
８画素にするために必要な読み込み縮小前画像範囲は、
８×８画素単位ブロックで考えると、主走査方向２ブロ
ック、副走査方向２ブロックの合計４ブロック必要とな
る。
後の画像範囲が８×８画素となるような読み込み縮小前
画像範囲を判定し、１ページ画像メモリ１０からその範
囲の画像データを読み込む。例えば主走査１／２，副走
査１／２の設定であった場合、縮小後の画像範囲を８×
８画素にするために必要な読み込み縮小前画像範囲は、
８×８画素単位ブロックで考えると、主走査方向２ブロ
ック、副走査方向２ブロックの合計４ブロック必要とな
る。
【００１６】３）２）において判定されたブロックにお
いて縮小後１画素となるべき画素範囲における全画素デ
ータの総和を計算する。例えば主走査１／２，副走査１
／２の設定であった場合、縮小後１画素となるべき画素
範囲は主走査方向２画素、副走査方向２画素の合計４画
素が対象範囲となり、その４画素の総和を取ることにな
る。また、設定された主走査，副走査の縮小率が８×８
画素単位を超えるもの例えば主走査方向、副走査方向の
縮小率がそれぞれ１／１６場合、縮小後の１画素を算出
するためには主走査方向１６画素、副走査方向１６画素
のデータが必要になる。
いて縮小後１画素となるべき画素範囲における全画素デ
ータの総和を計算する。例えば主走査１／２，副走査１
／２の設定であった場合、縮小後１画素となるべき画素
範囲は主走査方向２画素、副走査方向２画素の合計４画
素が対象範囲となり、その４画素の総和を取ることにな
る。また、設定された主走査，副走査の縮小率が８×８
画素単位を超えるもの例えば主走査方向、副走査方向の
縮小率がそれぞれ１／１６場合、縮小後の１画素を算出
するためには主走査方向１６画素、副走査方向１６画素
のデータが必要になる。
【００１７】この場合画像データ読み取り単位８×８画
素を超えた範囲の画素データが必要になるが、一旦８×
８画素ブロックで６４画素分の総和を求め、これを一時
保存レジスタに格納しておき、次の８×８画素単位ブロ
ックの読み込みがされたときにその値を加算していく。
主走査１／１６副走査１／１６において縮小後の1 画素
データの算出をするには、１６×１６＝２５６画素デー
タ分の総和を行う必要があるので、８×８画素単位ブロ
ックを４ブロック読み込む必要がある。
素を超えた範囲の画素データが必要になるが、一旦８×
８画素ブロックで６４画素分の総和を求め、これを一時
保存レジスタに格納しておき、次の８×８画素単位ブロ
ックの読み込みがされたときにその値を加算していく。
主走査１／１６副走査１／１６において縮小後の1 画素
データの算出をするには、１６×１６＝２５６画素デー
タ分の総和を行う必要があるので、８×８画素単位ブロ
ックを４ブロック読み込む必要がある。
【００１８】この場合のブロックの読み込み方法は主走
査方向へまず２ブロック読み込み、次に一つ下へ下がっ
て副走査２ブロック目の主走査方向への２ブロックを読
み込む。この合計４ブロックの読み込みが完了した時点
で縮小後の１画素データが算出される。縮小後データを
８×８画素単位とするためには、上記４ブロック単位読
み込みを主走査方向８回、副走査方向８回行うことにな
る。
査方向へまず２ブロック読み込み、次に一つ下へ下がっ
て副走査２ブロック目の主走査方向への２ブロックを読
み込む。この合計４ブロックの読み込みが完了した時点
で縮小後の１画素データが算出される。縮小後データを
８×８画素単位とするためには、上記４ブロック単位読
み込みを主走査方向８回、副走査方向８回行うことにな
る。
【００１９】４）３）において算出された縮小後１画素
となるべき範囲の総和をその範囲の全画素数で割ること
により平均値を算出する。縮小後の最終出力単位画素で
ある８×８画素単位とするためには、この除算を６４回
行うことになる。例えば主走査１／１６，副走査１／１
６の設定であった場合、縮小後１画素となるのに必要な
画素数は１６×１６＝２５６であるので２５６画素デー
タの総和を２５６で除算することになる。１／１６のよ
うに縮小率が２のべき乗の場合は単純シフト処理で除算
が実現できる。この除算を６４回行うことになる。
となるべき範囲の総和をその範囲の全画素数で割ること
により平均値を算出する。縮小後の最終出力単位画素で
ある８×８画素単位とするためには、この除算を６４回
行うことになる。例えば主走査１／１６，副走査１／１
６の設定であった場合、縮小後１画素となるのに必要な
画素数は１６×１６＝２５６であるので２５６画素デー
タの総和を２５６で除算することになる。１／１６のよ
うに縮小率が２のべき乗の場合は単純シフト処理で除算
が実現できる。この除算を６４回行うことになる。
【００２０】５）４）で算出された平均値出力を８×８
画素単位の正規の主走査、副走査位置に配置されるよう
に８×８画素格納メモリのアドレスを制御する。例えば
主走査１／２，副走査１／２の設定であった場合、平均
値出力の順番は１−１〜１−４、２−１〜２−４、３−
１〜３−４、４−１〜４−４、１−５〜１−８、２−５
〜２−８、３−５〜３−８、４−５〜４−８、５−１〜
５−４、６−１〜６−４、７−１〜７−４、８−１〜８
−４、５−５〜５−８、６−５〜６−８、７−５〜７−
８、８−５〜８−８（ここで１−１は１ライン目の１画
素目を表す）となり計６４画素が出力されることになる
が、正規の配置は１−１〜１−８、２−１〜２−８、３
−１〜３−８、４−１〜４−８、５−１〜５−８、６−
１〜６−８、７−１〜７−８、８−１〜８−８、である
ためこの配置とするための書きこみアドレス制御を各縮
小率毎に行う。
画素単位の正規の主走査、副走査位置に配置されるよう
に８×８画素格納メモリのアドレスを制御する。例えば
主走査１／２，副走査１／２の設定であった場合、平均
値出力の順番は１−１〜１−４、２−１〜２−４、３−
１〜３−４、４−１〜４−４、１−５〜１−８、２−５
〜２−８、３−５〜３−８、４−５〜４−８、５−１〜
５−４、６−１〜６−４、７−１〜７−４、８−１〜８
−４、５−５〜５−８、６−５〜６−８、７−５〜７−
８、８−５〜８−８（ここで１−１は１ライン目の１画
素目を表す）となり計６４画素が出力されることになる
が、正規の配置は１−１〜１−８、２−１〜２−８、３
−１〜３−８、４−１〜４−８、５−１〜５−８、６−
１〜６−８、７−１〜７−８、８−１〜８−８、である
ためこの配置とするための書きこみアドレス制御を各縮
小率毎に行う。
【００２１】但し主走査、副走査方向の縮小率が各々１
／８を超える場合はこの書き込みアドレス制御は必要と
しない。８×８画素単位でデータを読み込むため、１／
８を超える縮小率に対しては縮小後１画素単位で出力さ
れるため、８×８画素単位のデータ読み込みを８×８画
素格納メモリの正規の配置となるように行えば良い。
／８を超える場合はこの書き込みアドレス制御は必要と
しない。８×８画素単位でデータを読み込むため、１／
８を超える縮小率に対しては縮小後１画素単位で出力さ
れるため、８×８画素単位のデータ読み込みを８×８画
素格納メモリの正規の配置となるように行えば良い。
【００２２】６）以上の処理により縮小率に応じた縮小
後１画素に必要な縮小対象範囲における全画素の総和の
除算を取ることによる平均値算出方法を適用させること
が可能となる。
後１画素に必要な縮小対象範囲における全画素の総和の
除算を取ることによる平均値算出方法を適用させること
が可能となる。
【００２３】図２は本発明の第２の実施の形態に係る画
像縮小変倍装置のブロック図である。本画像縮小変倍装
置は、８×８画素単位ブロックデータを格納する第１の
メモリ、主走査、副走査各々に対する縮小率を設定する
縮小値設定レジスタ２、縮小対象範囲の画像データの総
和を計算するための加算器３、主走査、副走査各々にお
ける画素の加算値を一時的に保存する加算値保存レジス
タ４、縮小対象範囲の画像データの総和の平均を計算す
るための除算器５、算出された１画素を所定の位置に格
納するための第１のアドレス発生器６、加算中間値保存
タイミング発生器７、除数判定器８、縮小後の８×８画
素データを格納するための第２のメモリ９を備える。ま
た第１のメモリ１の前段には１ページ画像メモリ１０が
ある。
像縮小変倍装置のブロック図である。本画像縮小変倍装
置は、８×８画素単位ブロックデータを格納する第１の
メモリ、主走査、副走査各々に対する縮小率を設定する
縮小値設定レジスタ２、縮小対象範囲の画像データの総
和を計算するための加算器３、主走査、副走査各々にお
ける画素の加算値を一時的に保存する加算値保存レジス
タ４、縮小対象範囲の画像データの総和の平均を計算す
るための除算器５、算出された１画素を所定の位置に格
納するための第１のアドレス発生器６、加算中間値保存
タイミング発生器７、除数判定器８、縮小後の８×８画
素データを格納するための第２のメモリ９を備える。ま
た第１のメモリ１の前段には１ページ画像メモリ１０が
ある。
【００２４】また本画像縮小変倍装置は、８×８画素デ
ータ単位で縮小範囲のデータを読み込むための縮小率に
応じた第２のアドレス発生器１１、読み込んだデータが
縮小対象範囲におけるどの８×８画素ブロックかを認識
する縮小範囲判定器１２を備える。
ータ単位で縮小範囲のデータを読み込むための縮小率に
応じた第２のアドレス発生器１１、読み込んだデータが
縮小対象範囲におけるどの８×８画素ブロックかを認識
する縮小範囲判定器１２を備える。
【００２５】次に縮小率に応じて縮小対象範囲の画像デ
ータを自動的に読み込む動作を項目毎に説明する。
ータを自動的に読み込む動作を項目毎に説明する。
【００２６】１）設定された縮小率に応じた縮小前画像
範囲を８×８画素単位ブロックに基づいて判定し、その
単位ブロック毎の画像データ読み込み順序を決定する。
範囲を８×８画素単位ブロックに基づいて判定し、その
単位ブロック毎の画像データ読み込み順序を決定する。
【００２７】２）８×８画素単位ブロック内のデータ読
み取りについては縮小率には関係なく１ライン８画素単
位で８ラインまで順を追ってデータを読み込む。
み取りについては縮小率には関係なく１ライン８画素単
位で８ラインまで順を追ってデータを読み込む。
【００２８】３）１）２）で決定されたデータ読み取り
順序に対応したアドレスを発生し、１ページ画像メモリ
１０からデータを読み込む。
順序に対応したアドレスを発生し、１ページ画像メモリ
１０からデータを読み込む。
【００２９】４）縮小率に応じた８×８画素単位ブロッ
クの読み込みを行う。またその順序を図４に示す。図４
の（Ａ）は縮小率が主走査１／２、副走査１／２の場
合、図５の（Ｂ）は縮小率が主走査１／２、副走査１／
４の場合、図６の（Ｃ）は縮小率が主走査１／８、副走
査１／８の場合をそれぞれ示す。
クの読み込みを行う。またその順序を図４に示す。図４
の（Ａ）は縮小率が主走査１／２、副走査１／２の場
合、図５の（Ｂ）は縮小率が主走査１／２、副走査１／
４の場合、図６の（Ｃ）は縮小率が主走査１／８、副走
査１／８の場合をそれぞれ示す。
【００３０】図３は本発明の第３の実施の形態に係る画
像縮小変倍装置のブロック図である。本画像縮小変倍装
置は、８×８画素単位ブロックデータを格納する第１の
メモリ、主走査、副走査各々に対する縮小率を設定する
縮小値設定レジスタ２、縮小対象範囲の画像データの総
和を計算するための加算器３、主走査、副走査各々にお
ける画素の加算値を一時的に保存する加算値保存レジス
タ４、縮小対象範囲の画像データの総和の平均を計算す
るための除算器５、算出された１画素を所定の位置に格
納するための第１のアドレス発生器６、加算中間値保存
タイミング発生器７、除数判定器８、縮小後の８×８画
素データを格納するための第２のメモリ９を備える。ま
た第１のメモリ１の前段には１ページ画像メモリ１０が
ある。
像縮小変倍装置のブロック図である。本画像縮小変倍装
置は、８×８画素単位ブロックデータを格納する第１の
メモリ、主走査、副走査各々に対する縮小率を設定する
縮小値設定レジスタ２、縮小対象範囲の画像データの総
和を計算するための加算器３、主走査、副走査各々にお
ける画素の加算値を一時的に保存する加算値保存レジス
タ４、縮小対象範囲の画像データの総和の平均を計算す
るための除算器５、算出された１画素を所定の位置に格
納するための第１のアドレス発生器６、加算中間値保存
タイミング発生器７、除数判定器８、縮小後の８×８画
素データを格納するための第２のメモリ９を備える。ま
た第１のメモリ１の前段には１ページ画像メモリ１０が
ある。
【００３１】また本画像縮小変倍装置は、８×８画素デ
ータ単位で縮小範囲のデータを読み込むための縮小率に
応じた第２のアドレス発生器１１、読み込んだデータが
縮小対象範囲におけるどの８×８画素ブロックかを認識
する縮小範囲判定器１２を備える。さらに本画像縮小変
倍装置は、ブロック単位で縮小率を設定するための縮小
率設定レジスタ１３を備える。
ータ単位で縮小範囲のデータを読み込むための縮小率に
応じた第２のアドレス発生器１１、読み込んだデータが
縮小対象範囲におけるどの８×８画素ブロックかを認識
する縮小範囲判定器１２を備える。さらに本画像縮小変
倍装置は、ブロック単位で縮小率を設定するための縮小
率設定レジスタ１３を備える。
【００３２】次に全画像における任意の範囲を各々別々
の縮小率で縮小させる動作を項目毎に説明する。
の縮小率で縮小させる動作を項目毎に説明する。
【００３３】１）１ページ画像における８×８画素単位
での縮小率設定レジスタ１３に縮小率を設定する。
での縮小率設定レジスタ１３に縮小率を設定する。
【００３４】２）１ページ画像における８×８画素単位
での主走査方向への読み込みを行うときに、１）で設定
された縮小率を適用するブロックに読み込みがヒットし
た場合、その情報を図３に示す第２の実施の形態におけ
るアドレス発生器１１に伝える。このアドレス発生器１
１は、縮小範囲判定部より縮小範囲が確定すると、縮小
に必要な画像データを自動的に読みこんでくる機能を持
ち合わせている。
での主走査方向への読み込みを行うときに、１）で設定
された縮小率を適用するブロックに読み込みがヒットし
た場合、その情報を図３に示す第２の実施の形態におけ
るアドレス発生器１１に伝える。このアドレス発生器１
１は、縮小範囲判定部より縮小範囲が確定すると、縮小
に必要な画像データを自動的に読みこんでくる機能を持
ち合わせている。
【００３５】３）アドレス発生器１１は１）で設定され
た縮小率に応じてアドレスを発生する。
た縮小率に応じてアドレスを発生する。
【００３６】４）以上の処理により１ページ画像におけ
る任意の範囲において任意の縮小率の画像を出力させる
ことが可能となる。
る任意の範囲において任意の縮小率の画像を出力させる
ことが可能となる。
【００３７】
【発明の効果】以上説明したように、請求項１記載の発
明では、８×８画素単位での全画素の総和を取り平均を
算出することによりメモリの増大なしに、良好な縮小画
素を算出することができる。
明では、８×８画素単位での全画素の総和を取り平均を
算出することによりメモリの増大なしに、良好な縮小画
素を算出することができる。
【００３８】請求項２記載の発明では、縮小前対象範囲
画像データを自動的に読み込むことにより、縮小率に対
応した読み込みデータを管理する必要がなくなり、ソフ
トウェアの処理を低減できる。
画像データを自動的に読み込むことにより、縮小率に対
応した読み込みデータを管理する必要がなくなり、ソフ
トウェアの処理を低減できる。
【００３９】請求項３記載の発明では、任意の範囲を各
々異なる縮小率で縮小することにより、例えばＡ４画像
における任意の範囲において任意の縮小率の画像を得る
ことができる。
々異なる縮小率で縮小することにより、例えばＡ４画像
における任意の範囲において任意の縮小率の画像を得る
ことができる。
【図１】本発明の第１の実施の形態に係る画像縮小変倍
装置のブロック図である。
装置のブロック図である。
【図２】本発明の第２の実施の形態に係る画像縮小変倍
装置のブロック図である。
装置のブロック図である。
【図３】本発明の第３の実施の形態に係る画像縮小変倍
装置のブロック図である。
装置のブロック図である。
【図４】８×８画素単位ブロックの読み込み順序を示す
図である。
図である。
【図５】８×８画素単位ブロックの読み込み順序を示す
図である。
図である。
【図６】８×８画素単位ブロックの読み込み順序を示す
図である。
図である。
１ 第１のメモリ
２ 縮小値設定レジスタ
３ 加算器
４ 加算値保存レジスタ
５ 除算器
６ 第１のアドレス発生器
７ 中間値保存タイミング発生器
８ 除数判定器
９ 第２のメモリ
１０ １ページ画像メモリ
Claims (3)
- 【請求項１】 画像データを縮小する変倍機能を有する
画像縮小変倍装置において、 ８×８画素単位ブロックデータを格納する第１のメモリ
と、縮小対象範囲の画像データの総和を計算するための
加算器と、主走査、副走査各々における画素の加算値を
一時的に保存する加算値保存レジスタと、縮小対象範囲
の画像データの総和の平均を計算するための除算器と、
算出された１画素を所定の位置に格納するための第１の
アドレス発生器と、加算中間値保存タイミング発生器
と、除数判定器と、縮小後の８×８画素データを格納す
るための第２のメモリとを備えたことを特徴とする画像
縮小変倍装置。 - 【請求項２】 ８×８画素データ単位で縮小範囲のデー
タを読み込むための縮小率に応じた第２のアドレス発生
器と、読み込んだデータが縮小対象範囲におけるどの８
×８画素ブロックかを認識する縮小範囲判定器とをさら
に備え、縮小率に応じて縮小対象範囲の画像データを自
動的に読み込む機能を有することを特徴とする請求項１
記載の画像縮小変倍装置。 - 【請求項３】 ブロック単位で縮小率を設定するための
設定レジスタをさらに備え、全画像における任意の範囲
を各々異なる縮小率で縮小する機能を有することを特徴
とする請求項２記載の画像縮小変倍装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001360008A JP3877054B2 (ja) | 2001-11-26 | 2001-11-26 | 画像縮小変倍装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001360008A JP3877054B2 (ja) | 2001-11-26 | 2001-11-26 | 画像縮小変倍装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003163805A true JP2003163805A (ja) | 2003-06-06 |
| JP3877054B2 JP3877054B2 (ja) | 2007-02-07 |
Family
ID=19170904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001360008A Expired - Fee Related JP3877054B2 (ja) | 2001-11-26 | 2001-11-26 | 画像縮小変倍装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3877054B2 (ja) |
-
2001
- 2001-11-26 JP JP2001360008A patent/JP3877054B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3877054B2 (ja) | 2007-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07262360A (ja) | 画像処理装置及び方法 | |
| JP2003533917A (ja) | ペーパーレススケーリングモードを伴うスキャナ | |
| JP4027133B2 (ja) | 画像処理装置 | |
| JP2003163805A (ja) | 画像縮小変倍装置 | |
| JPH07118002B2 (ja) | 画像処理装置 | |
| JPH09289584A (ja) | 画像処理方法及び装置 | |
| JP4316476B2 (ja) | 画像処理装置、画像形成装置 | |
| US7145700B1 (en) | Image processing system including synchronous type processing unit and asynchronous type processing unit and image processing method | |
| JP2845376B2 (ja) | 画素密度変換装置 | |
| JP2002300398A (ja) | 画像処理装置 | |
| JPH11168610A (ja) | 画像処理装置 | |
| JP3698196B2 (ja) | 画像処理装置及び画像入力装置 | |
| JP3413968B2 (ja) | テレビジョン信号の補間回路 | |
| JP3203024B2 (ja) | 画像処理装置及び画像処理方法 | |
| JP3236481B2 (ja) | 画像変換方法及び画像変換装置 | |
| JPH07254981A (ja) | 画像変倍処理装置におけるデータ管理装置 | |
| JP2000149009A (ja) | 画像処理装置 | |
| JPH0364165A (ja) | 画像処理装置 | |
| JPH0622128A (ja) | 画像処理装置 | |
| JP2903175B2 (ja) | 画像処理装置 | |
| JP2003143398A (ja) | 画像処理装置 | |
| JP2019125925A (ja) | 画像処理装置及び画像形成装置 | |
| JPH05219360A (ja) | 画像処理装置 | |
| JP2002271615A (ja) | 画像処理装置及び画像形成装置 | |
| JPS62281671A (ja) | 写真画像の拡大縮小方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041029 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060707 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061017 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061025 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |