JP2003158353A - 配線基板 - Google Patents

配線基板

Info

Publication number
JP2003158353A
JP2003158353A JP2001359102A JP2001359102A JP2003158353A JP 2003158353 A JP2003158353 A JP 2003158353A JP 2001359102 A JP2001359102 A JP 2001359102A JP 2001359102 A JP2001359102 A JP 2001359102A JP 2003158353 A JP2003158353 A JP 2003158353A
Authority
JP
Japan
Prior art keywords
substrate
signal conductor
wiring board
board
conductor line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001359102A
Other languages
English (en)
Inventor
Koju Ogawa
幸樹 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2001359102A priority Critical patent/JP2003158353A/ja
Publication of JP2003158353A publication Critical patent/JP2003158353A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 高周波信号を伝送する信号導体線を有する配
線基板について、信号の伝送特性を向上させることがで
きる配線基板を提供すること。 【解決手段】 配線基板101は、基板表面102に形
成され、ICチップIC1の端子と接続される複数のI
C接続端子111と、基板裏面103に形成され、他の
基板MBの端子と接続される複数の裏面接続端子131
とを備える。また、一端が複数のIC接続端子111の
いずれかと接続し、他端が複数の裏面接続端子131の
いずれかと接続する信号導体線143,144を備え
る。これらの信号導体線143等は、IC接続端子11
1から基板表面102、基板側面104S等、及び基板
裏面103を経由して裏面接続端子131まで延びる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高周波信号を伝送
する信号導体線を有する配線基板に関し、特に、ICチ
ップを搭載すると共に他の基板に接続され、ICチップ
と他の基板との間で信号導体線を介して高周波信号を伝
送する配線基板に関する。
【0002】
【従来の技術】従来より、マイクロ波帯などの高周波信
号を扱うICチップを搭載し、一方で、マザーボード等
他の基板に接続される配線基板が知られている。このよ
うな配線基板には、ICチップと他の基板との間で高周
波信号を伝送するため、ICチップと他の基板とを結ぶ
信号導体線が形成されている。
【0003】図19は、従来の配線基板の概略を示す図
である。図中には、2つの配線基板901が間隔をあけ
てマザーボードMBに接続されている。また、配線基板
901には、それぞれICチップICが搭載されてい
る。各々の配線基板901の基板内部には、高周波信号
を伝送する信号導体線910が形成されている。この信
号導体線910は、一端が、基板表面902に形成され
ICチップICの端子と接続されたIC接続端子905
と接続している。そして、他端が、基板裏面903に形
成されマザーボードMBの端子と接続された裏面接続端
子907と接続している。この信号導体線910は、配
線基板901の厚さ方向に延びるビア導体911と、配
線基板901の平面方向に延びる内部配線912とによ
って構成されている。なお、マザーボードMBにも、2
つの配線基板901の信号導体線910を結ぶ信号導体
線SDが形成されている。
【0004】
【発明が解決しようとする課題】近年、信号導体線91
0を通る信号のさらなる高周波化に伴い、その伝送特性
を向上させることが期待されている。しかしながら、上
記の配線基板901では、信号導体線910にビア導体
911が含まれているため、ビア導体911による伝送
ロスが大きく、信号の伝送特性を大きく向上させること
が困難であった。
【0005】本発明は、かかる現状に鑑みてなされたも
のであって、高周波信号を伝送する信号導体線を有する
配線基板について、信号の伝送特性を向上させることが
できる配線基板を提供することを目的とする。
【0006】
【課題を解決するための手段、作用及び効果】その解決
手段は、ICチップを搭載する基板表面と、他の基板と
接続される基板裏面とを有する配線基板であって、上記
基板表面に形成され、上記ICチップの端子と接続され
る複数のIC接続端子と、上記基板裏面に形成され、上
記他の基板の端子と接続される複数の裏面接続端子と、
一端が上記複数のIC接続端子のいずれかと接続し、他
端が上記複数の裏面接続端子のいずれかと接続する信号
導体線であって、上記IC接続端子から上記基板表面、
基板側面、及び上記基板裏面を経由して上記裏面接続端
子まで延びる信号導体線と、を備える配線基板である。
【0007】本発明によれば、基板表面のIC接続端子
と基板裏面の裏面接続端子とを結ぶ信号導体線は、IC
接続端子から基板表面、基板側面、及び基板裏面を経由
して裏面接続端子まで延びる。即ち、この信号導体線
は、従来の信号導体線のようにビア導体を経由すること
なく、基板表面、基板側面及び基板裏面を経由して延び
る。このため、信号導体線を通る高周波信号の伝送ロス
を低減させることができ、高周波信号の伝送特性を向上
させることができる。なお、配線基板は、上述の各構成
要素を満たすものであれば、セラミック製の配線基板で
も樹脂製の配線基板でもよい。即ち、配線基板を構成す
る絶縁体は、アルミナ、窒化アルミニウム、ガラスセラ
ミック、低温焼成セラミックなどのセラミックでも、エ
ポキシ樹脂、BT樹脂などの樹脂でも、あるいは、ガラ
ス−エポキシ樹脂複合材料、セラミック−樹脂複合材料
などの複合材料などでもよい。
【0008】また、他の解決手段は、ICチップを搭載
する基板表面と、他の基板と接続される基板裏面とを有
する配線基板であって、上記基板表面に形成され、上記
ICチップの端子と接続される複数のIC接続端子と、
基板側面に形成され、上記他の基板の端子と接続される
複数の側面接続端子と、一端が上記複数のIC接続端子
のいずれかと接続し、他端が上記複数の側面接続端子の
いずれかと接続する信号導体線であって、上記IC接続
端子から上記基板表面を経由し上記基板表面の外周縁を
越えて上記側面接続端子まで延びる信号導体線と、を備
える配線基板である。
【0009】本発明によれば、基板表面のIC接続端子
と基板側面の側面接続端子とを結ぶ信号導体線は、IC
接続端子から基板表面を経由し基板表面の外周縁を超え
て側面接続端子まで延びる。即ち、この信号導体線は、
従来のようにビア導体を経由することなく、基板表面を
経由し基板表面の外周縁を超えて延びる。このため、信
号導体線を通る高周波信号の伝送ロスを低減させること
ができ、高周波信号の伝送特性を向上させることができ
る。
【0010】さらに、上記のいずれかに記載の配線基板
であって、前記基板表面に形成され、上記信号導体線と
間隔をあけて上記信号導体線の一方の側に拡がり、固定
電位とされる表面側第1固定電位層と、上記基板表面に
形成され、上記信号導体線と間隔をあけて上記信号導体
線の他方の側に拡がり、固定電位とされる表面側第2固
定電位層と、を備える配線基板とすると良い。
【0011】本発明では、信号導体線のうち基板表面に
形成された部分の両側に、固定電位とされる表面側第1
固定電位層及び表面側第2固定電位層が拡がる。つま
り、信号導体線のうち基板表面に形成された部分は、表
面側第1,第2固定電位層と結合し、いわゆるコプレー
ナ型の線路構造を採ることになる。このため、信号導体
線のうち基板表面に形成された部分について、信号導体
線のシールド性が向上する。従って、信号導体線を通る
高周波信号の伝送特性を向上させることができる。
【0012】さらに、上記のいずれかに記載の配線基板
であって、基板内部または基板裏面のうち、少なくと
も、上記信号導体線のうち上記基板表面に形成された部
分を厚さ方向に投影した領域及びその近傍領域、に形成
され、固定電位とされる裏面側固定電位層を備える配線
基板とすると良い。
【0013】本発明では、基板内部または基板裏面に固
定電位とされる裏面側固定電位層が形成されている。こ
の裏面側固定電位層は、少なくとも、信号導体線のうち
基板表面に形成された部分を厚さ方向に投影した領域及
びその近傍領域に形成されている。つまり、信号導体線
のうち基板表面に形成された部分は、裏面側固定電位層
と結合し、いわゆるマイクロストリップ型の線路構造を
採ることになる。このため、信号導体線のうち基板表面
に形成された部分について、信号導体線のシールド性が
向上する。従って、信号導体線を通る高周波信号の伝送
特性を向上させることができる。
【0014】さらに、上記のいずれかに記載の配線基板
であって、前記基板側面に形成され、上記信号導体線と
間隔をあけて上記信号導体線の一方の側に拡がり、固定
電位とされる側面側第1固定電位層と、上記基板側面に
形成され、上記信号導体線と間隔をあけて信号導体線の
他方の側に拡がり、固定電位とされる側面側第2固定電
位層と、を備える配線基板とすると良い。
【0015】本発明では、基板側面にも信号導体線が形
成された信号導体線について、基板側面に形成された部
分の両側に、固定電位とされる側面側第1固定電位層及
び側面側第2固定電位層が拡がる。つまり、信号導体線
のうち基板側面に形成された部分は、側面側第1,第2
固定電位層と結合し、いわゆるコプレーナ型の線路構造
を採ることになる。このため、信号導体線のうち基板側
面に形成された部分について、信号導体線のシールド性
が向上する。従って、信号導体線を通る高周波信号の伝
送特性を向上させることができる。
【0016】さらに、上記のいずれかに記載の配線基板
であって、前記基板表面と基板側面とのなす角部は、R
面取りまたはC面取りされている配線基板とすると良
い。
【0017】前述の発明によれば、信号導体線は、基板
表面、基板側面及び基板裏面を経由して延びるか、ある
いは、基板表面を経由し基板表面の外周縁を超えて延び
るものである。つまり、いずれの信号導体線も基板表面
と基板側面のなす角部を通過する。このため、この角部
が直角に形成されている場合には、それに従って信号導
体線もこの部分で直角に曲がることになる。そうする
と、この部分で伝送ロス(反射)が生じる。これに対
し、本発明では、基板表面と基板側面とのなす角部がR
面取りまたはC面取りされているので、この角部を通過
する信号導体線も、それに追従して緩やかに曲がること
になる。従って、この部分で生じる伝送ロス(反射)を
低減することができ、信号導体線を通る高周波信号の伝
送特性を向上させることができる。
【0018】さらに、上記のいずれかに記載の配線基板
であって、前記基板側面と基板裏面とのなす角部は、R
面取りまたはC面取りされている配線基板とすると良
い。
【0019】前述の発明によれば、信号導体線には、基
板表面、基板側面及び基板裏面を経由して延びるものが
ある。つまり、このような信号導体線は、基板側面と基
板裏面のなす角部を通過する。このため、この角部が直
角に形成されている場合には、それに従って信号導体線
もこの部分で直角に曲がることになる。そうすると、こ
の部分で伝送ロス(反射)が生じる。これに対し、本発
明では、基板側面と基板裏面とのなす角部がR面取りま
たはC面取りされているので、この角部を通過する信号
導体線も、それに追従して緩やかに曲がることになる。
従って、この部分で生じる伝送ロスを低減することがで
き、信号導体線を通る高周波信号の伝送特性を向上させ
ることができる。
【0020】さらに、上記のいずれかに記載の配線基板
であって、上記配線基板は平面視略矩形状であり、前記
信号導体線は、前記基板表面を上記配線基板の短辺と略
平行な方向に延びている配線基板とすると良い。
【0021】一般に、信号導体線が長いほど、信号の伝
送ロスが大きくなる。従って、信号導体線は、短い方が
好ましい。本発明では、配線基板が平面視略矩形状であ
る場合に、信号導体線が、基板表面を配線基板の短辺と
略平行な方向に延びている。このため、信号導体線を配
線基板の長辺と平行な方向などに延ばす場合に比して、
信号導体線の長さが短くなる。従って、信号導体線を通
る高周波信号の伝送ロス(反射)を低減させ、伝送特性
を向上させることができる。
【0022】さらに、上記のいずれかに記載の配線基板
であって、前記信号導体線を覆う保護層を備える配線基
板とすると良い。
【0023】本発明では、信号導体線が、例えばガラス
コートやソルダーレジスト層などの保護層によって覆わ
れている。このため、信号導体線を外部から保護するこ
とができる。
【0024】さらに、上記の配線基板であって、前記保
護層のうち前記基板表面に形成された部分の上に、導電
材からなり、固定電位とされる補強板を備える配線基板
とすると良い。
【0025】本発明では、保護層のうち基板表面に形成
された部分の上に、補強板を備える。そして、この補強
板は、誘電材からなり、固定電位とされる。このため、
配線基板の強度が、補強板により向上するだけでなく、
信号導体線のうち基板表面に形成された部分は、補強板
と結合し、いわゆるマイクロストリップ型の線路構造を
採ることになる。従って、信号導体線のうち基板表面に
形成された部分について、信号導体線のシールド性が向
上する。よって、信号導体線を通る高周波信号の伝送特
性を向上させることができる。
【0026】
【発明の実施の形態】(実施形態1)以下、本発明の実
施の形態を、図面を参照しつつ説明する。本実施形態1
の配線基板101を図1〜図5に示す。図1は配線基板
101の概略を示す説明図である。図2は基板表面10
2側から見た平面図である。図3は基板側面104Sか
ら見た側面図である。また、図4は図2のA−A断面
図、図5は図2のB−B断面図である。
【0027】この配線基板101は、図1に示すよう
に、マザーボード(他の基板)MB1に複数個(図中2
個)接続される。一方、各々の配線基板101には、マ
イクロ波帯などの高周波信号を扱うICチップIC1が
搭載される。配線基板101には、基板表面102に設
けられたIC接続端子111から基板表面102、基板
側面104及び基板裏面103を経由して基板裏面10
3に設けられた裏面接続端子131まで延びる信号導体
線143,144が形成されている。また、マザーボー
ドMB1には、一方の配線基板101の裏面接続端子1
31と他方の配線基板101の裏面接続端子131とを
結ぶ信号導体線SDが形成されている。
【0028】各々の配線基板101ついて詳細に説明す
ると、配線基板101は、基板表面102と基板裏面1
03と4つの基板端面104S,104T,104U,
104Vとを有する平面視略矩形状の略板形状である
(図2〜図5参照)。基板表面102のうち、ICチッ
プIC1を搭載する平面視略矩形状の搭載領域には、I
CチップIC1の端子と接続されるIC接続端子111
が多数形成されている(図2及び図4参照)。これらの
IC接続端子111には、高周波信号を伝送するもの
や、低周波信号を伝送するもの、電源電位とされるも
の、あるいは、接地電位とされるものがある。
【0029】また、基板表面102には、高周波信号を
伝送するための表面信号導体線113,114が形成さ
れている(図2、図4及び図5参照)。具体的には、図
2中下方の表面信号導体線113は、IC接続端子11
1の1つと接続し、配線基板101の短辺と平行な方向
(図2中上下方向)に、IC接続端子111から基板側
面104Sに向かって直線的に延びている。同様に、図
2中上方の表面信号導体線114も、IC接続端子11
1の1つと接続し、配線基板101の短辺と平行な方向
に、IC接続端子111から基板側面104Uに向かっ
て直線的に延びている。
【0030】さらに、基板表面102には、表面信号導
体線113,114とそれぞれ間隔をあけて、接地電位
とされるグランド層(表面側第1,第2グランド層(表
面側第1,第2固定電位層)117K,117L,11
8K,118L)が拡がっている(図2、図4及び図5
参照)。具体的には、図2中下方の表面信号導体線11
3の右方には、平面視略矩形状の表面側第1グランド層
117Kが表面信号導体線113と所定の間隔をあけて
形成され、この信号導体線113の左方には、同じく平
面視略矩形状の表面側第2グランド層117Lが信号導
体線113と所定の間隔をあけて形成されている。同様
に、図2中上方の信号導体線114の右方には、平面視
略矩形状の表面側第1グランド層118Kが信号導体線
114と所定の間隔をあけて形成され、この信号導体線
114の左方には、同じく平面視略矩形状の表面側第2
グランド層118Lが信号導体線114と所定の間隔を
あけて形成されている。
【0031】基板側面104S,104T,104U,
104Vのうち、図2中上方及び下方の基板側面104
S,104Uには、側面信号導体線123,124がそ
れぞれ形成されている(図2〜図4参照)。具体的に
は、図4中左方の側面信号導体線123は、基板表面1
02と基板側面104Sとのなす角部105Sで表面信
号導体線113と繋がり、基板裏面103に向かって直
線的に延びている。同様に、図4中右方の側面信号導体
線124は、基板表面102と基板側面104Uとのな
す角部105Uで表面信号導体線114と繋がり、基板
裏面103に向かって直線的に延びている。角部105
S,105Uは、いずれもC面取りされているので、そ
れに追従して表面信号導体線113,114と側面信号
導体線123,124は、直交して繋がるのではなく、
緩やかに曲がりながら繋がっている。
【0032】また、これらの基板側面104S,104
Uには、側面信号導体線123,124とそれぞれ間隔
をあけて、接地電位とされるグランド層(側面側第1,
第2グランド層(側面側第1,第2固定電位層)127
K,127L等)が拡がっている(図3参照)。具体的
には、図2中下方の基板側面104Sに形成された信号
導体線113の図3中右方には、平面視略矩形状の側面
側第1グランド層127Kが側面信号導体線123と所
定の間隔をあけて形成され、この側面信号導体線123
の図3中左方には、同じく平面視略矩形状の側面側第2
グランド層127Lが側面信号導体線123と所定の間
隔をあけて形成されている。同様に、図2中上方の基板
側面104Uに形成された側面信号導体線124の一方
には、平面視略矩形状の表面側第1グランド層(図示し
ない)が信号導体線124と所定の間隔をあけて形成さ
れ、この信号導体線124の他方には、同じく平面視略
矩形状の表面側第2グランド層(図示しない)が信号導
体線124と所定の間隔をあけて形成されている。
【0033】基板裏面103には、マザーボードMB1
の端子と接続される裏面接続端子131が多数形成され
ている(図4参照)。これらの裏面接続端子131に
は、IC接続端子111と同様、高周波信号を伝送する
ものや、低周波信号を伝送するもの、電源電位とされる
もの、あるいは、接地電位とされるものがある。また、
基板裏面103には、高周波信号を伝送するための裏面
信号導体線133,134が形成されている(図4及び
図5参照)。具体的には、図4中左方の裏面信号導体線
133は、基板側面104Sと基板裏面103とのなす
角部106Sで側面信号導体線123と繋がり、直線的
に延びて、他方で裏面接続端子131の1つと接続して
いる。同様に、図4中右方の裏面信号導体線134は、
基板側面104Uと基板裏面103とのなす角部106
Uで側面信号導体線124と繋がり、直線的に延びて、
他方で裏面接続端子131の1つと接続している。角部
106S,106Uは、いずれもC面取りされているの
で、それに追従して側面信号導体線123,124と裏
面信号導体線133,134は、直交して繋がるのでは
なく、緩やかに曲がりながら繋がっている。
【0034】以上の説明から明らかなように、一部のI
C接続端子111と一部の裏面接続端子131とは、表
面信号導体線113,114、側面信号導体線123,
124、及び裏面信号導体線133,134からなる信
号導体線143,144を介して接続されている。換言
すれば、IC接続端子111と裏面接続端子131と
は、基板表面102、基板側面104S,104U、及
び基板裏面103を経由して延びる信号導体線143,
144によって接続されている。
【0035】次に、配線基板101の内部について具体
的に説明すると、配線基板101は、低温焼成セラミッ
クからなる3層の絶縁層151,152,153が積層
されている(図4及び図5参照)。上側の絶縁層151
と中央の絶縁層152の層間には、接地電位とされるグ
ランド層(裏面側グランド層(裏面側固定電位層)15
5)が略全面に拡がっている(図4及び図5参照)。こ
の裏面側グランド層155の基板表面102側には、一
方でIC接続端子111と接続し上側の絶縁層151を
貫通するビア導体157の一部が接続している。また、
裏面側グランド層155の基板裏面103側には、一方
で裏面接続端子131と接続し中央の絶縁層152と下
側の絶縁層153を貫通するビア導体159の一部が接
続している。
【0036】中央の絶縁層152と下側の絶縁層153
の層間には、電源電位とされるパワー層161が略全面
に拡がっている(図4及び図5参照)。このパワー層1
61の基板表面102側には、一方でIC接続端子11
1と接続し上側の絶縁層151と中央の絶縁層152を
貫通するビア導体163の一部が接続している。また、
パワー層161の基板裏面103側には、一方で裏面接
続端子131と接続し下側の絶縁層153を貫通するビ
ア導体165の一部が接続している。
【0037】配線基板101の基板表面112上、基板
裏面113上、及び、基板側面114S,114T,1
14U,114Vのうち2つの基板側面114S,11
4U上には、ガラスからなり、誘電率が5.8のガラス
コート(保護層)171が形成されている。また、ガラ
スコート171のうち、基板表面102に形成された部
分の上には、CuWからなり、接地電位とされる平面視
口字状のスティフナ(補強板)181が固着されてい
る。なお、この配線基板101は、公知のセラミック多
層基板の製造方法により製造することができる。
【0038】このような配線基板101は、基板表面1
02のIC接続端子111と基板裏面103の裏面接続
端子131とを結ぶ高周波用の信号導体線143,14
4が、IC接続端子111から基板表面102、基板側
面104S,104U、及び基板裏面103を経由して
裏面接続端子131まで延びる。即ち、従来のようにビ
ア導体を介することなく、基板表面102、基板側面1
04S等及び基板裏面103を経由して延びる。このた
め、信号導体線143等を通る高周波信号の伝送ロスを
低減させることができ、高周波信号の伝送特性を向上さ
せることができる。
【0039】さらに、本実施形態1では、信号導体線1
43,144のうち基板表面102に形成された部分
(表面信号導体線113,114)の両側に、接地電位
とされる表面側第1グランド層117K,118K及び
表面側第2グランド層117L,118Lが拡がる。つ
まり、表面信号導体線113等は、表面側第1,第2グ
ランド層117K,117L等と結合し、いわゆるコプ
レーナ型の線路構造を採る。このため、表面信号導体線
113等のシールド性が向上する。従って、信号導体線
143等を通る高周波信号の伝送特性を向上させること
ができる。
【0040】また、本実施形態1では、基板内部に接地
電位とされる裏面側グランド層155が形成されてい
る。そして、この裏面側グランド層155は、信号導体
線143,144のうち表面信号導体線113,114
を厚さ方向に投影した領域及びその近傍領域を含む略全
面に形成されている。つまり、表面信号導体線113等
は、裏面側グランド層155と結合し、いわゆるマイク
ロストリップ型の線路構造を採る。このため、表面信号
導体線113等のシールド性が向上する。従って、信号
導体線143等を通る高周波信号の伝送特性を向上させ
ることができる。
【0041】また、本実施形態1では、信号導体線14
3,144のうち基板側面104S,104Uに形成さ
れた部分(側面信号導体線123,124)の両側に、
接地電位とされる側面側第1グランド層127K等及び
側面側第2グランド層127L等が拡がる。つまり、側
面信号導体線123等は、側面側第1,第2グランド層
127K,127L等と結合し、いわゆるコプレーナ型
の線路構造を採る。このため、側面信号導体線123等
のシールド性が向上する。従って、信号導体線143等
を通る高周波信号の伝送特性を向上させることができ
る。
【0042】また、本実施形態1では、基板表面102
と基板側面104S,104Uとのなす角部105S,
105UがそれぞれC面取りされている。このため、こ
れらの角部105S等を通過する信号導体線143,1
44も、それに追従して穏やかに曲がっている。従っ
て、この部分で生じる伝送ロス(反射)を低減すること
ができ、信号導体線143等を通る高周波信号の伝送特
性を向上させることができる。さらに、基板側面104
S,104Uと基板裏面103のなす角部106S,1
06UもそれぞれC面取りされている。このため、これ
らの角部106S等を通過する信号導体線143,14
4も、それに追従して穏やかに曲がっている。従って、
この部分で生じる伝送ロス(反射)を低減することがで
き、信号導体線143等を通る高周波信号の伝送特性を
向上させることができる。
【0043】また、本実施形態1では、配線基板101
が平面視略矩形状であるところ、信号導体線143,1
44が、基板表面102を配線基板101の短辺と平行
な方向に延びている。このため、信号導体線143,1
44の長さが短い。従って、信号導体線143等を通る
高周波信号の伝送ロス(反射)を低減させ、伝送特性を
向上させることができる。
【0044】また、本実施形態1では、基板表面10
2、基板側面104S,104U及び基板裏面103が
ガラスコート171により覆われている。従って、信号
導体線143,144が外部から保護される。
【0045】また、本実施形態1では、ガラスコート1
71のうち基板表面102に形成された部分の上に、ス
ティフナ181を備える。しかも、このスティフナ18
1は、誘電材からなり、接地電位とされる。このため、
配線基板101の強度が向上するだけでなく、表面信号
導体線113,114は、スティフナと結合し、いわゆ
るマイクロストリップ型の線路構造を採るため、表面信
号導体線113等のシールド性が向上する。よって、信
号導体線143,144を通る高周波信号の伝送特性を
向上させることもできる。
【0046】(実施形態2)次いで、第2の実施の形態
について、図面を参照しつつ説明する。なお、上記実施
形態1と同様な部分の説明は、省略または簡略化する。
本実施形態1の配線基板201を図6〜図9に示す。図
6は基板表面202側から見た平面図である。図7は基
板側面204Sから見た側面図である。また、図8は図
6のA−A断面図、図8は図6のB−B断面図である。
【0047】この配線基板201は、基板表面202と
基板裏面203と4つの基板端面204S,204T,
204U,204Vとを有する平面視略矩形状の略板形
状である(図6〜図9参照)。基板表面202のうち、
ICチップIC2を搭載する搭載領域には、ICチップ
IC2の端子と接続されるIC接続端子211が多数形
成されている(図6及び図8参照)。また、基板表面2
02には、高周波信号を伝送するための信号導体線21
3,214が形成されている(図6、図8及び図9参
照)。また、低周波信号を伝送するための導体線215
や、電源電位とされる導体線215、接地電位とされる
導体線215も形成されている。さらに、基板表面20
2には、信号導体線213,214とそれぞれ間隔をあ
けて、接地電位とされるグランド層(表面側第1,第2
グランド層(表面側第1,第2固定電位層)217K,
217L,218K,218L)が拡がっている(図6
及び図9参照)。
【0048】基板側面204S,204T,204U,
204Vのうち、図6中上方及び下方の基板側面204
S,204Uには、略半円筒状の凹所がそれぞれ3個所
ずつ基板表面202から基板裏面203に向けて直線的
に形成されている。これらの凹所のうち、中央に位置す
る小さな凹所内には、側面接続端子223,224がそ
れぞれ形成されている(図7及び図8参照)。このうち
側面接続端子223は、基板表面202と基板側面20
4Sとのなす角部205Sにおいて、基板表面202の
外周縁を超えて延びる信号導体線213と接続してい
る。同様に、側面接続端子224は、基板表面202と
基板側面204Uとのなす角部205Uにおいて、基板
表面202の外周縁を超えて延びる信号導体線214と
接続している。角部205S,205Uは、いずれもC
面取りされているので、それに追従して信号導体線21
3,214は緩やかに曲がりながら側面接続端子22
3,224に接続している。一方、3つの凹所のうち、
両端に位置する大きな凹所内には、側面接続端子22
3,224とそれぞれ間隔をあけて、接地電位とされる
グランド層(側面側第1,第2グランド層(側面側第
1,第2固定電位層)227K,227L等)が形成さ
れている(図7参照)。なお、基板側面204T,20
4Vにも、略半円筒形状の凹所が形成され(図6参
照)、他の導体線215と接続する側面接続端子(図示
しない)がそれぞれ形成されている。
【0049】基板裏面203には、マザーボードMB2
の端子と接続される裏面接続端子231が多数形成され
ている(図8参照)。これらの裏面接続端子231は、
基板側面204S,204T,204U,204Vと基
板裏面203の角部において、側面接続端子223,2
24等とそれぞれ接続している。
【0050】次に、配線基板201の内部について説明
すると、配線基板201は、2層の絶縁層251,25
2が積層されている(図8及び図9参照)。上側の絶縁
層251と下側の絶縁層252の層間には、接地電位と
されるグランド層(裏面側グランド層(裏面側固定電位
層)255)が略全面に拡がっている(図8及び図9参
照)。この裏面側グランド層255は、上側の絶縁層2
51を貫通する図示しないビア導体を介してIC接続端
子211と接続している。
【0051】配線基板201の基板表面212上には、
上記実施形態1と同様の材質からなるガラスコート(保
護層)271が形成されている。また、ガラスコート2
71上には、上記実施形態1と同様の材質からなり、接
地電位とされる平面視口字状のスティフナ(補強板)2
81が固着されている。なお、この配線基板201も、
公知のセラミック多層基板の製造方法により製造するこ
とができる。
【0052】このような配線基板201は、基板表面2
02のIC接続端子211と基板側面204S,204
Uの側面接続端子223,224とを結ぶ信号導体線2
13,214が、IC接続端子211から基板表面20
2を経由し基板表面202の外周縁を超えて側面接続端
子223,224まで延びる。即ち、この信号導体線2
13,214は、従来のようにビア導体を経由すること
なく、基板表面202を経由し基板表面202の外周縁
を超えて延びる。このため、信号導体線213,214
を通る高周波信号の伝送ロスを低減させることができ、
高周波信号の伝送特性を向上させることができる。な
お、その他上記実施形態1と同様な部分については、上
記実施形態1と同様な効果を奏する。
【0053】(調査結果)本発明に係る配線基板につい
て伝送特性を調査した。また、比較のため、従来技術に
係る配線基板についても伝送特性を調査した。調査に用
いた配線基板は、上記実施形態などに比して、テスト用
に基板の構造を簡略化した次の3種類の配線基板であ
る。
【0054】即ち、従来技術に係る配線基板(比較例
1)として、図10に平面図、図11に図10における
A−A断面図、図12に図10におけるB−B断面図を
示す配線基板301を用意した。この配線基板301
は、16mm×16mm×2mmの略板形状である。基
板表面302には、0.5mm×0.5mmの表面接続
端子311が3個形成されている。一方、基板裏面30
3にも、0.5mm×0.5mmの裏面接続端子319
が3個形成されている。
【0055】配線基板301の内部について見ると、こ
の配線基板301は、低温焼成セラミックからなる誘電
率約6の4層の絶縁層331,332,333,334
が積層されている。絶縁層331と絶縁層332との層
間には、接地電位とされるグランド層337が略全面に
形成されている。また、絶縁層332と絶縁層333と
の層間には、線幅150μm、線長約12mmの内部信
号導体線313が形成されている。この内部信号導体線
313の一端には、表面接続端子311と接続し絶縁層
331,332を貫通する直径0.15mmのビア導体
341が接続されている。また、内部信号導体線313
の他端には、裏面接続端子319と接続し絶縁層33
3,334を貫通する直径0.15mmのビア導体34
3が接続されている。従って、信号導体線351は、ビ
ア導体341と内部信号導体線313とビア導体343
とからなる。また、絶縁層333と絶縁層334との層
間には、接地電位とされるグランド層339が略全面に
形成されている。なお、導体は、いずれもAuからな
る。
【0056】また、本発明に係る配線基板(実施例1)
として、図13に平面図、図14に図13におけるA−
A断面図、図15に図13におけるB−B断面図を示す
配線基板401を用意した。この配線基板401の基板
主面302には、表面接続端子311の他に、線幅31
3μm、線長約12mmの表面信号導体線413が形成
されている。表面信号導体線413は、一方で中央に位
置する表面接続端子311と接続し、基板側面304ま
で延びている。また、その基板側面304には、側面信
号導体線417が形成されている。側面信号導体線41
7は、一方で表面信号導体線413と接続し、基板裏面
303まで延びている。また、基板裏面303には、裏
面接続端子319の他に、裏面信号導体線421が形成
されている。裏面接続端子421は、一方で側面信号導
体線417と接続し、他方で裏面接続端子319と接続
している。従って、信号導体線451は、表面信号導体
線413と側面信号導体線417と裏面信号導体線42
1からなる。なお、その他の部分は、上記配線基板30
1と同様である。但し、この配線基板401は、内部信
号導体線313とこれに接続するビア導体341,34
3を有しない。
【0057】また、本発明に係る別の配線基板(実施例
2)として、図16に平面図、図17に図16における
A−A断面図、図18に図16におけるB−B断面図を
示す配線基板501を用意した。この配線基板501
は、基板表面302に表面信号導体線413と100μ
m間隔をあけて拡がる表面側第1グランド層515Kと
表面側第2グランド層515Lを備える。それ以外は、
上記配線基板401と同様である。但し、信号導体線4
51の線幅は、240μmである。なお、上記3種類の
配線基板301,401,501における信号導体線3
51,451の線幅は、それぞれインピーダンス整合
(50Ω)を考慮して決定している。
【0058】これら3種類の配線基板301,401,
501について、次の調査を行った。即ち、Sパラメー
タを利用し、HP製ネットワークアナライザーにより1
0GHz、30GHz、40GHzの高周波について、
それぞれ伝達係数S21を測定した。なお、測定に際し
ては、3端子のコプレーナプローブを使用した。その結
果をまとめて表1に示す。
【0059】
【表1】
【0060】表1から判るように、実施例1,2の配線
基板401,501は、全体的に比較例の配線基板30
1に比して、損失が小さいことが判る。特に、実施例2
の配線基板501は、40HGzという高周波において
も損失が小さい。このように、ビア導体341,343
を経由する比較例に比べて、本発明を適用することによ
り、高周波信号の伝送特性を向上させることができる。
また、上記結果から、上記各実施形態1,2の配線基板
101,201は、従来の配線基板よりも、高周波信号
の伝送特性が良いことが推定される。
【0061】以上において、本発明を実施形態に即して
説明したが、本発明は上記各実施形態1,2等に限定さ
れるものではなく、その要旨を逸脱しない範囲で、適宜
変更して適用できることはいうまでもない。例えば、上
記各実施形態1,2では、信号導体線143,144,
213,214が直線状であるものについて示したが、
信号導体線143等は、曲線状に引き回すこともでき
る。但し、信号導体線143等が長くなることによる高
周波信号の伝送ロスを考慮すると、信号導体線143等
が短くなるようにできる限り直線的に引き出すのが好ま
しい。また、上記各実施形態1,2では、セラミック製
の配線基板101,201について示したが、樹脂製の
配線基板とすることもできる。この場合に、低周波信号
を伝送する配線を基板内部に形成するときは、平面方向
に延びる配線を介さずにビア導体同士を直接接続する、
いわゆるビアインビアの形態を採用するのが好ましい。
低周波信号の伝送ロスを低減できるからである。
【図面の簡単な説明】
【図1】実施形態1に係る配線基板の概略を示す説明図
である。
【図2】実施形態1に係る配線基板の基板表面側から見
た平面図である。
【図3】実施形態1に係る配線基板の側面のうち信号導
体線が延びている側面の側面図である。
【図4】実施形態1に係る配線基板の図2におけるA−
A断面図である。
【図5】実施形態1に係る配線基板の図2におけるB−
B断面図である。
【図6】実施形態2に係る配線基板の基板表面側から見
た平面図である。
【図7】実施形態2に係る配線基板の側面のうち信号導
体線が延びている側面の側面図である。
【図8】実施形態2に係る配線基板の図6におけるA−
A断面図である。
【図9】実施形態1に係る配線基板の図6におけるB−
B断面図である。
【図10】調査に用いた従来の配線基板(比較例)の基
板表面側から見た平面図である。
【図11】調査に用いた従来の配線基板(比較例)の図
10におけるA−A断面図である。
【図12】調査に用いた従来の配線基板(比較例)の図
10におけるB−B断面図である。
【図13】調査に用いた本発明に係る配線基板(実施例
1)の基板表面側から見た平面図である。
【図14】調査に用いた本発明に係る配線基板(実施例
1)の図13におけるA−A断面図である。
【図15】調査に用いた本発明に係る配線基板(実施例
1)の図13におけるB−B断面図である。
【図16】調査に用いた本発明に係る配線基板(実施例
2)の基板表面側から見た平面図である。
【図17】調査に用いた本発明に係る配線基板(実施例
2)の図16におけるA−A断面図である。
【図18】調査に用いた本発明に係る配線基板(実施例
2)の図16におけるB−B断面図である。
【図19】従来形態に係る配線基板の概略を示す説明図
である。
【符号の説明】
101,201 配線基板 102,202 基板表面 103,203 基板裏面 104S,104T,104U,104V,204S,
204T,204U,204V 基板側面 105S,105U,205S,205U (基板表
面と基板側面のなす)角部 106S,106U (基板側面と基板裏面のなす)
角部 111,211 IC接続端子 113,114 表面信号導体線 117K,118K,217K,218K 表面側第
1グランド層(表面側第1固定電位層) 117L,118L,217L,218L 表面側第
2グランド層(表面側第2固定電位層) 123,124 側面信号導体線 127K,227K 側面側第1グランド層(側面側
第1固定電位層) 127L,227L 側面側第2グランド層(側面側
第2固定電位層) 131,231 裏面接続端子 133,134 裏面信号導体線 143,144,213,214 信号導体線 171,271 ガラスコート(保護層) 181,281 スティフナ(補強板) IC1,IC2 ICチップ MB1,MB2 マザーボード(他の基板)
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/14 H05K 1/14 A // H05K 3/46 3/46 N Fターム(参考) 5E317 AA22 BB04 GG11 5E338 AA02 AA03 AA18 BB80 CC01 CC06 CD01 CD24 EE11 5E344 AA01 AA22 BB02 BB08 BB14 BB15 EE08 5E346 AA02 AA15 AA35 BB02 BB04 BB06 CC18 FF42 HH06

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】ICチップを搭載する基板表面と、他の基
    板と接続される基板裏面とを有する配線基板であって、 上記基板表面に形成され、上記ICチップの端子と接続
    される複数のIC接続端子と、 上記基板裏面に形成され、上記他の基板の端子と接続さ
    れる複数の裏面接続端子と、 一端が上記複数のIC接続端子のいずれかと接続し、他
    端が上記複数の裏面接続端子のいずれかと接続する信号
    導体線であって、上記IC接続端子から上記基板表面、
    基板側面、及び上記基板裏面を経由して上記裏面接続端
    子まで延びる信号導体線と、を備える配線基板。
  2. 【請求項2】ICチップを搭載する基板表面と、他の基
    板と接続される基板裏面とを有する配線基板であって、 上記基板表面に形成され、上記ICチップの端子と接続
    される複数のIC接続端子と、 基板側面に形成され、上記他の基板の端子と接続される
    複数の側面接続端子と、 一端が上記複数のIC接続端子のいずれかと接続し、他
    端が上記複数の側面接続端子のいずれかと接続する信号
    導体線であって、上記IC接続端子から上記基板表面を
    経由し上記基板表面の外周縁を越えて上記側面接続端子
    まで延びる信号導体線と、を備える配線基板。
  3. 【請求項3】請求項1または請求項2に記載の配線基板
    であって、 前記基板表面に形成され、上記信号導体線と間隔をあけ
    て上記信号導体線の一方の側に拡がり、固定電位とされ
    る表面側第1固定電位層と、 上記基板表面に形成され、上記信号導体線と間隔をあけ
    て上記信号導体線の他方の側に拡がり、固定電位とされ
    る表面側第2固定電位層と、を備える配線基板。
  4. 【請求項4】請求項1〜請求項3のいずれかに記載の配
    線基板であって、 基板内部または基板裏面のうち、少なくとも、上記信号
    導体線のうち上記基板表面に形成された部分を厚さ方向
    に投影した領域及びその近傍領域、に形成され、固定電
    位とされる裏面側固定電位層を備える配線基板。
  5. 【請求項5】請求項1、請求項3及び請求項4のいずれ
    かに記載の配線基板であって、 前記基板側面に形成され、上記信号導体線と間隔をあけ
    て上記信号導体線の一方の側に拡がり、固定電位とされ
    る側面側第1固定電位層と、 上記基板側面に形成され、上記信号導体線と間隔をあけ
    て信号導体線の他方の側に拡がり、固定電位とされる側
    面側第2固定電位層と、を備える配線基板。
  6. 【請求項6】請求項1〜請求項5のいずれかに記載の配
    線基板であって、 前記基板表面と基板側面とのなす角部は、R面取りまた
    はC面取りされている配線基板。
  7. 【請求項7】請求項1及び請求項3〜請求項5のいずれ
    かに記載の配線基板であって、 前記基板側面と基板裏面とのなす角部は、R面取りまた
    はC面取りされている配線基板。
  8. 【請求項8】請求項1〜請求項7のいずれかに記載の配
    線基板であって、 上記配線基板は平面視略矩形状であり、 前記信号導体線は、前記基板表面を上記配線基板の短辺
    と略平行な方向に延びている配線基板。
  9. 【請求項9】請求項1〜請求項8のいずれかに記載の配
    線基板であって、 前記信号導体線を覆う保護層を備える配線基板。
  10. 【請求項10】請求項9に記載の配線基板であって、 前記保護層のうち前記基板表面に形成された部分の上
    に、導電材からなり、固定電位とされる補強板を備える
    配線基板。
JP2001359102A 2001-11-26 2001-11-26 配線基板 Pending JP2003158353A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001359102A JP2003158353A (ja) 2001-11-26 2001-11-26 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001359102A JP2003158353A (ja) 2001-11-26 2001-11-26 配線基板

Publications (1)

Publication Number Publication Date
JP2003158353A true JP2003158353A (ja) 2003-05-30

Family

ID=19170172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001359102A Pending JP2003158353A (ja) 2001-11-26 2001-11-26 配線基板

Country Status (1)

Country Link
JP (1) JP2003158353A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009182251A (ja) * 2008-01-31 2009-08-13 Fujitsu Ltd 光受信サブアセンブリおよび光受信モジュール
JP2012248877A (ja) * 2005-02-11 2012-12-13 Rambus Inc 低速および高速信号経路を有する半導体パッケージ
WO2014002238A1 (ja) * 2012-06-28 2014-01-03 株式会社日立製作所 プリント配線基板
JP2018113283A (ja) * 2017-01-06 2018-07-19 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置
JP2019036715A (ja) * 2017-08-10 2019-03-07 株式会社リコー 測定装置
WO2020158121A1 (ja) * 2019-01-31 2020-08-06 東レ株式会社 配線基板およびその製造方法並びに高電導配線基板の製造方法
WO2022107590A1 (ja) * 2020-11-18 2022-05-27 京セラ株式会社 配線基板および表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012248877A (ja) * 2005-02-11 2012-12-13 Rambus Inc 低速および高速信号経路を有する半導体パッケージ
JP2009182251A (ja) * 2008-01-31 2009-08-13 Fujitsu Ltd 光受信サブアセンブリおよび光受信モジュール
WO2014002238A1 (ja) * 2012-06-28 2014-01-03 株式会社日立製作所 プリント配線基板
JP2018113283A (ja) * 2017-01-06 2018-07-19 大日本印刷株式会社 インターポーザー及びその製造方法、並びに、インターポーザーを備える半導体装置
JP2019036715A (ja) * 2017-08-10 2019-03-07 株式会社リコー 測定装置
WO2020158121A1 (ja) * 2019-01-31 2020-08-06 東レ株式会社 配線基板およびその製造方法並びに高電導配線基板の製造方法
WO2022107590A1 (ja) * 2020-11-18 2022-05-27 京セラ株式会社 配線基板および表示装置

Similar Documents

Publication Publication Date Title
US6822528B2 (en) Transmission line to waveguide transition including antenna patch and ground ring
US6674347B1 (en) Multi-layer substrate suppressing an unwanted transmission mode
US5952709A (en) High-frequency semiconductor device and mounted structure thereof
US8564477B2 (en) High-frequency module and method of manufacturing the same, and transmitter, receiver, transceiver, and radar apparatus comprising the high-frequency module
JP5636834B2 (ja) 高周波回路用パッケージ及び高周波回路装置
EP1798806A1 (en) Apparatus for Converting Transmission Structure
US20060082422A1 (en) Connection structure of high frequency lines and optical transmission module using the connection structure
JP2003158353A (ja) 配線基板
US20010004129A1 (en) High-frequency package
US6727777B2 (en) Apparatus and method for angled coaxial to planar structure broadband transition
JP4404797B2 (ja) 配線基板
EP1324646A2 (en) Jumper chip component and mounting structure therefor
WO2020187091A1 (zh) Ffc线缆和电子设备
JP3619396B2 (ja) 高周波用配線基板および接続構造
US11495589B2 (en) Optical module and manufacturing method of optical module
JP4002527B2 (ja) 高周波用パッケージ
JP3638479B2 (ja) 高周波用配線基板およびその接続構造
EP1603201A1 (en) Connection structure for coaxial connector and multilayer substrate
KR102582702B1 (ko) 그라운드를 제공하는 초광대역 칩 인터커넥트 구조체
JP3071761B2 (ja) 高周波用半導体装置の実装構造
JP2001053506A (ja) 高周波用配線基板および接続構造
JP3939059B2 (ja) 高周波パッケージ
JP2000164764A (ja) 高周波用配線基板の実装構造
JP3600729B2 (ja) 高周波回路用パッケージ
JP2006108830A (ja) アンテナ装置、これを用いた無線通信装置およびアンテナ装置の製造方法