JP2003142946A

JP2003142946A - 雑音発生器、雑音発生方法およびプログラム

Info

Publication number: JP2003142946A
Application number: JP2001336876A
Authority: JP
Inventors: Masahiko Takano; 正彦高野; Akihisa Fukami; 明久深見
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2001-11-01
Filing date: 2001-11-01
Publication date: 2003-05-16
Anticipated expiration: 2021-11-01
Also published as: JP3886359B2

Abstract

(57)【要約】【課題】出力する雑音の周波数帯域を任意に設定可能と
し、容易に周波数特性を変化させることを可能にする雑
音発生器を提供する。【解決手段】乱数発生部２で発生させた乱数に従って雑
音信号の周波数成分の位相情報を位相設定部３で設定す
る。周波数特性演算部４は、位相設定部３で設定された
位相情報と、雑音信号の帯域制限を行うための周波数ス
ペクトル情報Ａ_nとに従って、出力する雑音信号の周波
数特性を演算し、周波数領域の複素乱数数列に変換す
る。逆ＦＦＴ部５は、周波数特性演算部４の演算結果に
逆フーリエ変換を施して時間波形としての雑音信号を出
力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、雑音発生器に係
り、特に通信装置やオーディオ装置などの特性試験に用
いる信号源など、周波数スペクトルおよび位相に厳格な
制御を必要とする雑音発生器に関する。

【０００２】

【従来の技術】従来の雑音発生器は、雑音の源となる乱
数を発生させ、この乱数をアナログ信号に変換し雑音を
発生している。

【０００３】雑音発生器の従来技術としては、特開平４
−２４７７０４号公報に記載されている技術がある。こ
の従来技術について、以下説明する。

【０００４】図１３に従来の雑音発生器の構成図を示
す。図１３において、乱数発生部２は乱数を出力し、ア
ナログフィルタ３２はアナログ信号を出力する。乱数発
生部２は、シフトレジスタ９と排他的論理和１０を備
え、排他的論理和１０とシフトレジスタ９との接続位置
により種々の乱数を発生する。シフトレジスタ９の各段
の出力は、抵抗３３を介してアナログフィルタ部３２の
演算増幅器３４の反転入力と非反転入力に交互に入力さ
れ、演算増幅器３４の加減算によりディジタルデータの
帯域を制限してアナログ信号として出力する。

【０００５】

【発明が解決しようとする課題】上記構成によれば、雑
音の周波数特性を変更するためには、アナログフィルタ
３２の変更が必要である。雑音の周波数特性の変更のた
めには、アナログフィルタ３２の個数および次数を変化
させる必要がある。すなわち、従来の雑音発生装置は、
アナログフィルタの変更を行わずに、雑音の周波数特性
を任意に設定、変更、制御することが不可能という問題
がある。

【０００６】雑音の利用、特に通信装置の特性試験に用
いる信号源としての雑音には、周波数スペクトルおよび
位相が既知である必要がある。また任意の特性を持った
被試験装置に対して適用可能とするための雑音発生器
は、出力する雑音の周波数スペクトルおよび位相を任意
に設定、変化、制御が可能である必要がある。

【０００７】本発明は、出力する雑音の周波数特性を変
更することが可能な雑音発生器を提供することを目的と
する。

【０００８】

【課題を解決するための手段】上記課題を解決するため
に、本発明は、乱数を発生する擬似乱数発生部と、前記
擬似乱数発生部で発生させた乱数に従って雑音信号の周
波数成分の位相情報を設定する位相設定部と、前記雑音
信号の帯域制限を行うための周波数スペクトル情報を受
付ける周波数スペクトル受付け部と、前記擬似乱数発生
部で発生させた乱数と、前記位相設定部で設定された位
相情報と、前記周波数スペクトル受付け部で受け付けた
周波数スペクトル情報とに従って、出力する雑音信号の
周波数特性を演算する周波数特性演算部と、前記周波数
特性演算部の演算結果に逆フーリエ変換を施して前記雑
音信号を出力する逆ＦＦＴ部とを備える。

【０００９】本発明によれば、周波数スペクトル受付け
部において、周波数スペクトルを受付けるので、出力す
る雑音の周波数特性を変更することができる。

【００１０】

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について詳細に説明する。

【００１１】図１に、第１の実施の形態における雑音発
生器の構成図を示す。図1において、雑音発生器１は、
０から１の範囲に一様に分布する乱数を発生する乱数発
生器２と、乱数発生器２において生成された乱数を用い
て周波数軸上の位相情報を設定する位相設定部３と、予
め設定された周波数スペクトル特性と乱数発生部２によ
り生成された一様分布乱数と位相設定部３によって設定
された位相情報とを用いて複素乱数列を求める周波数特
性演算部４と、周波数特性演算部４により得られた周波
数軸上の複素乱数列を逆フーリエ変換により時間領域の
雑音に変換する逆ＦＦＴ部５とを備える。

【００１２】本発明の各実施の形態においては、ディジ
タルデータの演算のみによる雑音発生方式とする。ディ
ジタルデータの演算は、例えばＤＳＰ（Digital Signa
l Processor：ディジタルシグナルプロセッサ：プログ
ラマブル汎用演算処理装置、以下「ＤＳＰ」という）や
パソコンによって簡単に実行することができる。

【００１３】図１４に、各実施の形態におけるハードウ
エア構成を示す。図１４において雑音発生器は、演算処
理を行うＤＳＰ１４１と、ＤＳＰ１４１が処理するソフ
トウェアプログラムを記憶するメモリ１４２と、演算結
果を出力する出力部１４３と、指示入力を受付ける入力
部１４４とを備える。メモリ１４２は、ＣＤ−ＲＯＭな
どの記憶媒体であってもよいし、ハードディスクなどの
メモリでもよい。出力部１４３は、ディスプレイなどの
表示手段やプリンタなどの印刷手段を備えることができ
る。入力部１４４は、マウスやキーボードなどを備え、
雑音信号の発生開始指示を受付けたり、周波数スペクト
ル情報や位相情報を受付けたりする受付け手段である。
ＤＳＰ１４１は、一様乱数の発生、乱数を利用した振
幅、周波数、位相の設定と、逆フーリエ変換を行う。

【００１４】ＤＳＰ等での演算内容はソフトウェア的に
変更することが可能となるため、装置規模の増大を抑制
することが可能となる。周波数特性演算部の演算内容を
ソフトウェア的に変更することにより、装置規模の増大
を抑制し、雑音の周波数スペクトルおよび位相を簡便な
操作で任意に設定、変更、制御を可能とする。

【００１５】以下、図５を参照して本発明の実施の形態
における雑音発生原理を説明する。図５は、図１に示す
構成をさらに詳細に示した構成図である。

【００１６】図５において、雑音発生器は、乱数を発生
する乱数発生部２、位相を設定する位相設定部３、周波
数特性を演算する周波数特性演算部４、および、逆フー
リエ変換を行う逆フーリエ変換部５を備える。

【００１７】乱数発生部２は、シフトレジスタ９と排他
的論理輪回路１０とによりＭ系列の０〜１の範囲に一様
に分布する乱数ｘ_n（但し、ｎは自然数）を生成する。
乱数ｘ_nは、位相設定部３および周波数特性演算部４に
入力される。

【００１８】位相設定部３は、乱数ｘ_nを用いてexp（ｊ
２πｘ_n）なる複素信号を生成する。乱数ｘ_nに２πを乗
じて、φ_n＝２πｘ_nとし、複素信号を生成する。

【００１９】周波数特性演算部４は、雑音信号の振幅の
確率分布関数がガウス分布に従うようにするために、乱
数ｘ_n （０≦ｎ＜Ｎ／２）を用いてレーレー分布に従
う乱数ｙ_nを数１に従って生成する。

【００２０】

【数１】

【００２１】出力ｙ_nと、希望する周波数スペクトルＡ_n
（０≦ｎ＜Ｎ／２）および位相設定部３の出力exp（ｊ
２πｘ_n）を数２によって乗算し、その結果と窓関数Ｗ_n
とを数４によって畳み込み演算する。ここでＷ_nは数３
で与えられる。周波数スペクトルがＡ_nは、雑音信号を
帯域制限するためのもので、あらかじめソフトウェアに
より設定されたり、また、後述する第２および第３の実
施の形態においては、ユーザの指示を受付けて設定され
たりする。

【００２２】畳み込み結果は、数５により共役複素数と
加算した後、逆フーリエ変換を行う。位相がφ_nであ
り、振幅の確率分布関数がガウス分布に従う雑音波形が
得られる。

【００２３】

【数２】

【００２４】

【数３】

【００２５】

【数４】

【００２６】

【数５】

【００２７】つぎに、図５を参照して各部の詳細な動作
を説明する。

【００２８】乱数発生部２は、クロック信号CKに同期し
て入力段のビットを順次上位段にシフトさせる１ビット
ｍ段（但し、ｍは自然数）のシフトレジスタ９と排他的
論理和回路１０とを備える。排他的論理和回路１０の入
力はシフトレジスタ９の各段から選択されるが、シフト
レジスタ９から出力されるビット列の最大周期２^m−１
より短い周期が生じることのないような段数から選ばれ
る。シフトレジスタ９は、例えば３１ビットの長さで構
成でき、クロック信号に従ってシフトする。排他的論理
和回路１０の出力がシフトレジスタ９の入力段に戻され
ることによって、Ｍ系列の乱数が生成される。乱数ｘ_n
はｘ₁〜ｘ_nまでの数列で表され、この乱数を浮動小数点
で表された実数と見なし、０〜１の範囲に一様に分布す
る乱数ｘ _nを生成する。

【００２９】位相設定部３は、一様分布乱数ｘ_nと２π
を乗ずる乗算器１１と、その結果得られる０から２πの
範囲に一様に分布する乱数を位相φ_nに設定する位相処
理部１２とを備える。位相処理部１２の出力は周波数特
性演算部４に入力される。

【００３０】周波数特性演算部４は、乱数ｘ_nをレーレ
ー分布に従う乱数ｙ_nに換算する換算部１４と、換算部
１４の出力と希望する周波数スペクトルＡ_nと位相処理
部１２の出力とを乗算する乗算器１５と、乗算器１５の
出力と時間軸上の窓関数の周波数スペクトルＷ_nとの畳
み込み演算を行う畳み込み部１３と、畳み込み部１３の
出力の共役複素を計算する共役複素部１７と、共役複素
部１７の出力と畳み込み部１３との和を計算する加算器
１８とを備える。

【００３１】乗算器１５は、レーレー分布に従う乱数ｙ
_nを、位相処理部１２の出力を用いて実数部と虚数部と
に分解することにより、それぞれがガウス分布に従う乱
数となる。周波数スペクトルがＡ_nは、雑音信号を帯域
制限するためのもので、本実施の形態においては、あら
かじめソフトウェアにより設定しておくことができ、波
形を示す関数で設定されてもよいし、１〜ｎの各データ
に対応する周波数スペクトルを示すようなデータベース
により設定されてもよい。

【００３２】乗算器１５の出力は、窓関数の周波数スペ
クトルＷ_nと畳み込み演算を行い、共役複素数を加え
て、逆ＦＦＴ部５に入力される。逆ＦＦＴ部５は、周波
数特性演算部４の出力Ｇ_nの実数部及び虚数部をそれぞ
れに逆フーリエ変換を施す逆ＦＦＴ演算部１６により構
成される。逆ＦＦＴ演算部１６の出力はガウス分布に従
った擬似雑音波形となる。

【００３３】以上の構成により得られた雑音発生器１か
ら出力された雑音信号の周波数スペクトルおよび時間波
形の概略説明図を図６（a）および（b）に示す。設定さ
れた周波数スペクトルＡ_nが全帯域で一定となる白色雑
音の場合、雑音発生器１の雑音信号の出力は、図６
（a）および（ｂ）に示すように、周波数スペクトル１
９および時間波形２０に示すようになる。このとき、時
間波形の振幅値の確率分布関数は、ガウス分布２１とな
る。

【００３４】以上、本実施の形態によれば、Ａ_nをソフ
トウェア的に設定することができるため、変更・制御が
可能であり、装置規模を増大させることなく、周波数ス
ペクトルを任意に設定、変更、制御が可能な雑音発生器
を実現することが可能となる。

【００３５】つぎに、第２の実施の形態を説明する。第
２の実施の形態は、図２および図７に示すように、図１
に示す構成に加え、周波数特性演算部４に対し、予め設
定された複数の周波数スペクトル特性の中から希望する
周波数スペクトル特性を選択可能、または、ユーザが任
意に周波数スペクトル特性を設定可能な周波数スペクト
ル受付け部のインターフェイスを有する周波数スペクト
ル設定部６を備える。

【００３６】図２に示す動作を、図７を参照して説明す
る。図７は、図２に示す構成をさらに詳細に示した構成
図である。

【００３７】図７において、周波数スペクトル設定部６
は、複数の予め設定された周波数スペクトルを格納する
メモリ２２、希望する周波数スペクトルの選択を受付け
る為の選択信号２３、および、周波数スペクトルを選択
するセレクタ２４を備える。メモリ２２には、Ａ
_n（０）〜Ａ_n（ｚ）（但し、Ｚは自然数）のＺ個の周波
数スペクトルを記憶している。各周波数スペクトルＡ_n
は、各周波数に対するスペクトルのデータで表される。
例えば、メモリ２２のアドレス空間が２¹⁰とすると、選
択信号２３はlog₂２¹⁰＝１０ビットの幅を持つ信号とな
る。選択信号２３によって選択された周波数スペクトル
Ａ_nは、前記周波数特性演算部４の乗算器１５に入力さ
れるので、希望する周波数スペクトルを発生することが
できる。選択信号は、図１４に示す構成の入力部１４４
より受付けることができる。

【００３８】以上の構成により得られた雑音発生器１の
出力周波数スペクトルの説明図を図８に示す。図８の右
側の波形においては、メモリ２２に記憶されている周波
数スペクトルＡ_nを３例示し、各周波数スペクトルに対
して出力する雑音信号の周波数スペクトルＧ_nをそれぞ
れ左側の波形で示している。図８に示すように、選択信
号２３の設定によりＡ_n（０）＝１を選択した場合、帯
域制限がないため、雑音信号Ｇ_n（０）は、周波数スペ
クトルを符号１９に示すような信号でしめされる。ま
た、Ａ_n（１）を選択した場合、雑音信号Ｇ_n（１）は、
周波数スペクトルを符号２５に示すような信号でしめさ
れる。Ａ_n（２）を選択した場合、雑音信号Ｇ_n（２）
は、周波数スペクトルを符号２６に示すような信号でし
めされる。

【００３９】つぎに、第３の実施の形態を、図３および
図９を参照して説明する。図３および図９に示すよう
に、第３の実施の形態においては、図２に示す構成に加
え、周波数スペクトル制御部７を備える。周波数スペク
トル制御部７は、予め設定された複数の周波数スペクト
ルの中から希望する周波数スペクトルを選択する選択信
号を生成し、また、選択信号を時間的に変化させるタイ
マ回路を内蔵している。

【００４０】図３における動作を、図９を用いて説明す
る。図９は、図３に示す構成をさらに詳細に示した構成
図である。

【００４１】図９において、周波数スペクトル制御部７
は、出力タイミングが可変のタイマ回路２７および選択
信号２３を発生するカウンタ２８を備える。タイマ回路
２７は、クロック信号をカウントして、あらかじめ定め
られた時間（カウント値）ごとにカウンタ２８に指示信
号を出力する。カウンタ２８は、タイマ回路２７からの
指示信号の入力ごとにカウントアップし、カウント値を
選択信号２３として出力する。メモリ２２は、周波数ス
ペクトルＡ_n（０）〜（ｚ）を各アドレスに対応させて
記憶されている。このアドレスがセレクタ２４の選択信
号２３により指示されてメモリ２２に記憶されているデ
ータが読み出される。このためセレクタ２４は、選択信
号２３の値に従ってメモリ２２に記憶されている周波数
スペクトルＡ_nを選択することができる。カウンタ２８
が出力する選択信号２３は、タイマ回路２７が生成する
タイミングによって変化し、周波数スペクトル設定部６
のセレクタ２４に入力される。

【００４２】選択信号２３が時間的に変化するため、周
波数特性演算部４の乗算器１５に入力される周波数スペ
クトルＡ_nが選択信号２３に従って選択されるので、周
波数スペクトルを制御することができる。

【００４３】以上の構成により得られた雑音発生器１の
出力の周波数スペクトルを図１０に示す。図１０におい
て、始めに選択信号２３の設定によりＡ_n（０）＝１が
選択された場合、雑音信号Ｇ_n（０）の周波数スペクト
ル１９が出力される。タイマ回路２７のあらかじめ定め
た時間が経過すると、選択信号２３によりＡ_n（１）を
選択され、雑音信号Ｇ_n（１）の周波数スペクトル２５
が出力され、さらに、タイマ回路２７のあらかじめ定め
た時間が経過すると、選択信号２３によりＡ_n（２）を
選択され、雑音信号Ｇ_n（２）の周波数スペクトル２６
が出力される。

【００４４】タイマ回路２７およびカウンタ２８によっ
て選択信号２３が時間的に変化させ得るので、周波数ス
ペクトル１９，２５，２６の時間的制御が可能とな
る。

【００４５】つぎに、第４の実施の形態を、図４を参照
して説明する。第４の実施の形態においては、図４に示
すように、図３に示す構成に加え、位相制御部８を備え
る。位相制御部８は、任意の周波数における位相を固定
または時間的に変化させる機能を有し、予め定めた周波
数における位相情報を受け付ける位相受付け部を備え
る。

【００４６】図１１において、位相制御部８はタイマ回
路２９と乗算器３０とを備える。タイマ回路２９によっ
て生成された時刻ｔ_lは乗算器３０に入力され、設定さ
れた周波数ωと乗算される。周波数ωは、予め定めた周
波数における位相情報（位相値）を示し、図１６に示す
入力部１４４または図４に示す位相制御部８に備える位
相受付け部において受け付けられる。これにより位相φ
_l＝ωｔ_lが出力される。位相φ_lは位相設定部３の位相
処理部１２に入力され、周波数成分のみ位相を制御す
る。これにより、特定帯域の信号のみ出力することがで
きる。位相情報は、固定で出力してもよいし、時間的に
変化させてもよい。また、位相制御部８は、複数の位相
値を出力してもよい。

【００４７】図４に示す構成の動作を、図１１を用いて
説明する。図１１は、図４に示す構成をさらに詳細に示
した構成図である。

【００４８】以上の構成により得られた雑音発生器１の
出力の周波数スペクトルを図１２に示す。図１２は、周
波数ωの位相を固定した制御を示しており、擬似雑音に
正弦波を重畳できることを示している。

【００４９】以上、各実施の形態によれば、時間波形の
振幅の確率分布関数がガウス分布に従う雑音を発生する
雑音発生器において、装置規模を増大させることなく、
簡便な操作で、雑音の周波数スペクトルまたは位相を任
意に設定、変更、制御することが可能となる。

【００５０】また、雑音の任意の周波数における位相を
制御し、雑音に重畳した信号を同時に発生することも可
能である。

【００５１】さらに、雑音を論理的演算によって発生さ
せているため、再現性のある雑音を発生することが可能
であり、その結果、通信装置の特性試験に入力する信号
源として、非常に有益である。

【００５２】

【発明の効果】本発明によれば、雑音発生器において、
装置規模の増大を抑制しつつ、出力する雑音の周波数特
性を任意に設定、変更、制御することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態におけるブロック図であ
る。

【図２】本発明の実施の形態におけるブロック図であ
る。

【図３】本発明の実施の形態におけるブロック図であ
る。

【図４】本発明の実施の形態におけるブロック図であ
る。

【図５】本発明の実施の形態における詳細ブロック図で
ある。

【図６】雑音の時間波形と周波数スペクトルとを示す説
明図である。

【図７】本発明の実施の形態における詳細ブロック図で
ある。

【図８】雑音の周波数スペクトルを示す説明図である。

【図９】本発明の実施の形態における詳細ブロック図で
ある。

【図１０】雑音の周波数スペクトルを示す説明図であ
る。

【図１１】本発明の実施の形態における詳細ブロック図
である。

【図１２】雑音の周波数スペクトルを示す説明図であ
る。

【図１３】従来の雑音発生器でアナログフィルタによる
帯域制限方法を示すブロック図である。

【図１４】実施の形態におけるハードウエア構成図

【符号の説明】

１…擬似乱数発生器２…乱数発生部３…位相設定部４…周波数スペクトル演算部５…逆ＦＦＴ部６…周波数スペクトル設定部７…周波数スペクトル制御部８…位相制御部９…シフトレジスタ１０…排他的論理和回路１１…乗算器１２…位相処理部１３…畳み込み演算部１４…換算部１５…乗算器１６…逆ＦＦＴ部１７…共役複素部１８…加算器１９…雑音の周波数スペクトル２０…雑音の時間波形２１…ガウス分布２２…メモリ２３…選択信号２４…セレクタ２５…雑音の周波数スペクトル２６…雑音の周波数スペクトル２７…タイマ回路２８…カウンタ２９…タイマ回路３０…乗算器３１…雑音に重畳された信号の周波数スペクトル３２…アナログフィルタ３３…抵抗３４…演算増幅器。

フロントページの続き (72)発明者深見明久神奈川県横浜市戸塚区戸塚町216番地株式会社日立製作所ディフェンスシステム事業部内Ｆターム(参考） 5B056 BB00 HH05 5J049 AA17 AA18 AA21 AA33 CA01 CA08

Claims

【特許請求の範囲】

【請求項１】雑音信号を発生する雑音発生器において、乱数を発生する擬似乱数発生部と、前記擬似乱数発生部で発生させた乱数に従って雑音信号
の周波数成分の位相情報を設定する位相設定部と、前記雑音信号の帯域制限を行うための周波数スペクトル
情報を受付ける周波数スペクトル受付け部と、前記擬似乱数発生部で発生させた乱数と、前記位相設定
部で設定された位相情報と、前記周波数スペクトル受付
け部で受け付けた周波数スペクトル情報とに従って、出
力する雑音信号の周波数特性を演算する周波数特性演算
部と、前記周波数特性演算部の演算結果に逆フーリエ変換を施
して前記雑音信号を出力する逆ＦＦＴ部とを備えること
を特徴とする雑音発生器。
【請求項２】請求項１に記載の雑音発生器において、前
記周波数スペクトル受付け部は、あらかじめ設定された
複数の周波数スペクトル情報の中から設定すべき周波数
スペクトル情報の選択を受付けることを特徴とする雑音
発生器。
【請求項３】請求項２に記載の雑音発生器において、前
記周波数スペクトル受付け部に対して、予め定めた時間
経過後に異なる周波数スペクトル情報を選択すように制
御する周波数スペクトル制御部をさらに備えることを特
徴とする雑音発生器。
【請求項４】雑音信号を発生する雑音発生器において、乱数を発生する擬似乱数発生部と、前記雑音信号の予め定めた周波数における位相を固定す
るための位相情報を受付ける位相受付け部と、前記擬似乱数発生部で発生させた乱数と、前記位相受付
け部で受け付けた位相情報に従って前記雑音信号の周波
数成分の位相情報を設定する位相設定部と、前記擬似乱数発生部で発生させた乱数と、前記位相設定
部で設定された位相情報と、前記雑音信号の帯域制限を
行うの周波数スペクトル情報とに従って、出力する雑音
信号の周波数特性を演算する周波数特性演算部と、前記周波数特性演算部の演算結果に逆フーリエ変換を施
して前記雑音信号を出力する逆ＦＦＴ部とを備えること
を特徴とする雑音発生器。
【請求項５】ディジタル計算により雑音信号を発生する
雑音発生方法において、乱数を発生するステップと、前記乱数を周波数成分の位相情報として設定するステッ
プと、前記乱数と、前記位相情報と、前記雑音信号の帯域制限
を行うための周波数スペクトル情報とに従って、出力す
る雑音信号の周波数特性を演算するステップと、前記演
算結果に逆フーリエ変換を施して前記雑音信号を出力す
るステップとを備えることを特徴とする雑音発生方法。
【請求項６】請求項５に記載の各ステップをプロセッサ
により実行するためのプログラム。