JP2003142803A - Manufacturing method for metal transfer plate and manufacturing method for multi-layered printed wiring board using the same - Google Patents

Manufacturing method for metal transfer plate and manufacturing method for multi-layered printed wiring board using the same

Info

Publication number
JP2003142803A
JP2003142803A JP2001340281A JP2001340281A JP2003142803A JP 2003142803 A JP2003142803 A JP 2003142803A JP 2001340281 A JP2001340281 A JP 2001340281A JP 2001340281 A JP2001340281 A JP 2001340281A JP 2003142803 A JP2003142803 A JP 2003142803A
Authority
JP
Japan
Prior art keywords
pattern
forming
plating
copper wiring
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001340281A
Other languages
Japanese (ja)
Other versions
JP3941463B2 (en
Inventor
Ihan Sen
懿範 銭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2001340281A priority Critical patent/JP3941463B2/en
Publication of JP2003142803A publication Critical patent/JP2003142803A/en
Application granted granted Critical
Publication of JP3941463B2 publication Critical patent/JP3941463B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a multi-layered printed wiring board which solves the problem that a copper wiring pattern is given large damage in a final soft etching process and inter-line insulation reliability is low since a base copper layer between copper wiring pattern which becomes unnecessary can not be completely removed. SOLUTION: A manufacturing method for a multi-layered printed wiring board is characterized in that a pattern forming process of forming the copper wiring patterns, etc., by a transfer process of plating which forms a plating film in a recessed pattern of a transfer plate which is covered with an insulating layer except the recessed pattern, a sticking process for an insulating substrate as a 2nd layer, a 2nd transfer process, and a via-hole forming process are repeated as many times as needed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁基板上に転写
法により多層プリント配線板の製造方法に関する。
TECHNICAL FIELD The present invention relates to a method for manufacturing a multilayer printed wiring board on an insulating substrate by a transfer method.

【0002】[0002]

【従来の技術】近年、エレクトロニクス分野の発展は著
しく、電子機器の小型化、高密度実装化及び高性能化
(高速化)に伴い、配線板自体の高密度化、即ち導体パ
ターンの微細化、高信頼化が求められている。
2. Description of the Related Art In recent years, the development of the electronics field has been remarkable, and with the miniaturization, high-density packaging and high performance (high speed) of electronic equipment, the wiring board itself has become higher in density, that is, the conductor pattern has become finer. Higher reliability is required.

【0003】絶縁基板上に銅配線パターンを形成するに
は、サブトラクティブ法が一般に使用されている。しか
し、銅配線パターンが微細化になるとサブトラクティブ
法は対応できなくなる問題があった。
A subtractive method is generally used to form a copper wiring pattern on an insulating substrate. However, when the copper wiring pattern becomes finer, the subtractive method cannot be applied.

【0004】微細な銅配線パターンを形成する有効な手
段としては、セミアディティブ法が用いられる。先ず絶
縁性基板上に電気めっき導通用の薄い下地銅層を形成
し、次いで前記下地銅層の表面にめっき用のフォトレジ
ストマスクパターンを形成する。次に電解めっき法でマ
スクパターンの露出した部分に銅めっき被膜を形成し、
マスクパターンを剥離する。最後に、ソフトエッチング
で下地銅層の不要となった部分を除去することによって
銅配線パターンを形成する。しかし、銅配線パターンが
微細化になってくると最後の下地銅層を除去するための
ソフトエッチング工程では銅配線パターンが更に細くな
るため、断線したり、剥がれたりすることが発生してし
まい、また銅配線パターンの間の幅が狭くなると不要と
なった下地銅層を完全に除去するには困難になり、その
ため銅配線パターン間の絶縁信頼性が低下するなどの問
題があった。
A semi-additive method is used as an effective means for forming a fine copper wiring pattern. First, a thin base copper layer for conducting electroplating is formed on an insulating substrate, and then a photoresist mask pattern for plating is formed on the surface of the base copper layer. Next, a copper plating film is formed on the exposed portion of the mask pattern by electrolytic plating,
Peel off the mask pattern. Finally, a copper wiring pattern is formed by removing unnecessary portions of the underlying copper layer by soft etching. However, when the copper wiring pattern becomes finer, the copper wiring pattern becomes even thinner in the soft etching step for removing the last underlying copper layer, so that disconnection or peeling may occur. In addition, if the width between the copper wiring patterns becomes narrow, it becomes difficult to completely remove the unnecessary underlying copper layer, and there is a problem that the insulation reliability between the copper wiring patterns decreases.

【0005】更に、セミアディティブ法で銅配線パター
ンを形成する時にソフトエッチング時に銅配線パターン
へのダメージを軽減するために、下地銅層を薄くする必
要がある。しかし下地銅層が薄くなると、下地銅層の厚
みのばらつきが生じると同時に抵抗が高くなるので、銅
配線パターンのばらつきが大きくなる問題もあった。
Further, when forming a copper wiring pattern by the semi-additive method, it is necessary to thin the underlying copper layer in order to reduce damage to the copper wiring pattern during soft etching. However, when the base copper layer becomes thin, the thickness of the base copper layer varies, and at the same time, the resistance increases, which also causes a problem of large variation in the copper wiring pattern.

【0006】また、別の方法として、無電解めっき法を
含む工程で微細な銅配線パターンを形成することができ
る。先ず、粗化したポリイミド表面に無電解銅めっき用
の触媒を付与した後にめっき用のマスクパターンを形成
してから、無電解めっきでマスクパターンの露出した部
分に銅めっき被膜を形成する。又は先ず無電解めっきで
マスクパターンの露出した部分に1〜5ミクロンの被膜
を形成してから更に電解めっきを施して、銅めっき被膜
を形成する。最後にめっき用のマスクパターンを剥離し
て、銅配線パターンを形成することができる。しかしこ
の方法を用いると最も問題になるのは銅配線パターン間
のポリイミド表面に残っている触媒である。現在多く使
用されている触媒としてはPd−Snコロイドが上げら
れる。しかし、パラジウムの耐食性が強く、通常のエッ
チング処理ではポリイミド表面に付着したパラジウムを
除去することは困難であり、結局残留のパラジウムは銅
配線パターン間の絶縁性を悪くしてしまう問題があっ
た。
As another method, a fine copper wiring pattern can be formed in a step including an electroless plating method. First, a catalyst for electroless copper plating is applied to the roughened polyimide surface and then a mask pattern for plating is formed, and then a copper plating film is formed on the exposed portion of the mask pattern by electroless plating. Alternatively, first, electroless plating is used to form a coating film of 1 to 5 microns on the exposed portion of the mask pattern, and then electrolytic plating is performed to form a copper plating film. Finally, the plating mask pattern can be peeled off to form a copper wiring pattern. However, the most problematic problem with this method is the catalyst remaining on the polyimide surface between the copper wiring patterns. A Pd-Sn colloid is a catalyst that is currently used most often. However, the corrosion resistance of palladium is so strong that it is difficult to remove the palladium adhering to the polyimide surface by the usual etching process, and the residual palladium eventually deteriorates the insulation between the copper wiring patterns.

【0007】[0007]

【発明が解決しようとする課題】本発明の解決しようと
する課題は、サブトラクティブ法で微細な銅配線パター
ンを形成しにくいことと、セミアディティブ法で微細な
銅配線パターンを形成することができるが、最後のソフ
トエッチング工程では銅配線パターンに強いダメージを
与え、しかも銅配線パターン間の不要となった下地銅層
を完全に除去できず、線間絶縁信頼性が低かった。これ
らの問題を解決することによって、微細且つ絶縁信頼性
の高い銅配線パターンを有する多層プリント配線板を提
供することができる。
The problem to be solved by the present invention is that it is difficult to form a fine copper wiring pattern by the subtractive method and that a fine copper wiring pattern can be formed by the semi-additive method. However, in the final soft etching step, the copper wiring pattern was strongly damaged, and the unnecessary underlying copper layer between the copper wiring patterns could not be completely removed, resulting in low reliability of line insulation. By solving these problems, it is possible to provide a multilayer printed wiring board having a fine copper wiring pattern with high insulation reliability.

【0008】[0008]

【課題を解決するための手段】請求項1として、金属板
上にフォトレジストマスクパターン形成する凹状パター
ン用レジスト形成工程と、金属板の表面にエッチングで
銅配線パターンを形成するための凹状パターンを形成す
る凹状パターン形成工程と、フォトレジストマスクパタ
ーンを剥離する凹状パターン用レジスト剥離工程と、金
属板の表面に絶縁層を形成する絶縁層形成工程と、金属
板の表面の凹状パターン表面の絶縁層を除去するための
フォトレジストマスクパターンを形成する絶縁層用レジ
スト形成工程と、エッチングで金属板の表面の凹状パタ
ーン表面の絶縁層を除去する絶縁層除去工程と、フォト
レジストマスクパターンを剥離する絶縁層用レジスト剥
離工程とによりなる、金属板の表面に銅配線パターン及
びビアランドめっき用凹状パターンを形成することを特
徴とする金属転写板の製造方法を提供するものである。
According to a first aspect of the present invention, a concave pattern resist forming step of forming a photoresist mask pattern on a metal plate and a concave pattern for forming a copper wiring pattern on the surface of the metal plate by etching are provided. Forming a concave pattern, forming a concave pattern resist for peeling a photoresist mask pattern, forming an insulating layer on the surface of a metal plate, forming an insulating layer on the surface of the metal plate, forming an insulating layer on the surface of the concave pattern Insulating layer resist forming step for forming a photoresist mask pattern for removing the insulating layer, insulating layer removing step for removing the insulating layer on the concave pattern surface of the metal plate by etching, and insulating for removing the photoresist mask pattern The copper wiring pattern and the via land plating are formed on the surface of the metal plate by the layer resist stripping process. There is provided a method for producing a metal transfer plate and forming a use intaglio pattern.

【0009】請求項2として、絶縁基板上に転写法によ
り銅配線パターン及びビアランドを形成する多層プリン
ト配線板の製造方法において、凹状パターン以外の部分
が絶縁層に覆われている転写板の凹状パターンの中にめ
っき被膜を形成するめっき工程と、前記めっき被膜の露
出面を粗化する粗化工程と、絶縁基板上に転写する転写
工程とによって構成される所要の銅配線パターンとビア
ランドを形成するパターン形成工程と、前記銅配線パタ
ーンとビアランドを形成された絶縁基板上に2層目の絶
縁基板を接着剤を介して張り付ける張付工程と、前記2
層目の絶縁基板上に前記転写法で銅配線パターンとビア
ランドを形成する第2の転写工程と、レーザでビアを形
成するための穴を形成するビア形成工程と、ビアめっき
用フォトレジストマスクパターンを形成するレジスト形
成工程と、めっきでビアを形成するビア形成工程と、ビ
アめっき用フォトレジストマスクパターンを剥離するレ
ジスト剥離工程を、所要回数繰り返すことを特徴とする
多層プリント配線板の製造方法を提供するものである。
According to a second aspect of the present invention, in a method for manufacturing a multilayer printed wiring board in which a copper wiring pattern and via lands are formed on an insulating substrate by a transfer method, a concave pattern of a transfer plate in which a portion other than the concave pattern is covered with an insulating layer. Forming a required copper wiring pattern and via land, which include a plating step of forming a plating film inside, a roughening step of roughening the exposed surface of the plating film, and a transfer step of transferring onto the insulating substrate. A pattern forming step; a step of attaching a second-layer insulating substrate to the insulating substrate on which the copper wiring pattern and the via land are formed by an adhesive agent;
A second transfer step of forming a copper wiring pattern and a via land on the insulating substrate of the second layer by the transfer method, a via forming step of forming a hole for forming a via with a laser, and a photoresist mask pattern for via plating A method for manufacturing a multilayer printed wiring board, which comprises repeating a required number of times, a resist forming step of forming a via, a via forming step of forming a via by plating, and a resist removing step of removing a via plating photoresist mask pattern. It is provided.

【0010】請求項3として、絶縁基板上に転写法によ
り銅配線パターン及びビアランドを形成する多層プリン
ト配線板の製造方法において、凹状パターン以外の部分
が絶縁層に覆われている転写板の凹状パターンの中にめ
っき被膜を形成するめっき工程と、前記めっき被膜の露
出面を粗化する粗化工程と、絶縁基板上に転写する転写
工程とによって構成される所要の銅配線パターンとビア
ランドを形成するパターン形成工程と、前記銅配線パタ
ーンとビアランドを形成された絶縁基板上にビアランド
の直上に穴を有する2層目の絶縁基板を接着剤を介して
張り付ける張付工程と、前記2層目の絶縁基板上に前記
転写法で銅配線パターンと中心部に穴を有するビアラン
ドを形成する第2の転写工程と、ビアめっき用フォトレ
ジストマスクパターンを形成するレジスト形成工程と、
めっきでビアを形成するビア形成工程と、ビアめっき用
フォトレジストマスクパターンを剥離するレジスト剥離
工程を、所要回数繰り返すことを特徴とする多層プリン
ト配線板の製造方法を提供するものである。
According to a third aspect of the present invention, in a method for manufacturing a multilayer printed wiring board in which a copper wiring pattern and via lands are formed on an insulating substrate by a transfer method, a concave pattern of a transfer plate in which a portion other than the concave pattern is covered with an insulating layer. Forming a required copper wiring pattern and via land, which include a plating step of forming a plating film inside, a roughening step of roughening the exposed surface of the plating film, and a transfer step of transferring onto the insulating substrate. A pattern forming step; a step of adhering a second insulating substrate having a hole directly above the via land on the insulating substrate having the copper wiring pattern and the via land formed thereon with an adhesive; and the second layer. A second transfer step of forming a copper wiring pattern and a via land having a hole at the center on the insulating substrate by the transfer method, and a photoresist mask pattern for via plating. A resist formation step of forming a down,
Provided is a method for manufacturing a multilayer printed wiring board, which comprises repeating a via formation step of forming a via by plating and a resist stripping step of stripping a via plating photoresist mask pattern a required number of times.

【0011】請求項4としては、前記絶縁基板がポリイ
ミド、液晶ポリマから選ばれたものであることを特徴と
するプリント配線板の製造方法を提供するものである。
A fourth aspect of the present invention provides a method for manufacturing a printed wiring board, wherein the insulating substrate is selected from polyimide and liquid crystal polymer.

【0012】請求項5としては、前記絶縁層がSi
2、Al23から選ばれたものであることを特徴とす
る請求項2〜4に記載の多層プリント配線板の製造方法
を提供するものである。
According to a fifth aspect, the insulating layer is Si.
The method for producing a multilayer printed wiring board according to claim 2, wherein the method is selected from O 2 and Al 2 O 3 .

【0013】請求項6として、前記絶縁層の厚みは0.
01以上であることを特徴とする多層プリント配線板の
製造方法を提供するものである。
As a sixth aspect, the insulating layer has a thickness of 0.
The present invention provides a method for manufacturing a multilayer printed wiring board, which is 01 or more.

【0014】請求項7としては、前記めっき法で金属表
面の凹状パターンの中に形成するめっき被膜の露出面に
対して粗化処理をし、その表面粗さRzは1μm以上で
あることを特徴とする多層プリント配線板の製造方法を
提供するものである。
According to a seventh aspect, the exposed surface of the plating film formed in the concave pattern on the metal surface is roughened by the plating method, and the surface roughness Rz is 1 μm or more. The present invention provides a method for manufacturing a multilayer printed wiring board.

【0015】[0015]

【発明の実施の形態】以下、本発明を図1〜5を使い製
造工程に従って詳細に説明を行う。なお、銅配線パター
ン及びビアランドを形成するための凹状パターンを形成
する場合(図1)、および銅配線パターン及び中心部に
穴を有するビアランドを形成するための凹状パターンを
形成する場合(図2)を併せて説明する。
DETAILED DESCRIPTION OF THE INVENTION The present invention will be described in detail below with reference to FIGS. In addition, when forming a concave pattern for forming a copper wiring pattern and a via land (FIG. 1), and when forming a concave pattern for forming a copper wiring pattern and a via land having a hole in the center (FIG. 2) Will also be described.

【0016】本発明は、まず、金属板であるステンレス
板の表面にエッチングにより銅配線パターンとビアラン
ドを形成するための凹状パターンを形成するためのフォ
トレジストマスクパターンを形成する(図1(1)、図
2(1))。金属板は、転写の容易性、価格等の関係上
ステンレスを用いたが、他の金属材料をもちいるもので
あっても構わない。
In the present invention, first, a photoresist mask pattern for forming a concave pattern for forming a copper wiring pattern and a via land is formed on a surface of a stainless steel plate which is a metal plate by etching (FIG. 1 (1)). , FIG. 2 (1)). The metal plate is made of stainless steel because of its ease of transfer and price, but other metal materials may be used.

【0017】次に、FeCl3をエッチング液として用
い、エッチングでステンレス板の表面に凹状パターンを
形成してから、剥離液でフォトレジストパターンを剥離
した(図1(2)、図2(2))。エッチング液は、金
属材料に応じて適宜選択可能である。また、フォトレジ
ストも金属材料に応じて適宜選択可能であり、エッチン
グ条件もフォトレジストと金属材料に応じて適宜選択可
能であり、剥離液や剥離条件もフォトレジストと金属材
料に応じて適宜選択可能である。凹状パターンの深さは
0.1〜100μmで、好ましいのは15μmである。
また、凹状パターンの幅は0.1〜50μmである。
Next, using FeCl 3 as an etching solution, a concave pattern is formed on the surface of the stainless steel plate by etching, and then the photoresist pattern is removed with a removing solution (FIGS. 1 (2) and 2 (2)). ). The etching liquid can be appropriately selected according to the metal material. Further, the photoresist can be appropriately selected according to the metal material, the etching condition can be appropriately selected according to the photoresist and the metal material, and the stripping solution or the stripping condition can be appropriately selected depending on the photoresist and the metal material. Is. The depth of the concave pattern is 0.1 to 100 μm, preferably 15 μm.
The width of the concave pattern is 0.1 to 50 μm.

【0018】図1(2)に示すのは銅配線パターン及び
ビアランドを形成するための凹状パターンである。図2
(2)に示すのは銅配線パターン及び中心部に穴を有す
るビアランドを形成するための凹状パターンである。
FIG. 1B shows a concave pattern for forming a copper wiring pattern and a via land. Figure 2
Shown in (2) are a copper wiring pattern and a concave pattern for forming a via land having a hole in the center.

【0019】次に、スパッタリング法で凹状パターンを
形成したステンレス板の表面に絶縁層を形成する((図
1(3)、図2(3)))。絶縁層の厚みは0.01〜
5μmで、好ましいのは1μmである。0.01μm以
下であると、層の形成が困難という問題点が発生する。
Next, an insulating layer is formed on the surface of the stainless plate having the concave pattern formed by the sputtering method ((FIG. 1 (3), FIG. 2 (3))). The thickness of the insulating layer is 0.01 to
5 μm, preferably 1 μm. If the thickness is 0.01 μm or less, it is difficult to form a layer.

【0020】絶縁層としては、SiO2、Al23等が
使用できる。この絶縁層の役割は後に行われるめっきの
時に凹状パターン以外の部分にめっき被膜を形成させな
いためである。SiO2、Al23以外であっても、後
に行われるめっきの時に凹状パターン以外の部分にめっ
き被膜を形成させないものであれば他の材料も可能であ
る。
For the insulating layer, SiO 2 , Al 2 O 3 or the like can be used. The role of this insulating layer is to prevent the plating film from being formed on the portion other than the concave pattern at the time of plating performed later. Other than SiO 2 and Al 2 O 3, other materials can be used as long as they do not form a plating film on a portion other than the concave pattern in the subsequent plating.

【0021】次に、エッチングでステンレス板の表面の
凹状パターン内の絶縁層を除去するためのレジストマス
クパターンを形成する(図1(4)、図2(4))。
Next, a resist mask pattern for removing the insulating layer in the concave pattern on the surface of the stainless steel plate is formed by etching (FIGS. 1 (4) and 2 (4)).

【0022】次に、エッチングでステンレス板の表面の
凹状パターン内の絶縁層を除去してから、剥離液でフォ
トレジストパターンを剥離することにより、銅配線パタ
ーン及びビアランド転写用のステンレス転写板を作製す
ることができる(図1(5)、図2(5))。エッチン
グ液は、金属材料に応じて適宜選択可能である。また、
フォトレジストも金属材料に応じて適宜選択可能であ
り、エッチング条件もフォトレジストと金属材料に応じ
て適宜選択可能であり、剥離液や剥離条件もフォトレジ
ストと金属材料に応じて適宜選択可能である。
Next, the insulating layer in the concave pattern on the surface of the stainless steel plate is removed by etching, and then the photoresist pattern is peeled off with a peeling liquid to produce a copper wiring pattern and a stainless steel transfer plate for transferring via land. This can be done (FIG. 1 (5), FIG. 2 (5)). The etching liquid can be appropriately selected according to the metal material. Also,
The photoresist can also be appropriately selected according to the metal material, the etching condition can be appropriately selected according to the photoresist and the metal material, and the stripping solution or the stripping condition can also be appropriately selected depending on the photoresist and the metal material. .

【0023】図1(5)に示すのは銅配線パターン及び
ビアランドを転写するためのステンレス転写板(第一種
転写板)である。図2(5)に示すのは銅配線パターン
及び中心部に穴を有するビアランドを転写するためのス
テンレス転写板(第二種転写板)である。
FIG. 1 (5) shows a stainless transfer plate (first type transfer plate) for transferring the copper wiring pattern and the via land. FIG. 2 (5) shows a stainless transfer plate (second type transfer plate) for transferring a copper wiring pattern and a via land having a hole in the center thereof.

【0024】次に、第一種転写板を用い、電解銅めっき
を行う。この時、凹状パターン以外の部分が絶縁層に覆
われているため、めっき被膜が凹状パターンにしか形成
できないことになる。めっき被膜が1〜10μmの高さ
でオーバーに形成される(図3(1))。好ましいのは
5μmである。この目的は後の転写工程でめっき被膜と
絶縁基板との密着性をよくするためである。
Next, electrolytic copper plating is performed using the first type transfer plate. At this time, since the portion other than the concave pattern is covered with the insulating layer, the plating film can be formed only in the concave pattern. The plating film is over-formed with a height of 1 to 10 μm (FIG. 3 (1)). 5 μm is preferable. The purpose is to improve the adhesion between the plating film and the insulating substrate in the subsequent transfer process.

【0025】次に、前記凹状パターン内の銅めっき被膜
のオーバー部分を粗化する(図3(2))。その表面粗
さRzは1μm以上である。1μm未満であると、絶縁
基板との密着力が弱いという問題点が発生するからであ
る。
Next, the over portion of the copper plating film in the concave pattern is roughened (FIG. 3 (2)). The surface roughness Rz is 1 μm or more. If it is less than 1 μm, there is a problem that the adhesive force with the insulating substrate is weak.

【0026】本発明における粗化用の薬液としては、三
菱ガス化学株式会社製CPE−900や、旭電化工業株
式会社製テックSO−Gなどがあるが好ましいが、これ
に限らない。
As the chemical liquid for roughening in the present invention, CPE-900 manufactured by Mitsubishi Gas Chemical Co., Inc. and Tech SO-G manufactured by Asahi Denka Kogyo Co., Ltd. are preferable, but not limited thereto.

【0027】次に、凹状パターン内の銅めっき被膜を絶
縁基板上に転写することによって、1層目の絶縁基板上
で1層目の銅配線パターンとビアランドを形成すること
ができる(図3(3))。また、絶縁基板と接触する銅
めっき被膜部分が粗化されたため、絶縁基板との接着力
が増強され、ピール強度を向上することができる。
Next, the copper plating film in the concave pattern is transferred onto the insulating substrate to form the first-layer copper wiring pattern and via land on the first-layer insulating substrate (see FIG. 3 ( 3)). Further, since the copper-plated coating portion in contact with the insulating substrate is roughened, the adhesive force with the insulating substrate is enhanced and the peel strength can be improved.

【0028】本発明における絶縁基板としては、他の材
料でも良いが、ポリイミド、液晶ポリマ等が好ましい。
Other materials may be used as the insulating substrate in the present invention, but polyimide, liquid crystal polymer and the like are preferable.

【0029】次に、1層目の銅配線パターンとビアラン
ドの表面を必要に応じて粗化してから、1層目の銅配線
パターンとビアランドを形成した1層目の絶縁基板上に
2層目の絶縁基板を接着剤を介して、張り付ける(図3
(4))。粗化工程は、0025、0026と同様であ
る。接着剤は、絶縁基板どうし、絶縁基板と銅との接着
性等を考慮して適宜選択可能である。
Next, the surfaces of the first-layer copper wiring pattern and via land are roughened if necessary, and then the second-layer is formed on the first-layer insulating substrate on which the first-layer copper wiring pattern and via land are formed. The insulating substrate of is attached with an adhesive (Fig. 3
(4)). The roughening process is the same as 0025 and 0026. The adhesive can be appropriately selected in consideration of the adhesiveness between the insulating substrates and the insulating substrate and copper.

【0030】前記0024〜0027と同様の方法で2
層目の絶縁基板上に2層目の銅配線パターンとビアラン
ドを形成することができる(図3(5))。
In the same manner as in 0024 to 0027, 2
A second-layer copper wiring pattern and via land can be formed on the second-layer insulating substrate (FIG. 3 (5)).

【0031】次に、レーザで2層目のビアランドとその
直下の絶縁層を貫通させ、ビアを形成するための穴を形
成する(図4(6))。レーザは、ビアを形成するため
の穴を形成できるものであれば各種波長、出力のものを
用いる事が可能である。
Next, a laser is used to penetrate the second-layer via land and the insulating layer immediately thereunder to form a hole for forming a via (FIG. 4 (6)). As the laser, lasers of various wavelengths and outputs can be used as long as they can form holes for forming vias.

【0032】次に、ビアめっき用のフォトレジストマス
クパターンを形成する(図4(7))。その目的は後の
ビアめっきを行う時に他の銅配線パターンにめっき被膜
を形成させないようにするためである。従って、このマ
スクパターンは2層目のビアランドの穴部分しか開いて
いない。また、フォトレジストも絶縁基板に応じて適宜
選択可能であり、露光現像条件もフォトレジストに応じ
て適宜選択可能である。
Next, a photoresist mask pattern for via plating is formed (FIG. 4 (7)). The purpose is to prevent the plating film from being formed on other copper wiring patterns during the subsequent via plating. Therefore, this mask pattern has only holes in the second-layer via land. Also, the photoresist can be appropriately selected according to the insulating substrate, and the exposure and development conditions can be appropriately selected according to the photoresist.

【0033】次に、銅めっきでビアを形成し、1層目と
2層目の銅配線パターンをビアを通してつなげることが
できる(図4(8))。
Next, vias are formed by copper plating, and the copper wiring patterns of the first and second layers can be connected through the vias (FIG. 4 (8)).

【0034】最後に、剥離液でビアめっき用のフォトレ
ジストマスクパターンを剥離することによって、2層の
プリント配線板を形成することができる(図4
(9))。また、剥離液も、フォトレジストや絶縁基板
に応じて適宜選択可能であり、剥離条件もフォトレジス
トに応じて適宜選択可能である。
Finally, the photoresist mask pattern for via plating is stripped with a stripping solution to form a two-layer printed wiring board (FIG. 4).
(9)). Also, the stripping solution can be appropriately selected according to the photoresist and the insulating substrate, and the stripping condition can also be appropriately selected according to the photoresist.

【0035】このように繰り返していけば、多層プリン
ト配線板を形成することができる。
By repeating this process, a multilayer printed wiring board can be formed.

【0036】また、以下の工程で多層プリント配線板を
形成することもできる。
A multilayer printed wiring board can also be formed by the following steps.

【0037】まず、前記0024〜0027の方法で1
層目の絶縁基板上に1層目の銅配線パターンとビアラン
ドを形成することができる(図3(3))。
First, 1 by the method of 0024 to 0027.
The copper wiring pattern and via land of the first layer can be formed on the insulating substrate of the first layer (FIG. 3 (3)).

【0038】次に、1層目の銅配線パターンとビアラン
ドの表面を粗化してから、1層目の銅配線パターンとビ
アランドを形成した1層目の絶縁基板上に2層目の絶縁
基板を接着剤を介して、張り付ける。この2層目の絶縁
基板は予めパターニングされ、ビアを形成するための穴
が開いている(図5(1))。
Next, after roughening the surfaces of the first-layer copper wiring pattern and via land, the second-layer insulating substrate is placed on the first-layer insulating substrate on which the first-layer copper wiring pattern and via land are formed. Stick with adhesive. This second-layer insulating substrate is pre-patterned and has holes for forming vias (FIG. 5 (1)).

【0039】次に、第二種のステンレス転写板を用い、
前記0024〜0027の方法で2層目の絶縁基板上に
2層目の銅配線パターンとビアランドを形成することが
できる(図5(2))。
Next, using a second type stainless steel transfer plate,
The second layer copper wiring pattern and via land can be formed on the second layer insulating substrate by the method of 0024 to 0027 (FIG. 5 (2)).

【0040】次に、0032〜0035の方法で多層プ
リント配線板を形成することができる。
Next, a multilayer printed wiring board can be formed by the method of 0032 to 0035.

【0041】この方法は形成された2層目の絶縁基板と
ビアランドの中心部に予めビアめっき用のパターンを形
成したので、レーザで穴開けとその後の処理工程を省く
ことができる特徴がある。
In this method, since the pattern for via plating is previously formed in the center portion of the formed second insulating substrate and via land, there is a feature that it is possible to omit the laser drilling and the subsequent processing steps.

【0042】[0042]

【実施例】(実施例1)まず、厚さ1mmのステンレス
板1の表面にエッチングにより銅配線パターンとビアラ
ンドを形成するための凹状パターンを形成するためのフ
ォトレジストマスクパターン2(フォトレジスト東京応
化株式会社製:製品名PMER P−6000)を形成
した(図1(1)、図2(1))参照)。
Example 1 First, a photoresist mask pattern 2 (photoresist Tokyo Ohka Kabushiki Kaisha) for forming a concave pattern for forming a copper wiring pattern and a via land on a surface of a stainless steel plate 1 having a thickness of 1 mm by etching Co., Ltd .: product name PMER P-6000) was formed (see FIG. 1 (1) and FIG. 2 (1)).

【0043】次に、FeCl3を用いて、エッチングで
ステンレス板の表面に深さ15μmの凹状パターン3、
4、5を形成してから、剥離液(東京応化株式会社製:
製品名PMER剥離液PS)でフォトレジストパターン
を剥離した(図1(2)、図2(2)参照)。3、4、
5はそれぞれ銅配線パターン、ビアランドと中心部に穴
が開いたビアランドを形成する用の凹状パターンであ
る。
Next, using FeCl 3 , etching was performed on the surface of the stainless steel plate to form a concave pattern 3 having a depth of 15 μm.
After forming 4 and 5, a stripping solution (manufactured by Tokyo Ohka Co., Ltd .:
The photoresist pattern was stripped with the product name PMER stripping solution PS (see FIGS. 1 (2) and 2 (2)). 3, 4,
Reference numeral 5 is a copper wiring pattern, and a concave pattern for forming a via land and a via land having a hole at its center.

【0044】次に、スパッタリング法でステンレス板1
の表面に厚み1μmのSiO2絶縁層6を形成した(図
1(3)、図2(3)参照)。
Next, the stainless steel plate 1 is formed by the sputtering method.
A SiO 2 insulating layer 6 having a thickness of 1 μm was formed on the surface of the (see FIG. 1 (3) and FIG. 2 (3)).

【0045】次に、ステンレス板1の表面の凹状パター
ン内のSiO2絶縁層を除去するために、SiO2絶縁層
の上にフォトレジストパターン7(フォトレジスト東京
応化株式会社製:製品名PMER P−6000)を形
成した(図1(4)、図2(4)参照)。
Next, in order to remove the SiO 2 insulating layer in the concave pattern on the surface of the stainless plate 1, a photoresist pattern 7 (manufactured by Photoresist Tokyo Ohka Co., Ltd .: product name PMER P) is formed on the SiO 2 insulating layer. -6000) was formed (see FIGS. 1 (4) and 2 (4)).

【0046】次に、ふっ酸を用いて、エッチングでステ
ンレス板の表面の凹状パターン内のSiO2絶縁層を除
去してから、剥離液(東京応化株式会社製:製品名PM
ER剥離液PS)でフォトレジストパターンを剥離する
ことによって、第一種転写板8(図1(5)参照)と第
二種転写板9(図2(5)参照)を作製することができ
る。
Next, the SiO 2 insulating layer in the concave pattern on the surface of the stainless steel plate was removed by etching with hydrofluoric acid, and then a stripping solution (manufactured by Tokyo Ohka Co., Ltd .: product name PM
The first type transfer plate 8 (see FIG. 1 (5)) and the second type transfer plate 9 (see FIG. 2 (5)) can be produced by removing the photoresist pattern with the ER stripping solution PS). .

【0047】(実施例2)第一種転写板を用い、電解銅
めっきを行うことにより、凹状パターン内に高さ2μm
をオーバーする銅配線パターン10、11を形成した
(図3(1)参照)。
(Embodiment 2) The height of 2 μm is formed in the concave pattern by electrolytic copper plating using the first type transfer plate.
To form copper wiring patterns 10 and 11 (see FIG. 3A).

【0048】次に、三菱ガス化学株式会社製CPE−9
00で前記めっき被膜10、11の露出面を粗化した
(図3(2)参照)。表面粗さRzは1μm以上であっ
た。
Next, CPE-9 manufactured by Mitsubishi Gas Chemical Co., Inc.
The exposed surfaces of the plated coatings 10 and 11 were roughened with 00 (see FIG. 3 (2)). The surface roughness Rz was 1 μm or more.

【0049】次に、前記露出面が粗化されためっき被膜
をポリイミド基板13上に転写することによって、1層
目のポリイミド基板13上で1層目の銅配線パターンと
ビアランド12を形成した(図3(3)参照)。
Next, the plating film having the roughened exposed surface is transferred onto the polyimide substrate 13 to form the first-layer copper wiring pattern and the via land 12 on the first-layer polyimide substrate 13 ( See FIG. 3 (3).

【0050】次に、三菱ガス化学株式会社製CPE−9
00で銅配線パターンとビアランドの表面を粗化(表面
粗さRzは1μm以上)してから、1層目の銅配線パタ
ーンとビアランドを形成した1層目のポリイミド基板上
に2層目のポリイミド基板14を接着剤14’(エポキ
シ系接着剤:日立化成株式会社製:製品名AS2700
厚さ25μm)を介して、張り付けた(図3(4)参
照)。
Next, CPE-9 manufactured by Mitsubishi Gas Chemical Co., Inc.
The surface of the copper wiring pattern and the via land is roughened with 00 (surface roughness Rz is 1 μm or more), and then the second layer of polyimide is formed on the first layer of polyimide substrate on which the first layer of copper wiring pattern and via land is formed. Substrate 14 adhesive 14 '(epoxy adhesive: manufactured by Hitachi Chemical Co., Ltd .: product name AS2700
It was attached via a thickness of 25 μm (see FIG. 3 (4)).

【0051】次に、0047〜0049の方法で2層目
のポリイミド基板14の表面に2層目の銅配線パターン
とビアランド15を形成した(図3(5)参照)。
Next, the second layer copper wiring pattern and the via land 15 were formed on the surface of the second layer polyimide substrate 14 by the method of 0047 to 0049 (see FIG. 3 (5)).

【0052】次に、レーザでビアを形成するための穴1
6を形成した(図4(6)参照)。
Next, a hole 1 for forming a via with a laser
6 was formed (see FIG. 4 (6)).

【0053】次に、ビアめっき用のフォトレジストマス
クパターン17(フォトレジスト東京応化株式会社製:
製品名PMER P−6000)を形成した(図4
(7)参照)。
Next, a photoresist mask pattern 17 for via plating (manufactured by Photoresist Tokyo Ohka Co., Ltd .:
Product name PMER P-6000) was formed (Fig. 4
(See (7)).

【0054】次に、銅めっきでビア18を厚さ25μm
形成した(図4(8)参照)。
Next, the via 18 is plated with copper to a thickness of 25 μm.
Formed (see FIG. 4 (8)).

【0055】最後に、剥離液(東京応化株式会社製:製
品名PMER剥離液PS)でビアめっき用のフォトレジ
ストマスクパターン17を剥離することによって、2層
のプリント配線板を形成した(図4(9)参照)。
Finally, the photoresist mask pattern 17 for via plating was stripped with a stripping solution (manufactured by Tokyo Ohka Co., Ltd .: product name PMER stripping solution PS) to form a two-layer printed wiring board (FIG. 4). (See (9)).

【0056】このように繰り返していけば、多層プリン
ト配線板を形成することができる。
By repeating this process, a multilayer printed wiring board can be formed.

【0057】(実施例3)0047〜0049の工程は
実施例1と同じである。
(Example 3) The steps 0047 to 0049 are the same as those in Example 1.

【0058】次に、予めビアの位置にレーザ(実施例2
のレーザと同一)で穴20を形成した2層目のポリイミ
ド基板を接着剤(実施例2の接着剤と同一)を介して、
1層目の銅配線パターンとビアランドを形成した1層目
のポリイミド基板上に張り付けた(図5(1)参照)。
Next, a laser was previously placed at the position of the via (Example 2).
(The same as the laser in Example 2), the second-layer polyimide substrate in which the hole 20 is formed is bonded via an adhesive (the same as the adhesive in Example 2).
It was attached to the first-layer polyimide substrate on which the first-layer copper wiring pattern and via land were formed (see FIG. 5 (1)).

【0059】次に、第二種転写板を用い、前記0047
〜0049の方法で2層目の絶縁基板上に2層目の銅配
線パターンとビアランドを形成することができる(図5
(2)参照)。その時ビアランドの真ん中に穴21が形
成されているため、レーザで穴を開ける必要がなくな
る。
Next, using the second type transfer plate, the above-mentioned 0047
~ 0049 can form the second layer copper wiring pattern and via land on the second layer insulating substrate (Fig. 5).
(See (2)). At that time, since the hole 21 is formed in the center of the via land, it is not necessary to make a hole with a laser.

【0060】次に、0053〜0056の工程で、多層
プリント配線板を形成することができる。
Next, in steps 0053 to 0056, a multilayer printed wiring board can be formed.

【0061】[0061]

【発明の効果】本発明によれば、銅配線パターンがまず
金属転写板の表面の凹状パターン内で形成してからポリ
イミド基板に転写するので、高さのばらつきが少なく、
また線間の絶縁性も優れている微細な銅配線パターンを
有する多層プリント基板を形成することができる。
According to the present invention, since the copper wiring pattern is first formed in the concave pattern on the surface of the metal transfer plate and then transferred to the polyimide substrate, there is little variation in height.
Further, it is possible to form a multilayer printed circuit board having a fine copper wiring pattern having excellent insulation between lines.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のステンレス転写板の製造工程を示す断
面図である。
FIG. 1 is a cross-sectional view showing a manufacturing process of a stainless steel transfer plate of the present invention.

【図2】図1とは別な本発明のステンレス転写板の製造
工程を示す断面図である。
FIG. 2 is a cross-sectional view showing another manufacturing process of the stainless steel transfer plate of the present invention, which is different from FIG.

【図3】本発明の多層プリント配線板の製造工程を示す
断面図である。
FIG. 3 is a cross-sectional view showing a manufacturing process of a multilayer printed wiring board according to the present invention.

【図4】本発明の多層プリント配線板の製造工程の続き
を示す断面図である。
FIG. 4 is a cross-sectional view showing a continuation of the manufacturing process of the multilayer printed wiring board according to the present invention.

【図5】図4、図5とは別な本発明の多層プリント配線
板の製造工程を示す断面図である。
FIG. 5 is a cross-sectional view showing the manufacturing process of the multilayer printed wiring board of the present invention which is different from FIGS. 4 and 5;

【符号の説明】[Explanation of symbols]

1 ステンレス板 2 ステンレス表面に凹状パターンを形成するためのレ
ジストマスクパターン 3 銅配線パターンを形成するための凹状パターン 4 ビアランドを形成するための凹状パターン 5 中心部に穴を有するビアランドを形成するための凹
状パターン 6 絶縁層 7 凹状パターン内の絶縁層を除去するためのレジスト
マスクパターン 8 第一種転写板 9 第二種転写板(ビアランドの中心部に穴を有する) 10 めっき被膜(銅配線パターン) 11 めっき被膜(ビアランド) 12 1層目の銅配線パターン及びビアランド 13 1層目の絶縁基板 14 2層目の絶縁基板 14’接着剤 15 2層目の銅配線パターン及びビアランド 16 レーザで形成したビアめっき用の穴 17 ビアめっき用のレジストマスクパターン 18 ビア 19 2層プリント配線板 20 2層目のポリイミド基板上に形成された穴パター
ン 21 ビアめっき用の穴
1 stainless steel plate 2 resist mask pattern 3 for forming a concave pattern on the surface of stainless steel 3 concave pattern for forming a copper wiring pattern 4 concave pattern for forming a via land 5 for forming a via land having a hole in the center Recessed pattern 6 Insulating layer 7 Resist mask pattern for removing the insulating layer in the recessed pattern 8 First type transfer plate 9 Second type transfer plate (having a hole in the center of via land) 10 Plating film (copper wiring pattern) 11 plated film (via land) 12 first layer copper wiring pattern and via land 13 first layer insulating substrate 14 second layer insulating substrate 14 'adhesive 15 second layer copper wiring pattern and via land 16 via formed by laser Hole for plating 17 Resist mask pattern for via plating 18 Via 19 Two-layer printed wiring 20 second layer of the hole pattern formed on the polyimide substrate 21 holes for the via plating

フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 X Y Fターム(参考) 5E343 AA02 AA12 BB02 BB15 BB24 BB66 CC62 DD56 DD63 ER52 FF08 GG08 GG14 5E346 AA02 AA15 AA16 AA22 AA32 AA35 AA43 BB01 CC10 CC32 CC54 DD02 DD33 EE02 EE06 EE12 EE18 EE19 EE31 EE38 FF04 GG17 GG27 GG28 HH08 HH26 Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H05K 3/46 H05K 3/46 XY F term (reference) 5E343 AA02 AA12 BB02 BB15 BB24 BB66 CC62 DD56 DD63 ER52 FF08 GG08 GG14 5E346 AA02 AA15 AA16 AA22 AA32 AA35 AA43 BB01 CC10 CC32 CC54 DD02 DD33 EE02 EE06 EE12 EE18 EE19 EE31 EE38 FF04 GG17 GG27 GG28 HH08 HH26

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】金属板上にフォトレジストマスクパターン
形成する凹状パターン用レジスト形成工程と、金属板の
表面にエッチングで銅配線パターンを形成するための凹
状パターンを形成する凹状パターン形成工程と、フォト
レジストマスクパターンを剥離する凹状パターン用レジ
スト剥離工程と、金属板の表面に絶縁層を形成する絶縁
層形成工程と、金属板の表面の凹状パターン表面の絶縁
層を除去するためのフォトレジストマスクパターンを形
成する絶縁層用レジスト形成工程と、エッチングで金属
板の表面の凹状パターン表面の絶縁層を除去する絶縁層
除去工程と、フォトレジストマスクパターンを剥離する
絶縁層用レジスト剥離工程とによりなる、金属板の表面
に銅配線パターン及びビアランドめっき用凹状パターン
を形成することを特徴とする金属転写板の製造方法。
1. A resist pattern forming step for forming a photoresist mask pattern on a metal plate; a concave pattern forming step for forming a concave pattern for forming a copper wiring pattern on a surface of a metal plate by etching; Recessed pattern resist removing step for removing the resist mask pattern, insulating layer forming step for forming an insulating layer on the surface of the metal plate, and photoresist mask pattern for removing the insulating layer on the concave pattern surface of the metal plate An insulating layer resist forming step of forming, an insulating layer removing step of removing the insulating layer on the concave pattern surface of the surface of the metal plate by etching, and an insulating layer resist removing step of removing the photoresist mask pattern, To form a copper wiring pattern and a concave pattern for via land plating on the surface of a metal plate. Method for producing a metal transfer plate to symptoms.
【請求項2】絶縁基板上に転写法により銅配線パターン
及びビアランドを形成する多層プリント配線板の製造方
法において、凹状パターン以外の部分が絶縁層に覆われ
ている転写板の凹状パターンの中にめっき被膜を形成す
るめっき工程と、前記めっき被膜の露出面を粗化する粗
化工程と、絶縁基板上に転写する転写工程とによって構
成される所要の銅配線パターンとビアランドを形成する
パターン形成工程と、前記銅配線パターンとビアランド
を形成された絶縁基板上に2層目の絶縁基板を接着剤を
介して張り付ける張付工程と、前記2層目の絶縁基板上
に前記転写法で銅配線パターンとビアランドを形成する
第2の転写工程と、レーザでビアを形成するための穴を
形成するビア形成工程と、ビアめっき用フォトレジスト
マスクパターンを形成するレジスト形成工程と、めっき
でビアを形成するビア形成工程と、ビアめっき用フォト
レジストマスクパターンを剥離するレジスト剥離工程
を、所要回数繰り返すことを特徴とする多層プリント配
線板の製造方法。
2. A method for manufacturing a multilayer printed wiring board, wherein a copper wiring pattern and via lands are formed on an insulating substrate by a transfer method, wherein a portion other than the concave pattern is covered with an insulating layer in a concave pattern of the transfer board. A pattern forming step of forming a required copper wiring pattern and a via land constituted by a plating step of forming a plating film, a roughening step of roughening an exposed surface of the plating film, and a transfer step of transferring onto an insulating substrate. And a step of sticking a second-layer insulating substrate on the insulating substrate having the copper wiring pattern and the via land formed thereon with an adhesive, and copper wiring on the second-layer insulating substrate by the transfer method. A second transfer step of forming a pattern and a via land, a via forming step of forming a hole for forming a via with a laser, and a photoresist mask pattern for via plating are formed. A resist formation step of forming a via forming step of forming the via by plating, a method for manufacturing a multilayer printed wiring board a resist stripping step of stripping the photoresist mask pattern for via plating, and repeating predetermined number of times.
【請求項3】絶縁基板上に転写法により銅配線パターン
及びビアランドを形成する多層プリント配線板の製造方
法において、凹状パターン以外の部分が絶縁層に覆われ
ている転写板の凹状パターンの中にめっき被膜を形成す
るめっき工程と、前記めっき被膜の露出面を粗化する粗
化工程と、絶縁基板上に転写する転写工程とによって構
成される所要の銅配線パターンとビアランドを形成する
パターン形成工程と、前記銅配線パターンとビアランド
を形成された絶縁基板上にビアランドの直上に穴を有す
る2層目の絶縁基板を接着剤を介して張り付ける張付工
程と、前記2層目の絶縁基板上に前記転写法で銅配線パ
ターンと中心部に穴を有するビアランドを形成する第2
の転写工程と、ビアめっき用フォトレジストマスクパタ
ーンを形成するレジスト形成工程と、めっきでビアを形
成するビア形成工程と、ビアめっき用フォトレジストマ
スクパターンを剥離するレジスト剥離工程を、所要回数
繰り返すことを特徴とする多層プリント配線板の製造方
法。
3. A method for manufacturing a multi-layer printed wiring board in which a copper wiring pattern and via lands are formed on an insulating substrate by a transfer method, wherein a portion other than the concave pattern is formed in a concave pattern of the transfer plate covered with an insulating layer. A pattern forming step of forming a required copper wiring pattern and a via land constituted by a plating step of forming a plating film, a roughening step of roughening an exposed surface of the plating film, and a transfer step of transferring onto an insulating substrate. And a step of adhering a second-layer insulating substrate having a hole directly above the via-land on the insulating substrate on which the copper wiring pattern and the via land are formed with an adhesive, and the second-layer insulating substrate. Forming a via land having a copper wiring pattern and a hole in the center by the transfer method
The transfer step, the resist forming step of forming a photoresist mask pattern for via plating, the via forming step of forming a via by plating, and the resist removing step of removing the via plating photoresist mask pattern are repeated a required number of times. A method for manufacturing a multilayer printed wiring board, comprising:
【請求項4】前記絶縁基板がポリイミド、液晶ポリマか
ら選ばれたものであることを特徴とする請求項2または
3に記載の多層プリント配線板の製造方法。
4. The method for manufacturing a multilayer printed wiring board according to claim 2, wherein the insulating substrate is selected from polyimide and liquid crystal polymer.
【請求項5】前記絶縁層がSiO2、Al23から選ば
れたものであることを特徴とする請求項2〜4何れかに
記載の多層プリント配線板の製造方法。
5. The method for manufacturing a multilayer printed wiring board according to claim 2 , wherein the insulating layer is selected from SiO 2 and Al 2 O 3 .
【請求項6】前記絶縁層の厚みは0.01以上であるこ
とを特徴とする請求項2〜5何れかに記載の多層プリン
ト配線板の製造方法。
6. The method for manufacturing a multilayer printed wiring board according to claim 2, wherein the insulating layer has a thickness of 0.01 or more.
【請求項7】前記めっき法で金属表面の凹状パターンの
中に形成するめっき被膜の露出面に対して粗化処理し、
その表面粗さRzは1μm以上であることを特徴とする
請求項2〜6何れかに記載の多層プリント配線板の製造
方法。
7. A roughening treatment is applied to an exposed surface of a plating film formed in a concave pattern on a metal surface by the plating method,
The method for producing a multilayer printed wiring board according to claim 2, wherein the surface roughness Rz is 1 μm or more.
JP2001340281A 2001-11-06 2001-11-06 Manufacturing method of multilayer printed wiring board Expired - Fee Related JP3941463B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001340281A JP3941463B2 (en) 2001-11-06 2001-11-06 Manufacturing method of multilayer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001340281A JP3941463B2 (en) 2001-11-06 2001-11-06 Manufacturing method of multilayer printed wiring board

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006330497A Division JP4415985B2 (en) 2006-12-07 2006-12-07 Manufacturing method of metal transfer plate

Publications (2)

Publication Number Publication Date
JP2003142803A true JP2003142803A (en) 2003-05-16
JP3941463B2 JP3941463B2 (en) 2007-07-04

Family

ID=19154508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001340281A Expired - Fee Related JP3941463B2 (en) 2001-11-06 2001-11-06 Manufacturing method of multilayer printed wiring board

Country Status (1)

Country Link
JP (1) JP3941463B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811768B1 (en) 2007-04-23 2008-03-07 삼성전기주식회사 Manufacturing method of pcb
JP2010147955A (en) * 2008-12-22 2010-07-01 Element Denshi:Kk Circuit board including cavity and method of manufacturing the same
KR101367292B1 (en) 2012-01-26 2014-02-27 알프스 덴키 가부시키가이샤 Method for manufacturing wiring pattern
CN105188271A (en) * 2012-01-17 2015-12-23 江苏普诺威电子股份有限公司 Technology for manufacturing printed board with bosses employing addition process

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100811768B1 (en) 2007-04-23 2008-03-07 삼성전기주식회사 Manufacturing method of pcb
JP2010147955A (en) * 2008-12-22 2010-07-01 Element Denshi:Kk Circuit board including cavity and method of manufacturing the same
CN105188271A (en) * 2012-01-17 2015-12-23 江苏普诺威电子股份有限公司 Technology for manufacturing printed board with bosses employing addition process
CN105188271B (en) * 2012-01-17 2017-12-05 江苏普诺威电子股份有限公司 Addition process boss printed board manufacture craft
KR101367292B1 (en) 2012-01-26 2014-02-27 알프스 덴키 가부시키가이샤 Method for manufacturing wiring pattern

Also Published As

Publication number Publication date
JP3941463B2 (en) 2007-07-04

Similar Documents

Publication Publication Date Title
EP1699278B1 (en) Multilayer printed wiring board and method for producing the same
TWI400024B (en) Wiring substrate and its manufacturing process
KR20080014623A (en) Wiring board and method for manufacturing the same
WO1998009485A1 (en) Pattern plating method for fabricating printed circuit boards
CN108353510B (en) Multilayer printed wiring board and method for manufacturing same
JPH07147483A (en) Printed wiring board and manufacture thereof
JP2694802B2 (en) Manufacturing method of printed wiring board
JP3941463B2 (en) Manufacturing method of multilayer printed wiring board
JPH1187865A (en) Printed circuit board and its manufacture
JP4508141B2 (en) Stainless steel transfer substrate, stainless steel transfer substrate with plating circuit layer
JP4415985B2 (en) Manufacturing method of metal transfer plate
JP4395959B2 (en) Method for manufacturing printed wiring board
JPH10200264A (en) Multilayer printed wiring board and manufacture thereof
JP3217563B2 (en) Manufacturing method of printed wiring board
JPH11191482A (en) Manufacture of printed wiring board
JPH0521954A (en) Manufacture of printed wiring board
JP5050725B2 (en) Manufacturing method of build-up printed wiring board
JP2003133726A (en) Method for manufacturing wiring board
KR20220082480A (en) Metal Wiring Patterns of Flexible Printed Circuit Board Using the Manufacturing Method and the Soft Printed Circuit Board
JP4337408B2 (en) Method for manufacturing printed wiring board
JP3968562B2 (en) Printed wiring board and manufacturing method thereof
JP3688940B2 (en) Wiring pattern formation method for flexible circuit board
JP2001077513A (en) Forming method of film covered wiring and wiring board
JPH06188562A (en) Manufacture of printed wiring board
JPH06314724A (en) Double-sided wiring board for semiconductor element and semiconductor device using it

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040916

A977 Report on retrieval

Effective date: 20060928

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Effective date: 20061207

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20070313

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070326

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20100413

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 4

Free format text: PAYMENT UNTIL: 20110413

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20120413

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20130413

LAPS Cancellation because of no payment of annual fees