JP4415985B2 - Manufacturing method of metal transfer plate - Google Patents

Manufacturing method of metal transfer plate Download PDF

Info

Publication number
JP4415985B2
JP4415985B2 JP2006330497A JP2006330497A JP4415985B2 JP 4415985 B2 JP4415985 B2 JP 4415985B2 JP 2006330497 A JP2006330497 A JP 2006330497A JP 2006330497 A JP2006330497 A JP 2006330497A JP 4415985 B2 JP4415985 B2 JP 4415985B2
Authority
JP
Japan
Prior art keywords
pattern
forming
layer
copper wiring
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006330497A
Other languages
Japanese (ja)
Other versions
JP2007096345A (en
Inventor
懿範 銭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2006330497A priority Critical patent/JP4415985B2/en
Publication of JP2007096345A publication Critical patent/JP2007096345A/en
Application granted granted Critical
Publication of JP4415985B2 publication Critical patent/JP4415985B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

本発明は、絶縁基板上に転写法により多層プリント配線板の製造方法に用いることのできる金属転写板に関する。   The present invention relates to a metal transfer plate that can be used in a method for producing a multilayer printed wiring board by transfer onto an insulating substrate.

近年、エレクトロニクス分野の発展は著しく、電子機器の小型化、高密度実装化及び高性能化(高速化)に伴い、配線板自体の高密度化、即ち導体パターンの微細化、高信頼化が求められている。   In recent years, the development of the electronics field has been remarkable, and with the miniaturization, high-density mounting, and high performance (high speed) of electronic devices, the density of the wiring board itself, that is, the miniaturization of the conductor pattern and high reliability have been demanded. It has been.

絶縁基板上に銅配線パターンを形成するには、サブトラクティブ法が一般に使用されている。
しかし、銅配線パターンが微細化になるとサブトラクティブ法は対応できなくなる問題があった。
In order to form a copper wiring pattern on an insulating substrate, a subtractive method is generally used.
However, there is a problem that the subtractive method cannot be used when the copper wiring pattern is miniaturized.

微細な銅配線パターンを形成する有効な手段としては、セミアディティブ法が用いられる。
先ず絶縁性基板上に電気めっき導通用の薄い下地銅層を形成し、次いで前記下地銅層の表面にめっき用のフォトレジストマスクパターンを形成する。
次に電解めっき法でマスクパターンの露出した部分に銅めっき被膜を形成し、マスクパターンを剥離する。
最後に、ソフトエッチングで下地銅層の不要となった部分を除去することによって銅配線パターンを形成する。
しかし、銅配線パターンが微細化になってくると最後の下地銅層を除去するためのソフトエッチング工程では銅配線パターンが更に細くなるため、断線したり、剥がれたりすることが発生してしまい、また銅配線パターンの間の幅が狭くなると不要となった下地銅層を完全に除去するには困難になり、そのため銅配線パターン間の絶縁信頼性が低下するなどの問題があった。
A semi-additive method is used as an effective means for forming a fine copper wiring pattern.
First, a thin base copper layer for electroplating conduction is formed on an insulating substrate, and then a photoresist mask pattern for plating is formed on the surface of the base copper layer.
Next, a copper plating film is formed on the exposed portion of the mask pattern by electrolytic plating, and the mask pattern is peeled off.
Finally, a copper wiring pattern is formed by removing unnecessary portions of the underlying copper layer by soft etching.
However, when the copper wiring pattern becomes finer, the soft etching process for removing the final base copper layer further thins the copper wiring pattern, which may cause disconnection or peeling. Further, when the width between the copper wiring patterns becomes narrow, it becomes difficult to completely remove the unnecessary underlying copper layer, and thus there is a problem that the insulation reliability between the copper wiring patterns is lowered.

更に、セミアディティブ法で銅配線パターンを形成する時にソフトエッチング時に銅配線パターンへのダメージを軽減するために、下地銅層を薄くする必要がある。
しかし下地銅層が薄くなると、下地銅層の厚みのばらつきが生じると同時に抵抗が高くなるので、銅配線パターンのばらつきが大きくなる問題もあった。
Furthermore, when the copper wiring pattern is formed by the semi-additive method, it is necessary to make the underlying copper layer thin in order to reduce damage to the copper wiring pattern during soft etching.
However, when the underlying copper layer is thin, the thickness of the underlying copper layer is varied and the resistance is increased at the same time, so that there is a problem that the variation of the copper wiring pattern is increased.

また、別の方法として、無電解めっき法を含む工程で微細な銅配線パターンを形成することができる。
先ず、粗化したポリイミド表面に無電解銅めっき用の触媒を付与した後にめっき用のマスクパターンを形成してから、無電解めっきでマスクパターンの露出した部分に銅めっき被膜を形成する。
又は先ず無電解めっきでマスクパターンの露出した部分に1〜5ミクロンの被膜を形成してから更に電解めっきを施して、銅めっき被膜を形成する。
最後にめっき用のマスクパターンを剥離して、銅配線パターンを形成することができる。
しかしこの方法を用いると最も問題になるのは銅配線パターン間のポリイミド表面に残っている触媒である。
現在多く使用されている触媒としてはPd−Snコロイドが上げられる。
しかし、パラジウムの耐食性が強く、通常のエッチング処理ではポリイミド表面に付着したパラジウムを除去することは困難であり、結局残留のパラジウムは銅配線パターン間の絶縁性を悪くしてしまう問題があった。
As another method, a fine copper wiring pattern can be formed in a process including an electroless plating method.
First, after applying a catalyst for electroless copper plating to the roughened polyimide surface, a mask pattern for plating is formed, and then a copper plating film is formed on the exposed portion of the mask pattern by electroless plating.
Alternatively, first, a 1 to 5 micron film is formed on the exposed portion of the mask pattern by electroless plating, and then electrolytic plating is performed to form a copper plating film.
Finally, the plating mask pattern is peeled off to form a copper wiring pattern.
However, the most problematic problem with this method is the catalyst remaining on the polyimide surface between the copper wiring patterns.
Pd—Sn colloid is a catalyst that is widely used at present.
However, the corrosion resistance of palladium is strong, and it is difficult to remove palladium adhering to the polyimide surface by a normal etching process, and there is a problem that residual palladium deteriorates the insulation between copper wiring patterns.

本発明の解決しようとする課題は、サブトラクティブ法で微細な銅配線パターンを形成しにくいことと、セミアディティブ法で微細な銅配線パターンを形成することができるが、最後のソフトエッチング工程では銅配線パターンに強いダメージを与え、しかも銅配線パターン間の不要となった下地銅層を完全に除去できず、線間絶縁信頼性が低かった。
これらの問題を解決することによって、微細且つ絶縁信頼性の高い銅配線パターンを有する多層プリント配線板を提供することができる。
The problem to be solved by the present invention is that it is difficult to form a fine copper wiring pattern by a subtractive method and a fine copper wiring pattern can be formed by a semi-additive method. The wiring pattern was severely damaged, and the unnecessary underlying copper layer between the copper wiring patterns could not be completely removed, resulting in low insulation reliability between lines.
By solving these problems, it is possible to provide a multilayer printed wiring board having a fine and highly reliable copper wiring pattern.

本発明は、金属板上にフォトレジストマスクパターン形成する凹状パターン用レジスト形成工程と、金属板の表面にエッチングで銅パターンを形成するための凹状パターンを形成する凹状パターン形成工程と、フォトレジストマスクパターンを剥離する凹状パターン用レジスト剥離工程と、金属板の表面にスパッタリング法により絶縁層を形成する絶縁層形成工程と、金属板の表面の凹状パターン表面の絶縁層を除去するためのフォトレジストマスクパターンを形成する絶縁層用レジスト形成工程と、エッチングで金属板の表面の凹状パターン表面の絶縁層を除去する絶縁層除去工程と、フォトレジストマスクパターンを剥離する絶縁層用レジスト剥離工程とによりなる、金属板の表面に凹状パターンを形成することを特徴とする金属転写板の製造方法を提供するものである。   The present invention relates to a concave pattern resist forming step for forming a photoresist mask pattern on a metal plate, a concave pattern forming step for forming a concave pattern for forming a copper pattern by etching on the surface of the metal plate, and a photoresist mask. A resist stripping process for concave pattern for stripping a pattern, an insulating layer forming process for forming an insulating layer on the surface of the metal plate by sputtering, and a photoresist mask for removing the insulating layer on the surface of the concave pattern on the surface of the metal plate It consists of an insulating layer resist forming step for forming a pattern, an insulating layer removing step for removing the insulating layer on the surface of the concave pattern on the surface of the metal plate by etching, and an insulating layer resist removing step for removing the photoresist mask pattern. A metal transfer plate characterized by forming a concave pattern on the surface of the metal plate There is provided a manufacturing method.

これを用いて、絶縁基板上に転写法により銅配線パターン及びビアランドを形成する多層プリント配線板の製造方法において、凹状パターン以外の部分が絶縁層に覆われている転写板の凹状パターンの中にめっき被膜を形成するめっき工程と、前記めっき被膜の露出面を粗化する粗化工程と、絶縁基板上に転写する転写工程とによって構成される所要の銅配線パターンとビアランドを形成するパターン形成工程と、前記銅配線パターンとビアランドを形成された絶縁基板上に2層目の絶縁基板を接着剤を介して張り付ける張付工程と、前記2層目の絶縁基板上に前記転写法で銅配線パターンとビアランドを形成する第2の転写工程と、レーザでビアを形成するための穴を形成するビア形成工程と、ビアめっき用フォトレジストマスクパターンを形成するレジスト形成工程と、めっきでビアを形成するビア形成工程と、ビアめっき用フォトレジストマスクパターンを剥離するレジスト剥離工程を、所要回数繰り返すことを特徴とする多層プリント配線板の製造方法を提供することができる。   In this method of manufacturing a multilayer printed wiring board in which a copper wiring pattern and a via land are formed on an insulating substrate by a transfer method, a portion other than the concave pattern is included in the concave pattern of the transfer plate covered with an insulating layer. A pattern forming process for forming a required copper wiring pattern and via land, which includes a plating process for forming a plating film, a roughening process for roughening the exposed surface of the plating film, and a transfer process for transferring onto the insulating substrate. A pasting step of attaching a second insulating substrate on the insulating substrate on which the copper wiring pattern and the via land are formed with an adhesive; and a copper wiring by the transfer method on the second insulating substrate. A second transfer process for forming a pattern and a via land; a via formation process for forming a hole for forming a via with a laser; and a photoresist mask pattern for via plating Provided is a multilayer printed wiring board manufacturing method characterized by repeating a resist forming step to be formed, a via forming step for forming a via by plating, and a resist removing step for removing a photoresist mask pattern for via plating as many times as necessary. can do.

また、絶縁基板上に転写法により銅配線パターン及びビアランドを形成する多層プリント配線板の製造方法において、凹状パターン以外の部分が絶縁層に覆われている転写板の凹状パターンの中にめっき被膜を形成するめっき工程と、前記めっき被膜の露出面を粗化する粗化工程と、絶縁基板上に転写する転写工程とによって構成される所要の銅配線パターンとビアランドを形成するパターン形成工程と、前記銅配線パターンとビアランドを形成された絶縁基板上にビアランドの直上に穴を有する2層目の絶縁基板を接着剤を介して張り付ける張付工程と、前記2層目の絶縁基板上に前記転写法で銅配線パターンと中心部に穴を有するビアランドを形成する第2の転写工程と、ビアめっき用フォトレジストマスクパターンを形成するレジスト形成工程と、めっきでビアを形成するビア形成工程と、ビアめっき用フォトレジストマスクパターンを剥離するレジスト剥離工程を、所要回数繰り返すことを特徴とする多層プリント配線板の製造方法を提供することができる。   In addition, in a method for manufacturing a multilayer printed wiring board in which a copper wiring pattern and a via land are formed on an insulating substrate by a transfer method, a plating film is formed in the concave pattern of the transfer board in which portions other than the concave pattern are covered with an insulating layer. A pattern forming step for forming a required copper wiring pattern and a via land constituted by a plating step to be formed, a roughening step for roughening an exposed surface of the plating film, and a transfer step for transferring onto the insulating substrate; A pasting step of attaching a second-layer insulating substrate having a hole directly on the via land on the insulating substrate on which the copper wiring pattern and the via land are formed with an adhesive, and the transfer onto the second-layer insulating substrate. A second transfer step of forming a copper wiring pattern and a via land having a hole in the center by a method, and a resist forming a photoresist mask pattern for via plating It is possible to provide a method for manufacturing a multilayer printed wiring board, characterized in that a forming process, a via forming process for forming a via by plating, and a resist peeling process for peeling a photoresist mask pattern for via plating are repeated a required number of times. it can.

また、前記絶縁基板がポリイミド、液晶ポリマから選ばれたものであることを特徴とするプリント配線板の製造方法を提供することができる。   Further, it is possible to provide a method for manufacturing a printed wiring board, wherein the insulating substrate is selected from polyimide and liquid crystal polymer.

また、前記絶縁層がSiO、Alから選ばれたものであることを特徴とする多層プリント配線板の製造方法を提供することができる。 Further, it is possible to provide a method for producing a multilayer printed wiring board, wherein the insulating layer is selected from SiO 2 and Al 2 O 3 .

また、前記絶縁層の厚みは0.01μm以上であることを特徴とする多層プリント配線板の製造方法を提供することができる。   In addition, it is possible to provide a method for manufacturing a multilayer printed wiring board, wherein the insulating layer has a thickness of 0.01 μm or more.

また、前記めっき法で金属表面の凹状パターンの中に形成するめっき被膜の露出面に対して粗化処理をし、その表面粗さRzは1μm以上であることを特徴とする多層プリント配線板の製造方法を提供することができる。   In addition, the exposed surface of the plating film formed in the concave pattern on the metal surface by the plating method is roughened, and the surface roughness Rz is 1 μm or more. A manufacturing method can be provided.

本発明によれば、銅配線パターンがまず金属転写板の表面の凹状パターン内で形成してからポリイミド基板に転写するので、高さのばらつきが少なく、また線間の絶縁性も優れている微細な銅配線パターンを有する多層プリント基板を形成することができる。   According to the present invention, since the copper wiring pattern is first formed in the concave pattern on the surface of the metal transfer plate and then transferred to the polyimide substrate, the height variation is small and the insulation between lines is excellent. A multilayer printed board having a copper wiring pattern can be formed.

以下、本発明を図1〜5を使い製造工程に従って詳細に説明を行う。
なお、銅配線パターン及びビアランドを形成するための凹状パターンを形成する場合(図1)、および銅配線パターン及び中心部に穴を有するビアランドを形成するための凹状パターンを形成する場合(図2)を併せて説明する。
Hereinafter, the present invention will be described in detail with reference to FIGS.
In the case of forming a concave pattern for forming a copper wiring pattern and a via land (FIG. 1), and in the case of forming a concave pattern for forming a copper wiring pattern and a via land having a hole in the center (FIG. 2). Is also described.

本発明は、まず、金属板であるステンレス板の表面にエッチングにより銅配線パターンとビアランドを形成するための凹状パターンを形成するためのフォトレジストマスクパターンを形成する(図1(1)、図2(1))。
金属板は、転写の容易性、価格等の関係上ステンレスを用いたが、他の金属材料をもちいるものであっても構わない。
In the present invention, first, a photoresist mask pattern for forming a copper wiring pattern and a concave pattern for forming a via land is formed on the surface of a stainless steel plate, which is a metal plate (FIGS. 1A and 2). (1)).
For the metal plate, stainless steel is used because of ease of transfer, cost, etc., but other metal materials may be used.

次に、FeCl3をエッチング液として用い、エッチングでステンレス板の表面に凹状パターンを形成してから、剥離液でフォトレジストパターンを剥離した(図1(2)、図2(2))。
エッチング液は、金属材料に応じて適宜選択可能である。
また、フォトレジストも金属材料に応じて適宜選択可能であり、エッチング条件もフォトレジストと金属材料に応じて適宜選択可能であり、剥離液や剥離条件もフォトレジストと金属材料に応じて適宜選択可能である。
凹状パターンの深さは0.1〜100μmで、好ましいのは15μmである。また、凹状パターンの幅は0.1〜50μmである。
Next, using FeCl3 as an etching solution, a concave pattern was formed on the surface of the stainless steel plate by etching, and then the photoresist pattern was stripped with a stripping solution (FIGS. 1 (2) and 2 (2)).
The etching solution can be appropriately selected according to the metal material.
In addition, the photoresist can also be appropriately selected according to the metal material, the etching conditions can be appropriately selected according to the photoresist and the metal material, and the stripping solution and the stripping conditions can also be appropriately selected according to the photoresist and the metal material. It is.
The depth of the concave pattern is 0.1 to 100 μm, and preferably 15 μm. The width of the concave pattern is 0.1 to 50 μm.

図1(2)に示すのは銅配線パターン及びビアランドを形成するための凹状パターンである。
図2(2)に示すのは銅配線パターン及び中心部に穴を有するビアランドを形成するための凹状パターンである。
FIG. 1B shows a concave pattern for forming a copper wiring pattern and a via land.
FIG. 2B shows a copper wiring pattern and a concave pattern for forming a via land having a hole in the center.

次に、スパッタリング法で凹状パターンを形成したステンレス板の表面に絶縁層を形成する((図1(3)、図2(3)))。
絶縁層の厚みは0.01〜5μmで、好ましいのは1μmである。0.01μm以下であると、層の形成が困難という問題点が発生する。
Next, an insulating layer is formed on the surface of the stainless steel plate on which the concave pattern is formed by sputtering ((FIG. 1 (3), FIG. 2 (3)).
The thickness of the insulating layer is 0.01 to 5 μm, and preferably 1 μm. When the thickness is 0.01 μm or less, there is a problem that it is difficult to form a layer.

絶縁層としては、SiO、Al等が使用できる。
この絶縁層の役割は後に行われるめっきの時に凹状パターン以外の部分にめっき被膜を形成させないためである。
SiO、Al以外であっても、後に行われるめっきの時に凹状パターン以外の部分にめっき被膜を形成させないものであれば他の材料も可能である。
As the insulating layer, SiO 2 , Al 2 O 3 or the like can be used.
The role of this insulating layer is to prevent the plating film from being formed on portions other than the concave pattern during the subsequent plating.
Even if it is other than SiO 2 and Al 2 O 3, other materials are possible as long as the plating film is not formed on the portion other than the concave pattern at the time of subsequent plating.

次に、エッチングでステンレス板の表面の凹状パターン内の絶縁層を除去するためのレジストマスクパターンを形成する(図1(4)、図2(4))。   Next, a resist mask pattern for removing the insulating layer in the concave pattern on the surface of the stainless steel plate is formed by etching (FIGS. 1 (4) and 2 (4)).

次に、エッチングでステンレス板の表面の凹状パターン内の絶縁層を除去してから、剥離液でフォトレジストパターンを剥離することにより、銅配線パターン及びビアランド転写用のステンレス転写板を作製することができる(図1(5)、図2(5))。
エッチング液は、金属材料に応じて適宜選択可能である。
また、フォトレジストも金属材料に応じて適宜選択可能であり、エッチング条件もフォトレジストと金属材料に応じて適宜選択可能であり、剥離液や剥離条件もフォトレジストと金属材料に応じて適宜選択可能である。
Next, the insulating layer in the concave pattern on the surface of the stainless steel plate is removed by etching, and then the photoresist pattern is peeled off with a stripping solution, thereby producing a stainless steel transfer plate for copper wiring pattern and via land transfer. (Fig. 1 (5), Fig. 2 (5)).
The etching solution can be appropriately selected according to the metal material.
In addition, the photoresist can also be appropriately selected according to the metal material, the etching conditions can be appropriately selected according to the photoresist and the metal material, and the stripping solution and the stripping conditions can also be appropriately selected according to the photoresist and the metal material. It is.

図1(5)に示すのは銅配線パターン及びビアランドを転写するためのステンレス転写板(第一種転写板)である。
図2(5)に示すのは銅配線パターン及び中心部に穴を有するビアランドを転写するためのステンレス転写板(第二種転写板)である。
FIG. 1 (5) shows a stainless steel transfer plate (first type transfer plate) for transferring copper wiring patterns and via lands.
FIG. 2 (5) shows a stainless steel transfer plate (second-type transfer plate) for transferring a copper wiring pattern and a via land having a hole in the center.

次に、第一種転写板を用い、電解銅めっきを行う。
この時、凹状パターン以外の部分が絶縁層に覆われているため、めっき被膜が凹状パターンにしか形成できないことになる。
めっき被膜が1〜10μmの高さでオーバーに形成される(図3(1))。
好ましいのは5μmである。
この目的は後の転写工程でめっき被膜と絶縁基板との密着性をよくするためである。
Next, electrolytic copper plating is performed using the first type transfer plate.
At this time, since the portion other than the concave pattern is covered with the insulating layer, the plating film can be formed only in the concave pattern.
A plating film is formed over at a height of 1 to 10 μm (FIG. 3 (1)).
Preferred is 5 μm.
The purpose is to improve the adhesion between the plating film and the insulating substrate in a later transfer step.

次に、前記凹状パターン内の銅めっき被膜のオーバー部分を粗化する(図3(2))。
その表面粗さRzは1μm以上である。
1μm未満であると、絶縁基板との密着力が弱いという問題点が発生するから
である。
Next, the over portion of the copper plating film in the concave pattern is roughened (FIG. 3 (2)).
Its surface roughness Rz is 1 μm or more.
This is because if the thickness is less than 1 μm, the problem of weak adhesion to the insulating substrate occurs.

本発明における粗化用の薬液としては、三菱ガス化学株式会社製CPE−900や、旭電化工業株式会社製テックSO−Gなどがあるが好ましいが、これに限らない。   Examples of the chemical solution for roughening in the present invention include CPE-900 manufactured by Mitsubishi Gas Chemical Co., Ltd. and Tech SO-G manufactured by Asahi Denka Kogyo Co., Ltd., but are not limited thereto.

次に、凹状パターン内の銅めっき被膜を絶縁基板上に転写することによって、1層目の絶縁基板上で1層目の銅配線パターンとビアランドを形成することができる(図3(3))。
また、絶縁基板と接触する銅めっき被膜部分が粗化されたため、絶縁基板との接着力が増強され、ピール強度を向上することができる。
Next, by transferring the copper plating film in the concave pattern onto the insulating substrate, the first-layer copper wiring pattern and the via land can be formed on the first-layer insulating substrate (FIG. 3 (3)). .
Moreover, since the copper plating film part which contacts an insulated substrate was roughened, the adhesive force with an insulated substrate is strengthened and peel strength can be improved.

本発明における絶縁基板としては、他の材料でも良いが、ポリイミド、液晶ポリマ等が好ましい。   As the insulating substrate in the present invention, other materials may be used, but polyimide, liquid crystal polymer and the like are preferable.

次に、1層目の銅配線パターンとビアランドの表面を必要に応じて粗化してから、1層目の銅配線パターンとビアランドを形成した1層目の絶縁基板上に2層目の絶縁基板を接着剤を介して、張り付ける(図3(4))。
粗化工程は、0025、0026と同様である。
接着剤は、絶縁基板どうし、絶縁基板と銅との接着性等を考慮して適宜選択可能である。
Next, the surface of the first layer copper wiring pattern and via land is roughened as necessary, and then the second layer insulating substrate is formed on the first layer insulating substrate on which the first layer copper wiring pattern and via land are formed. Is pasted through an adhesive (FIG. 3 (4)).
The roughening process is the same as 0025 and 0026.
The adhesive can be appropriately selected by taking into consideration the adhesiveness between the insulating substrates and the copper between the insulating substrates.

前記0024〜0027と同様の方法で2層目の絶縁基板上に2層目の銅配線パターンとビアランドを形成することができる(図3(5))。   A second-layer copper wiring pattern and via land can be formed on the second-layer insulating substrate by the same method as in the above-mentioned 0024 to 0027 (FIG. 3 (5)).

次に、レーザで2層目のビアランドとその直下の絶縁層を貫通させ、ビアを形成するための穴を形成する(図4(6))。
レーザは、ビアを形成するための穴を形成できるものであれば各種波長、出力のものを用いる事が可能である。
Next, a hole for forming a via is formed by penetrating the second via land and the insulating layer directly therebelow with a laser (FIG. 4 (6)).
Lasers with various wavelengths and outputs can be used as long as they can form holes for forming vias.

次に、ビアめっき用のフォトレジストマスクパターンを形成する(図4(7))。
その目的は後のビアめっきを行う時に他の銅配線パターンにめっき被膜を形成させないようにするためである。
従って、このマスクパターンは2層目のビアランドの穴部分しか開いていない。
また、フォトレジストも絶縁基板に応じて適宜選択可能であり、露光現像条件もフォトレジストに応じて適宜選択可能である。
Next, a photoresist mask pattern for via plating is formed (FIG. 4 (7)).
The purpose is to prevent a plating film from being formed on other copper wiring patterns when performing subsequent via plating.
Therefore, this mask pattern has only a hole in the second layer via land.
Also, the photoresist can be appropriately selected according to the insulating substrate, and the exposure and development conditions can also be appropriately selected according to the photoresist.

次に、銅めっきでビアを形成し、1層目と2層目の銅配線パターンをビアを通してつなげることができる(図4(8))。   Next, vias can be formed by copper plating, and the first and second copper wiring patterns can be connected through the vias (FIG. 4 (8)).

最後に、剥離液でビアめっき用のフォトレジストマスクパターンを剥離することによって、2層のプリント配線板を形成することができる(図4(9))。
また、剥離液も、フォトレジストや絶縁基板に応じて適宜選択可能であり、剥離条件もフォトレジストに応じて適宜選択可能である。
Finally, a two-layer printed wiring board can be formed by stripping the photoresist mask pattern for via plating with a stripping solution (FIG. 4 (9)).
The stripping solution can also be appropriately selected according to the photoresist and the insulating substrate, and the stripping conditions can also be appropriately selected according to the photoresist.

このように繰り返していけば、多層プリント配線板を形成することができる。   If it repeats in this way, a multilayer printed wiring board can be formed.

また、以下の工程で多層プリント配線板を形成することもできる。   Moreover, a multilayer printed wiring board can also be formed in the following steps.

まず、前記0024〜0027の方法で1層目の絶縁基板上に1層目の銅配線
パターンとビアランドを形成することができる(図3(3))。
First, a first-layer copper wiring pattern and a via land can be formed on the first-layer insulating substrate by the above-described methods 0024 to 0027 (FIG. 3 (3)).

次に、1層目の銅配線パターンとビアランドの表面を粗化してから、1層目の銅配線パターンとビアランドを形成した1層目の絶縁基板上に2層目の絶縁基板を接着剤を介して、張り付ける。
この2層目の絶縁基板は予めパターニングされ、ビアを形成するための穴が開いている(図5(1))。
Next, after roughening the surface of the first-layer copper wiring pattern and via land, an adhesive is applied to the second-layer insulating substrate on the first-layer insulating substrate on which the first-layer copper wiring pattern and via land are formed. Paste through.
This second insulating substrate is patterned in advance and has a hole for forming a via (FIG. 5A).

次に、第二種のステンレス転写板を用い、前記0024〜0027の方法で2層目の絶縁基板上に2層目の銅配線パターンとビアランドを形成することができる(図5(2))。   Next, by using the second type stainless steel transfer plate, the second layer copper wiring pattern and the via land can be formed on the second layer insulating substrate by the method of 0024 to 0027 (FIG. 5 (2)). .

次に、0032〜0035の方法で多層プリント配線板を形成することができる。   Next, a multilayer printed wiring board can be formed by the method of 0032 to 0035.

この方法は形成された2層目の絶縁基板とビアランドの中心部に予めビアめっき用のパターンを形成したので、レーザで穴開けとその後の処理工程を省くことができる特徴がある。   This method is characterized in that a pattern for via plating is formed in advance in the central portion of the formed second-layer insulating substrate and via land, so that drilling with a laser and subsequent processing steps can be omitted.

(実施例1)
まず、厚さ1mmのステンレス板1の表面にエッチングにより銅配線パターンとビアランドを形成するための凹状パターンを形成するためのフォトレジストマスクパターン2(フォトレジスト東京応化株式会社製:製品名PMER P−6000)を形成した(図1(1)、図2(1))参照)。
Example 1
First, a photoresist mask pattern 2 for forming a concave pattern for forming a copper wiring pattern and a via land by etching on the surface of a stainless steel plate 1 having a thickness of 1 mm (Photoresist Tokyo Ohka Co., Ltd .: product name PMER P- 6000) (see FIGS. 1 (1) and 2 (1)).

次に、FeCl3を用いて、エッチングでステンレス板の表面に深さ15μmの凹状パターン3、4、5を形成してから、剥離液(東京応化株式会社製:製品名PMER剥離液PS)でフォトレジストパターンを剥離した(図1(2)、図2(2)参照)。
3、4、5はそれぞれ銅配線パターン、ビアランドと中心部に穴が開いたビアランドを形成する用の凹状パターンである。
Next, using FeCl 3, concave patterns 3, 4, and 5 having a depth of 15 μm are formed on the surface of the stainless steel plate by etching. The resist pattern was peeled off (see FIGS. 1 (2) and 2 (2)).
Reference numerals 3, 4, and 5 are a copper wiring pattern and a concave pattern for forming a via land and a via land having a hole in the center.

次に、スパッタリング法でステンレス板1の表面に厚み1μmのSiO絶縁層6を形成した(図1(3)、図2(3)参照)。 Next, a SiO 2 insulating layer 6 having a thickness of 1 μm was formed on the surface of the stainless steel plate 1 by sputtering (see FIGS. 1 (3) and 2 (3)).

次に、ステンレス板1の表面の凹状パターン内のSiO絶縁層を除去するために、SiO絶縁層の上にフォトレジストパターン7(フォトレジスト東京応化株式会社製:製品名PMER P−6000)を形成した(図1(4)、図2(4)参照)。 Next, in order to remove the SiO 2 insulating layer in the concave pattern on the surface of the stainless steel plate 1, a photoresist pattern 7 (Photoresist Tokyo Ohka Co., Ltd. product name: PMER P-6000) is formed on the SiO 2 insulating layer. (See FIGS. 1 (4) and 2 (4)).

次に、ふっ酸を用いて、エッチングでステンレス板の表面の凹状パターン内のSiO絶縁層を除去してから、剥離液(東京応化株式会社製:製品名PMER剥離液PS)でフォトレジストパターンを剥離することによって、第一種転写板8(図1(5)参照)と第二種転写板9(図2(5)参照)を作製することができる。 Next, the SiO 2 insulating layer in the concave pattern on the surface of the stainless steel plate is removed by etching using hydrofluoric acid, and then the photoresist pattern is removed with a stripping solution (product name: PMER stripping solution PS manufactured by Tokyo Ohka Co., Ltd.). The first type transfer plate 8 (refer to FIG. 1 (5)) and the second type transfer plate 9 (refer to FIG. 2 (5)) can be manufactured by peeling the film.

(実施例2)
第一種転写板を用い、電解銅めっきを行うことにより、凹状パターン内に高さ2μmをオーバーする銅配線パターン10、11を形成した(図3(1)参照)。
(Example 2)
By performing electrolytic copper plating using the first type transfer plate, copper wiring patterns 10 and 11 having a height exceeding 2 μm were formed in the concave pattern (see FIG. 3A).

次に、三菱ガス化学株式会社製CPE−900で前記めっき被膜10、11の露出面を粗化した(図3(2)参照)。
表面粗さRzは1μm以上であった。
Next, the exposed surfaces of the plating films 10 and 11 were roughened with CPE-900 manufactured by Mitsubishi Gas Chemical Co., Ltd. (see FIG. 3B).
The surface roughness Rz was 1 μm or more.

次に、前記露出面が粗化されためっき被膜をポリイミド基板13上に転写することによって、1層目のポリイミド基板13上で1層目の銅配線パターンとビアランド12を形成した(図3(3)参照)。   Next, the plating film with the exposed surface roughened was transferred onto the polyimide substrate 13 to form a first-layer copper wiring pattern and via land 12 on the first-layer polyimide substrate 13 (FIG. 3 ( 3)).

次に、三菱ガス化学株式会社製CPE−900で銅配線パターンとビアランドの表面を粗化(表面粗さRzは1μm以上)してから、1層目の銅配線パターンとビアランドを形成した1層目のポリイミド基板上に2層目のポリイミド基板14を接着剤14’(エポキシ系接着剤:日立化成株式会社製:製品名AS2700厚さ25μm)を介して、張り付けた(図3(4)参照)。   Next, the copper wiring pattern and the via land surface are roughened by CPE-900 manufactured by Mitsubishi Gas Chemical Co., Ltd. (surface roughness Rz is 1 μm or more), and then the first layer in which the first copper wiring pattern and the via land are formed. A second-layer polyimide substrate 14 was pasted onto the first polyimide substrate via an adhesive 14 ′ (epoxy adhesive: manufactured by Hitachi Chemical Co., Ltd .: product name AS2700 thickness 25 μm) (see FIG. 3 (4)). ).

次に、0048〜0050の方法で2層目のポリイミド基板14の表面に2層目の銅配線パターンとビアランド15を形成した(図3(5)参照)。   Next, a second-layer copper wiring pattern and a via land 15 were formed on the surface of the second-layer polyimide substrate 14 by the method of 0048 to 0050 (see FIG. 3 (5)).

次に、レーザでビアを形成するための穴16を形成した(図4(6)参照)。   Next, a hole 16 for forming a via with a laser was formed (see FIG. 4 (6)).

次に、ビアめっき用のフォトレジストマスクパターン17(フォトレジスト東京応化株式会社製:製品名PMER P−6000)を形成した(図4(7)参照)。   Next, a photoresist mask pattern 17 (product name: PMER P-6000, manufactured by Photoresist Tokyo Ohka Co., Ltd.) for via plating was formed (see FIG. 4 (7)).

次に、銅めっきでビア18を厚さ25μm形成した(図4(8)参照)。   Next, a via 18 having a thickness of 25 μm was formed by copper plating (see FIG. 4 (8)).

最後に、剥離液(東京応化株式会社製:製品名PMER剥離液PS)でビアめっき用のフォトレジストマスクパターン17を剥離することによって、2層のプリント配線板を形成した(図4(9)参照)。   Finally, a two-layer printed wiring board was formed by peeling the photoresist mask pattern 17 for via plating with a stripping solution (manufactured by Tokyo Ohka Co., Ltd .: product name PMER stripping solution PS) (FIG. 4 (9)). reference).

このように繰り返していけば、多層プリント配線板を形成することができる。   If it repeats in this way, a multilayer printed wiring board can be formed.

(実施例3)
0048〜0050の工程は実施例1と同じである。
(Example 3)
Steps 0048 to 0050 are the same as those in the first embodiment.

次に、予めビアの位置にレーザ(実施例2のレーザと同一)で穴20を形成した2層目のポリイミド基板を接着剤(実施例2の接着剤と同一)を介して、1層目の銅配線パターンとビアランドを形成した1層目のポリイミド基板上に張り付けた(図5(1)参照)。 Next, the second layer polyimide substrate in which the holes 20 are formed in advance at the via positions with a laser (same as the laser of Example 2) is bonded to the first layer via an adhesive (same as the adhesive of Example 2). The copper wiring pattern and via land were pasted on the first polyimide substrate (see FIG. 5A).

次に、第二種転写板を用い、前記0048〜0050の方法で2層目の絶縁基板上に2層目の銅配線パターンとビアランドを形成することができる(図5(2)参照)。
その時ビアランドの真ん中に穴21が形成されているため、レーザで穴を開ける必要がなくなる。
Next, a second-layer copper wiring pattern and a via land can be formed on the second-layer insulating substrate by the method of 0048 to 0050 using the second-type transfer plate (see FIG. 5B).
At that time, since the hole 21 is formed in the middle of the via land, it is not necessary to make a hole with a laser.

次に、0054〜0057の工程で、多層プリント配線板を形成することができる。   Next, a multilayer printed wiring board can be formed in steps 0054 to 0057.

本発明のステンレス転写板の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the stainless steel transfer plate of this invention. 図1とは別な本発明のステンレス転写板の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the stainless steel transfer plate of this invention different from FIG. 本発明の多層プリント配線板の製造工程を示す断面図である。It is sectional drawing which shows the manufacturing process of the multilayer printed wiring board of this invention. 本発明の多層プリント配線板の製造工程の続きを示す断面図である。It is sectional drawing which shows the continuation of the manufacturing process of the multilayer printed wiring board of this invention. 図4、図5とは別な本発明の多層プリント配線板の製造工程を示す断面図である。FIG. 6 is a cross-sectional view showing a manufacturing process of the multilayer printed wiring board of the present invention different from those in FIGS. 4 and 5.

符号の説明Explanation of symbols

1 ステンレス板
2 ステンレス表面に凹状パターンを形成するためのレジストマスクパターン
3 銅配線パターンを形成するための凹状パターン
4 ビアランドを形成するための凹状パターン
5 中心部に穴を有するビアランドを形成するための凹状パターン
6 絶縁層
7 凹状パターン内の絶縁層を除去するためのレジストマスクパターン
8 第一種転写板
9 第二種転写板(ビアランドの中心部に穴を有する)
10 めっき被膜(銅配線パターン)
11 めっき被膜(ビアランド)
12 1層目の銅配線パターン及びビアランド
13 1層目の絶縁基板
14 2層目の絶縁基板
14’接着剤
15 2層目の銅配線パターン及びビアランド
16 レーザで形成したビアめっき用の穴
17 ビアめっき用のレジストマスクパターン
18 ビア
19 2層プリント配線板
20 2層目のポリイミド基板上に形成された穴パターン
21 ビアめっき用の穴
DESCRIPTION OF SYMBOLS 1 Stainless steel plate 2 Resist mask pattern 3 for forming a concave pattern on the stainless steel surface 4 Concave pattern 4 for forming a copper wiring pattern Recessed pattern 5 for forming a via land For forming a via land having a hole in the center Concave pattern 6 Insulating layer 7 Resist mask pattern 8 for removing the insulating layer in the concave pattern First type transfer plate 9 Second type transfer plate (having a hole in the center of the via land)
10 Plating film (copper wiring pattern)
11 Plating film (via land)
12 First-layer copper wiring pattern and via land 13 First-layer insulating substrate 14 Second-layer insulating substrate 14 'adhesive 15 Second-layer copper wiring pattern and via land 16 Via plating hole 17 formed by laser Via Resist mask pattern 18 for plating 19 Via 19 Two-layer printed wiring board 20 Hole pattern 21 formed on second-layer polyimide substrate Hole for via plating

Claims (2)

金属板上にフォトレジストマスクパターン形成する凹状パターン用レジスト形成工程と、A resist pattern forming step for forming a photoresist mask pattern on a metal plate;
金属板の表面にエッチングで銅パターンを形成するための凹状パターンを形成する凹状パターン形成工程と、A concave pattern forming step of forming a concave pattern for forming a copper pattern by etching on the surface of the metal plate;
フォトレジストマスクパターンを剥離する凹状パターン用レジスト剥離工程と、A resist stripping process for the concave pattern for stripping the photoresist mask pattern;
金属板の表面にスパッタリング法により絶縁層を形成する絶縁層形成工程と、An insulating layer forming step of forming an insulating layer on the surface of the metal plate by sputtering;
金属板の表面の凹状パターン表面の絶縁層を除去するためのフォトレジストマスクパターンを形成する絶縁層用レジスト形成工程と、A resist forming step for an insulating layer for forming a photoresist mask pattern for removing the insulating layer on the surface of the concave pattern on the surface of the metal plate;
エッチングで金属板の表面の凹状パターン表面の絶縁層を除去する絶縁層除去工程と、An insulating layer removing step of removing the insulating layer on the surface of the concave pattern on the surface of the metal plate by etching;
フォトレジストマスクパターンを剥離する絶縁層用レジスト剥離工程とによりなる、A resist stripping process for the insulating layer for stripping the photoresist mask pattern,
金属板の表面に凹状パターンを形成することを特徴とする金属転写板の製造方法。A method for producing a metal transfer plate, wherein a concave pattern is formed on the surface of the metal plate.
前記絶縁層はSiOThe insulating layer is SiO 2 、Al, Al 2 O 3 から選ばれたものであることを特徴とする請求項1に記載の金属転写版の製造方法。The method for producing a metal transfer plate according to claim 1, wherein the metal transfer plate is selected from the group consisting of:
JP2006330497A 2006-12-07 2006-12-07 Manufacturing method of metal transfer plate Expired - Fee Related JP4415985B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006330497A JP4415985B2 (en) 2006-12-07 2006-12-07 Manufacturing method of metal transfer plate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006330497A JP4415985B2 (en) 2006-12-07 2006-12-07 Manufacturing method of metal transfer plate

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001340281A Division JP3941463B2 (en) 2001-11-06 2001-11-06 Manufacturing method of multilayer printed wiring board

Publications (2)

Publication Number Publication Date
JP2007096345A JP2007096345A (en) 2007-04-12
JP4415985B2 true JP4415985B2 (en) 2010-02-17

Family

ID=37981569

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006330497A Expired - Fee Related JP4415985B2 (en) 2006-12-07 2006-12-07 Manufacturing method of metal transfer plate

Country Status (1)

Country Link
JP (1) JP4415985B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102310015B1 (en) * 2021-03-10 2021-10-08 주식회사 코젼트솔루션 Electrode circuit for mobile antenna using metal mold and method for manufacturing the same

Also Published As

Publication number Publication date
JP2007096345A (en) 2007-04-12

Similar Documents

Publication Publication Date Title
JP2636537B2 (en) Manufacturing method of printed wiring board
JP4520392B2 (en) Printed circuit board manufacturing method
US20060016553A1 (en) Method of fabricating high density printed circuit board
JP5254775B2 (en) Wiring board manufacturing method
JP2006278774A (en) Double-sided wiring board, method for manufacturing the same and base substrate thereof
KR100688823B1 (en) Manufacturing method of high density PCB
JP2006229115A (en) Metal component used in manufacturing wiring substrate and method for manufacturing wiring substrate using it
US8181339B2 (en) Method of manufacturing a printed circuit board
JP2011035358A (en) Printed circuit board, and method of manufacturing the same
US11690178B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP5256747B2 (en) Manufacturing method of copper wiring insulating film by semi-additive method, and copper wiring insulating film manufactured therefrom
JP3941463B2 (en) Manufacturing method of multilayer printed wiring board
JP4415985B2 (en) Manufacturing method of metal transfer plate
JPH10178271A (en) Manufacture of multilayered wiring board and multilayfred wiring board
JP2011003562A (en) Printed wiring board and method for manufacturing the same
KR100934107B1 (en) Printed circuit board manufacturing method providing fine pitch metal bumps
US20040188139A1 (en) Wiring circuit board having bumps and method of producing same
JP3431532B2 (en) Method of manufacturing transfer medium and method of manufacturing wiring board using the transfer medium
JP2004095983A (en) Manufacturing method of printed wiring board
KR100670594B1 (en) Method of forming a fine circuit for printed circuit board
JP4395959B2 (en) Method for manufacturing printed wiring board
JP6098118B2 (en) Multilayer printed wiring board and manufacturing method thereof
JP2003133726A (en) Method for manufacturing wiring board
JP4337408B2 (en) Method for manufacturing printed wiring board
JP2004072027A (en) Method of manufacturing wiring board with bump electrode

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091104

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Ref document number: 4415985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121204

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131204

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees