KR100670594B1 - Method of forming a fine circuit for printed circuit board - Google Patents

Method of forming a fine circuit for printed circuit board Download PDF

Info

Publication number
KR100670594B1
KR100670594B1 KR1020050029047A KR20050029047A KR100670594B1 KR 100670594 B1 KR100670594 B1 KR 100670594B1 KR 1020050029047 A KR1020050029047 A KR 1020050029047A KR 20050029047 A KR20050029047 A KR 20050029047A KR 100670594 B1 KR100670594 B1 KR 100670594B1
Authority
KR
South Korea
Prior art keywords
circuit board
layer
printed circuit
prepreg
copper foil
Prior art date
Application number
KR1020050029047A
Other languages
Korean (ko)
Other versions
KR20060107063A (en
Inventor
윤상근
최홍천
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020050029047A priority Critical patent/KR100670594B1/en
Publication of KR20060107063A publication Critical patent/KR20060107063A/en
Application granted granted Critical
Publication of KR100670594B1 publication Critical patent/KR100670594B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks

Abstract

본 발명은 인쇄 회로 기판 제조 기술에 관한 것으로, 특히 인쇄 회로 기판상에 미세 회로를 제조하는 방법 및 이를 적용한 인쇄 회로 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board manufacturing technology, and more particularly, to a method of manufacturing a fine circuit on a printed circuit board and a printed circuit board to which the same is applied.

본 발명은 종래의 동박 층을 지닌 프리프레그 대신에 동박층 없는 프리프레그를 사용하고 동 도금층을 형성하여 외층 인쇄 회로 기판을 형성함으로써, 미세 패턴을 구비한 인쇄 회로 기판 제작을 가능하게 한다.The present invention makes it possible to fabricate a printed circuit board having a fine pattern by using a prepreg without a copper foil layer instead of a prepreg having a conventional copper foil layer and forming a copper plating layer to form an outer layer printed circuit board.

인쇄 회로 기판, 프리프레그, 동박. Printed circuit board, prepreg, copper foil.

Description

인쇄 회로 기판에서 미세 회로 형성 방법{METHOD OF FORMING A FINE CIRCUIT FOR PRINTED CIRCUIT BOARD}METHOD OF FORMING A FINE CIRCUIT FOR PRINTED CIRCUIT BOARD}

도1a 내지 도1d는 종래 기술에 따라 내층 회로 기판에 적층된 외층판에 회로를 구성하는 과정을 나타낸 도면.1A to 1D illustrate a process of constructing a circuit on an outer layer board laminated on an inner layer circuit board according to the prior art;

도2a 내지 도2e는 본 발명에 따른 인쇄 회로 기판 제조 공법을 나타낸 도면.2a to 2e are views showing a printed circuit board manufacturing method according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

10 : 내층 회로 기판10: inner layer circuit board

20a, 20b : 절연층 원판20a, 20b: insulation layer disc

30 : 드라이 필름30: dry film

51 : 솔더 도금층51: solder plating layer

70 : 프리프레그70: prepreg

71 : 동 도금층71: copper plating layer

본 발명은 인쇄 회로 기판 제조 기술에 관한 것으로, 특히 인쇄 회로 기판 상에 미세 회로를 제조하는 방법 및 이를 적용한 인쇄 회로 기판에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board manufacturing technology, and more particularly, to a method of manufacturing a fine circuit on a printed circuit board and a printed circuit board to which the same is applied.

최근 들어 휴대용 전자기기가 널리 사용됨에 따라 인쇄 회로 기판의 크기도 작아지고, 인쇄 회로 기판 상에 제작되는 회로들의 선폭 길이도 미세화되는 경향이 있다.Recently, as portable electronic devices are widely used, the size of a printed circuit board is also reduced, and the line width length of circuits manufactured on the printed circuit board is also tended to be miniaturized.

도1a 내지 도1d는 종래 기술에 따라 내층 회로 기판에 적층된 외층판에 회로를 구성하는 과정을 나타낸 도면이다. 도1a를 참조하면, 종래 기술에 따르면 내층 회로 기판(10)에 17 ∼ 35 ㎛ 정도의 두께를 지닌 동박(20a)이 덮인 프리프레그(PREPREG; 20b)를 열 압착하여, 예를 들어 4층 기판을 형성한다.1A to 1D are views illustrating a process of constructing a circuit in an outer layer plate laminated on an inner layer circuit board according to the prior art. Referring to FIG. 1A, according to the prior art, a prepreg 20b covered with a copper foil 20a having a thickness of about 17 to 35 μm is thermally compressed onto an inner circuit board 10, for example, by using a four-layer substrate. To form.

이어서, 도1b를 참조하면, 제1층에 회로를 형성하기 위하여 드라이 필름(30)을 패턴 형성하고 노출된 부분에 동 도금을 한 후 이어서 솔더 도금을 수행한다. 이어서, 드라이 필름(30)을 제거하면 도1c와 같은 형태가 형성된다.Subsequently, referring to FIG. 1B, in order to form a circuit in the first layer, the dry film 30 is patterned and copper plated on the exposed portion, followed by solder plating. Subsequently, when the dry film 30 is removed, a shape as shown in FIG. 1C is formed.

즉, 도1c를 참조하면 동박(20a) 위에 패턴 형성된 동 도금층(50)과 솔더 도금층(51)이 형성되어 있다. 솔더 도금층(51)을 하드마스크로 사용해서 알칼리 계열의 식각액을 사용하면 동박층(20a)을 식각할 수 있다. 그 결과, 프리프레그 상의 동박층(20a) 이 식각 패턴되어 회로가 형성된다.That is, referring to FIG. 1C, a patterned copper plating layer 50 and a solder plating layer 51 are formed on the copper foil 20a. When the solder plating layer 51 is used as a hard mask and an alkaline etching solution is used, the copper foil layer 20a can be etched. As a result, the copper foil layer 20a on a prepreg is etched and a circuit is formed.

그런데, 도1a 내지 도1d에 도시된 종래 기술의 경우 습식 식각 단계에서 식각 프로파일이 도면 부호 60 및 도면 부호 62에서 도시한 바와 같이 경사면을 지니게 되므로 미세 회로를 만들기에는 부적합하다. 왜냐하면, 식각 프로파일이 도1d에서와 같이 경사면을 갖는 경우 인접 도전층 사이가 단락될 수 있기 때문이다.However, in the prior art illustrated in FIGS. 1A to 1D, the etching profile has a sloped surface as shown by reference numeral 60 and reference numeral 62 in the wet etching step, which is not suitable for making a fine circuit. This is because when the etching profile has an inclined surface as shown in Fig. 1D, there may be a short circuit between adjacent conductive layers.

더욱이, 현재의 휴대용 전자기기의 인쇄 회로 기판의 경우 회로나 회로 사이 간격이 좁으므로 종래 기술을 적용하는 경우 절연층에 동박이 서로 달라붙어 전기 적으로 단락되는 위험이 있다.Furthermore, in the case of printed circuit boards of current portable electronic devices, the distance between circuits and circuits is narrow, so that there is a risk of the copper foils sticking to each other and electrically shorted to the insulating layer when the prior art is applied.

따라서, 본 발명은 미세 회로를 패턴 형성할 수 있는 인쇄 회로 기판 제조 방법을 제공하는 데 있다.Accordingly, the present invention is to provide a printed circuit board manufacturing method capable of forming a fine circuit pattern.

상기 목적을 달성하기 위하여, 본 발명은 다층 회로 인쇄 기판을 제조하는 방법에 있어서, (a) 패턴 형성된 내층 회로 기판에 동박층이 덮이지 않은 프리프레그 절연층을 적층하는 단계; (b) 상기 절연층 표면에 동 도금을 수행하는 단계; (c) 상기 동 도금 표면 위에 회로 패턴 형성을 위한 드라이 필름을 패턴 형성하는 단계; (d) 상기 드라이 필름으로 패턴 형성된 표면에 동 도금층과 솔더 도금층을 이어서 수행하는 단계; 및 (e) 상기 드라이 필름을 벗겨내고, 상기 솔더 도금층을 마스크로 해서 동 도금층을 식각하여 외층 회로의 회로 패턴을 형성하는 단계를 포함하는 인쇄 회로 기판 제조 방법을 제공한다.In order to achieve the above object, the present invention provides a method for manufacturing a multilayer circuit printed board comprising the steps of: (a) laminating a prepreg insulating layer not covered with a copper foil layer on a patterned inner layer circuit board; (b) performing copper plating on the surface of the insulating layer; (c) pattern forming a dry film for forming a circuit pattern on the copper plating surface; (d) subsequently performing a copper plating layer and a solder plating layer on the patterned surface of the dry film; And (e) peeling off the dry film, and etching the copper plating layer using the solder plating layer as a mask to form a circuit pattern of an outer layer circuit.

이하에서는, 첨부 도면 도2a 내지 도2e를 참조하여 본 발명에 따른 인쇄 회로 기판 제조 공법을 상세히 설명한다.Hereinafter, a manufacturing method of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, FIGS. 2A to 2E.

종래 기술은 프리프레그에 수십 마이크론 두께의 동박이 붙어 있는 절연층 원판(20a, 20b)을 사용함으로써 미세 패턴 형성에 어려움이 발생하도록 하였다. 따라서, 본 발명은 베이스 동박의 두께를 얇게 할 수 있는 공법을 제공한다.The prior art has made it difficult to form a fine pattern by using the insulating layer disk (20a, 20b) is attached to the prepreg copper foil of several tens of microns thick. Therefore, this invention provides the construction method which can make thickness of a base copper foil thin.

도2a를 참조하면, 본 발명은 내층 회로 기판(10)에 동박이 덮어있지 않은 프리프레그(70)를 적층하는 것에 특징이 있다. 그리고 나서, 동박이 덮어있지 않은 프리프레그 절연층(70) 위에 약 1 마이크론 내외의 얇은 동 도금층(71)을 도금을 통해, 바람직하게는 화학 도금을 통해 형성한다.Referring to Fig. 2A, the present invention is characterized in that a prepreg 70 having no copper foil is laminated on the inner circuit board 10 is laminated. Then, on the prepreg insulating layer 70 which is not covered with copper foil, a thin copper plating layer 71 of about 1 micron is formed through plating, preferably through chemical plating.

도2b를 참조하면, 동박층이 없는 프리프레그(70) 위에 동 도금층(71)이 형성되어 있다. 여기서, 동박층이 없는 프리프레그(70)는 조도를 형성시켜서 도금 밀착력을 충분히 지니도록 하는 것이 바람직하다.Referring to FIG. 2B, a copper plating layer 71 is formed on the prepreg 70 having no copper foil layer. Here, it is preferable that the prepreg 70 without a copper foil layer forms roughness, and has sufficient plating adhesive force.

본 발명의 양호한 실시예로서, 동박층이 없는 프리프레그(70)는 도금 밀착 강도를 0.4 kgf/cm 이상이 되도록 하는 것이 바람직하다. 본 발명에 따른 프리프레그의 일 실시예로서, 마쓰시타 일렉트로니크 주식회사의 애디티브 프리프레그를 사용할 수 있다.As a preferred embodiment of the present invention, it is preferable that the prepreg 70 without the copper foil layer has a plating adhesion strength of 0.4 kgf / cm or more. As an embodiment of the prepreg according to the present invention, additive prepreg of Matsushita Electronics Co., Ltd. may be used.

여기서 도2c를 참조하면, 드라이 필름(30)을 패턴 형성하고 동 도금(50)과 솔더 도금층(51)을 형성한다(도2d 참조). 그리고 나면, 프리프레그(70) 상의 동 도금층(71)이 매우 얇으므로(∼1 ㎛) 염산과 과산화수와 같은 용액을 가지고 소프트 에칭을 시켜 패턴 회로를 형성할 수 있다.Referring to FIG. 2C, the dry film 30 is patterned, and copper plating 50 and solder plating layer 51 are formed (see FIG. 2D). Then, since the copper plating layer 71 on the prepreg 70 is very thin (~ 1 micrometer), it can soft-etch with the solution, such as hydrochloric acid and a water peroxide, and can form a pattern circuit.

이때에, 식각을 해야 할 동박의 두께가 1㎛ 정도밖에 되지 않으므로 식각 단면을 거의 수직으로 가져갈 수 있다. 그 결과, 종래 기술이 겪었던 식각 프로파일의 경사면 문제를 해결하게 된다.At this time, since the thickness of the copper foil to be etched is only about 1 μm, the etching cross section can be taken almost vertically. As a result, the problem of the inclined plane of the etching profile experienced by the prior art is solved.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개설하였다. 본 발명의 특허 청구 범위를 구성하는 부가적인 특징과 장점들이 이하에서 상술 될 것이다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has outlined rather broadly the features and technical advantages of the present invention to better understand the claims of the invention which will be described later. Additional features and advantages that make up the claims of the present invention will be described below. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다.In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously evolved, substituted and changed without departing from the spirit or scope of the invention described in the claims.

이상과 같이, 본 발명은 종래의 동박층을 지닌 프리프레그 대신에 동박층 없는 프리프레그를 사용하고 동 도금층을 형성하여 외층 인쇄 회로 기판을 형성함으로써, 미세 패턴을 구비한 인쇄 회로 기판 제작을 가능하게 한다.As described above, the present invention uses a prepreg without a copper foil layer instead of a prepreg having a conventional copper foil layer and forms a copper plating layer to form an outer layer printed circuit board, thereby making a printed circuit board with a fine pattern possible. do.

Claims (2)

다층 회로 인쇄 기판을 제조하는 방법에 있어서,In the method of manufacturing a multilayer circuit printed board, (a) 동박으로 회로가 패턴 형성된 내층 회로 기판에 동박층이 덮이지 않은 프리프레그 절연층을 적층하는 단계;(a) laminating a prepreg insulating layer not covered with a copper foil layer on an inner circuit board having a circuit patterned with copper foil; (b) 상기 절연층 표면에 동도금을 수행하는 단계;(b) copper plating the surface of the insulating layer; (c) 상기 동 도금 표면 위에 회로 패턴 형성을 위한 드라이 필름을 패턴 형성하는 단계;(c) pattern forming a dry film for forming a circuit pattern on the copper plating surface; (d) 상기 드라이 필름으로 패턴 형성된 표면에 동도금층과 솔더 도금층을 이어서 수행하는 단계; 및(d) subsequently performing a copper plating layer and a solder plating layer on the patterned surface of the dry film; And (e) 상기 드라이 필름을 벗겨내고, 상기 솔더 도금층을 마스크로 해서 동도금층을 식각하여 외층 회로의 회로 패턴을 형성하는 단계(e) removing the dry film and etching the copper plating layer using the solder plating layer as a mask to form a circuit pattern of an outer layer circuit 를 포함하는 인쇄 회로 기판 제조 방법.Printed circuit board manufacturing method comprising a. 제1항에 있어서, 상기 동박층이 덮이지 않는 프리프레그는 도금 밀착 강도가 0.4 kgf/cm 이상인 것을 특징으로 하는 인쇄 회로 기판 제조 방법.The method of manufacturing a printed circuit board according to claim 1, wherein the prepreg not covered with the copper foil layer has a plating adhesion strength of 0.4 kgf / cm or more.
KR1020050029047A 2005-04-07 2005-04-07 Method of forming a fine circuit for printed circuit board KR100670594B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050029047A KR100670594B1 (en) 2005-04-07 2005-04-07 Method of forming a fine circuit for printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050029047A KR100670594B1 (en) 2005-04-07 2005-04-07 Method of forming a fine circuit for printed circuit board

Publications (2)

Publication Number Publication Date
KR20060107063A KR20060107063A (en) 2006-10-13
KR100670594B1 true KR100670594B1 (en) 2007-01-17

Family

ID=37627443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050029047A KR100670594B1 (en) 2005-04-07 2005-04-07 Method of forming a fine circuit for printed circuit board

Country Status (1)

Country Link
KR (1) KR100670594B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170032946A (en) 2015-09-15 2017-03-24 대덕전자 주식회사 Method of fabricating circuit board

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100917774B1 (en) * 2007-12-18 2009-09-21 대덕전자 주식회사 Method of pitch control in printed circuit board

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010085795A (en) * 1998-09-14 2001-09-07 엔도 마사루 Printed wiring board and its manufacturing method
KR20020042610A (en) * 2000-05-16 2002-06-05 미야무라 심뻬이 Method for manufacturing printed wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010085795A (en) * 1998-09-14 2001-09-07 엔도 마사루 Printed wiring board and its manufacturing method
KR20020042610A (en) * 2000-05-16 2002-06-05 미야무라 심뻬이 Method for manufacturing printed wiring board

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020010085795
1020020042610

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170032946A (en) 2015-09-15 2017-03-24 대덕전자 주식회사 Method of fabricating circuit board

Also Published As

Publication number Publication date
KR20060107063A (en) 2006-10-13

Similar Documents

Publication Publication Date Title
KR100722624B1 (en) Manufacturing method of PCB for embedded chip
JP2006229115A (en) Metal component used in manufacturing wiring substrate and method for manufacturing wiring substrate using it
KR100619348B1 (en) Method for manufacturing package substrate using a electroless Ni plating
US7665208B2 (en) Through hole forming method
JP5379281B2 (en) Method for manufacturing printed circuit board
KR101009176B1 (en) A fabricating method of multilayer printed circuit board
US20200337156A1 (en) Multilayer printed wiring board and method of manufacturing the same
KR100832650B1 (en) Multi layer printed circuit board and fabricating method of the same
KR20090096809A (en) Method of manufacturing semiconductor chip embedded printed circuit board
KR100905574B1 (en) Fabricating Method of Printed Circuit Board
TWI459879B (en) Method for manufacturing multilayer flexible printed wiring board
KR100670594B1 (en) Method of forming a fine circuit for printed circuit board
KR101070798B1 (en) PCB and manufacturing method thereof
KR100934107B1 (en) Printed circuit board manufacturing method providing fine pitch metal bumps
JP2004087697A (en) Method for manufacturing wiring board
KR101987378B1 (en) Method of manufacturing printed circuit board
JP2012044093A (en) Printed wiring board manufacturing method
JPH11261236A (en) Multi-layer printed wiring board and manufacture thereof
JP2010028107A (en) Printed circuit board, and manufacturing method thereof
KR101044117B1 (en) Method of Fabricating Printed Circuit Board
JP4347143B2 (en) Circuit board and manufacturing method thereof
KR100813441B1 (en) Method of fabricating a printed circuit board having a fine line spacing pitch
KR101108816B1 (en) Multilayer printed circuit substrate and method of manufacturing the same
JP4358059B2 (en) Circuit board manufacturing method
JP4736251B2 (en) Film carrier and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141229

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee