KR100917774B1 - Method of pitch control in printed circuit board - Google Patents

Method of pitch control in printed circuit board Download PDF

Info

Publication number
KR100917774B1
KR100917774B1 KR1020070133053A KR20070133053A KR100917774B1 KR 100917774 B1 KR100917774 B1 KR 100917774B1 KR 1020070133053 A KR1020070133053 A KR 1020070133053A KR 20070133053 A KR20070133053 A KR 20070133053A KR 100917774 B1 KR100917774 B1 KR 100917774B1
Authority
KR
South Korea
Prior art keywords
copper foil
dry film
width
circuit
line width
Prior art date
Application number
KR1020070133053A
Other languages
Korean (ko)
Other versions
KR20090065647A (en
Inventor
조원진
김상진
Original Assignee
대덕전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 대덕전자 주식회사 filed Critical 대덕전자 주식회사
Priority to KR1020070133053A priority Critical patent/KR100917774B1/en
Publication of KR20090065647A publication Critical patent/KR20090065647A/en
Application granted granted Critical
Publication of KR100917774B1 publication Critical patent/KR100917774B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄 회로 기판의 동박 회로의 피치 또는 선폭을 미세하게 조절하는 방법에 관한 것으로서, 특히 드라이 필름을 패턴 식각해서 동박 회로의 선폭을 정의하는기술에 관한 것이다. 본 발명은 드라이 필름 형상 공정 중 선폭이 미세화되는 경우 접착력이 불량하여 벗겨지는 문제를 해결하기 위하여, 회로폭 미달이 예상되는 경우 플라즈마 식각을 진행해서 선폭 피치를 제어할 수 있으며, 동박 회로 선폭을 수 마이크로미터 급으로 제어할 수 있게 된다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for finely adjusting the pitch or line width of a copper foil circuit of a printed circuit board, and more particularly, to a technique of defining a line width of a copper foil circuit by pattern etching a dry film. In the present invention, in order to solve the problem of peeling due to poor adhesive strength when the line width is miniaturized during the dry film shape process, the plasma width may be controlled by performing plasma etching when the circuit width is insufficient, and the line width of the copper foil may be several micrometers. It can be controlled in meters.

인쇄회로기판, 패턴 형성, 미세 선폭, 피치. Printed circuit board, pattern formation, fine line width, pitch.

Description

인쇄 회로 기판의 회로 선폭 제어 방법{METHOD OF PITCH CONTROL IN PRINTED CIRCUIT BOARD}Circuit line width control method of a printed circuit board {METHOD OF PITCH CONTROL IN PRINTED CIRCUIT BOARD}

본 발명은 인쇄 회로 기판의 동박 회로의 미세 선폭을 조절하는 방법에 관한 것으로서, 특히 드라이 필름을 패터닝(patterning)해서 동박 회로의 선폭을 정의하는데 있어서 선폭을 축소할 수 있는 방법에 관한 것이다. BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for adjusting the fine line width of a copper foil circuit of a printed circuit board, and more particularly, to a method capable of reducing the line width in defining a line width of a copper foil circuit by patterning a dry film.

인쇄 회로 기판의 집적도가 증가함에 따라 기판에 형성되는 동박 회로의 라인 폭과 라인 간격이 축소되고 있다. 즉, 인접하는 동박 라인의 폭과 간격이 스케일됨에 따라 기판의 집적도가 증가하므로, 동박 회로의 피치를 미세화할 수 있도록 제어한는 것이 중요하다. As the integration degree of a printed circuit board increases, the line width and line spacing of the copper foil circuit formed in a board | substrate are reduced. That is, since the degree of integration of the substrate increases as the width and spacing of adjacent copper foil lines are scaled, it is important to control so that the pitch of the copper foil circuit can be made smaller.

도1a 내지 도1d는 종래 기술에 따라 동박 회로를 패턴 형성하는 방법을 나타낸 도면이다. 도1a를 참조하면, 화학동 또는 동박(10)이 도포된 기판(100) 위에 드라이 필름(200)을 도포하고 사진 노광, 현상, 식각 과정을 통해 회로 패턴을 전사하여 드라이 필름(200)을 패턴 형성한다. 사진, 현상, 식각 과정을 통해 진행되는 패턴 전사 과정은 종래 기술로서 당업계에 잘 알려져 있다. 도1a에는 라인 간격이 14 ㎛, 라인 폭이 6 ㎛ 인 드라이 필름을 도시하고 있다. 이어서, 도1b를 참조하면, 전기 동도금을 진행하여 기판 위에 동박(210)을 0.05 ~ 1.5 ㎛ 정도 도포한다. 그리고 나면, 드라이 필름(200)을 박리하여 제거하고, 그 결과 기판(100) 위에는 6 ㎛ 폭과 14 ㎛ 간격의 동박이 형성되어 있다(도1c).1A to 1D are views showing a method of patterning a copper foil circuit according to the prior art. Referring to FIG. 1A, a dry film 200 is coated on a substrate 100 coated with chemical copper or copper foil 10, and a circuit pattern is transferred through photo exposure, development, and etching to pattern the dry film 200. Form. Pattern transfer processes performed through photographic, developing, and etching processes are well known in the art as prior art. Fig. 1A shows a dry film having a line spacing of 14 mu m and a line width of 6 mu m. Next, referring to FIG. 1B, the copper foil 210 is coated on the substrate by 0.05 to 1.5 μm by electroplating. Then, the dry film 200 is peeled off and removed, and as a result, the copper foil of 6 micrometer width and 14 micrometer space | interval is formed on the board | substrate 100 (FIG. 1C).

이어서, 도1d를 참조하면, 플래시 에칭을 진행해서 기판(100) 위의 동박을 식각함으로써 수평 방향과 수직 방향으로 모두 2 ㎛ 정도 식각한다. 그리고 나면, 도1d에서와 같이 라인 폭이 10 ㎛, 라인 간격이 10 ㎛인 동박 회로가 형성된다. Subsequently, referring to FIG. 1D, a flash etching is performed to etch the copper foil on the substrate 100 to etch about 2 μm in both the horizontal direction and the vertical direction. Then, as shown in Fig. 1D, a copper foil circuit having a line width of 10 m and a line spacing of 10 m is formed.

그런데, 전술한 방식의 종래 기술을 구현하기 위하여 6 ㎛ 폭을 지니는 드라이 필름을 동박 위에 형성하여야되는데, 드라이 필름이 6 ㎛ 폭을 가질 때에 동박 위에 밀착력을 가지고 자리 잡기 힘들며, 가공 과정에서 드라이 필름이 저절로 필 오프 박리되는 문제가 있다. 또한, 노광시에 드라이 필름 내의 빛의 산란 현상으로 현상된 필름 폭이 확장되거나, 현상 시에 현상액 분사로 드라이 필름이 손상을 입거나 박리되는 문제가 발생할 수 있다.However, in order to implement the prior art of the above-described method, a dry film having a 6 μm width should be formed on the copper foil. There is a problem of peeling off peeling by itself. In addition, the film width developed by the scattering phenomenon of light in the dry film at the time of exposure may be expanded, or the problem may occur that the dry film is damaged or peeled off by the developer spraying at the time of development.

따라서, 본 발명의 제1 목적은 드라이 필름을 포토 식각하여 패턴의 선폭을 정의하여 동박 회로의 선폭을 미세화하는데 있어, 드라이 필름의 현상 폭을 감소시켜서 동박 회로의 피치 길이를 미세화하는 제조 공법을 제공하는 데 있다.Accordingly, a first object of the present invention is to photo-etch a dry film to define a line width of a pattern to refine the line width of the copper foil circuit, thereby providing a manufacturing method for reducing the pitch length of the copper foil circuit by reducing the developing width of the dry film. There is.

본 발명은 동박 위에 드라이 필름을 도포하고 선택적으로 식각하여 라인 폭이 W이고, 라인 간격이 L이 되도록 드라이 필름을 패턴 형성한 후에 플라즈마 에칭의 비등방성 식각 특성을 이용해서 라인 간격을 L + 2Δ, 라인 폭을 W - 2Δ 만큼으로 식각하고, 전해 동도금을 수행한 후 드라이 필름을 박리하고 플래시 에칭을 수행함으로써 동박의 라인 폭을 L , 라인 간격을 W가 되도록 한다.According to the present invention, after the dry film is coated on the copper foil and selectively etched, the dry film is patterned so that the line width is W and the line spacing is L, and then the line spacing is L + 2Δ, using the anisotropic etching characteristic of plasma etching. The line width is etched by W-2Δ, the electrolytic copper plating is performed, the dry film is peeled off, and the flash etching is performed so that the line width of the copper foil is L and the line spacing is W.

이상과 같이, 본 발명은 비등방성 식각 특성을 지닌 플라즈마 에칭을 수행해서 드라이 필름의 피치 간격을 증가시킴으로써, 후속 플래시 에칭 공정 시에 동박 라인 폭과 간격을 1 ~ 4 ㎛ 급으로 유지할 수 있도록 하는 특징이 있다.As described above, the present invention increases the pitch spacing of the dry film by performing plasma etching with anisotropic etching characteristics, so that the copper foil line width and spacing can be maintained at a level of 1 to 4 μm during a subsequent flash etching process. There is this.

삭제delete

본 발명은 인쇄 회로 기판의 동박 회로를 형성하는 방법에 있어서, (a) 인쇄 회로 기판 표면에 형성된 제1 동박 위에 드라이 필름을 도포하고, 간격 L, 폭 W의 회로 패턴을 지닌 마스크로 상기 드라이 필름을 노광하고, 현상하여 식각함으로써, 간격 L, 폭 W의 회로 패턴을 드라이 필름에 전사하여 형성하는 단계; (b) 상기 간격 L, 폭 W의 회로 패턴이 전사된 드라이 필름의 표면을 플라즈마 식각 처리하여 드라이 필름을 두께를 Δ 만큼 등방 식각 처리함으로써, 드라이 필름 회로 패턴의 간격을 L + 2Δ, 폭을 W - 2Δ 가 되도록 하는 단계; (c) 상기 기판의 표면에 전해 동도금을 실시하여 패턴 형성된 드라이 필름이 마스크하고 있지 않아 노출된 동박면 위에 제2 동박을 형성하고 상기 드라이 필름을 박리 제거하여, 라인 간격이 W - 2Δ, 라인 폭이 L + 2Δ 인 동박 회로를 형성하는 단계; 및 (d) 상기 라인 간격이 W - 2Δ, 라인 폭이 L + 2Δ 인 동박 회로에 대해 표면을 Δ 만큼씩 등방 식각 처리함으로써, 표면 노출된 제1 동박은 식각 제거하고 노출된 제2 동박의 표면을 Δ 만큼씩 등방 식각하여, 라인 간격을 W, 라인 폭을 L을 지닌 동박 회로를 형성하는 단계를 포함하되, 상기 제1 동박의 두께는 Δ보다 작은 것을 특징으로 하는 인쇄회로기판의 동박 회로 형성 방법을 제공한다. 이하에서는, 첨부 도면 도2a 내지 도2e 를 참조해서 본 발명의 양호한 실시예를 상세히 설명한다.
본 발명의 사상을 이해하기 위하여 드라이 필름의 폭을 8 ㎛, 간격을 12 ㎛ 로하여 도2a 내지 도2e에 설명하고 있지만 이에 한정할 필요는 없다.In the method of forming the copper foil circuit of a printed circuit board, this invention WHEREIN: (a) Applying a dry film on the 1st copper foil formed in the printed circuit board surface, The said dry film by the mask which has a circuit pattern of the space | interval L and the width W. Exposing, developing and etching the substrate, thereby transferring a circuit pattern having a distance L and a width W to a dry film; (b) Plasma etching the surface of the dry film to which the circuit patterns of the intervals L and width W are transferred, and isotropically etching the dry film by the thickness Δ so that the interval of the dry film circuit pattern is L + 2Δ and the width W To be 2Δ; (c) Electrolytic copper plating is performed on the surface of the substrate to form a second copper foil on the exposed copper foil surface because the patterned dry film is not masked, and the dry film is peeled off to remove the line spacing, where the line spacing is W-2Δ and the line width. Forming a copper foil circuit having this L + 2Δ; And (d) isotropically etching the surface by Δ for a copper foil circuit having the line spacing of W − 2Δ and a line width of L + 2Δ, whereby the first exposed copper foil is etched away and the surface of the exposed second copper foil is etched away. Isotropically etching by Δ to form a copper foil circuit having a line spacing W and a line width L, wherein the thickness of the first copper foil is smaller than Δ. Provide a method. Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings, FIGS. 2A to 2E.
In order to understand the spirit of the present invention, the width of the dry film is 8 μm and the interval is 12 μm, but it is described with reference to FIGS. 2A to 2E, but the present invention is not limited thereto.

도2a를 참조하면, 기판(100) 위의 동박('제1 동박'이라 칭함) 상부에 드라이 필름(200)을 도포하고 드라이 필름(200)을 패턴 식각하여 라인 폭(W)이 8 ㎛, 라인 간격(L)이 12 ㎛ 되도록 형성한다. 여기서, 기판 위에 형성되어 있는 동박의 두께는 통상적으로 0.05 ~ 1.5 ㎛ 정도로서, 아래에서 설명하는 에칭 두께 Δ보다 작아야 한다. 주어진 회로 패턴을 드라이 필름에 전사하는 방법은 당업계에서 흔히 사용되는 사진, 현상, 식각 하는 공정이 사용될 수 있다. 즉, 기판 위에 드라이 필름을 밀착하고 사진 공정을 진행하여 소정의 회로 패턴을 마스크로 전사하고 현상 및 에칭 공정을 진행하여 드라이 필름을 선택적으로 남도록 한다. 본 발명은 종래의 방법에 따라 사진/현상/식각 관정을 통해 소정의 회로 패턴을 전사하여 얻은 드라이 필름에 대해 플라즈마 에칭을 추가로 진행해서 드라이 필름을 등방성으로 식각하는 것을 특징으로 한다. 도2b를 참조하면, Ar, O2, 또는 CF4 플라즈마 에칭을 수행하여 패턴 형성한 드라이 필름(200)을 한번 더 등방 식각 함으로써(본 실시예에서 Δ = 2 ㎛ 만큼을 추가로 등방성 에칭을 수행함) 드라이 필름(200)의 폭(W - 2Δ)은 6 ㎛, 라인 간격(L + 2Δ)은 14 ㎛을 보이고 있다. Referring to FIG. 2A, the dry film 200 is coated on the copper foil (called 'first copper foil') on the substrate 100, and the dry film 200 is pattern-etched to have a line width W of 8 μm, The line spacing L is formed to be 12 m. Here, the thickness of the copper foil formed on a board | substrate is about 0.05-1.5 micrometers normally, and should be smaller than the etching thickness (DELTA) demonstrated below. Transferring a given circuit pattern to a dry film may be a photo, developing, or etching process commonly used in the art. That is, the dry film is closely adhered to the substrate and a photographic process is performed to transfer a predetermined circuit pattern to a mask, and a developing and etching process is performed to selectively leave the dry film. The present invention is characterized in that the dry film is isotropically etched by further performing plasma etching on the dry film obtained by transferring a predetermined circuit pattern through a photo / developing / etching well according to a conventional method. Referring to FIG. 2B, the isotropic etching of the patterned dry film 200 by performing Ar, O 2 , or CF 4 plasma etching is performed once more (in this embodiment, an additional isotropic etching is performed by Δ = 2 μm). The width (W-2Δ) of the dry film 200 is 6 μm, and the line spacing (L + 2Δ) is 14 μm.

이어서, 도2c에서와 같이, 전해 동도금을 진행하여 동도금('제2 동박'; 210)을 도포한다. 그리고 나면, 드라이 필름(200)을 박리 제거한다. 그 결과 동도금은 드라이 필름(200)이 덮고 있지 않아 노출된 동박 위에만 형성되며, 그 폭은 L + 2Δ가 되고 라인 간격은 W - 2Δ가 된다. 그리고 나서, 등방성 식각 특성을 지닌 플래시 에칭을 진행하면(본 실시예에서 Δ = 2 ㎛ ) 동박은 상하로 Δ만큼 및 수평 방향으로 각각 좌우 Δ 만큼씩 식각하게 되고, 이때에 기판에 처음부터 존재하던 동박도 제거되면서 동박 회로가 만들어지고, 그 결과 동박 회로의 폭(L)은 10 ㎛, 간격(W)은 10 ㎛가 된다. Next, as shown in FIG. 2C, electrolytic copper plating is performed to apply copper plating ('second copper foil') 210. Then, the dry film 200 is peeled off. As a result, copper plating is formed only on the exposed copper foil, which is not covered by the dry film 200, its width becomes L + 2Δ and the line spacing becomes W − 2Δ. Then, when flash etching with an isotropic etching characteristic (Δ = 2 μm in this embodiment), the copper foil is etched by Δ up and down and left and right Δ in the horizontal direction, respectively. A copper foil circuit is produced, also removing copper foil, As a result, the width | variety L of a copper foil circuit becomes 10 micrometers, and the space | interval W becomes 10 micrometers.

전술한 내용은 후술할 발명의 특허 청구 범위를 더욱 잘 이해할 수 있도록 본 발명의 특징과 기술적 장점을 다소 폭넓게 개선하였다. 개시된 본 발명의 개념과 특정 실시예는 본 발명과 유사 목적을 수행하기 위한 다른 구조의 설계나 수정의 기본으로서 즉시 사용될 수 있음이 당해 기술 분야의 숙련된 사람들에 의해 인식되어야 한다. The foregoing has somewhat broadly improved the features and technical advantages of the present invention to better understand the claims that follow. It should be appreciated by those skilled in the art that the conception and specific embodiments of the invention disclosed may be readily used as a basis for designing or modifying other structures for carrying out similar purposes to the invention.

또한, 본 발명에서 개시된 발명 개념과 실시예가 본 발명의 동일 목적을 수행하기 위하여 다른 구조로 수정하거나 설계하기 위한 기초로서 당해 기술 분야의 숙련된 사람들에 의해 사용될 수 있을 것이다. 또한, 당해 기술 분야의 숙련된 사람에 의한 그와 같은 수정 또는 변경된 등가 구조는 특허 청구 범위에서 기술한 발명의 사상이나 범위를 벗어나지 않는 한도 내에서 다양한 진화, 치환 및 변경이 가능하다. In addition, the inventive concepts and embodiments disclosed herein may be used by those skilled in the art as a basis for modifying or designing other structures for carrying out the same purposes of the present invention. In addition, such modifications or altered equivalent structures by those skilled in the art may be variously evolved, substituted and changed without departing from the spirit or scope of the invention described in the claims.

본 발명은 드라이 필름 형상 공정 중 불량으로 인한 회로폭 미달이 예상되는 경우 플라즈마 식각을 진행해서 회로폭 미달을 미연에 방지할 수 있으며, 동박 회로 선폭을 수 마이크로미터 급으로 제어할 수 있게 된다.According to the present invention, when a short circuit width due to defects is expected in the dry film shape process, plasma etching may be performed to prevent the short circuit width, and the line width of the copper foil circuit may be controlled to several micrometers.

도1a 내지 도1d는 종래 기술에 따라 동박 회로를 패턴 형성하는 방법을 나타낸 도면.1A to 1D show a method of patterning a copper foil circuit according to the prior art.

도2a 내지 도2d는 본 발명의 양호한 실시예에 따른 동박 회로를 패턴 형성하는 방법을 나타낸 도면.2A to 2D show a method of patterning a copper foil circuit according to a preferred embodiment of the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10: 동박, 화학동 또는 무전해동 (제1 동박)        10: copper foil, chemical copper or electroless copper (first copper foil)

210: 전기동 (제2 동박)       210: copper copper (second copper foil)

100: 기판       100: substrate

200: 드라이 필름       200: dry film

Claims (1)

인쇄 회로 기판의 동박 회로를 형성하는 방법에 있어서,In the method of forming the copper foil circuit of a printed circuit board, (a) 인쇄 회로 기판 표면에 형성된 제1 동박 위에 드라이 필름을 도포하고, 간격 L, 폭 W의 회로 패턴을 지닌 마스크로 상기 드라이 필름을 노광하고, 현상하여 식각함으로써, 간격 L, 폭 W의 회로 패턴을 드라이 필름에 전사하여 형성하는 단계;(a) Applying a dry film on the first copper foil formed on the surface of a printed circuit board, exposing the dry film with a mask having a circuit pattern of the interval L, width W, and developing and etching the circuit of the interval L, width W Transferring the pattern onto a dry film to form a pattern; (b) 상기 간격 L, 폭 W의 회로 패턴이 전사된 드라이 필름의 표면을 플라즈마 식각 처리하여 드라이 필름을 두께를 Δ 만큼 등방 식각 처리함으로써, 드라이 필름 회로 패턴의 간격을 L + 2Δ, 폭을 W - 2Δ 가 되도록 하는 단계;(b) Plasma etching the surface of the dry film to which the circuit patterns of the intervals L and width W are transferred, and isotropically etching the dry film by the thickness Δ so that the interval of the dry film circuit pattern is L + 2Δ and the width W To be 2Δ; (c) 상기 기판의 표면에 전해 동도금을 실시하여 패턴 형성된 드라이 필름이 마스크하고 있지 않아 노출된 동박면 위에 제2 동박을 형성하고 상기 드라이 필름을 박리 제거하여, 라인 간격이 W - 2Δ, 라인 폭이 L + 2Δ 인 동박 회로를 형성하는 단계; 및(c) Electrolytic copper plating is performed on the surface of the substrate to form a second copper foil on the exposed copper foil surface because the patterned dry film is not masked, and the dry film is peeled off to remove the line spacing, where the line spacing is W-2Δ and the line width. Forming a copper foil circuit having this L + 2Δ; And (d) 상기 라인 간격이 W - 2Δ, 라인 폭이 L + 2Δ 인 동박 회로에 대해 표면을 Δ 만큼씩 등방 식각 처리함으로써, 표면 노출된 제1 동박은 식각 제거하고 노출된 제2 동박의 표면을 Δ 만큼씩 등방 식각하여, 라인 간격을 W, 라인 폭을 L을 지닌 동박회로를 형성하는 단계(d) By isotropically etching the surface by Δ for the copper foil circuit having the line spacing of W − 2Δ and the line width of L + 2Δ, the first exposed copper foil is etched away and the surface of the exposed second copper foil is etched away. Isotropic etching by Δ to form a copper foil circuit having a line spacing W and a line width L 를 포함하되, 상기 제1 동박의 두께는 Δ 보다 작은 것을 특징으로 하는 인쇄회로기판의 동박 회로 형성 방법. To include, wherein the thickness of the first copper foil is copper foil circuit forming method of a printed circuit board, characterized in that less than Δ.
KR1020070133053A 2007-12-18 2007-12-18 Method of pitch control in printed circuit board KR100917774B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070133053A KR100917774B1 (en) 2007-12-18 2007-12-18 Method of pitch control in printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070133053A KR100917774B1 (en) 2007-12-18 2007-12-18 Method of pitch control in printed circuit board

Publications (2)

Publication Number Publication Date
KR20090065647A KR20090065647A (en) 2009-06-23
KR100917774B1 true KR100917774B1 (en) 2009-09-21

Family

ID=40993881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070133053A KR100917774B1 (en) 2007-12-18 2007-12-18 Method of pitch control in printed circuit board

Country Status (1)

Country Link
KR (1) KR100917774B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113905525B (en) * 2021-09-30 2023-07-04 盐城维信电子有限公司 Manufacturing method of thick copper fine-pitch fine-line flexible circuit board

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045871A (en) 2001-07-26 2003-02-14 Shinko Electric Ind Co Ltd Method for forming wiring pattern
JP2003318507A (en) 2002-04-25 2003-11-07 Nippon Mektron Ltd Method of manufacturing circuit board
KR20060107063A (en) * 2005-04-07 2006-10-13 대덕전자 주식회사 Method of forming a fine circuit for printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003045871A (en) 2001-07-26 2003-02-14 Shinko Electric Ind Co Ltd Method for forming wiring pattern
JP2003318507A (en) 2002-04-25 2003-11-07 Nippon Mektron Ltd Method of manufacturing circuit board
KR20060107063A (en) * 2005-04-07 2006-10-13 대덕전자 주식회사 Method of forming a fine circuit for printed circuit board

Also Published As

Publication number Publication date
KR20090065647A (en) 2009-06-23

Similar Documents

Publication Publication Date Title
US7498074B2 (en) Metal photoetching product and production method thereof
CN108617104B (en) Method for manufacturing printed circuit board with thickened copper local pattern
US20120138336A1 (en) Printed circuit board and method of manufacturing the same
JP5379281B2 (en) Method for manufacturing printed circuit board
CN101908518A (en) Semiconductor board member
US6020261A (en) Process for forming high aspect ratio circuit features
KR100642167B1 (en) Method for producing multi-layer circuits
KR101082778B1 (en) Method of fabricating a fine-pitch printed circuit board
TWI573506B (en) Method for manufacturing printed circuit board
JP2004221450A (en) Printed board and its manufacturing method
KR100602912B1 (en) Method for manufacturing conductive pattern
KR100917774B1 (en) Method of pitch control in printed circuit board
US20150053457A1 (en) Printed circuit board and method of manufacturing the same
JP5640667B2 (en) Circuit board manufacturing method
KR100585199B1 (en) Method of forming a metal bump for build-up printed circuit board
JP2009117438A (en) Method of forming wiring pattern and method of manufacturing wiring substrate
US9288902B2 (en) Printed circuit board and method of manufacturing the same
JP2005336552A (en) Method for producing metal etching product, and metal etching product
KR100787385B1 (en) Method of electrolytic gold plating for printed circuit board without lead
JP2004095983A (en) Manufacturing method of printed wiring board
JP2004140085A (en) Circuit board and its manufacturing method
JP2006222217A (en) Process for producing wiring circuit board
KR20090044023A (en) Method for manufacturing the pcb
JPS61139089A (en) Manufacture of printed wiring board
KR20230152433A (en) Method of manufacturing printed circuit board with fine pitch

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130823

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140829

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee