JP4736251B2 - Film carrier and manufacturing method thereof - Google Patents

Film carrier and manufacturing method thereof Download PDF

Info

Publication number
JP4736251B2
JP4736251B2 JP2001194475A JP2001194475A JP4736251B2 JP 4736251 B2 JP4736251 B2 JP 4736251B2 JP 2001194475 A JP2001194475 A JP 2001194475A JP 2001194475 A JP2001194475 A JP 2001194475A JP 4736251 B2 JP4736251 B2 JP 4736251B2
Authority
JP
Japan
Prior art keywords
conductor layer
hole
layer
film
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001194475A
Other languages
Japanese (ja)
Other versions
JP2003007777A (en
Inventor
信美 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2001194475A priority Critical patent/JP4736251B2/en
Publication of JP2003007777A publication Critical patent/JP2003007777A/en
Application granted granted Critical
Publication of JP4736251B2 publication Critical patent/JP4736251B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体素子を搭載できる両面配線層を有するフィルムキャリアに関して、特に導通孔と両面配線層の導通信頼性に優れたフィルムキャリア及びその製造方法に関する。
【0002】
【従来技術】
プリント配線板は、テレビ、携帯電話、ゲーム機、音響機器、VTR等の民生用電子機器や、車、産業ロボット、電子計算機、OA機器、電子応用機器、電気計測器、通信機等の産業用機器に使用されている。近年、ロボット玩具、パーソナルコンピュータ等に代表されるように、これら電子機器はより高性能でコンパクト化の要求が高まっている。これら要求を充たすため、プリント配線板上に直接半導体チップを搭載・実装するTAB用のフィルムキャリアが使用されている。
このような電子機器の小型化、高密度化、高性能化に対応できるフィルムキャリアとして、配線の細線化、導通孔の小型化、ランドやパッドの小径化、基材のフレキシブル化、多層化及びファイン化が急速に進んでいる。
【0003】
また、使用される基材はエポキシ樹脂、フェノール樹脂、アクリル樹脂が従来から使用されいたが、最近では、機械的強度及び耐熱性に優れたポリイミドフィルムやポリエステルフィルム等が使用され、更に、高性能化の目的でフッ素系樹脂やポリフェニール系樹脂の開発や環境対策の目的で液晶樹脂の応用が進んでいる。
【0004】
従来のフィルムキャリア構成及び製造法について説明する。図6(a)〜(e)にフィルムキャリアの製造方法の一例を示す。先ず、絶縁性フィルム2の両面に接着剤層を介して銅箔等を貼り合わせて接着剤層3及び導体層4を形成する(図6(a)参照)。次に、絶縁性フィルム2の両端側にパンチプレス等によりスプロケットホール5を形成する(図6(b)参照)。次に、導体層4の所定位置に開口部13を形成する(図6(c)参照)。次に、導体層4をマスクにして開口部13よりレーザービームを照射し、導通孔用孔6を形成する(図6(d)参照)。次に、薄膜導体層11と、導体層4をカソード電極にして電解銅めっき導体層12にて導通孔用孔6内に薄膜導体層11銅めっき12を施して、両面の導体層4を電気的に接続する導通孔7を形成する(図6(e)参照)。次に、両面の導体層4のパターニング処理を行って第一配線パターン9、第二配線パターン10を形成して、フィルムキャリア1を得る。
【0005】
【発明が解決しようとする課題】
上記フィルムキャリア1の導通孔7は、膜厚50μmの基材に80〜150μmφでレーザーにより開孔され、電解銅めっきにてコンフォーマルめっき形状に形成されている。しかしながら、近年、導通孔の銅めっきによる導通で信頼性向上が求められているため、孔径を小さくして銅めっきによって穴埋めを行うといういわゆるフィルドビア、或いは、孔径を最大限の大きくして印刷によりソルダーレジスト等の樹脂を埋め込む導通孔が形成されるようになっている。
【0006】
しかし、小径導通孔のフィルドビアにおいては、アスペクト比が高くなるために、電解銅めっきの際、導通孔内へのめっき液の浸入が妨げられて、めっき不良が発生したり、めっきの析出異常によるボイドが発生するという問題があった。
導通孔7の形状を逆テーパー状に形成したことで、銅イオンの供給量と導通孔7内銅めっき体積のバランスが崩れ、導通孔7の底部の銅めっき形状の銅めっき厚が薄くなったり、断線した。
【0007】
また、孔径を大きくすると、大径ビアの穴埋め印刷においては、穴埋め印刷の際に、内部に気泡が発生する等の印刷不良が発生するという問題があった。気泡が存在すると、後の製造工程や使用時に熱が加わった際に気泡が破裂し、断線の原因となる恐れがあった。また、導通孔7の形状を大径ビアを形成したことで、樹脂による導通孔内埋め込みに要する樹脂量が多くなり、絶縁層の一部破断したり、或いは、導通孔の開口部が大きくくぼむといった現象が発生し、絶縁性と信頼性を低下させる可能性が生じていた。
【0008】
これらの不良が発生することにより、フィルムキャリアの良品率が低下するという問題がある。また、大径ビアでめっきによる穴埋めを行うには、めっき時間が長くなるため、製造効率を低下させるため、現実的でなかった。
【0009】
本発明は上記問題点を鑑み考案されたもので、配線層と導通孔の接続信頼性に優れたフィルムキャリア及びその製造方法を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明の請求項1に係る発明は、長尺状の絶縁性フィルムの両面に配線層が形成され、薄膜導体層およびめっき導体層をこの順で積層することにより、その側面および底部に前記薄膜導体層および前記めっき導体層が積層された導通孔を介して、前記両面の配線層が電気的に接続されてなり、前記導通孔が一方の面の配線層を底部とするブラインドビア形状であり、かつ、前記薄膜導体層および前記めっき導体層は前記導体孔を完全には充填していないフィルムキャリアにおいて、導通孔が前記底部に向かって径が細くなるテーパー状であり、かつテーパーの途中で3段以上7段以下の階段形状をなしていることを特徴とするフィルムキャリアである。
【0011】
本発明の請求項2に係る発明は、前記導通孔の側面及び底部部分が、薄膜導体層およびめっき導体層がこの順で積層されて形成される導電材料で被覆され、
さらに前記導通孔の薄膜導体層およびめっき導体層により形成される前記導電材料の層の上が樹脂で埋め込まれていることを特徴とする請求項1記載のフィルムキャリアである。
【0012】
(削除)
【0013】
本発明の請求項3に係る発明は、以下の工程を少なくとも有する、請求項1乃至請求項2のいずれか1項記載のブラインドビア形状の導通孔を備えたフィルムキャリアを製造するフィルムキャリアの製造方法において、
(a)両面に銅箔が貼着された長尺状の絶縁性フィルムに、前記底部に向かって径が細くなるテーパー状であり、かつテーパーの途中で3段以上7段以下の階段形状をなしている導通孔をレーザーにより形成する工程と、
(b)前記絶縁性フィルムの両面及び導通孔に薄膜導体層を形成する工程と、
(c)前記薄膜導体層上にめっきを行い、所定パターンのめっき導体層を形成する工程と、
(d)前記めっき導体層上にレジストパターンを形成する工程と、
(e)前記レジストパターンを現像し、フラッシュエッチングすることにより、
前記めっき導体層による配線層を形成する工程と、
からなることを特徴とするフィルムキャリアの製造方法である。
【0014】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を用いて説明する。、図2は図7に示すフイルムキャリアのx−x断面図である。図2より、このフィルムキャリア1は、巻き取り自由な絶縁性のフィルム2の両面に接着剤層3を有し、フィルム2両端の長手方向に沿ってスプロケットホール5が形成され、フィルム2の幅方向両端のスプロケットホール5間には、フィルム2の両面に互いに導通孔7を介した電気的に接続された第二配線パターン層10を有し、反対側表面には第一配線パターン層9には、導通孔7または第一配線パターン9に接続されたパッド電極8を備えた構造となっている。
【0015】
ここで、両面の配線パターンは、絶縁フィルム2の片面に選択的に形成された9〜18μm厚の第一配線パターン層9と、絶縁フィルム2の他面に選択的に形成された10±5μm厚の第二配線パターン層10と、両配線パターン層9、10上に形成された薄膜導体層11と、めっき層12とから構成される。なお、薄膜導体層11と、めっき層12は、導通孔7内部にも形成されている。
【0016】
また、第二配線パターン層10の厚さは、レーザーによる導通孔7の形状且つ配線強度の観点から最大5〜15μm径の範囲を意味するが、本発明の作用効果を容易且つ確実に得る観点から5〜12μm径の範囲内にあることが好ましい。
【0017】
また、ここでは、第一配線パターン層9第二配線パターン層10の厚みに差を持たせているが、上記で記述の範囲内での厚みであれば良く、例えば、第一配線パターン層9第二配線パターン層10の厚みが12μm等のように統一したり、第一配線パターン層9の厚みを18μm等のように厚くしても、本発明を実施可能である。
【0018】
また、接着剤を両面に塗付したフィルムを使用した3層構造のフィルムを用いたが、基材としての絶縁フィルム2は、例えば、エポキシ樹脂、フェノール樹脂、アクリル樹脂、ポリイミド樹脂、アラミド樹脂、ポリエステル樹脂、ポリエーテル樹脂、ポリエーテルエーテルケトン樹脂、液晶ポリマー樹脂、フッ素系樹脂、ポリフェニール樹脂系等が挙げられる。
【0019】
また、銅張り積層板フィルムの使用も可能で、銅箔上にキャスティングした構造を有するフィルムやフィルムの最表面を導体処理し銅めっきを施した構造を有するメタライズドフィルムも、本発明を実施可能である。例えば、エスパネックス、ネオフレックス、マイクロラックス、ユピセルN、エスパーフレックス、メタロイヤル等が挙げられる。
【0020】
また、基材フィルムの膜厚は25〜75μmの範囲で使用するが、特に導通孔の径の加工に合わせると25〜50μmの可能な範囲となる。25μm未満の場合は、インターポーザー製造やアッセンブリーの際の搬送が難しくなる。また、50μmより厚くなると両面に銅箔が存在するため、片面T−BGAよりテープ総厚が厚くなり薄膜化に対応しなくなる。
【0021】
ここで、以上のようなフィルムキャリア1の導通孔7の形状について説明する。両面銅張り配線板にブラインドビアを形成する技法としては、レーザー照射法とケミカルエッチング法が用いられる。しかし、工程の煩雑さと製品の位置精度から、通常、レーザー加工法が選択される。この従来のレーザーによる工法での形状を図5に示す。通常樹脂部分のレーザー加工ではレーザービームの照射径は一定に保たれるために、断面図で見ると台形を逆立ちさせたような逆テーパー形状になる。
【0022】
しかし、本発明においては、この一定ビーム径を調整することで図1の如き断面図で示す形状に導通孔7を形成する。なお、最小径(導通孔の底)の径は21±1μmビーム照射径段数は2〜10段が作業性等考慮すると妥当である。導通孔7内への薬液の進入性を考慮すると、3段以上が好ましく、ビア内体積を考慮すると7段以下が好ましい。
【0023】
次に、以上のようなフィルムキャリアの製造方法について図3を用いて説明する。図3は本発明の一実施形態に係るフィルムキャリアの構成を示す模式図であり図3(a)に示すように、ポリイミドフィルムからなる絶縁フィルム2の両面に接着剤層3が形成され、更に、両面より所定膜厚の銅箔を張り合わせキュアーして、第一導体層15及び第二導体層16が形成される。しかる後、全体が所定幅に断裁加工されて銅張り配線板用フィルム1が作成される。
【0024】
次に、前述同様にスプロケットホール5が、図3(b)に示すように打抜き形成される。
【0025】
次に、第二導体層16上に感光レジスト層が形成され、パターニング処理し、エッチングする、図3(c)に示すように、第二導体層16の所定位置に開口部13が形成される。
【0026】
次に、図3(d)に示すように、開口部13が形成された第二導体配線層16をマスクにしてエキシマレーザーのレーザ光Lが照射され、接着剤層3及び絶縁フィルム2に導通孔用孔6が形成する。なお、レーザー照射の際、開口部13の径からショットごとに、レーザー光線の照射径を細く絞込み、段階状の導通孔用孔6を形成する。図3(d)〜(f)においては、簡略化のため、導通用孔6の形状を階段状に図示していないが、導通用孔6は図1や図4に示しているとおり、階段状の形状をしている。
レーザー光線の種類は、炭酸ガスレーザー、エキシマレーザー、UV−YAGレーザー等が使用可能となっている。しかし、光線の径をコントロールする操作性を考えると、エキシマレーザーとUV−YAGレーザーが好ましい。
【0027】
続いて、過マンガン酸カリウム溶液により、導通孔用孔6及び絶縁フィルム2面上のスミアが除去され、導通孔用孔6内壁及び底部と、第一導体層15面と、第二導体層16面を含めて清浄化される。
【0028】
次に、図3(e)に示すように、めっき前処理として、開口部13側より薄膜導体層11を形成する。この薄膜層形成にはスパッタ法、蒸着法、ダイレクトプレーティング及び無電解めっきなどが挙げられる。
【0029】
次に、図3(e)に示すように、第一導体層15上にめっきレジスト印刷し、乾燥とキュアーを施すことにより銅めっき保護層を形成する。
なお、銅めっき保護層を形成する方法については、ドライフィルムレジストをラミネートし、UV照射して硬化させる手段の使用も可能である。
【0030】
次に、図3(f)に示すように、第一導体層15上に保護膜を形成した後、薄膜導体層11及び第一導体層15の導通孔用孔6の底面をカソード電極とし、電解銅めっきを施して第二配線パターン層10上及び導通孔用孔6内壁及び底部に銅からなるめっき層12が形成される。
【0031】
なお、導通孔7が底部に向かって円錐台を逆さまに重ねた形状で径が細くなる階段状にしたことによって、導通孔7の銅めっきの形状が開口部ではコンフォーマルに、また、導通孔の底部ではフィルドめっきになる。この複合めっき形状を作ることで、導通孔7内の銅めっき層にはボイド(気孔)を含まないものとなった。更に、導通孔7の底径を20μm径にすることで、フィルドビア形状になり、導通信頼性が向上した。電解銅めっき後、めっき保護膜層は除去される。
【0032】
次に、レジスト液が塗布または感光性ドライフィルムが貼着され、露光、現像、エッチング及びレジスト除去などにより、図3(f)に示すように、絶縁フィルム2の第一導体層15及び第二導体層16,及びめっき層12をパターニング処理し、パッド電極8及び第一配線パターン9、と第二配線パターン10が形成される。
【0033】
次に、ダイアタッチ材、又は感光性フォトソルダーレジストを真空中にて塗布または感光性ドライフィルムが貼着され、フォトソルダーレジスト層14を形成して、フィルムキャリア1の作製を完了する。
【0034】
なお、導通孔7が底部に向かって円錐台を逆さまに重ねた形状で径が細くなる階段状になったことにより、導通孔7の占める容積が、減少しているために、導通孔内への樹脂の埋め込み使用量が減り、ソルダーレジストの絶縁不良がなくなり、導通孔7の開口部15のへこみも小さくなっている。
【0035】
なお、このフィルムキャリア1は、後段の製造工程において、パッド電極16とは反対側の第二配線パターン10面において配線パターンと電気的に接続されるように半導体チップが搭載されて樹脂封止され、しかる後、打ち抜き加工されることにより、外部要素のマザーボード等に実装可能な半導体装置となる。
【0036】
上述したように本実施形態によれば、導通孔7の形状を階段状に形成し、銅めっきを施すことで、導通孔7内をフィルドとコンフォーマルののめっき形状複合構造となる。
【0037】
このため、導通孔7の底部の銅めっき厚が薄くなったり、断線することがなくなり、両面配線層9,10とその導通孔7との間の導通に関する信頼性を向上させることができる。
【0038】
また、上述したように本実施形態によれば、樹脂による導通孔7内埋め込みに要する樹脂量が減少し、絶縁層の破断することがなくなり、導通孔7及び配線9、配線10、の絶縁性を向上させることができる。
【0039】
(作用)
従って、請求項1乃至3に記載された発明により、導通ビアの信頼性に優れたフィルムキャリアを得ることができる。また、請求項4に記載された発明により、導通孔の容積を減らせ、導通孔内への銅イオンの供給量が十分となりめっき不良やボイドの発生がなくなり、且つ、穴埋め不良が生ずることがない導通ビアを得ることができる。
【0040】
このため、従来技術における銅めっき時のボイド発生やめっき不完全やソルダーレジストによる絶縁不良がなくなり、両面配線層とその導通孔との間に関する信頼性を向上させることができる。
【0041】
〈実施例1〉
次に、本発明の一実施例と、従来の手法により作成された比較例とを比較して説明する。本発明の一実施例は、前述した製造方法により製造されたフィルムキャリアである。但し、製造寸法等は以下の通りとした。
絶縁フィルム2 … 25μm厚
接着剤層3 … 12μm厚
導通孔7 … 100μmφ
導通孔7照射の段数 … 4段
銅張フイルムキャリアの幅… 48mm幅
第一配線パターン層の厚さ … 9μm厚
第二配線パターン層の厚さ … 12μm厚
【0042】
ポリイミドフィルム(25μmtユーピレックスS)からなる絶縁性フィルム2の両面に接着剤層3(12μmt巴川X12)が形成され、更に、両面より所定膜厚の銅箔(USLP)を張り合わせキュアーして、第一配線パターン層9(第一導体層15)及び第二配線パターン層10(第二導体層16)が形成する。しかる後、全体が所定幅に断裁加工されて銅張り配線板用フィルムキャリア1を作成した。
【0043】
スプロケットホール5が、図3(b)に示すように打抜き形成された。
【0044】
次に、第二導体層16上に感光レジスト層を形成し、パターニング処理して、図3(c)に示すように、第二導体層16の所定位置に100μmφの開口部13を形成する。
【0045】
次に、図3(d)に示すように、開口部13が形成された第二導体層16をマスクにして、UV−YAGレーザーのレーザ光Lを照射し、接着剤層3及び絶縁フィルム2層に先ず、100μmφ開口し(図4a参照)、その後、レーザーのビームを調整しながら、80μmφ(図4b参照)、60μmφ(図4c参照)及び40μmφ(図4d参照)と導通孔の径を階段状になるようにレーザーによる加工を行い導通孔用孔6を形成した。続いて、過マンガン酸カリウム溶液により、導通孔用孔6内壁及び底部、及び絶縁フィルム2面上のスミアを除去し、導通孔用孔6に露出した第一導体層15の面を含めて清浄化した。
【0046】
次に、図3(e)に示すように、めっき前処理として、開口部13側よりダイレクトプレーティング法を使って薄膜導体層11を形成した。
【0047】
次に、図3(f)に示すように、第一導体層15上にめっきレジスト印刷し、乾燥とキュアーを施すことにより銅箔保護層を形成した。
【0048】
次に、図3(f)に示すように、第一導体層15上に保護膜を形成した後、薄膜導体層11及び第二導体層16の導通孔用孔6の底面をカソード電極とし、電解銅めっき12を施して第二導体層16上(約15μm厚)、及び導通孔用孔6内に銅からなるめっき層12が形成した。次に第一導体層15上に保護膜を剥離した。
【0049】
なお、導通孔7内の銅めっきの形状は開口部の1段、2段ではコンフォーマルになり、導通孔7の底部の3段、4段ではフィルドめっき形状になった。
【0050】
次に、感光性ドライフィルムが貼着し、露光、現像、エッチング及びレジスト除去などを施して、図3(f)に示すように、絶縁フィルム2の第一導体層15及び第二導体層16,及びめっき層12をパターニング処理し、パッド電極16及び第一配線パターン9及び第二配線パターン10が形成した。
【0051】
次に、感光性ドライフィルムが貼着され、露光と現像を行って、フォトソルダーレジスト層14を形成、とハンダーボール装着部を開口して、本発明におけるビア構造を有するフィルムキャリア1とした。
【0052】
導通孔7の形状を5段階に形成したことで、導通孔内のめっき加工に必要な銅イオンの供給量と導通孔用孔6内に形成する銅めっき体積のバランスが取れたことと、導通孔用孔6内の底部をフィルドめっき構造にしたことと、また、開口部をコンフォーマルめっき構造の複合導通孔めっき構造になったため、導通孔7の底部の銅めっき形状の銅めっき厚が薄くなったり、断線することがなくなり、第一配線パターン9,第二配線パターン10と、その導通孔7との間の導通に関する信頼性を向上した。
【0053】
また、導通孔7の形状を4段階に形成することで、導通孔7内の底部をフィルドめっき構造に、また、開口部をコンフォーマルめっき構造を複合導通孔7の構造にしたため、樹脂による導通孔内埋め込みに要する樹脂量が減少し、絶縁層の破断することがなくなり、導通孔7及び第一配線パターン9,第二配線パターン10の絶縁性を向上した。
【0054】
〈比較例1〉
比較例として従来の技術によって実施した。ポリイミドフィルム(25μmtユーピレックスS)からなる絶縁性のフィルム2の両面に接着剤層3(12μmt巴川X12)が形成され、更に、両面より所定膜厚の銅箔(USLP)を張り合わせキュアーして、第一配線パターン層9(第一導体層15)及び第二配線パターン層10(第二導体層16)を形成した。しかる後、全体が所定幅に断裁加工されて銅張り配線板用フィルムキャリア1を作成した。
【0055】
スプロケットホール5が、図3(b)に示すように打抜き形成された。
【0056】
次に、第二導体層16上に感光レジスト層を形成し、パターニング処理して、図3(c)に示すように、第二導体層16の所定位置に100μmφの開口部13が形成された。
【0057】
次に、図3(d)に示すように、開口部13が形成された第二導体層16をマスクにして、UV−YAGレーザーのレーザ光Lを照射し、接着剤層3及び絶縁フィルム2に先ず、100μmφで開口し、導通孔の底部は80μmφになるようにレーザー加工を行い導通孔用孔6を形成した。続いて、過マンガン酸カリウム溶液により、導通孔6及び絶縁フィルム2面上のスミアを除去し、導通孔6内の第一導体層15面を含めて清浄化した。
【0058】
次に、図3(e)に示すように、めっき前処理として、開口部13側よりダイレクトプレーティング法を使って薄膜導体層11を形成した。
【0059】
次に、図3(e)に示すように、第一導体層15上にめっきレジスト印刷し、乾燥とキュアーを施すことにより銅めっき保護層を形成した。
【0060】
次に、図3(f)に示すように、第一導体層15上に保護膜を形成した後、薄膜導体層11及び第一導体層15の導通孔6の底面をカソード電極とし、電解銅めっきを施して第二導体層16上(約15μm厚)、及び導通孔用孔6内に銅からなるめっき層12が形成した。次に、第一導体層15上に保護膜を剥離した。
【0061】
なお、導通孔7の銅めっきの形状はコンフォーマルにめっき形状になった。
【0062】
次に、感光性ドライフィルムが貼着し、露光、現像、エッチング及びレジスト除去などを施して、図3(f)に示すように、絶縁フィルム2の第一導体層15及び第二導体層16,及びめっき層12をパターニング処理し、パッド電極8及び第一配線パターン9、及び第二配線パターン10を形成した。
【0063】
次に、ダイアタッチ材とフォトソルダーレジストを真空中にて、感光性ドライフィルムが貼着され、露光と現像を行って、フォトソルダーレジスト層14と、ハンダーボール装着部を開口して、従来品のフィルムキャリア1が完成した。
【0064】
導通孔7の形状を逆テーパー状に形成したことで、銅イオンの供給量と導通孔7内銅めっき体積のバランスが崩れ、導通孔7の底部の銅めっき形状の銅めっき厚が薄くなったり、断線した。
【0065】
また、導通孔7の形状を逆テーパー状に形成したことで、樹脂による導通孔内埋め込みに要する樹脂量が多く、絶縁層の一部破断したり、或いは、導通孔の開口部が大きくくぼむといった現象が発生し、絶縁性と信頼性を低下させる可能性が生じていた。
【0066】
【発明の効果】
以上説明したように本発明によれば、両面配線板とその導通孔との間の導通に関する信頼性を向上し得るフィルムキャリア及びその製造方法を提供できる。
【図面の簡単な説明】
【図1】本発明におけるビア形状を示す側断面図。
【図2】本発明の実施形態における側断面図。
【図3】本発明の実施形態におけるフィルムキャリアの製造方法を説明するための工程断面図。
【図4】本発明の一実施形態に係る階段形状の道通孔の側断面図。
【図5】従来のビア形状を示す側断面図。
【図6】従来の技術におけるフィルムキャリアの製造方法を説明するための工程断面図。
【図7】フィルムキャリアの構成を示す模式図。
【符号の説明】
1… フィルムキャリア
2…絶縁フィルム
3… 接着剤層
4…銅箔導体層
5… スプロケットホール
6…導通孔用孔
7… 導通孔
8…パット電極
9…第一 配線パターン
10…第二 配線パターン
11…薄膜導体層
12…めっき導体層
13 …開口部
14…フォトソルダーレジスト層
15… 第1導体層
16… 第2導体層
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a film carrier having a double-sided wiring layer on which a semiconductor element can be mounted, and more particularly to a film carrier excellent in conduction reliability between a conduction hole and a double-sided wiring layer and a method for manufacturing the same.
[0002]
[Prior art]
Printed wiring boards are used in consumer electronics such as TVs, mobile phones, game machines, audio equipment, and VTRs, and in industrial applications such as cars, industrial robots, electronic computers, OA equipment, electronic application equipment, electrical measuring instruments, and communication equipment. Used in equipment. In recent years, as represented by robot toys, personal computers, and the like, these electronic devices are increasingly demanded for higher performance and compactness. In order to satisfy these requirements, a TAB film carrier is used in which a semiconductor chip is mounted and mounted directly on a printed wiring board.
As a film carrier that can cope with downsizing, high density, and high performance of such electronic devices, thinning of wiring, downsizing of conduction holes, downsizing of lands and pads, flexible bases, multilayering and Refinement is progressing rapidly.
[0003]
In addition, epoxy resin, phenol resin, and acrylic resin have been conventionally used as the base material, but recently, polyimide films and polyester films that are excellent in mechanical strength and heat resistance are used. Application of liquid crystal resins is progressing for the purpose of development of fluororesins and polyphenyl resins for the purpose of making them easier and environmental measures.
[0004]
A conventional film carrier configuration and manufacturing method will be described. An example of the manufacturing method of a film carrier is shown to Fig.6 (a)-(e). First, a copper foil or the like is bonded to both surfaces of the insulating film 2 via an adhesive layer to form the adhesive layer 3 and the conductor layer 4 (see FIG. 6A). Next, sprocket holes 5 are formed on both ends of the insulating film 2 by a punch press or the like (see FIG. 6B). Next, the opening 13 is formed at a predetermined position of the conductor layer 4 (see FIG. 6C). Next, the conductive layer 4 is used as a mask to irradiate a laser beam from the opening 13 to form a conduction hole 6 (see FIG. 6D). Next, the thin-film conductor layer 11 and the conductor layer 4 are used as cathode electrodes, and the electrolytic copper-plated conductor layer 12 is used to apply the thin-film conductor layer 11 and the copper plating 12 in the hole 6 for the conductive hole. Conductive hole 7 to be connected is formed (see FIG. 6E). Next, the patterning process of the conductor layers 4 on both sides is performed to form the first wiring pattern 9 and the second wiring pattern 10 to obtain the film carrier 1.
[0005]
[Problems to be solved by the invention]
The conduction holes 7 of the film carrier 1 are formed in a substrate having a thickness of 50 μm by a laser having a diameter of 80 to 150 μm and formed in a conformal plating shape by electrolytic copper plating. However, in recent years, there has been a demand for improved reliability through conduction by copper plating of conduction holes, so-called filled vias in which the hole diameter is reduced and hole filling is performed by copper plating, or soldering is performed by increasing the hole diameter to the maximum and printing. A conduction hole for embedding a resin such as a resist is formed.
[0006]
However, in filled vias with small-diameter conduction holes, the aspect ratio is high, so that the penetration of the plating solution into the conduction holes is hindered during electrolytic copper plating, resulting in poor plating or abnormal plating deposition. There was a problem that voids occurred.
By forming the shape of the conduction hole 7 in a reverse taper shape, the balance between the supply amount of copper ions and the copper plating volume in the conduction hole 7 is lost, and the copper plating thickness of the copper plating shape at the bottom of the conduction hole 7 is reduced. Disconnected.
[0007]
In addition, when the hole diameter is increased, in the hole-filling printing of large-diameter vias, there is a problem that printing defects such as bubbles are generated inside the hole-filling printing. When bubbles are present, the bubbles may burst when heat is applied during the subsequent manufacturing process or use, which may cause disconnection. In addition, the formation of the large-diameter via in the shape of the conduction hole 7 increases the amount of resin required for embedding the conduction hole in the resin, and the insulating layer is partially broken or the opening of the conduction hole becomes large. Phenomenon such as sag occurred, and there was a possibility of lowering insulation and reliability.
[0008]
When these defects occur, there is a problem that the yield rate of the film carrier is reduced. Moreover, filling a hole by plating with a large-diameter via is not practical because the plating time becomes long and the manufacturing efficiency is lowered.
[0009]
The present invention has been devised in view of the above problems, and an object thereof is to provide a film carrier excellent in connection reliability between a wiring layer and a conduction hole and a method for manufacturing the same.
[0010]
[Means for Solving the Problems]
According to the first aspect of the present invention, a wiring layer is formed on both surfaces of a long insulating film, and the thin film conductor layer and the plating conductor layer are laminated in this order, whereby the thin film is formed on the side surface and the bottom portion. through the introducing hole with the conductor layer and the plating conductor layers are laminated, the both surfaces of the wiring layer is electrically connected, blind via shape der which the through hole is the bottom wiring layer on one surface And the thin-film conductor layer and the plated conductor layer have a tapered shape in which the diameter of the conduction hole becomes narrower toward the bottom in the film carrier that does not completely fill the conductor hole , and is in the middle of the taper The film carrier is characterized in that it has a step shape of 3 to 7 steps.
[0011]
In the invention according to claim 2 of the present invention, the side surface and bottom portion of the conduction hole are covered with a conductive material formed by laminating a thin film conductor layer and a plating conductor layer in this order ,
2. The film carrier according to claim 1, wherein the conductive material layer formed by the thin-film conductor layer and the plating conductor layer of the conduction hole is embedded with a resin.
[0012]
(Delete)
[0013]
Invention of Claim 3 of this invention manufactures the film carrier which manufactures the film carrier provided with the blind via-shaped conduction | electrical_connection hole of any one of Claim 1 thru | or 2 which has the following processes at least. In the method
(A) A long insulating film having copper foil attached to both sides has a tapered shape with a diameter decreasing toward the bottom, and a step shape of 3 to 7 steps in the middle of the taper. A process of forming a conduction hole by a laser;
(B) forming a thin film conductor layer on both surfaces of the insulating film and the conduction hole;
(C) plating on the thin film conductor layer to form a plated conductor layer having a predetermined pattern;
(D) forming a resist pattern on the plated conductor layer;
(E) by developing and flash etching the resist pattern;
Forming a wiring layer by the plating conductor layer;
It is the manufacturing method of the film carrier characterized by comprising.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings. 2 is an xx cross-sectional view of the film carrier shown in FIG. From FIG. 2, this film carrier 1 has adhesive layers 3 on both surfaces of an insulating film 2 that can be wound up freely, and sprocket holes 5 are formed along the longitudinal direction of both ends of the film 2. Between the sprocket holes 5 at both ends in the direction, there are second wiring pattern layers 10 electrically connected to each other via the conduction holes 7 on both surfaces of the film 2, and the first wiring pattern layer 9 is formed on the opposite surface. Has a structure including a pad electrode 8 connected to the conduction hole 7 or the first wiring pattern 9.
[0015]
Here, the wiring patterns on both sides are a 9 to 18 μm thick first wiring pattern layer 9 selectively formed on one side of the insulating film 2 and 10 ± 5 μm selectively formed on the other side of the insulating film 2. A thick second wiring pattern layer 10, a thin film conductor layer 11 formed on both wiring pattern layers 9, 10, and a plating layer 12 are included. The thin film conductor layer 11 and the plating layer 12 are also formed inside the conduction hole 7.
[0016]
The thickness of the second wiring pattern layer 10 means a range of a maximum diameter of 5 to 15 μm from the viewpoint of the shape of the conduction hole 7 by the laser and the wiring strength, but the viewpoint of easily and reliably obtaining the effects of the present invention. It is preferable that it exists in the range of 5-12 micrometers in diameter.
[0017]
Here, the thickness of the first wiring pattern layer 9 and the second wiring pattern layer 10 are different, but the thickness may be within the range described above. For example, the first wiring pattern layer 9 The present invention can be implemented even if the thickness of the second wiring pattern layer 10 is unified such as 12 μm, or the thickness of the first wiring pattern layer 9 is increased as 18 μm.
[0018]
Moreover, although the film of the three-layer structure using the film which apply | coated the adhesive agent on both surfaces was used, the insulating film 2 as a base material is an epoxy resin, a phenol resin, an acrylic resin, a polyimide resin, an aramid resin, Examples include polyester resins, polyether resins, polyether ether ketone resins, liquid crystal polymer resins, fluorine resins, polyphenyl resin resins, and the like.
[0019]
Moreover, the use of a copper-clad laminate film is possible, and a film having a structure cast on a copper foil and a metallized film having a structure in which the outermost surface of the film is subjected to conductor treatment and copper plating can also be implemented. is there. For example, Espanex, Neoprex, Microlux, Iupicel N, Esperflex, Metaroyal and the like can be mentioned.
[0020]
Moreover, although the film thickness of a base film is used in the range of 25-75 micrometers, when it matches with the process of the diameter of a conduction hole especially, it will be a possible range of 25-50 micrometers. When the thickness is less than 25 μm, it is difficult to carry the interposer during manufacture or assembly. Moreover, since copper foil exists on both surfaces when it becomes thicker than 50 μm, the total thickness of the tape becomes thicker than that of single-sided T-BGA, and it cannot cope with thinning.
[0021]
Here, the shape of the conduction hole 7 of the film carrier 1 as described above will be described. As a technique for forming blind vias on a double-sided copper-clad wiring board, a laser irradiation method and a chemical etching method are used. However, the laser processing method is usually selected because of the complexity of the process and the positional accuracy of the product. The shape of this conventional laser method is shown in FIG. Usually, the laser beam irradiation diameter is kept constant in the laser processing of the resin part, so that when viewed in a cross-sectional view, it becomes a reverse taper shape in which the trapezoid is inverted.
[0022]
However, in the present invention, the conduction hole 7 is formed in the shape shown in the sectional view of FIG. 1 by adjusting the constant beam diameter. It is appropriate that the minimum diameter (bottom of the conduction hole) is 21 ± 1 μm and the number of beam irradiation diameters is 2 to 10 in consideration of workability. In consideration of the penetration of the chemical into the conduction hole 7, three or more stages are preferable, and in consideration of the volume in the via, seven stages or less are preferable.
[0023]
Next, the manufacturing method of the above film carriers is demonstrated using FIG. FIG. 3 is a schematic diagram showing the configuration of a film carrier according to an embodiment of the present invention. As shown in FIG. 3A, adhesive layers 3 are formed on both surfaces of an insulating film 2 made of a polyimide film, and The first conductor layer 15 and the second conductor layer 16 are formed by laminating and curing a copper foil having a predetermined thickness from both sides. Thereafter, the whole is cut into a predetermined width, and the copper-clad wiring board film 1 is created.
[0024]
Next, as described above, the sprocket hole 5 is punched and formed as shown in FIG.
[0025]
Next, a photosensitive resist layer is formed on the second conductor layer 16, patterned, and etched. As shown in FIG. 3C, an opening 13 is formed at a predetermined position of the second conductor layer 16. .
[0026]
Next, as shown in FIG. 3D, the second conductor wiring layer 16 in which the opening 13 is formed is used as a mask to irradiate the excimer laser beam L and conduct to the adhesive layer 3 and the insulating film 2. Hole holes 6 are formed. During laser irradiation, the diameter of the opening 13 is narrowed down for each shot to form a step-like hole 6 for a conduction hole. 3 (d) to 3 (f), the shape of the conduction hole 6 is not shown in a staircase shape for simplification, but the conduction hole 6 is a staircase as shown in FIG. 1 and FIG. It has a shape.
As the type of laser beam, a carbon dioxide gas laser, an excimer laser, a UV-YAG laser, or the like can be used. However, an excimer laser and a UV-YAG laser are preferable in view of operability for controlling the diameter of the light beam.
[0027]
Subsequently, smear on the surface of the hole 6 for the conductive hole and the surface of the insulating film 2 is removed by the potassium permanganate solution, the inner wall and the bottom of the hole 6 for the conductive hole, the first conductor layer 15 surface, and the second conductor layer 16. The surface is cleaned.
[0028]
Next, as shown in FIG. 3E, as a pretreatment for plating, the thin film conductor layer 11 is formed from the opening 13 side. Examples of the thin film layer formation include sputtering, vapor deposition, direct plating, and electroless plating.
[0029]
Next, as shown in FIG. 3 (e), a plating resist printing is performed on the first conductor layer 15, and a copper plating protective layer is formed by drying and curing.
In addition, about the method of forming a copper plating protective layer, use of the means to laminate a dry film resist and to cure by UV irradiation is also possible.
[0030]
Next, as shown in FIG. 3 (f), after forming a protective film on the first conductor layer 15, the bottom surface of the conduction hole 6 of the thin film conductor layer 11 and the first conductor layer 15 is used as a cathode electrode, By performing electrolytic copper plating, a plating layer 12 made of copper is formed on the second wiring pattern layer 10 and on the inner wall and bottom of the hole 6 for the conduction hole.
[0031]
In addition, the conductive hole 7 is formed in a stepped shape in which the diameter is reduced by overlapping the truncated cones upside down toward the bottom, so that the shape of the copper plating of the conductive hole 7 is conformal in the opening and the conductive hole. Filled plating is applied at the bottom. By making this composite plating shape, the copper plating layer in the conduction hole 7 does not contain voids (pores). Furthermore, by setting the bottom diameter of the conduction hole 7 to a diameter of 20 μm, a filled via shape was obtained, and the conduction reliability was improved. After electrolytic copper plating, the plating protective film layer is removed.
[0032]
Next, a resist solution is applied or a photosensitive dry film is applied, and exposure, development, etching, resist removal, and the like are performed, as shown in FIG. The conductor layer 16 and the plating layer 12 are patterned to form the pad electrode 8, the first wiring pattern 9, and the second wiring pattern 10.
[0033]
Next, a die attach material or a photosensitive photo solder resist is applied in a vacuum or a photosensitive dry film is applied to form a photo solder resist layer 14 to complete the production of the film carrier 1.
[0034]
In addition, since the volume which the conduction hole 7 occupies has decreased because the conduction hole 7 has a stepped shape in which the diameter is narrowed by overlapping the truncated cones toward the bottom, the volume occupied by the conduction hole 7 is reduced. This reduces the amount of the resin embedded and reduces the insulation failure of the solder resist, and the dent of the opening 15 of the conduction hole 7 is also reduced.
[0035]
In the subsequent manufacturing process, the film carrier 1 is mounted with a semiconductor chip and resin-sealed so as to be electrically connected to the wiring pattern on the surface of the second wiring pattern 10 opposite to the pad electrode 16. Thereafter, by stamping, a semiconductor device that can be mounted on a mother board or the like of an external element is obtained.
[0036]
As described above, according to the present embodiment, the conductive hole 7 is formed in a stepped shape and subjected to copper plating, so that the inside of the conductive hole 7 is a composite structure of filled and conformal plating shapes.
[0037]
For this reason, the copper plating thickness of the bottom part of the conduction | electrical_connection hole 7 becomes thin, or it does not break, and the reliability regarding the conduction | electrical_connection between the double-sided wiring layers 9 and 10 and the conduction | electrical_connection hole 7 can be improved.
[0038]
Further, as described above, according to the present embodiment, the amount of resin required for embedding in the conduction hole 7 by the resin is reduced, the insulating layer is not broken, and the insulation properties of the conduction hole 7, the wiring 9, and the wiring 10 are eliminated. Can be improved.
[0039]
(Function)
Therefore, according to the first to third aspects of the invention, a film carrier having excellent reliability of the conductive via can be obtained. Further, according to the invention described in claim 4, the volume of the conduction hole can be reduced, the amount of copper ion supplied into the conduction hole is sufficient, plating defects and voids are eliminated, and no filling failure occurs. Conductive vias can be obtained.
[0040]
For this reason, void generation at the time of copper plating in the prior art, incomplete plating, and insulation failure due to the solder resist are eliminated, and the reliability between the double-sided wiring layer and the conduction hole can be improved.
[0041]
<Example 1>
Next, an embodiment of the present invention will be described in comparison with a comparative example created by a conventional method. One embodiment of the present invention is a film carrier manufactured by the above-described manufacturing method. However, manufacturing dimensions were as follows.
Insulating film 2 ... 25 µm thick adhesive layer 3 ... 12 µm thick conduction hole 7 ... 100 µmφ
Number of stages of conduction hole 7 irradiation: 4-step copper-clad film carrier width: 48 mm width First wiring pattern layer thickness: 9 μm thickness Second wiring pattern layer thickness: 12 μm thickness
An adhesive layer 3 (12 μmt Yodogawa X12) is formed on both sides of an insulating film 2 made of a polyimide film (25 μmt Upilex S), and a copper foil (USLP) having a predetermined film thickness is bonded and cured from both sides, The wiring pattern layer 9 (first conductor layer 15) and the second wiring pattern layer 10 (second conductor layer 16) are formed. Thereafter, the whole was cut into a predetermined width to produce a film carrier 1 for a copper-clad wiring board.
[0043]
A sprocket hole 5 was formed by punching as shown in FIG.
[0044]
Next, a photosensitive resist layer is formed on the second conductor layer 16 and patterned to form a 100 μmφ opening 13 at a predetermined position of the second conductor layer 16 as shown in FIG.
[0045]
Next, as shown in FIG. 3D, the adhesive layer 3 and the insulating film 2 are irradiated with the laser light L of the UV-YAG laser using the second conductor layer 16 in which the opening 13 is formed as a mask. First, 100 μmφ is opened in the layer (see FIG. 4 a), and then the diameter of the conduction hole is stepped with 80 μmφ (see FIG. 4 b), 60 μmφ (see FIG. 4 c) and 40 μmφ (see FIG. 4 d) while adjusting the laser beam. Processing with a laser was performed to form a hole 6 for a conductive hole. Subsequently, the potassium permanganate solution is used to remove the smear on the inner wall and bottom of the hole 6 for the conductive hole and the surface of the insulating film 2 and clean the surface including the surface of the first conductor layer 15 exposed in the hole 6 for the conductive hole. Turned into.
[0046]
Next, as shown in FIG. 3E, as a pretreatment for plating, a thin film conductor layer 11 was formed from the opening 13 side using a direct plating method.
[0047]
Next, as shown in FIG.3 (f), the plating resist printing was carried out on the 1st conductor layer 15, and the copper foil protective layer was formed by performing drying and curing.
[0048]
Next, as shown in FIG. 3 (f), after forming a protective film on the first conductor layer 15, the bottom surfaces of the conduction hole 6 of the thin film conductor layer 11 and the second conductor layer 16 are used as cathode electrodes, Electrolytic copper plating 12 was applied to form a plating layer 12 made of copper on the second conductor layer 16 (about 15 μm thickness) and in the hole 6 for the conduction hole. Next, the protective film was peeled on the first conductor layer 15.
[0049]
In addition, the shape of the copper plating in the conduction hole 7 was conformal in the first and second stages of the opening, and filled in the third and fourth stages of the bottom of the conduction hole 7.
[0050]
Next, a photosensitive dry film is attached, and exposure, development, etching, resist removal, and the like are performed. As shown in FIG. 3 (f), the first conductor layer 15 and the second conductor layer 16 of the insulating film 2 are applied. , And the plating layer 12 were patterned to form the pad electrode 16, the first wiring pattern 9, and the second wiring pattern 10.
[0051]
Next, the photosensitive dry film was stuck, exposed and developed to form a photo solder resist layer 14, and the solder ball mounting portion was opened to obtain a film carrier 1 having a via structure in the present invention.
[0052]
By forming the shape of the conduction hole 7 in five stages, the supply amount of copper ions required for the plating process in the conduction hole and the copper plating volume formed in the hole 6 for the conduction hole can be balanced, and the conduction Since the bottom of the hole 6 has a filled plating structure and the opening has a composite conduction hole plating structure of a conformal plating structure, the copper plating thickness of the copper plating shape at the bottom of the conduction hole 7 is thin. The reliability concerning the conduction between the first wiring pattern 9 and the second wiring pattern 10 and the conduction hole 7 is improved.
[0053]
In addition, by forming the shape of the conduction hole 7 in four stages, the bottom of the conduction hole 7 has a filled plating structure, and the opening has a conformal plating structure of a composite conduction hole 7. The amount of resin required for embedding in the hole is reduced, the insulating layer is not broken, and the insulating properties of the conduction hole 7, the first wiring pattern 9, and the second wiring pattern 10 are improved.
[0054]
<Comparative example 1>
As a comparative example, the conventional technique was used. An adhesive layer 3 (12 μmt Yodogawa X12) is formed on both sides of an insulating film 2 made of a polyimide film (25 μmt Upilex S), and a copper foil (USLP) with a predetermined film thickness is bonded and cured from both sides. One wiring pattern layer 9 (first conductor layer 15) and second wiring pattern layer 10 (second conductor layer 16) were formed. Thereafter, the whole was cut into a predetermined width to produce a film carrier 1 for a copper-clad wiring board.
[0055]
A sprocket hole 5 was formed by punching as shown in FIG.
[0056]
Next, a photosensitive resist layer was formed on the second conductor layer 16 and patterned to form an opening 13 of 100 μmφ at a predetermined position of the second conductor layer 16 as shown in FIG. .
[0057]
Next, as shown in FIG. 3D, the adhesive layer 3 and the insulating film 2 are irradiated with the laser light L of the UV-YAG laser using the second conductor layer 16 in which the opening 13 is formed as a mask. First, laser processing was performed so that a hole was formed at 100 μmφ and the bottom of the conduction hole was 80 μmφ to form a hole 6 for a conduction hole. Subsequently, smear on the conductive hole 6 and the surface of the insulating film 2 was removed with a potassium permanganate solution, and the surface including the first conductor layer 15 in the conductive hole 6 was cleaned.
[0058]
Next, as shown in FIG. 3E, as a pretreatment for plating, a thin film conductor layer 11 was formed from the opening 13 side using a direct plating method.
[0059]
Next, as shown in FIG.3 (e), the plating resist printing was carried out on the 1st conductor layer 15, and the copper plating protective layer was formed by performing drying and curing.
[0060]
Next, as shown in FIG. 3 (f), after forming a protective film on the first conductor layer 15, the bottom surfaces of the conductive holes 6 of the thin film conductor layer 11 and the first conductor layer 15 are used as cathode electrodes, and electrolytic copper Plating was performed to form a plating layer 12 made of copper on the second conductor layer 16 (about 15 μm thick) and in the hole 6 for the conduction hole. Next, the protective film was peeled off on the first conductor layer 15.
[0061]
In addition, the shape of the copper plating of the conduction hole 7 was conformally plated.
[0062]
Next, a photosensitive dry film is attached, and exposure, development, etching, resist removal, and the like are performed. As shown in FIG. 3 (f), the first conductor layer 15 and the second conductor layer 16 of the insulating film 2 are applied. , And the plating layer 12 were patterned to form the pad electrode 8, the first wiring pattern 9, and the second wiring pattern 10.
[0063]
Next, the die attach material and the photo solder resist are applied in a vacuum, a photosensitive dry film is adhered, exposure and development are performed, the photo solder resist layer 14 and the solder ball mounting portion are opened, and the conventional product. The film carrier 1 was completed.
[0064]
By forming the shape of the conduction hole 7 in a reverse taper shape, the balance between the supply amount of copper ions and the copper plating volume in the conduction hole 7 is lost, and the copper plating thickness of the copper plating shape at the bottom of the conduction hole 7 is reduced. Disconnected.
[0065]
Further, since the shape of the conductive hole 7 is formed in a reverse taper shape, a large amount of resin is required for embedding in the conductive hole with the resin, and the insulating layer is partially broken or the opening of the conductive hole is greatly depressed. As a result, there is a possibility that the insulation and reliability may be lowered.
[0066]
【The invention's effect】
As described above, according to the present invention, it is possible to provide a film carrier that can improve the reliability of conduction between the double-sided wiring board and the conduction hole, and a method for manufacturing the film carrier.
[Brief description of the drawings]
FIG. 1 is a side sectional view showing a via shape in the present invention.
FIG. 2 is a side sectional view according to an embodiment of the present invention.
FIG. 3 is a process cross-sectional view for explaining a film carrier manufacturing method according to an embodiment of the present invention.
FIG. 4 is a side cross-sectional view of a staircase-shaped passage hole according to an embodiment of the present invention.
FIG. 5 is a side sectional view showing a conventional via shape.
FIG. 6 is a process cross-sectional view for explaining a film carrier manufacturing method in the prior art.
FIG. 7 is a schematic diagram showing the configuration of a film carrier.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Film carrier 2 ... Insulating film 3 ... Adhesive layer 4 ... Copper foil conductor layer 5 ... Sprocket hole 6 ... Conduction hole 7 ... Conduction hole 8 ... Pad electrode 9 ... First wiring pattern 10 ... Second wiring pattern 11 ... thin film conductor layer 12 ... plated conductor layer 13 ... opening 14 ... photo solder resist layer 15 ... first conductor layer 16 ... second conductor layer

Claims (3)

長尺状の絶縁性フィルムの両面に配線層が形成され、薄膜導体層およびめっき導体層をこの順で積層することにより、その側面および底部に前記薄膜導体層および前記めっき導体層が積層された導通孔を介して、前記両面の配線層が電気的に接続されてなり、前記導通孔が一方の面の配線層を底部とするブラインドビア形状であり、かつ、前記薄膜導体層および前記めっき導体層は前記導体孔を完全には充填していないフィルムキャリアにおいて、前記導通孔が前記底部に向かって径が細くなるテーパー状であり、かつテーパーの途中で3段以上7段以下の階段形状をなしていることを特徴とするフィルムキャリア。A wiring layer was formed on both sides of the long insulating film, and the thin film conductor layer and the plating conductor layer were laminated in this order, whereby the thin film conductor layer and the plating conductor layer were laminated on the side surface and the bottom . through the through hole, the both surfaces of the wiring layer is electrically connected, Ri blind via shape der the conducting hole and the bottom wiring layer on one surface, and said thin film conductor layer and the plating conductor layer in the film carrier which is not completely fill the conductive hole, said through hole is the tapered diameter becomes narrower toward the bottom, and the middle three or more stages 7 stages following step shape of the tapered A film carrier characterized by 前記導通孔の側面及び底部部分が、薄膜導体層およびめっき導体層がこの順で積層されて形成される導電材料で被覆され、
さらに前記導通孔の薄膜導体層およびめっき導体層により形成される前記導電材料の層の上が樹脂で埋め込まれていることを特徴とする請求項1記載のフィルムキャリア。
Side and bottom portions of the conduction hole are covered with a conductive material formed by laminating a thin film conductor layer and a plating conductor layer in this order ,
2. The film carrier according to claim 1, wherein the conductive material layer formed by the thin-film conductor layer and the plating conductor layer of the conduction hole is embedded with a resin.
以下の工程を少なくとも有する、請求項1又は2に記載のブラインドビア形状の導通孔を備えたフィルムキャリアを製造するフィルムキャリアの製造方法において、
(a)両面に銅箔が貼着された長尺状の絶縁性フィルムに、前記底部に向かって径が細くなるテーパー状であり、かつテーパーの途中で3段以上7段以下の階段形状をなしている導通孔をレーザーにより形成する工程と、
(b)前記絶縁性フィルムの両面及び導通孔に薄膜導体層を形成する工程と、
(c)前記薄膜導体層上にめっきを行い、所定パターンのめっき導体層を形成する工程と、
(d)前記めっき導体層上にレジストパターンを形成する工程と、
(e)前記レジストパターンを現像し、フラッシュエッチングすることにより、
前記めっき導体層による配線層を形成する工程と、
からなることを特徴とするフィルムキャリアの製造方法。
In the manufacturing method of the film carrier which manufactures the film carrier provided with the conduction hole of the blind via shape according to claim 1 or 2 which has at least the following processes.
(A) A long insulating film having copper foil attached to both sides has a tapered shape with a diameter decreasing toward the bottom, and a step shape of 3 to 7 steps in the middle of the taper. A process of forming a conduction hole by a laser;
(B) forming a thin film conductor layer on both surfaces of the insulating film and the conduction hole;
(C) plating on the thin film conductor layer to form a plated conductor layer having a predetermined pattern;
(D) forming a resist pattern on the plated conductor layer;
(E) by developing and flash etching the resist pattern;
Forming a wiring layer by the plating conductor layer;
A method for producing a film carrier, comprising:
JP2001194475A 2001-06-27 2001-06-27 Film carrier and manufacturing method thereof Expired - Fee Related JP4736251B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001194475A JP4736251B2 (en) 2001-06-27 2001-06-27 Film carrier and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001194475A JP4736251B2 (en) 2001-06-27 2001-06-27 Film carrier and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2003007777A JP2003007777A (en) 2003-01-10
JP4736251B2 true JP4736251B2 (en) 2011-07-27

Family

ID=19032609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001194475A Expired - Fee Related JP4736251B2 (en) 2001-06-27 2001-06-27 Film carrier and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4736251B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4456027B2 (en) 2005-03-25 2010-04-28 Okiセミコンダクタ株式会社 Method for manufacturing through conductor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269646A (en) * 1999-03-17 2000-09-29 Matsushita Electric Ind Co Ltd Resin film structure and manufacture thereof
JP2000332421A (en) * 1999-05-18 2000-11-30 Samsung Electro Mech Co Ltd Printed circuit substrate and manufacture thereof
JP2001053114A (en) * 1999-08-10 2001-02-23 Hitachi Cable Ltd Tab tape and production thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046543B2 (en) * 1978-09-11 1985-10-16 富士通株式会社 Through-hole formation method in resin film
JPS62177992A (en) * 1986-01-30 1987-08-04 富士通株式会社 Formation of through-hole of circuit board
JPH03297134A (en) * 1990-04-16 1991-12-27 Nippon Telegr & Teleph Corp <Ntt> Formation method of pattern
JPH045844A (en) * 1990-04-23 1992-01-09 Nippon Mektron Ltd Multilayer circuit board for mounting ic and manufacture thereof
JPH0496391A (en) * 1990-08-13 1992-03-27 Matsushita Electric Ind Co Ltd Through-hole printed circuit board
JPH04293230A (en) * 1991-03-22 1992-10-16 Sanyo Electric Co Ltd Forming method of contact hole
JP3593234B2 (en) * 1996-04-23 2004-11-24 日立電線株式会社 Method for manufacturing double-sided wiring tape carrier for semiconductor device
JPH11186346A (en) * 1997-12-19 1999-07-09 Toppan Printing Co Ltd Substrate for semiconductor device and manufacture thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000269646A (en) * 1999-03-17 2000-09-29 Matsushita Electric Ind Co Ltd Resin film structure and manufacture thereof
JP2000332421A (en) * 1999-05-18 2000-11-30 Samsung Electro Mech Co Ltd Printed circuit substrate and manufacture thereof
JP2001053114A (en) * 1999-08-10 2001-02-23 Hitachi Cable Ltd Tab tape and production thereof

Also Published As

Publication number Publication date
JP2003007777A (en) 2003-01-10

Similar Documents

Publication Publication Date Title
US6586686B1 (en) Multilayer printed wiring board and method for manufacturing the same
US8419884B2 (en) Method for manufacturing multilayer wiring substrate
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
JP5313202B2 (en) Build-up type multilayer printed wiring board and manufacturing method thereof
JP2007142403A (en) Printed board and manufacturing method of same
TW201528898A (en) Method for manufacturing multilayer printed wiring board, and multilayer printed wiring board
JP2003209366A (en) Flexible multilayer wiring board and manufacturing method therefor
TWI479972B (en) Multi-layer flexible printed wiring board and manufacturing method thereof
KR20070047219A (en) Method for manufacturing multilayer wiring board having cable part
JP2009260204A (en) Printed circuit board and method of manufacturing the same
KR100619348B1 (en) Method for manufacturing package substrate using a electroless Ni plating
TW201334647A (en) Multi-layer wiring substrate and method for manufacturing the same
KR100832650B1 (en) Multi layer printed circuit board and fabricating method of the same
KR100601506B1 (en) Method for manufacturing packaging substrate with fine circuit pattern using anodizing
KR100674295B1 (en) Method for manufacturing multilayer printed circuit board
TWI459879B (en) Method for manufacturing multilayer flexible printed wiring board
JP4319917B2 (en) Manufacturing method of component built-in wiring board
JP4736251B2 (en) Film carrier and manufacturing method thereof
KR100704911B1 (en) Electronic chip embedded pcb and method of the same
JP5860303B2 (en) Wiring board and manufacturing method thereof
KR20100095742A (en) Manufacturing method for embedded pcb, and embedded pcb structure using the same
KR100658972B1 (en) Pcb and method of manufacturing thereof
JP2005108941A (en) Multilayer wiring board and its manufacturing method
KR101108816B1 (en) Multilayer printed circuit substrate and method of manufacturing the same
KR100704917B1 (en) Printed circuit board and the manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees