JP4395959B2 - Method for manufacturing printed wiring board - Google Patents
Method for manufacturing printed wiring board Download PDFInfo
- Publication number
- JP4395959B2 JP4395959B2 JP2000023672A JP2000023672A JP4395959B2 JP 4395959 B2 JP4395959 B2 JP 4395959B2 JP 2000023672 A JP2000023672 A JP 2000023672A JP 2000023672 A JP2000023672 A JP 2000023672A JP 4395959 B2 JP4395959 B2 JP 4395959B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- printed wiring
- hole
- resin
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、パソコン、移動体通信用電話機、ビデオカメラ等の各種電子機器に用いられるプリント配線板の製造方法に関するものである。
【0002】
【従来の技術】
近年、電子機器の高機能化、高密度化に伴い、電子部品は、益々小型化、高集積化、高速化の傾向にある。
【0003】
このために、プリント配線板の形態も益々低誘電率、薄型、軽量化の傾向が進む中で配線密度も高密度化し、配線のライン幅とスペース幅は年々狭くなっている。
【0004】
以下に従来のプリント配線板の回路形成方法について説明する。
【0005】
プリント配線板には、ディスクリート部品のハンダ接着強度を向上させるために一部の貫通孔内壁にのみ金属めっきを必要とされる。しかし、一部の貫通孔内壁にのみ金属めっきを実施することが困難であるため、以下の方法で一部の貫通孔内壁にのみ金属めっきを形成している。
【0006】
図3において、1はプリント配線板、2は銅はく、3は貫通孔、7はドライフィルム、9は金属めっきである。まず、(a)、(b)において回路形成前にプリント配線板の表面及び全ての貫通孔3の内壁に金属めっき9を行う。次に(c)においてドライフィルム7をラミネートして、さらに、(d)において、ドライフィルム7を露光し、(e)において、金属めっき9が必要とされる貫通孔3a部分にはドライフィルム7を残し、金属めっき9が不必要な貫通孔3b部分のドライフィルムは除去する。(f)において、エッチングを行い、(g)において、膜除去を行う。この結果、一部の貫通孔3の内壁にのみ金属めっき9が形成されると同時に、回路形成が行われる。
【0007】
図4において、1はプリント配線板、2は銅はく、3は貫通孔、6は樹脂、7はドライフィルムである。まず、(a)、(b)において回路形成前にプリント配線板1の表面及び全ての貫通孔3の内壁に金属めっき9を行う。次に(c)において、樹脂6を充填する。(e)において、樹脂6を硬化させ、(f)において、表面を研磨し、表面に密着している樹脂6を削除する。さらに(g)において、ドライフィルム7をラミネートして、さらに、(h)において、ドライフィルム7を露光し、(i)において、現像、エッチングを行う。最後に、(j)において、膜剥離、樹脂除去を行う。この結果、貫通孔3の内壁にのみ金属めっき9が形成されると同時に、回路形成が行われる。
【0008】
【発明が解決しようとする課題】
しかしながら上記の従来のプリント配線板の製造方法では、以下の課題がある。図3の工法では、回路形成前に表面に金属めっきが行われるために、(b)において、基板表面導体厚さが大きくなってしまい、{図3(h)}、回路形成時のエッチング時に導体厚さ方向のエッチングバラツキが大きくなる。つまり、線幅のトップ値とボトム値の差が大きくなり、回路形成の精度が低下する。
【0009】
回路形成の精度を上げるためには、回路形成前に表面導体を均一に厚さ方向に薄くすればよいが、そのためには、金属めっきが必要とされる貫通孔内壁を何らかの方法で保護しなければならないという問題点を有していた。
【0010】
また、図4の工法では、樹脂充填を印刷により行うが、全ての貫通孔に樹脂が充填されてしまい、任意の貫通孔にのみ樹脂を充填することができない。さらに表面に密着した樹脂を除去するために研磨を行うと研磨により基板が歪んでしまい、回路パターン形成時の合致性に悪影響を及ぼす。
【0011】
本発明は上記従来の問題点を解決するものであり、狭ライン幅と狭スペース幅を持った高密度の回路を精度良く形成することのできるプリント配線板の製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
この目的を達成するために本発明のプリント配線板は、エッチングにより回路形成を行うプリント配線板の製造方法において、フィルムとインジェクターによりプリント配線板の一部の貫通孔、非貫通孔のビア等にエッチング液に溶解しない物質を選択的に形成し、その後、表面導体を均一に薄くし、さらに、エッチングで回路形成するプリント配線板の製造方法である。
【0013】
この発明によれば、プリント配線板の一部の貫通孔、ビア内壁にのみ金属めっきを行うことができ、しかも、表面導体層を均一に薄くしてからエッチングを行うため、精度の高い回路を持つプリント配線板を効率良く製造することができる。
【0014】
【発明の実施の形態】
本発明の請求項1、請求項2、請求項4および請求項5に記載した発明により、一部の貫通孔、非貫通孔ビア内壁に導通孔を形成するとともに、精度の高い回路を得ることが可能となるという作用を有する。
【0015】
また本発明の請求項1、請求項3、請求項6及び請求項7に記載した発明により、必要な貫通孔または非貫通孔のみに選択的にかつ孔内からにじみでることなく均一に樹脂を注入し、金属めっき層をエッチング液から保護し、剥離することにより貫通または非貫通の導通孔を確実に形成することができるという作用を有する。
【0016】
本発明の請求項8及び請求項9に記載した発明により、高精度の回路形成を行うことができるとともに、パターンランド径を小またはランドレスの貫通、非貫通の導通孔を形成することができ、設計配線密度を向上させることができ、さらに感光性のエッチングレジストと樹脂を同時に除去することで、生産性の向上をも図ることができるという作用を有する。
【0017】
本発明の請求項10乃至請求項12に記載した発明により、内層に導通孔、いわゆるインナーバイアホール(以下IVHと称す)構造を有する多層配線板の最外層の導体回路の細線・高密度化を図ることができ、また内層基板の接続を導電性ペーストを用いて行うことで全層IVH構造を有する高密度かつ設計が容易な多層配線板を提供することができる。さらにエポキシ樹脂を含浸した芳香族ポリアミドからなる被圧縮性多孔質基材を用いることにより、導通孔と導体回路の電気的接続信頼性を向上させ、軽量かつ最外層の導体回路の細線・高密度化を図ることができるという作用を有する。
【0018】
(実施の形態1)
以下本発明の一実施の形態について、図面を用いて説明する。
【0019】
図1は、本発明の一実施の形態におけるプリント配線板の製造方法を示す図である。図1、図2において、1は銅張積層板等からなるプリント配線板、2は銅はく、3は貫通孔、4はフィルム、5はインジェクター、6は硬化性の樹脂、7は感光性エッチングレジストとしてのドライフィルム、8は非貫通孔としてのビア、9は金属めっき、ランドパターン10である。
【0020】
以上のように構成されたプリント配線板の製造方法について、以下に説明する。
【0021】
図1(a)に示したように孔加工を施したプリント配線板1の表面及び全ての貫通孔3の内壁に金属めっき9を行う(図1(b))。
【0022】
次に、図1(c)においてプリント配線板の両面にエッチング液に耐性を有する剥離可能なフィルム4を密着させる。この時、加熱・加圧することによリフィルム4の密着性をより向上させることができる。
【0023】
次に図1(d)、図1(e)において、金属めっき9を保護する必要のある貫通孔3にのみ樹脂6を選択的に注入する。
【0024】
この時、インジェクター5の先端から貫通孔3内部の空気を抜いてから樹脂6を注入する。空気を抜くことによリ、樹脂6が均一に、しかも短時間で注入される。
【0025】
次に図1(f)において、加熱、紫外線照射、赤外線照射等により樹脂6を硬化した後、プリント配線板1表面のフィルム4を除去する。
【0026】
次に図1(g)において、酸性溶液等で表面処理を行い、樹脂6で保護されている貫通孔3以外の金属めっき9部分を均一に除去する。これによりプリント配線板1の表面導体層を均一に薄くすることができる。
【0027】
次に図1(h)において、アルカリ又は中性の溶液で樹脂6のみを除去する。
【0028】
そして図1(i)〜(l)に示すように、ドライフィルム7をラミネートし、露光、現像、エッチング、さらに膜剥離を行い、導体回路を形成する。
【0029】
次に非貫通孔を有するプリント配線板の製造方法について説明する。
【0030】
図2(a),(b)に示すように、プリント配線板1の表面及び全てのビア内壁に金属めっき9を行う。
【0031】
次に図2(c)において、プリント配線板1の両面にフィルム4を密着させる。この時、加熱・加圧することによリフィルム4の密着性をより向上させることができる。
【0032】
次に図2(d),(e)において、ビア8に樹脂6を注入する。
【0033】
この時、インジェクター5の先端から貫通孔3の内部の空気を抜いてから樹脂6を注入する。空気を抜くことによリ、樹脂6が均一に、しかも短時間で注入される。
【0034】
次に図2(f)において、加熱、紫外線照射、赤外線照射等により樹脂6を硬化した後、プリント配線板1のフィルム4を除去する。
【0035】
次に図2(g)において、酸性溶液等で表面処理を行い、樹脂6で保護されているビア以外の金属めっき9部分を均一に除去する。これによりプリント配線板1の表面導体層を均一に薄くすることができる。
【0036】
次に(h)〜(j)において、ドライフィルム7をラミネートし、露光、現像、エッチングを行う。
【0037】
最後に、図2(h)に示すように、ドライフィルム7及び樹脂6を同時に剥離・除去する。これによりビア8に接続するランドパターン10のランド径を小さくすることができ、さらにはランドレスビアホールといわれるランドパターン10をなくした導通孔を形成することもできる。
【0038】
上記のプリント配線板の製造方法により、プリント配線板の一部の貫通孔、ビア内壁にのみ金属めっきを行うことができ、しかも、表面導体層を均一に薄くしてからエッチングを行うため、精度の高い回路を持つプリント配線板を効率良く製造することができる。
【0039】
尚、多層構造を有する銅張積層板を用いて、多層のプリント配線板を製造することも可能である。
【0040】
【発明の効果】
以上のように本発明は、プリント配線板の一部の貫通孔、ビア内壁にのみ金属めっきを行うことができ、しかも、表面導体層を均一に薄くしてからエッチングを行うため、精度の高い回路を持つプリント配線板を効率良く製造することを可能にするプリント配線板の製造方法を実現できるものである。
【図面の簡単な説明】
【図1】本発明の一実施の形態におけるプリント配線板の製造方法を示す工程断面図
【図2】本発明の一実施の形態におけるプリント配線板の製造方法を示す工程断面図
【図3】従来のプリント配線板の製造方法を示す工程断面図
【図4】他の従来のプリント配線板の製造方法を示す工程断面図
【符号の説明】
1 プリント配線板
2 銅はく
3 貫通孔
4 フィルム
5 インジェクター
6 樹脂
7 ドライフィルム
8 ビア
9 金属めっき
10 ランドパターン[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a printed wiring board used in various electronic devices such as a personal computer, a mobile communication telephone, and a video camera.
[0002]
[Prior art]
In recent years, as electronic devices have higher functions and higher densities, electronic components are increasingly becoming smaller, more integrated, and faster.
[0003]
For this reason, the printed wiring board is also becoming increasingly low in dielectric constant, thin, and light in weight, and the wiring density is also increased, and the line width and space width of the wiring are becoming smaller year by year.
[0004]
A conventional circuit forming method for a printed wiring board will be described below.
[0005]
The printed wiring board requires metal plating only on the inner wall of some through holes in order to improve the solder bonding strength of the discrete components. However, since it is difficult to carry out metal plating only on some inner walls of the through holes, the metal plating is formed only on some inner walls of the through holes by the following method.
[0006]
In FIG. 3, 1 is a printed wiring board, 2 is copper foil, 3 is a through hole, 7 is a dry film, and 9 is metal plating. First, in (a) and (b),
[0007]
In FIG. 4, 1 is a printed wiring board, 2 is copper foil, 3 is a through hole, 6 is a resin, and 7 is a dry film. First, in (a) and (b),
[0008]
[Problems to be solved by the invention]
However, the conventional printed wiring board manufacturing method has the following problems. In the method of FIG. 3, since the surface is plated with metal before circuit formation, the substrate surface conductor thickness increases in (b), {FIG. 3 (h)}, during etching during circuit formation. Etching variation in the conductor thickness direction increases. That is, the difference between the top value and the bottom value of the line width increases, and the accuracy of circuit formation decreases.
[0009]
In order to increase the accuracy of circuit formation, the surface conductor may be thinned uniformly in the thickness direction before forming the circuit. To that end, however, the inner wall of the through hole that requires metal plating must be protected by some method. Had the problem of having to.
[0010]
Further, in the construction method of FIG. 4, resin filling is performed by printing. However, the resin is filled in all the through holes, and the resin cannot be filled only in arbitrary through holes. Further, if polishing is performed to remove the resin adhered to the surface, the substrate is distorted by the polishing, which adversely affects the conformity when forming a circuit pattern.
[0011]
The present invention solves the above-described conventional problems, and an object thereof is to provide a printed wiring board manufacturing method capable of accurately forming a high-density circuit having a narrow line width and a narrow space width. To do.
[0012]
[Means for Solving the Problems]
In order to achieve this object, the printed wiring board of the present invention is a method of manufacturing a printed wiring board in which a circuit is formed by etching. This is a method for manufacturing a printed wiring board in which a substance that does not dissolve in an etching solution is selectively formed, a surface conductor is then uniformly thinned, and a circuit is formed by etching.
[0013]
According to this invention, metal plating can be performed only on a part of the through-holes and via inner walls of the printed wiring board, and etching is performed after the surface conductor layer is uniformly thinned. The printed wiring board can be efficiently manufactured.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
According to the first, second , fourth, and fifth aspects of the present invention, a conduction hole is formed in the inner wall of a part of the through holes and the non-through holes, and a highly accurate circuit is obtained. Has the effect of becoming possible.
[0015]
Further, according to the invention described in
[0016]
According to the invention described in
[0017]
According to the invention described in
[0018]
(Embodiment 1)
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
[0019]
FIG. 1 is a diagram showing a method for manufacturing a printed wiring board according to an embodiment of the present invention. 1 and 2, 1 is a printed wiring board made of a copper-clad laminate, 2 is copper foil, 3 is a through hole, 4 is a film, 5 is an injector, 6 is a curable resin, and 7 is photosensitive. A dry film as an etching resist, 8 is a via as a non-through hole, 9 is a metal plating, and a
[0020]
A method for manufacturing the printed wiring board configured as described above will be described below.
[0021]
As shown in FIG. 1A, metal plating 9 is performed on the surface of the printed
[0022]
Next, in FIG.1 (c), the peelable film 4 which has resistance to an etching liquid is stuck on both surfaces of a printed wiring board. At this time, the adhesiveness of the refilm 4 can be further improved by heating and pressurizing.
[0023]
Next, in FIG. 1D and FIG. 1E, the
[0024]
At this time, the
[0025]
Next, in FIG.1 (f), after hardening the
[0026]
Next, in FIG. 1G, surface treatment is performed with an acidic solution or the like, and the
[0027]
Next, in FIG. 1 (h), only the
[0028]
Then, as shown in FIGS. 1 (i) to (l), a dry film 7 is laminated, and exposure, development, etching, and film peeling are performed to form a conductor circuit.
[0029]
Next, the manufacturing method of the printed wiring board which has a non-through-hole is demonstrated.
[0030]
As shown in FIGS. 2A and 2B, metal plating 9 is performed on the surface of the printed
[0031]
Next, in FIG. 2C, the film 4 is adhered to both surfaces of the printed
[0032]
Next, in FIGS. 2D and 2E, a
[0033]
At this time, the
[0034]
Next, in FIG.2 (f), after hardening the
[0035]
Next, in FIG. 2G, surface treatment is performed with an acidic solution or the like, and the
[0036]
Next, in (h) to (j), the dry film 7 is laminated, and exposure, development, and etching are performed.
[0037]
Finally, as shown in FIG. 2 (h), the dry film 7 and the
[0038]
With the above printed wiring board manufacturing method, metal plating can be performed only on some through holes and via inner walls of the printed wiring board, and etching is performed after the surface conductor layer is uniformly thinned. A printed wiring board having a high circuit can be efficiently manufactured.
[0039]
In addition, it is also possible to manufacture a multilayer printed wiring board using the copper clad laminated board which has a multilayer structure.
[0040]
【The invention's effect】
As described above, the present invention can perform metal plating only on a part of the through-holes and via inner walls of the printed wiring board, and moreover, since etching is performed after the surface conductor layer is uniformly thinned, high accuracy is achieved. It is possible to realize a method of manufacturing a printed wiring board that makes it possible to efficiently manufacture a printed wiring board having a circuit.
[Brief description of the drawings]
FIG. 1 is a process cross-sectional view showing a method for manufacturing a printed wiring board in an embodiment of the present invention. FIG. 2 is a process cross-sectional view showing a method for manufacturing a printed wiring board in an embodiment of the present invention. Process cross-sectional view showing a conventional printed wiring board manufacturing method [FIG. 4] Process cross-sectional view showing another conventional printed wiring board manufacturing method [Explanation of symbols]
DESCRIPTION OF
Claims (12)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000023672A JP4395959B2 (en) | 2000-02-01 | 2000-02-01 | Method for manufacturing printed wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000023672A JP4395959B2 (en) | 2000-02-01 | 2000-02-01 | Method for manufacturing printed wiring board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001217540A JP2001217540A (en) | 2001-08-10 |
JP4395959B2 true JP4395959B2 (en) | 2010-01-13 |
Family
ID=18549797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000023672A Expired - Fee Related JP4395959B2 (en) | 2000-02-01 | 2000-02-01 | Method for manufacturing printed wiring board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4395959B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009164353A (en) | 2008-01-07 | 2009-07-23 | Fujitsu Ltd | Wiring board, its manufacturing method, and wiring board assembly |
JP2010067897A (en) * | 2008-09-12 | 2010-03-25 | Hitachi Chem Co Ltd | Method of manufacturing printed circuit board |
JP2012094664A (en) | 2010-10-27 | 2012-05-17 | Fujitsu Ltd | Board unit, network device, and manufacturing method of board unit |
-
2000
- 2000-02-01 JP JP2000023672A patent/JP4395959B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001217540A (en) | 2001-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5258094A (en) | Method for producing multilayer printed wiring boards | |
KR101375998B1 (en) | Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate | |
JP4405993B2 (en) | Method for manufacturing high-density printed circuit board | |
JP2004311736A (en) | Method for manufacturing built-up multilayer wiring board incorporating chip comp0nents | |
JPH05218618A (en) | Manufacture of printed wiring board | |
JPH11186698A (en) | Manufacture of circuit board, and circuit board | |
KR100704920B1 (en) | Pcb and it's manufacturing method used bump board | |
JP2002324974A (en) | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board | |
US20080209722A1 (en) | Method for forming via hole having fine hole land | |
JP4292638B2 (en) | Wiring board manufacturing method | |
JP4395959B2 (en) | Method for manufacturing printed wiring board | |
JPH1154926A (en) | One-sided circuit board and its manufacture | |
KR100704911B1 (en) | Electronic chip embedded pcb and method of the same | |
JP2011222962A (en) | Print circuit board and method of manufacturing the same | |
JP2655447B2 (en) | Multilayer printed wiring board for surface mounting and method of manufacturing the same | |
JP3941463B2 (en) | Manufacturing method of multilayer printed wiring board | |
JP4802402B2 (en) | High-density multilayer build-up wiring board and manufacturing method thereof | |
KR100771283B1 (en) | Plugging Method of via hole in PCB | |
JP2000294930A (en) | Manufacture of multilayer printed circuit board and semiconductor device using the multilayer printed circuit board | |
JP2004103739A (en) | Multilayer wiring board, material therefor, and method for manufacturing the same | |
JP2005108941A (en) | Multilayer wiring board and its manufacturing method | |
JP2001332858A (en) | Multi-layered printed wiring board | |
JP2003046244A (en) | Multilayer wiring board and its manufacturing method | |
JPH10200264A (en) | Multilayer printed wiring board and manufacture thereof | |
JPH11284342A (en) | Package and manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090619 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091012 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |