JPH10200264A - Multilayer printed wiring board and manufacture thereof - Google Patents

Multilayer printed wiring board and manufacture thereof

Info

Publication number
JPH10200264A
JPH10200264A JP7797A JP7797A JPH10200264A JP H10200264 A JPH10200264 A JP H10200264A JP 7797 A JP7797 A JP 7797A JP 7797 A JP7797 A JP 7797A JP H10200264 A JPH10200264 A JP H10200264A
Authority
JP
Japan
Prior art keywords
layer
via hole
wiring board
conductor circuit
printed wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7797A
Other languages
Japanese (ja)
Inventor
Yasuji Hiramatsu
靖二 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP7797A priority Critical patent/JPH10200264A/en
Publication of JPH10200264A publication Critical patent/JPH10200264A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain reliable continuity by filling and hardening a conductive paste contg. conductive grains and resin matrix as main components into at least one inner layer via-opening and connecting its surface to an outer layer via formed on a dissolved rough surface. SOLUTION: A conductive paste 6 contg. conductive grains and resin matrix as main components is filled into and hardened in inner layer via-openings 5. A protective film 4 is peeled off to remove the paste 6, thereby forming smoothed inner layer vias 7 made of the paste 6. Epoxy resin grains on the surface of an adhesive layer 3 are dissolved away by acid, etc., to rough the adhesive layer surface and the surfaces of the vias 7. A resist 8 is formed on a wiring board contg. a catalyst nuclei and outer layer circuit is formed on another part having no resist. Outer layer vias may be superposed to obtain reliable continuity.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、多層プリント配線
板およびその製造方法に関し、とくに重畳して設けた多
段のバイアホールを信頼性良く導通接続できるビルドア
ップ多層プリント配線板とその製造方法について提案す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board and a method of manufacturing the same, and more particularly, to a build-up multilayer printed wiring board capable of connecting conductive via holes provided in a superposed manner with high reliability and a method of manufacturing the same. I do.

【0002】[0002]

【従来の技術】ビルドアップ多層プリント配線板は、導
体回路と層間絶縁材層とを交互にビルドアップし、バイ
アホールなどによって内・外層の導体回路を接続,導通
してなる配線板であり、主としてアディティブ法により
製造されている。
2. Description of the Related Art A build-up multilayer printed wiring board is a wiring board in which conductive circuits and interlayer insulating layers are alternately built up, and inner and outer conductive circuits are connected and conductive through via holes or the like. It is mainly manufactured by the additive method.

【0003】このアディティブ法は、例えば、ガラスエ
ポキシ等の絶縁基板表面に無電解めっき用接着剤を塗布
して接着剤層を形成し、次いで、この接着剤層にバイア
ホール形成用の開口部を設けかつその表面を粗化面と
し、その後、その粗化面にめっきレジストを形成してか
ら無電解めっきによってバイアホールを含む導体回路を
形成する方法である。
In the additive method, for example, an adhesive for electroless plating is applied to the surface of an insulating substrate such as glass epoxy to form an adhesive layer, and then an opening for forming a via hole is formed in the adhesive layer. This is a method in which a conductor circuit including via holes is formed by providing a roughened surface, forming a plating resist on the roughened surface, and then electroless plating.

【0004】このような方法によれば、前記バイアホー
ルは、無電解めっきにより接着剤層に設けた開口部に形
成され、その形状は凹状となる。そのため、この凹状の
バイアホール直上にさらに外層側の導体回路と接続する
ためのバイアホールを外層側の接着剤層に形成すると、
内・外層のバイアホールどうしの接続面は、図3に示す
ように、外層側の接着剤層に設けた開口部の側壁下端部
のみとなる。しかも、前記開口部の側壁下端部は、内層
側バイアホールのランドに位置合わせする必要がある。
それ故、このような構成にある重畳した内・外層のバイ
アホールどうしは、良好な接続信頼性が得られないとい
うのが実情であった。
According to such a method, the via hole is formed in the opening provided in the adhesive layer by electroless plating, and has a concave shape. Therefore, when a via hole for connecting to a conductor circuit on the outer layer is formed in the adhesive layer on the outer layer directly above the concave via hole,
As shown in FIG. 3, the connection surface between the inner and outer via holes is only the lower end of the side wall of the opening provided in the adhesive layer on the outer layer side. In addition, the lower end of the side wall of the opening needs to be aligned with the land of the inner via hole.
Therefore, it has been a fact that good connection reliability cannot be obtained between the via holes of the inner and outer layers overlapped in such a configuration.

【0005】[0005]

【発明が解決しようとする課題】本発明の目的は、内層
側バイアホールの直上にさらに外層の導体回路と接続す
るための外層側バイアホールを重畳して形成しても電気
的な接続信頼性に優れる多層プリント配線板の新規な構
造を提供することにある。本発明の他の目的は、上記構
造を有する多層プリント配線板を有利に製造する方法を
提案することにある。
SUMMARY OF THE INVENTION It is an object of the present invention to provide an electrical connection reliability even when an outer via hole for connecting to a conductor circuit of an outer layer is further formed immediately above the inner via hole. It is an object of the present invention to provide a novel structure of a multilayer printed wiring board having excellent characteristics. Another object of the present invention is to propose a method for advantageously producing a multilayer printed wiring board having the above structure.

【0006】[0006]

【課題を解決するための手段】発明者は、上記目的の実
現に向け鋭意研究を行った結果、以下の内容を要旨構成
とする発明に想到した。すなわち、本発明は、 (1) 基板上に、内層導体回路と外層導体回路が層間絶縁
材層を介して積層されてなり、内・外層の導体回路が層
間絶縁材層に設けられたバイアホールにより電気的に接
続されてなる多層プリント配線板において、少なくとも
1の内層側バイアホールは、導電性粒子と樹脂マトリッ
クスを主成分とする導電性ペーストをバイアホール用開
口内に充填し硬化したものからなり、かつその表面には
導電性粒子または樹脂マトリックスを溶解除去してなる
粗化面を有し、その直上に重畳して形成した外層側バイ
アホールまたは外層導体回路と電気的に接続されている
ことを特徴とする多層プリント配線板である。
Means for Solving the Problems The inventor of the present invention has intensively studied for realizing the above-mentioned object, and as a result, has arrived at an invention having the following content as a gist configuration. That is, the present invention provides: (1) a via hole in which an inner conductor circuit and an outer conductor circuit are laminated via an interlayer insulating material layer on a substrate, and inner and outer conductor circuits are provided in the interlayer insulating material layer; In the multilayer printed wiring board electrically connected by the above, at least one inner layer side via hole is formed by filling a conductive paste containing conductive particles and a resin matrix as main components into the via hole opening and hardening the paste. And has a roughened surface formed by dissolving and removing conductive particles or a resin matrix on its surface, and is electrically connected to an outer via hole or an outer conductor circuit formed by being superimposed on the surface. A multilayer printed wiring board characterized by the above.

【0007】(2) 基板上に、内層導体回路と外層導体回
路を層間絶縁材層を介して積層し、内・外層の導体回路
を層間絶縁材層に設けられたバイアホールによって電気
的に接続してなる多層プリント配線板の製造方法におい
て、少なくとも1の内層側バイアホールを、内層導体回
路を有する基板表面に形成した層間絶縁材層に対しレー
ザ光を照射して、その内層導体に達する開口を設け、こ
の開口内に導電性粒子と樹脂マトリックスを主成分とす
る導電性ペーストを充填し硬化して形成し、その直上に
重畳して形成する外層側バイアホールまたは外層導体回
路と電気的に接続し、前記外層側バイアホールまたは前
記外層導体回路を、前記内層側バイアホールと前記層間
絶縁材層の表面を酸あるいは酸化剤によって粗化面とし
た後に形成することを特徴とする多層プリント配線板の
製造方法である。
(2) An inner conductor circuit and an outer conductor circuit are laminated on a substrate via an interlayer insulating layer, and the inner and outer conductor circuits are electrically connected by via holes provided in the interlayer insulating layer. In the method for manufacturing a multilayer printed wiring board, at least one inner-layer-side via hole is irradiated with a laser beam to an interlayer insulating material layer formed on the surface of a substrate having an inner-layer conductor circuit, and an opening reaching the inner-layer conductor is formed. The opening is filled with a conductive paste containing conductive particles and a resin matrix as a main component, cured and formed, and electrically connected to an outer-layer via hole or an outer-layer conductor circuit that is formed by being superimposed immediately thereon. Connecting, forming the outer layer side via hole or the outer layer conductor circuit after roughening the surface of the inner layer side via hole and the interlayer insulating material layer with an acid or an oxidizing agent. This is a method for manufacturing a multilayer printed wiring board.

【0008】[0008]

【発明の実施の形態】本発明の多層プリント配線板は、
少なくとも1の内層側バイアホールを、導電性粒子と樹
脂マトリックスを主成分とする導電性ペーストをバイア
ホール用開口内に充填し硬化したもので構成した点に特
徴がある。このような多層プリント配線板を製造する本
発明方法は、内層側バイアホールを、内層導体回路を有
する基板表面に形成した層間絶縁材層に対しレーザ光を
照射して、その内層導体に達する開口を設け、この開口
内に導電性粒子と樹脂マトリックスを主成分とする導電
性ペーストを充填し硬化して形成する点に特徴がある。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The multilayer printed wiring board of the present invention
It is characterized in that at least one inner-layer-side via hole is formed by filling a conductive paste containing conductive particles and a resin matrix as main components into an opening for the via hole and curing the paste. According to the method of the present invention for manufacturing such a multilayer printed wiring board, an inner layer side via hole is irradiated with a laser beam onto an interlayer insulating material layer formed on the surface of a substrate having an inner layer conductor circuit to form an opening reaching the inner layer conductor. The opening is filled with a conductive paste containing conductive particles and a resin matrix as main components, and the opening is formed by curing.

【0009】これにより、前記内層側バイアホールは、
直上に形成される外層側のバイアホールや導体回路に対
し、バイアホール用開口の大きさに相当する面を介して
電気的に面接続される。その結果、内層側バイアホール
の直上に導体回路やさらに外層の導体回路と接続するた
めの外層側バイアホールを重畳して形成しても電気的な
接続信頼性に優れる。
[0009] Thereby, the inner layer side via hole is
It is electrically surface-connected to a via hole or a conductor circuit on the outer layer formed immediately above via a surface corresponding to the size of the via hole opening. As a result, the electrical connection reliability is excellent even if the outer layer via hole for connecting to the conductor circuit or the outer layer conductor circuit is formed directly above the inner layer via hole.

【0010】本発明方法は、前記内層側バイアホールの
直上に重畳して形成する外層導体回路または外層側バイ
アホールを、その形成面である前記内層側バイアホール
と前記層間絶縁材層の表面を酸あるいは酸化剤によって
粗化面した後に形成する点に他の特徴がある。
In the method of the present invention, the outer layer conductor circuit or the outer layer via hole which is formed to be superimposed on the inner layer side via hole is formed by forming the inner layer side via hole and the surface of the interlayer insulating material layer. Another feature is that it is formed after roughening with an acid or an oxidizing agent.

【0011】これにより、前記内層側バイアホールと前
記層間絶縁材層は、その表面が粗面化され、このアンカ
ー効果により、直上に重畳して形成する導体回路または
外層側バイアホールと密着性良く接続される。
As a result, the surfaces of the inner via hole and the interlayer insulating material layer are roughened, and the anchor effect provides good adhesion to a conductor circuit or an outer via hole formed to be superimposed directly on the inner via hole. Connected.

【0012】このような本発明において、前記導電性ペ
ーストは、導電性粒子と樹脂マトリックスを主成分とす
るペーストであり、導電性粒子および樹脂マトリックス
のうちのいずれか少なくとも一方が酸や酸化剤で溶解除
去できるもので構成される。ここで、酸や酸化剤で溶解
除去できる導電性粒子としては、銀や銅、Ni、Auを用い
ることができ、酸や酸化剤で溶解除去できる樹脂マトリ
ックスとしては、エポキシ樹脂、ポリフェニレンエーテ
ル(PPE)、ポリスルフォン(PS)、ポリエチレン
テレフタレート(PET)、ポリイミド(PI)を用い
ることができる。
In the present invention, the conductive paste is a paste containing conductive particles and a resin matrix as main components, and at least one of the conductive particles and the resin matrix is made of an acid or an oxidizing agent. It is composed of something that can be dissolved and removed. Here, silver, copper, Ni, and Au can be used as the conductive particles that can be dissolved and removed with an acid or an oxidizing agent, and epoxy resin, polyphenylene ether (PPE) can be used as a resin matrix that can be dissolved and removed with an acid or an oxidizing agent. ), Polysulfone (PS), polyethylene terephthalate (PET), and polyimide (PI).

【0013】次に、本発明にかかる多層プリント配線板
の製造方法を図1に示す一製造工程に従って説明する。 (1) まず、コア基板1の表面に内層銅パターン2を形成
した配線基板を作製する(図1(a) 参照)。このコア基
板1への銅パターン2の形成は、銅張積層板をエッチン
グして行うか、あるいは、ガラスエポキシ基板やポリイ
ミド基板、セラミック基板、金属基板などの基板に無電
解めっき用接着剤層を形成し、この接着剤層表面を粗化
して粗化面とし、ここに無電解めっきを施して行う方法
がある。なお、コア基板1には、スルーホールが形成さ
れ、このスルーホールを介して表面と裏面の配線層を電
気的に接続することができる。
Next, a method for manufacturing a multilayer printed wiring board according to the present invention will be described with reference to one manufacturing process shown in FIG. (1) First, a wiring board having an inner copper pattern 2 formed on the surface of a core board 1 is manufactured (see FIG. 1A). The copper pattern 2 is formed on the core substrate 1 by etching a copper-clad laminate, or by applying an adhesive layer for electroless plating to a substrate such as a glass epoxy substrate, a polyimide substrate, a ceramic substrate, or a metal substrate. There is a method of forming and roughening the surface of the adhesive layer to form a roughened surface, and performing electroless plating on the roughened surface. It should be noted that a through hole is formed in the core substrate 1, and the wiring layer on the front surface and the back surface can be electrically connected through the through hole.

【0014】(2)次に、前記 (1)で作製した配線基板の
上に、例えばロールコータなどの塗布装置を用いて層間
絶縁材を塗布し、次いで乾燥してから例えば 150℃×3
時間の条件で熱硬化することにより、層間絶縁剤層3を
形成する(図1(b) 参照)。なお、感光性樹脂の場合
は、露光硬化したのち熱硬化することにより、層間絶縁
剤層3を形成する。
(2) Next, an interlayer insulating material is applied on the wiring board manufactured in the above (1) using an application device such as a roll coater, and then dried, and then dried at 150 ° C. × 3.
By thermal curing under the condition of time, the interlayer insulating layer 3 is formed (see FIG. 1 (b)). Incidentally, in the case of a photosensitive resin, the interlayer insulating layer 3 is formed by heat curing after exposure curing.

【0015】ここで、上記層間絶縁材としては、無電解
めっき用接着剤を用いることが望ましい。この無電解め
っき用接着剤は、硬化処理された酸あるいは酸化剤に可
溶性の耐熱性樹脂粒子が、酸あるいは酸化剤に難溶性の
未硬化の耐熱性樹脂中に分散されてなるものが最適であ
る。これは、酸あるいは酸化剤に可溶性の耐熱性樹脂粒
子を溶解除去することにより、接着剤層表面に蛸壺状の
アンカーを形成でき、導体回路との密着性を改善できる
からである。
Here, it is desirable to use an adhesive for electroless plating as the interlayer insulating material. The most suitable adhesive for electroless plating is one in which heat-resistant resin particles soluble in a cured acid or oxidizing agent are dispersed in an uncured heat-resistant resin hardly soluble in an acid or oxidizing agent. is there. This is because by dissolving and removing the heat-resistant resin particles soluble in the acid or the oxidizing agent, an octopus-shaped anchor can be formed on the surface of the adhesive layer, and the adhesion to the conductor circuit can be improved.

【0016】上記無電解めっき用接着剤において、特に
硬化処理された前記耐熱性樹脂粒子としては、平均粒
径が10μm以下の耐熱性樹脂粉末、平均粒径が2μm
以下の耐熱性樹脂粉末を凝集させた凝集粒子、平均粒
径が10μm以下の耐熱性粉末樹脂粉末と平均粒径が2μ
m以下の耐熱性樹脂粉末との混合物、平均粒径が2〜
10μmの耐熱性樹脂粉末の表面に平均粒径が2μm以下
の耐熱性樹脂粉末または無機粉末のいずれか少なくとも
1種を付着させてなる疑似粒子、から選ばれるいずれか
少なくとも1種を用いることが望ましい。これらは、よ
り複雑なアンカーを形成できるからである。
In the above-mentioned adhesive for electroless plating, the heat-resistant resin particles particularly subjected to the curing treatment include a heat-resistant resin powder having an average particle size of 10 μm or less, and an average particle size of 2 μm.
Aggregated particles obtained by aggregating the following heat-resistant resin powder, a heat-resistant powder resin powder having an average particle size of 10 μm or less and an average particle size of 2 μm
m and a mixture with a heat-resistant resin powder having a mean particle size of 2 or less.
It is desirable to use at least one selected from pseudo particles obtained by adhering at least one of a heat-resistant resin powder or an inorganic powder having an average particle diameter of 2 μm or less to the surface of a 10 μm heat-resistant resin powder. . This is because they can form more complex anchors.

【0017】(3)前記(2) で形成した層間絶縁剤層3の
上に、必要に応じて保護フィルム4を熱圧着により貼合
する(図1(c) 参照)。ここで、保護フィルム4として
は、ポリイミド(PI)やポリエチレンテレフタレート
(PET)、ポリブチレンテレフタレート(PBT)、
ポリフェニレンスルフィド(PPS)などのフィルムを
用いることができる。
(3) A protective film 4 is bonded on the interlayer insulating agent layer 3 formed in the above (2) by thermocompression as required (see FIG. 1 (c)). Here, as the protective film 4, polyimide (PI), polyethylene terephthalate (PET), polybutylene terephthalate (PBT),
A film such as polyphenylene sulfide (PPS) can be used.

【0018】(4)次に、 (1)〜(3) の工程を経た基板に
対し、レーザ光を照射するレーザ加工を行うことによ
り、接着剤層3と保護フィルム4を貫通するバイアホー
ル形成用開口5を穿孔する(図1(d) 参照)。ここで、
レーザ加工に用いるレーザ光としては、CO2 ガスレー
ザあるいはエキシマレーザを用いることができる。
(4) Next, the substrate having undergone the steps (1) to (3) is subjected to laser processing for irradiating a laser beam to form a via hole penetrating the adhesive layer 3 and the protective film 4. Perforation 5 is made (see FIG. 1 (d)). here,
As a laser beam used for laser processing, a CO 2 gas laser or an excimer laser can be used.

【0019】なお、上記 (2)および(3) で接着剤層3を
熱硬化して保護フィルム4を貼合する前に、感光性樹脂
からなる接着剤層3を露光現像することによりバイアホ
ール形成用開口5を穿孔する方法がある。しかし、この
方法は、前記バイアホール形成用開口5に合わせた保護
フィルム4の孔開けが難しい点で効率的な方法ではなく
不利である。
Before the adhesive layer 3 is heat-cured in the above (2) and (3) and the protective film 4 is bonded, the adhesive layer 3 made of a photosensitive resin is exposed and developed to form a via hole. There is a method of perforating the forming opening 5. However, this method is not an efficient method but disadvantageous in that it is difficult to form a hole in the protective film 4 in accordance with the via hole forming opening 5.

【0020】(5)バイアホール形成用開口5の底部の導
体回路面に残った樹脂残渣を除去するために、例えば、
過マンガン酸カリウム液、クロム酸と硫酸の混液などに
浸漬するデスミア処理を行う(図1(e) 参照)。また、
2 プラズマ等のプラズマ処理を行ってもよい。
(5) To remove the resin residue remaining on the conductive circuit surface at the bottom of the via hole forming opening 5, for example,
Desmear treatment is performed by immersing in a potassium permanganate solution or a mixed solution of chromic acid and sulfuric acid (see FIG. 1 (e)). Also,
Plasma treatment such as O 2 plasma may be performed.

【0021】(6)次に、導電性粒子と樹脂マトリックス
を主成分とする導電性ペースト6を上記バイアホール形
成用開口5内に充填し硬化する(図1(f) 参照)。ここ
で、導電性ペースト6を開口5内に充填する方法として
は、印刷法やディスペンス、インクジェットがある。上
記導電性粒子としては、20〜30μmの板状の銀や銅、
金、Niを用いることが望ましく、上記樹脂マトリックス
としては、エポキシ樹脂やポリフェニレンエーテル(P
PE)、ポリスルフォン(PS)、ポリエチレンテレフ
タレート(PET)、ポリイミド(PI)を用いること
が望ましい。また、上記導電性ペーストとしては、印刷
時の粘度で1〜200 Pa・s、充填硬化後の比抵抗で 1.0
×10-3Ω・cm以下となるものを用いることが望ましい。
(6) Next, a conductive paste 6 containing conductive particles and a resin matrix as main components is filled in the via hole forming opening 5 and hardened (see FIG. 1 (f)). Here, as a method for filling the opening 5 with the conductive paste 6, there are a printing method, a dispensing method, and an inkjet method. As the conductive particles, plate-like silver or copper of 20 to 30 μm,
Preferably, gold or Ni is used. As the resin matrix, epoxy resin or polyphenylene ether (P
It is desirable to use PE), polysulfone (PS), polyethylene terephthalate (PET), and polyimide (PI). The conductive paste has a viscosity of 1 to 200 Pa · s at the time of printing and a specific resistance of 1.0 after filling and curing.
It is desirable to use a material having a resistivity of × 10 −3 Ω · cm or less.

【0022】(7)次に、保護フィルム4を剥がすことに
より、開口5内部以外に印刷された導電性ペースト6を
除去し、さらに必要に応じて研磨し、表面を接着剤層3
の表面と同一平面上になるように平滑化した導電性ペー
スト6からなる内層側バイアホール7を形成する(図1
(g) 参照)。この工程では、上記 (3)の工程で保護フィ
ルム4を貼合しない場合は、開口5内部以外に印刷され
た導電性ペースト6を研磨によって除去し、表面を接着
剤層3の表面と同一平面上になるように平滑化した導電
性ペースト6からなるバイアホール7を形成する。
(7) Next, by peeling off the protective film 4, the conductive paste 6 printed on the portion other than the inside of the opening 5 is removed, and further polished if necessary, so that the surface of the adhesive layer 3 is removed.
An inner via hole 7 made of a conductive paste 6 smoothed so as to be flush with the surface of the substrate is formed (FIG. 1).
(g)). In this step, if the protective film 4 is not to be bonded in the step (3), the conductive paste 6 printed outside the opening 5 is removed by polishing, and the surface is flush with the surface of the adhesive layer 3. Via holes 7 made of a conductive paste 6 smoothed upward are formed.

【0023】(8)次に、前記接着剤層3の表面に存在す
るエポキシ樹脂粒子を酸あるいは酸化剤によって溶解除
去することにより、接着剤層3表面を粗化処理すると同
時に、前記バイアホール7の表面に存在する導電性粒子
もしくは樹脂マトリックスを酸あるいは酸化剤によって
溶解除去することにより、バイアホール7表面を粗化処
理する(図1(h) 参照)。ここで、上記酸としては、リ
ン酸、塩酸、硫酸、あるいは蟻酸や酢酸などの有機酸が
あるが、特に有機酸を用いることが望ましい。一方、上
記酸化剤としては、クロム酸、過マンガン酸塩(過マン
ガン酸カリウムなど)を用いることが望ましい。
(8) Next, the surface of the adhesive layer 3 is roughened by dissolving and removing the epoxy resin particles present on the surface of the adhesive layer 3 with an acid or an oxidizing agent. The surface of the via hole 7 is roughened by dissolving and removing the conductive particles or resin matrix present on the surface of the via hole 7 with an acid or an oxidizing agent (see FIG. 1 (h)). Here, examples of the acid include phosphoric acid, hydrochloric acid, sulfuric acid, and organic acids such as formic acid and acetic acid, and it is particularly preferable to use an organic acid. On the other hand, it is desirable to use chromic acid and permanganate (such as potassium permanganate) as the oxidizing agent.

【0024】(9)次に、接着剤層3表面およびバイアホ
ール7表面を粗化した配線基板に触媒核を付与する。触
媒核の付与には、貴金属イオンや貴金属コロイドなどを
用いることが望ましく、一般的には、塩化パラジウムや
パラジウムコロイドを使用する。なお、触媒核を固定す
るために加熱処理を行うことが望ましい。このような触
媒核としてはパラジウムがよい。
(9) Next, a catalyst nucleus is applied to the wiring substrate having the surface of the adhesive layer 3 and the surface of the via hole 7 roughened. It is desirable to use a noble metal ion or a noble metal colloid for providing the catalyst nucleus, and generally, palladium chloride or a palladium colloid is used. Note that it is desirable to perform a heat treatment to fix the catalyst core. Palladium is preferred as such a catalyst core.

【0025】(10) 次に、触媒核を付与した配線基板に
めっきレジスト8を形成する。めっきレジスト組成物と
しては、特にクレゾールノボラックやフェノールノボラ
ック型エポキシ樹脂のアクリレートとイミダゾール硬化
剤からなる組成物を用いることが望ましいが、他に市販
品を使用することもできる。
(10) Next, a plating resist 8 is formed on the wiring substrate provided with the catalyst nucleus. As the plating resist composition, it is particularly desirable to use a composition comprising an acrylate of a cresol novolak or a phenol novolak type epoxy resin and an imidazole curing agent, but other commercially available products can also be used.

【0026】(11) 次に、めっきレジスト非形成部に無
電解めっきを施し、パッドを含む外層導体回路9を形成
してプリント配線板を製造する(図1(i) 参照)。ここ
で、上記無電解めっきとしては、銅めっきを用いること
が望ましい。
(11) Next, electroless plating is applied to the portion where the plating resist is not formed, and the outer conductor circuit 9 including the pad is formed to manufacture a printed wiring board (see FIG. 1 (i)). Here, it is desirable to use copper plating as the electroless plating.

【0027】(12) さらに、上記 (2)〜(11)の工程を繰
り返すことにより、所望の多層プリント配線板を製造す
る(図1(j) 参照)。
(12) Further, by repeating the above steps (2) to (11), a desired multilayer printed wiring board is manufactured (see FIG. 1 (j)).

【0028】なお、上記実施態様では、全てのバイアホ
ールを導電性粒子と樹脂マトリックスを主成分とする導
電性ペーストで構成した多層プリント配線板を製造する
方法を説明した。本発明方法では他に、内層側バイアホ
ールのみを導電性ペーストで構成した多層プリント配線
板、内層側バイアホールのうちの直上に外層側バイアホ
ールを重畳するもののみを導電性ペーストで構成した多
層プリント配線板などを製造することができる。つま
り、本発明方法では、少なくとも1の内層側バイアホー
ルを、内層導体回路を有する基板表面に形成した層間絶
縁材層に対しレーザ光を照射して、その内層導体に達す
る穴を設け、この穴に導電性粒子と樹脂マトリックスを
主成分とする導電性ペーストを充填し硬化して形成し、
その直上に外層導体回路または外層側バイアホールを重
畳して形成する。
In the above embodiment, a method of manufacturing a multilayer printed wiring board in which all via holes are formed of a conductive paste containing conductive particles and a resin matrix as main components has been described. In the method of the present invention, in addition, a multilayer printed wiring board in which only the inner-layer-side via holes are formed of a conductive paste, a multilayer in which only the inner-layer-side via holes having the outer-layer-side via holes superimposed thereon are formed of a conductive paste only. A printed wiring board or the like can be manufactured. That is, in the method of the present invention, at least one inner via hole is formed by irradiating a laser beam to the interlayer insulating material layer formed on the surface of the substrate having the inner conductor circuit to form a hole reaching the inner conductor. Filled with conductive paste containing conductive particles and resin matrix as the main component, cured and formed,
An outer layer conductor circuit or an outer layer side via hole is formed immediately above it so as to overlap.

【0029】このようにして製造される本発明の多層プ
リント配線板は、導電性ペーストからなる内層側バイア
ホール部分の構造として、例えば、以下に示すような態
様がある。 .前記内層側バイアホールの上側に形成する外層導体
回路とは電気的に接続されず、外層側バイアホールと直
接に導通接続された構造を有する多層プリント配線板が
ある。このうち、外層側バイアホールが導電性ペースト
からなる構造のもの(図2(a) 参照)と外層側バイアホ
ールが従来既知の無電解めっき層からなる構造のもの
(図2(b) 参照)がある。 .前記内層側バイアホールの直上に形成する外層導体
回路のうちの一部を導体パッドとし、この導体パッドを
介して外層側バイアホールと電気的に接続された構造を
有する多層プリント配線板がある。このうち、外層側バ
イアホールが導電性ペーストからなる構造のもの(図2
(c) 参照)と外層側バイアホールが従来既知の無電解め
っき層からなる構造のもの(図2(d) 参照)がある。
The multilayer printed wiring board of the present invention manufactured as described above has, for example, the following embodiments as the structure of the inner-layer side via hole portion made of the conductive paste. . There is a multilayer printed wiring board having a structure that is not electrically connected to an outer conductor circuit formed above the inner via hole but is directly electrically connected to the outer via hole. Among them, the outer via hole has a structure made of a conductive paste (see FIG. 2A) and the outer via hole has a structure made of a conventionally known electroless plating layer (see FIG. 2B). There is. . There is a multilayer printed wiring board having a structure in which a part of an outer-layer conductor circuit formed directly above the inner-layer via hole is used as a conductor pad and is electrically connected to the outer-layer via hole via the conductor pad. Of these, the outer-layer-side via hole has a structure made of conductive paste (FIG. 2).
(see FIG. 2 (c)) and those having a structure in which the outer via hole is formed of a conventionally known electroless plating layer (see FIG. 2 (d)).

【0030】なお、本発明の多層プリント配線板は、プ
リント配線板に一般的に行われている各種の加工処理、
例えば、表面へのソルダーレジスト層の形成、表面配線
パターン上へのニッケル/金めっきやはんだ処理、穴開
け加工、キャビティー加工、スルーホールめっき処理等
を施すことができる。また、本発明の多層プリント配線
板は、ICパッケージやベアチップ、チップ部品等の電
子部品を実装するために用いられる。
It should be noted that the multilayer printed wiring board of the present invention can be used for various processings generally performed on printed wiring boards.
For example, formation of a solder resist layer on the surface, nickel / gold plating or soldering on the surface wiring pattern, drilling, cavity processing, through-hole plating, or the like can be performed. Further, the multilayer printed wiring board of the present invention is used for mounting electronic components such as IC packages, bare chips, and chip components.

【0031】[0031]

【発明の効果】以上説明したように本発明によれば、内
層側バイアホールの直上にさらに外層の導体回路と接続
するための外層側バイアホールを重畳して形成しても電
気的な接続信頼性に優れる多層プリント配線板を提供す
ることができる。これにより、内層側バイアホールの上
に外層側バイアホールを自由に形成することができるの
で、より高密度な配線が可能となる。
As described above, according to the present invention, electrical connection reliability can be obtained even when an outer layer via hole for connecting to an outer layer conductor circuit is further formed immediately above the inner layer via hole. It is possible to provide a multilayer printed wiring board having excellent properties. As a result, the outer-layer via hole can be freely formed on the inner-layer via hole, so that a higher-density wiring is possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の多層プリント配線板の一製造工程を示
す図である。
FIG. 1 is a view showing one manufacturing process of a multilayer printed wiring board according to the present invention.

【図2】本発明の多層プリント配線板における、導電性
ペーストからなる内層側バイアホール部分の実施形態を
示す部分断面図である。
FIG. 2 is a partial cross-sectional view showing an embodiment of an inner layer via hole portion made of a conductive paste in the multilayer printed wiring board of the present invention.

【図3】従来の多層プリント配線板における、重畳して
設けた多段のバイアホールの接続状態を示す部分断面図
である。
FIG. 3 is a partial cross-sectional view showing a connection state of multi-stage via holes provided to be overlapped in a conventional multilayer printed wiring board.

【符号の説明】[Explanation of symbols]

1 基板 2 内層銅パターン 3 層間絶縁材層(接着剤層) 4 保護フィルム 5 バイアホール用開口 6 導電ペースト 7 内層側バイアホール 8 めっきレジスト 9 外層導体回路(外層銅パターン) 10 外層側バイアホール DESCRIPTION OF SYMBOLS 1 Substrate 2 Inner layer copper pattern 3 Interlayer insulating material layer (adhesive layer) 4 Protective film 5 Via hole opening 6 Conductive paste 7 Inner layer side via hole 8 Plating resist 9 Outer layer conductor circuit (outer layer copper pattern) 10 Outer layer side via hole

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、内層導体回路と外層導体回路
が層間絶縁材層を介して積層されてなり、内・外層の導
体回路が層間絶縁材層に設けられたバイアホールにより
電気的に接続されてなる多層プリント配線板において、 少なくとも1の内層側バイアホールは、導電性粒子と樹
脂マトリックスを主成分とする導電性ペーストをバイア
ホール用開口内に充填し硬化したものからなり、かつそ
の表面には導電性粒子または樹脂マトリックスを溶解除
去してなる粗化面を有し、その直上に重畳して形成した
外層側バイアホールまたは外層導体回路と電気的に接続
されていることを特徴とする多層プリント配線板。
An inner conductor circuit and an outer conductor circuit are laminated on a substrate via an interlayer insulating material layer, and the inner and outer conductor circuits are electrically connected by via holes provided in the interlayer insulating material layer. In the connected multilayer printed wiring board, at least one inner layer side via hole is formed by filling a via hole opening with a conductive paste containing conductive particles and a resin matrix as main components, and curing the paste. The surface has a roughened surface formed by dissolving and removing conductive particles or a resin matrix, and is electrically connected to an outer layer side via hole or outer layer conductor circuit formed by being superimposed directly on the surface. Multi-layer printed wiring board.
【請求項2】 基板上に、内層導体回路と外層導体回路
を層間絶縁材層を介して積層し、内・外層の導体回路を
層間絶縁材層に設けられたバイアホールによって電気的
に接続してなる多層プリント配線板の製造方法におい
て、 少なくとも1の内層側バイアホールを、内層導体回路を
有する基板表面に形成した層間絶縁材層に対しレーザ光
を照射して、その内層導体に達する開口を設け、この開
口内に導電性粒子と樹脂マトリックスを主成分とする導
電性ペーストを充填し硬化して形成し、その直上に重畳
して形成する外層側バイアホールまたは外層導体回路と
電気的に接続し、 前記外層側バイアホールまたは前記外層導体回路を、前
記内層側バイアホールと前記層間絶縁材層の表面を酸あ
るいは酸化剤によって粗化面とした後に形成することを
特徴とする多層プリント配線板の製造方法。
2. An inner conductor circuit and an outer conductor circuit are laminated on a substrate via an interlayer insulating layer, and the inner and outer conductor circuits are electrically connected by via holes provided in the interlayer insulating layer. A method of manufacturing a multilayer printed wiring board comprising: irradiating at least one inner layer side via hole with a laser beam to an interlayer insulating material layer formed on a surface of a substrate having an inner layer conductor circuit to form an opening reaching the inner layer conductor. This opening is filled with a conductive paste containing conductive particles and a resin matrix as the main components, cured and formed, and is electrically connected to an outer layer via hole or an outer layer conductor circuit which is formed by being superimposed on the conductive paste. Forming the outer-layer-side via hole or the outer-layer conductor circuit after roughening the surface of the inner-layer via hole and the surface of the interlayer insulating material layer with an acid or an oxidizing agent; Method for manufacturing a multilayer printed wiring board characterized.
JP7797A 1997-01-06 1997-01-06 Multilayer printed wiring board and manufacture thereof Pending JPH10200264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7797A JPH10200264A (en) 1997-01-06 1997-01-06 Multilayer printed wiring board and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7797A JPH10200264A (en) 1997-01-06 1997-01-06 Multilayer printed wiring board and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH10200264A true JPH10200264A (en) 1998-07-31

Family

ID=11464110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7797A Pending JPH10200264A (en) 1997-01-06 1997-01-06 Multilayer printed wiring board and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH10200264A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359468A (en) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd Multilayered printed wiring board having filled via hole structure and manufacturing method therefor
WO2009035014A1 (en) * 2007-09-11 2009-03-19 Ajinomoto Co., Inc. Process for producing multilayer printed wiring board
WO2009035071A1 (en) * 2007-09-14 2009-03-19 Ajinomoto Co., Inc. Method for manufacturing multilayer printed wiring board
WO2009066759A1 (en) * 2007-11-22 2009-05-28 Ajinomoto Co., Inc. Process for producing multilayered printed wiring board
CN114980537A (en) * 2022-06-28 2022-08-30 生益电子股份有限公司 Manufacturing method of PCB

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359468A (en) * 2001-05-31 2002-12-13 Toppan Printing Co Ltd Multilayered printed wiring board having filled via hole structure and manufacturing method therefor
WO2009035014A1 (en) * 2007-09-11 2009-03-19 Ajinomoto Co., Inc. Process for producing multilayer printed wiring board
US8337655B2 (en) 2007-09-11 2012-12-25 Ajinomoto Co., Inc. Process for producing multilayer printed wiring board
US8992713B2 (en) 2007-09-11 2015-03-31 Ajinomoto Co., Inc. Process for producing multilayer printed wiring board
WO2009035071A1 (en) * 2007-09-14 2009-03-19 Ajinomoto Co., Inc. Method for manufacturing multilayer printed wiring board
JP5532924B2 (en) * 2007-09-14 2014-06-25 味の素株式会社 Manufacturing method of multilayer printed wiring board
TWI457062B (en) * 2007-09-14 2014-10-11 Ajinomoto Kk Method for manufacturing multilayer printed circuit board
KR101464142B1 (en) * 2007-09-14 2014-11-25 아지노모토 가부시키가이샤 Method for manufacturing multilayer printed wiring board
WO2009066759A1 (en) * 2007-11-22 2009-05-28 Ajinomoto Co., Inc. Process for producing multilayered printed wiring board
JP5588683B2 (en) * 2007-11-22 2014-09-10 味の素株式会社 Manufacturing method of multilayer printed wiring board
KR20180030946A (en) * 2007-11-22 2018-03-26 아지노모토 가부시키가이샤 Process for producing multilayered printed wiring board
CN114980537A (en) * 2022-06-28 2022-08-30 生益电子股份有限公司 Manufacturing method of PCB

Similar Documents

Publication Publication Date Title
JP2004335704A (en) Printed-circuit board and method for manufacturing the same
JP2002100875A (en) Printed wiring board and capacitor
US6599617B2 (en) Adhesion strength between conductive paste and lands of printed wiring board, and manufacturing method thereof
JP3441368B2 (en) Multilayer wiring board and manufacturing method thereof
JP2003332739A (en) Multilayered printed wiring board and method of manufacturing multilayered printed wiring board
JP2000077850A (en) Multilayer wiring board and its manufacture
JP3317652B2 (en) Multilayer printed wiring board
JP2002271032A (en) Printed wiring board and manufacturing method therefor
JP4292638B2 (en) Wiring board manufacturing method
JP4315580B2 (en) Printed wiring board and printed wiring board manufacturing method
JPH10200264A (en) Multilayer printed wiring board and manufacture thereof
JP2001007248A (en) Package substrate
JP4437361B2 (en) Printed wiring board and printed wiring board manufacturing method
JP2001244636A (en) Printed wiring board
JP2002100874A (en) Printed wiring board and manufacturing method thereof
JPH11317578A (en) Manufacture of wiring board
JP7184679B2 (en) Printed wiring board and manufacturing method thereof
JP2000138457A (en) Multilayer interconnection board and its manufacture
JP2003046244A (en) Multilayer wiring board and its manufacturing method
JP3304061B2 (en) Manufacturing method of printed wiring board
JP2002151622A (en) Semiconductor circuit component and its manufacturing method
JP2008124124A (en) Core board manufacturing method, and wiring board manufacturing method
JP4395959B2 (en) Method for manufacturing printed wiring board
JP2001244635A (en) Method for manufacturing printed circuit board
JP2001332858A (en) Multi-layered printed wiring board