KR101367292B1

KR101367292B1 - Method for manufacturing wiring pattern

Info

Publication number: KR101367292B1
Application number: KR1020120153262A
Authority: KR
Inventors: 히로유키 간노; 요시무네 스즈키
Original assignee: 알프스 덴키 가부시키가이샤
Priority date: 2012-01-26
Filing date: 2012-12-26
Publication date: 2014-02-27
Also published as: CN103228108A; KR20130086922A; JP2013157344A

Abstract

도체 패턴을 전사하여 형성되는 배선 패턴을 제조할 때에, 그때마다 도금 레지스트 피막을 판 기판에 제조하는 종래 기술에 대하여, 전사용의 판 기판을 반복하여 이용할 수 있는 배선 패턴의 제조 방법을 제공하는 것을 목적으로 한다.
표면의 적어도 일부가 금속으로 이루어지는 판 기판(17) 상에 전기 도금함으로써 형성된 도체 패턴(11)을 기재(19) 상에 전사하는 배선 패턴의 제조 방법으로서, 상기 금속의 표면에는 절연성의 부동태층(15)이 형성되고, 부분적으로 레이저광을 조사함으로써 상기 부동태층(15)의 일부가 제거되어 있는 것을 특징으로 하였다.When manufacturing the wiring pattern formed by transferring a conductor pattern, to provide the manufacturing method of the wiring pattern which can repeat and use the board substrate for transcription | transfer with respect to the prior art which manufactures a plating resist film on a board substrate every time. The purpose.
A method of manufacturing a wiring pattern for transferring a conductor pattern 11 formed by electroplating on a plate substrate 17 made of at least a portion of a metal onto a substrate 19, wherein the surface of the metal has an insulating passivation layer ( 15) was formed, and part of the passivation layer 15 was removed by partially irradiating a laser beam.

Description

Manufacturing method of wiring pattern {METHOD FOR MANUFACTURING WIRING PATTERN}

본 발명은, 도체 패턴을 전사하는 것에 의해 형성되는 배선 패턴의 제조 방법에 관한 것이다.The present invention relates to a method for producing a wiring pattern formed by transferring a conductor pattern.

최근, 전자기기의 고기능화, 소형 박형화의 요구에 따라, 통상적인 프린트 배선판(PCB)의 제조 방법 이외의 배선 방법을 사용한 배선의 요구가 있고, 그 하나로서, 도체 패턴을 다른 기체에 전사함으로써, 배선 패턴을 형성하는 방법이 알려져 있다. In recent years, in accordance with the demand for higher functionality and smaller thickness of electronic devices, there has been a demand for wiring using a wiring method other than the conventional manufacturing method of a printed wiring board (PCB). As one of them, wiring is performed by transferring a conductor pattern to another substrate. A method of forming a pattern is known.

이 배선 패턴의 제조 방법의 종래예로서, 특허문헌 1에서는, 도 7에 나타내는 바와 같은 방법이 제안되어 있다. 도 7에 나타내는 종래예의 배선판의 제조 방법은, 먼저, 도 7(a)에 나타내는 바와 같이, 전사용 기재(基材)[판(版) 기판](901) 상의 피처리면(903)에, 패터닝된 도금 레지스트 피막(905)을 형성하고, 다음으로, 도 7(b)에 나타내는 바와 같이, 도금을 행함으로써, 피처리면(903)의 도금 레지스트 피막(905)이 없는 부분에, 금속 피막(도체 패턴)(902)을 형성한다. 마지막으로, 도금 레지스트 피막(905)을 박리하여, 도 7(c)에 나타내는 바와 같이, 금속 피막(902)이 전사용 기재(901) 상에 남겨진다. 그리고, 그 후의 공정에서, 도시는 생략하나, 판 기판(901) 상의 피처리면(903)에 대향하여 수지층(기재)을 배치하고, 수지층을 적층한 후에 전사용 기재(901)만을 박리하여, 금속 피막(902)을 수지층에 잔존시킴으로써, 금속 피막(902)이 전사된 배선판이 제조된다.As a prior art example of the manufacturing method of this wiring pattern, in patent document 1, the method as shown in FIG. 7 is proposed. The manufacturing method of the wiring board of the prior art example shown in FIG. 7 is patterned on the to-be-processed surface 903 on the transfer base material (board | substrate board | substrate) 901 as shown to FIG. 7 (a) first. The formed plating resist film 905 is formed, and then, as shown in FIG. 7B, the metal film (conductor) is formed on the portion where the plating resist film 905 of the to-be-processed surface 903 does not exist. Pattern) 902 is formed. Finally, the plating resist film 905 is peeled off, and the metal film 902 is left on the transfer base material 901 as shown in Fig. 7C. In the subsequent steps, although not shown, a resin layer (base material) is disposed to face the target surface 903 on the plate substrate 901, and after laminating the resin layer, only the transfer substrate 901 is peeled off. By leaving the metal film 902 in the resin layer, the wiring board on which the metal film 902 is transferred is manufactured.

일본 특허공개 제2004-228551호 공보Japanese Patent Laid-Open No. 2004-228551

그러나, 종래의 배선 패턴의 제조 방법은, 전사용 기재(판 기판)(901) 상의 피처리면(903)에 패터닝된 도금 레지스트 피막(905)을 형성하고, 도금 레지스트 피막(905)을 박리한 후, 형성된 금속 피막(도체 패턴)(902)을 전사하기 위하여, 전사용 기재(901)로부터 금속 피막(902)을 수지층(기재)에 전사할 때마다, 도금 레지스트 피막(905)을 전사용 기재(901)에 형성할 필요가 있었다. 이 때문에, 도체 패턴을 전사하는 것에 의해 형성되는 배선 패턴을 제조할 때에, 전사용의 판 기판을 반복하여 이용할 수 없다는 과제가 있었다.However, in the conventional method of manufacturing the wiring pattern, after forming the patterned plating resist film 905 on the surface to be processed 903 on the transfer substrate (plate substrate) 901, the plating resist film 905 is peeled off. In order to transfer the formed metal film (conductor pattern) 902, the plated resist film 905 is transferred to the substrate each time the metal film 902 is transferred from the transfer base material 901 to the resin layer (base material). It was necessary to form at 901. For this reason, when manufacturing the wiring pattern formed by transferring a conductor pattern, there existed a subject that the board substrate for transfer cannot be used repeatedly.

본 발명은, 상기 서술한 과제를 해결하는 것으로, 도체 패턴을 전사하여 형성되는 배선 패턴을 제조할 때에, 전사용의 판 기판을 반복하여 이용할 수 있는 배선 패턴의 제조 방법을 제공하는 것을 목적으로 한다.This invention solves the subject mentioned above, and an object of this invention is to provide the manufacturing method of the wiring pattern which can repeatedly use the board | substrate for transcription, when manufacturing the wiring pattern formed by transferring a conductor pattern. .

이 과제를 해결하기 위하여, 본 발명의 청구항 1에 의한 배선 패턴의 제조 방법은, 표면의 적어도 일부가 금속으로 이루어지는 판 기판 상에 전기 도금함으로써 형성된 도체 패턴을 기재 상에 전사하는 배선 패턴의 제조 방법으로서, 상기 금속의 표면에는, 절연성의 부동태층(不動態層)이 형성되고, 부분적으로 레이저광을 조사함으로써 상기 부동태층의 일부가 제거되어 있는 것을 특징으로 하는 것을 특징으로 하고 있다.MEANS TO SOLVE THE PROBLEM In order to solve this subject, the manufacturing method of the wiring pattern by Claim 1 of this invention is a manufacturing method of the wiring pattern which transfers the conductor pattern formed by electroplating on the board substrate which at least one part of a surface consists of metal. An insulating passivation layer is formed on the surface of the metal, and part of the passivation layer is removed by partially irradiating a laser beam.

또, 본 발명의 청구항 2에 의한 배선 패턴의 제조 방법은, 상기 금속이 스테인리스제인 것을 특징으로 하고 있다.Moreover, the manufacturing method of the wiring pattern which concerns on Claim 2 of this invention is characterized in that the said metal is made from stainless steel.

또, 본 발명의 청구항 3에 의한 배선 패턴의 제조 방법은, 상기 레이저광의 조사가, 상기 레이저광을 주사(走査)하는 것에 의해 행하여지고, 상기 레이저광의 주사 방향이, 상기 도체 패턴의 길이 방향으로서, 레이저광의 주사가, 전류가 흐르는 방향을 따라 행하여짐과 함께, 상기 길이 방향에 대하여 복수 회 행하여지는 것을 특징으로 하고 있다. Moreover, in the manufacturing method of the wiring pattern of Claim 3 of this invention, irradiation of the said laser beam is performed by scanning the said laser beam, and the scanning direction of the said laser beam is taken as the longitudinal direction of the said conductor pattern. The laser beam is scanned along the direction in which the current flows, and is performed a plurality of times in the longitudinal direction.

또, 본 발명의 청구항 4에 의한 배선 패턴의 제조 방법은, 상기 부동태층을 제거한 부분의 평균 표면 거칠기(Ra)가 0.05㎛∼4㎛이고, 요철의 평균 간격(Sm)이 10㎛∼20㎛로 된 것을 특징으로 하고 있다.Moreover, in the manufacturing method of the wiring pattern by Claim 4 of this invention, the average surface roughness Ra of the part from which the said passivation layer was removed is 0.05 micrometer-4 micrometers, and the average space | interval Sm of unevenness | corrugation is 10 micrometers-20 micrometers It is characterized by.

또, 본 발명의 청구항 5에 의한 배선 패턴의 제조 방법은, 상기 부동태층의 위에 유기 절연막을 형성하는 것을 특징으로 하고 있다.Moreover, the manufacturing method of the wiring pattern by Claim 5 of this invention is characterized by forming an organic insulating film on the said passivation layer.

청구항 1의 발명에 의하면, 본 발명의 배선 패턴의 제조 방법은, 판 기판 상의 금속의 표면에 형성된 부동태층에 부분적으로 레이저광을 조사함으로써 부동태층의 일부가 제거되어 있기 때문에, 제거되지 않은 부동태층을 전기 도금의 도금 레지스트층으로 할 수 있고, 부동태층의 일부가 제거된 부분에 도체 패턴을 제조할 수 있다. 이 때문에, 도체 패턴을 전사할 때에, 이 부동태층을 제거하지 않고, 도체 패턴을 기재에 전사할 수 있다. 이것에 의해, 전사를 행할 때에 그때마다 제조되는 도금 레지스트 피막이 불필요하여, 전사용의 판 기판을 반복하여 이용할 수 있다.According to the invention of claim 1, in the method for producing a wiring pattern of the present invention, a portion of the passivation layer is removed by partially irradiating a laser beam to the passivation layer formed on the surface of the metal on the plate substrate. Can be used as a plating resist layer of electroplating, and a conductor pattern can be produced in a portion where a part of the passivation layer is removed. For this reason, when transferring a conductor pattern, a conductor pattern can be transferred to a base material without removing this passivation layer. This eliminates the need for a plating resist film to be produced each time the transfer is performed, and the plate substrate for transfer can be used repeatedly.

청구항 2의 발명에 의하면, 본 발명의 배선 패턴의 제조 방법은, 판 기판의 금속이 스테인리스제이기 때문에, 전기 도금에 의한 도체 패턴의 형성 시에, 스테인리스를 통하여 전기 도금을 위한 통전이 가능하고, 게다가, 판 기판과 도체 패턴이 적절한 밀착력으로 접착되어 있다. 이것에 의해, 전기 도금 중에 판 기판으로부터 도체 패턴이 박리되지 않아, 도체 패턴을 전사할 때에, 도체 패턴을 기재에 용이하게 전사할 수 있다.According to the invention of claim 2, in the method of manufacturing the wiring pattern of the present invention, since the metal of the plate substrate is made of stainless steel, it is possible to conduct electricity for electroplating through stainless steel at the time of formation of the conductor pattern by electroplating, In addition, the plate substrate and the conductor pattern are adhered by appropriate adhesion. Thereby, a conductor pattern does not peel from a board | substrate board during electroplating, and when it transfers a conductor pattern, a conductor pattern can be easily transferred to a base material.

청구항 3의 발명에 의하면, 본 발명의 배선 패턴의 제조 방법은, 레이저광의 주사 방향이, 도체 패턴의 길이 방향으로서, 레이저광의 주사가, 전류가 흐르는 방향을 따라 행하여짐과 함께, 길이 방향에 대하여 복수 회 행하여지기 때문에, 도체 패턴이 형성되는 판 기판의 표면의 오목 홈이, 도체 패턴의 길이 방향으로서, 전류가 흐르는 방향을 따라 형성되고, 전사된 후의 도체 패턴의 최표면이, 동일한 방향으로 볼록 형상으로 형성된다. 이 때문에, 예를 들면 도체 패턴의 길이 방향과 직교하는 폭 방향으로 주사된 경우와 비교하여, 최표면 근방의 전류의 흐름이 더욱 좋아진다. 이것에 의해, 고주파 전류를 사용하는 제품에 이 도체 패턴을 적용한 경우, 고주파 전류의 표피 효과에 의해, 고주파 특성이 더욱 좋아진다.According to invention of Claim 3, in the manufacturing method of the wiring pattern of this invention, while the scanning direction of a laser beam is a longitudinal direction of a conductor pattern, scanning of a laser beam is performed along the direction through which an electric current flows, and with respect to a longitudinal direction, Since it is performed a plurality of times, a concave groove on the surface of the plate substrate on which the conductor pattern is formed is formed along the direction in which current flows in the longitudinal direction of the conductor pattern, and the outermost surface of the conductor pattern after being transferred is convex in the same direction. It is formed into a shape. For this reason, compared with the case where it scans in the width direction orthogonal to the longitudinal direction of a conductor pattern, for example, the flow of electric current near the outermost surface becomes better. Thereby, when this conductor pattern is applied to the product using a high frequency electric current, a high frequency characteristic improves further by the skin effect of a high frequency electric current.

청구항 4의 발명에 의하면, 본 발명의 배선 패턴의 제조 방법은, 부동태층을 제거한 부분의 Ra가 0.05㎛∼4㎛이고, Sm이 10㎛∼20㎛이기 때문에, 판 기판과 도체 패턴이, 더욱 적절한 밀착력으로 접착되어 있다. 이것에 의해, 전기 도금 중에 판 기판으로부터 도체 패턴이 확실하게 박리되지 않아, 도체 패턴을 전사할 때에, 도체 패턴을 기재에 용이하게 전사할 수 있다.According to invention of Claim 4, since the Ra of the part which removed the passivation layer is 0.05 micrometer-4 micrometers, and Sm is 10 micrometers-20 micrometers, in the manufacturing method of the wiring pattern of this invention, a board | substrate and a conductor pattern are further It is bonded with proper adhesion. Thereby, a conductor pattern does not reliably peel from a board | substrate board during electroplating, and when transferring a conductor pattern, a conductor pattern can be easily transferred to a base material.

청구항 5의 발명에 의하면, 본 발명의 배선 패턴의 제조 방법은, 부동태층의 위에 유기 절연막이 형성되어 있기 때문에, 이 유기 절연막이 부동태층을 보호하여, 예를 들면 부동태층의 핀홀 등에 의한 도금 불량이나 전사 시의 부동태층의 데미지를 저감할 수 있다. 이것에 의해, 도체 패턴을 확실하게 형성할 수 있음과 함께, 판 기판의 수명을 길게 할 수 있다.According to the invention of claim 5, in the manufacturing method of the wiring pattern of the present invention, since the organic insulating film is formed on the passivation layer, the organic insulating film protects the passivation layer, for example, poor plating due to the pinhole of the passivation layer. In addition, damage to the passivation layer during transfer can be reduced. Thereby, a conductor pattern can be formed reliably and the lifetime of a board | substrate can be extended.

따라서 본 발명의 배선 패턴의 제조 방법은, 도체 패턴을 전사하여 형성되는 배선 패턴을 제조할 때에, 전사용의 판 기판을 반복하여 이용할 수 있는 배선 패턴의 제조 방법을 제공할 수 있다.Therefore, the manufacturing method of the wiring pattern of this invention can provide the manufacturing method of the wiring pattern which can repeatedly use the board | substrate for transcription, when manufacturing the wiring pattern formed by transferring a conductor pattern.

도 1은 본 발명의 제1 실시 형태의 배선 패턴의 제조 방법을 설명하는 구성도로서, 도 1(a)는, 판 기판에 부동태층이 형성된 상태를 나타내고, 도 1(b)는, 부동태층의 일부가 제거된 상태를 나타내며, 도 1(c)는, 도체 패턴이 형성된 상태를 나타내고, 도 1(d)는, 판 기판 상의 도체 패턴에 대향시켜 기재를 적층한 상태를 나타내며, 도 1(e)는, 판 기판이 박리된 상태를 나타내고 있다.
도 2는 본 발명의 제1 실시 형태의 배선 패턴의 제조 방법을 설명하는 구성도로서, 도 2(a)는, 판 기판의 부동태층의 일부가 제거된 상태를 나타낸 평면도이고, 도 2(b)는, 도 2(a)에 나타내는 Q 부분의 II-II선에 있어서의 확대 단면도이다.
도 3은 본 발명의 제1 실시 형태의 배선 패턴의 제조 방법을 설명하는 구성도로서, 도 3(a)는, 판 기판이 박리된 기재를 도체 패턴 측으로부터 본 평면도이고, 도 3(b)는, 도 3(a)에 나타내는 R 부분의 III-III선에 있어서의 확대 단면도이다.
도 4는 본 발명의 제2 실시 형태의 배선 패턴의 제조 방법을 설명하는 구성도로서, 도 4(a)는, 판 기판에 부동태층이 형성된 상태를 나타내고, 도 4(b)는, 부동태층의 일부가 제거된 상태를 나타내며, 도 4(c)는, 도체 패턴이 형성된 상태를 나타내고, 도 1(d)는, 판 기판 상의 도체 패턴에 대향시켜 기재를 적층한 상태를 나타내고, 도 4(e)는, 판 기판이 박리된 상태를 나타내고 있다.
도 5는 본 발명의 제1 실시 형태와 비교한 비교예를 설명하는 구성도로서, 도 5(a)는, 도 2(a)와 비교한 판 기판의 평면도이고, 도 5(b)는, 도 5(a)에 나타내는 S 부분의 V-V선에 있어서의 확대 단면도이다.
도 6은 본 발명의 제2 실시 형태의 변형예 2를 설명하는 구성도로서, 도 6(a)는, 판 기판 상의 도체 패턴에 대향시켜 기재를 적층한 상태를 나타내고, 도 6(b)는, 판 기판이 박리된 상태를 나타내고 있다.
도 7은 종래예에 있어서의 배선판의 제조 방법을 나타내는 개략 단면도이다.FIG. 1: is a block diagram explaining the manufacturing method of the wiring pattern of 1st Embodiment of this invention, FIG. 1 (a) shows the state in which the passivation layer was formed in the board | substrate, and FIG. 1 (b) shows the passivation layer. 1 (c) shows a state in which a conductor pattern is formed, and FIG. 1 (d) shows a state in which a base material is laminated to face the conductor pattern on a plate substrate, and FIG. e) has shown the state in which the board substrate was peeled off.
FIG. 2: is a block diagram explaining the manufacturing method of the wiring pattern of 1st Embodiment of this invention, FIG. 2 (a) is a top view which shows the state in which one part of the passivation layer of the board substrate was removed, and FIG. ) Is an enlarged cross sectional view taken along line II-II of the Q portion shown in FIG.
FIG. 3: is a block diagram explaining the manufacturing method of the wiring pattern of 1st Embodiment of this invention, FIG. 3 (a) is a top view which looked at the base material with which the board substrate peeled from the conductor pattern side, and FIG. Is an enlarged cross sectional view taken along the line III-III of the portion R shown in FIG.
4: is a block diagram explaining the manufacturing method of the wiring pattern of 2nd Embodiment of this invention, FIG. 4 (a) shows the state in which the passivation layer was formed in the board | substrate, and FIG. 4 (b) shows the passivation layer. 4 (c) shows a state in which a conductor pattern is formed, and FIG. 1 (d) shows a state in which a base material is laminated to face the conductor pattern on a plate substrate, and FIG. e) has shown the state in which the board substrate was peeled off.
FIG. 5: is a block diagram explaining the comparative example compared with 1st Embodiment of this invention, FIG. 5 (a) is a top view of the board | substrate compared with FIG. 2 (a), and FIG. It is an expanded sectional view in the VV line of the S part shown to FIG. 5 (a).
FIG. 6: is a block diagram explaining the modification 2 of 2nd Embodiment of this invention, FIG. 6 (a) shows the state which laminated | stacked the base material facing the conductor pattern on a board | substrate, and FIG. , The board substrate is peeled off.
It is a schematic sectional drawing which shows the manufacturing method of the wiring board in a prior art example.

이하, 본 발명의 실시 형태에 대하여 첨부된 도면을 참조하여 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment of this invention is described in detail with reference to attached drawing.

[제1 실시 형태][First Embodiment]

도 1은, 본 발명의 제1 실시 형태의 배선 패턴의 제조 방법을 설명하는 구성도로서, 도 1(a)는, 판 기판(17)에 부동태층(15)이 형성된 상태를 나타내고, 도 1(b)는, 부동태층(15)의 일부가 제거된 상태를 나타내며, 도 1(c)는, 도체 패턴(11)이 형성된 상태를 나타내고, 도 1(d)는, 판 기판(17) 상의 도체 패턴(11)에 대향시켜 기재(19)를 적층한 상태를 나타내며, 도 1(e)는, 판 기판(17)이 박리된 상태를 나타내고 있다. 도 2는, 본 발명의 제1 실시 형태의 배선 패턴의 제조 방법을 설명하는 구성도로서, 도 2(a)는, 판 기판(17)의 부동태층(15)의 일부가 제거된 상태를 나타낸 평면도이고, 도 2(b)는, 도 2(a)에 나타내는 Q 부분의 II-II선에 있어서의 확대 단면도이다. 도 3은, 본 발명의 제1 실시 형태의 배선 패턴의 제조 방법을 설명하는 구성도로서, 도 3(a)는, 판 기판(17)이 박리된 기재(19)를 도체 패턴(11) 측으로부터 본 평면도이고, 도 3(b)는, 도 3(a)에 나타내는 R 부분의 III-III선에 있어서의 확대 단면도이다. FIG. 1: is a block diagram explaining the manufacturing method of the wiring pattern of 1st Embodiment of this invention, FIG. 1 (a) shows the state in which the passivation layer 15 was formed in the board | substrate 17, and FIG. (b) shows a state in which a part of the passivation layer 15 has been removed, FIG. 1 (c) shows a state in which the conductor pattern 11 is formed, and FIG. 1 (d) shows the state on the plate substrate 17. The state which laminated | stacked the base material 19 facing the conductor pattern 11 is shown, and FIG.1 (e) has shown the state which the board | substrate 17 peeled. FIG. 2: is a block diagram explaining the manufacturing method of the wiring pattern of 1st Embodiment of this invention, and FIG. 2 (a) shows the state from which one part of the passivation layer 15 of the board | substrate 17 was removed. It is a top view, and FIG.2 (b) is an expanded sectional view in the II-II line of the Q part shown to FIG.2 (a). FIG. 3: is a block diagram explaining the manufacturing method of the wiring pattern of 1st Embodiment of this invention, FIG. 3 (a) shows the base material 19 with which the board | substrate 17 was peeled off the conductor pattern 11 side. It is a top view seen from the inside, and FIG.3 (b) is an expanded sectional view in the III-III line of the R part shown to FIG.3 (a).

본 발명의 제1 실시 형태의 배선 패턴의 제조 방법은, 절연성의 부동태층(15)을 형성하는 부동태층 형성 공정과, 부동태층(15)의 일부를 제거하는 레이저 조사 공정과, 도체 패턴(11)을 전기 도금하여 형성되는 도금 공정과, 도체 패턴(11)을 기재(19)에 전사하는 전사 공정으로 구성되어 있다.The manufacturing method of the wiring pattern of 1st Embodiment of this invention is a passivation layer formation process which forms the insulating passivation layer 15, the laser irradiation process which removes a part of the passivation layer 15, and the conductor pattern 11 ) Is formed by electroplating, and a transfer step of transferring the conductor pattern 11 to the substrate 19.

우선 처음으로, 부동태층 형성 공정은, 도 1(a)에 나타내는 바와 같이, 표면의 적어도 일부가 금속으로 이루어지는 판 기판(17) 상에, 금속 부분의 표면 부분에 절연성의 부동태층(15)을 형성하는 공정이다. 부동태층(15)의 형성은, 아벨사제의 슈퍼 블랙이라고 호칭되는 처리액 등을 사용하여, 판 기판(17)의 금속 부분을 처리액(주된 성분은 황산 수용액) 중에 침지하고, 교류 전해 처리를 실시해 산화막을 제조함으로써 달성된다. 부동태층(15)의 산화막의 두께는, 1㎛ 정도이며, 판 기판(17)과 부동태층(15)은 강고하게 밀착되어 있다. 또, 이 판 기판(17)에 사용되는 금속은, SUS304(74% Fe, 18% Cr, 8% Ni)를 적합하게 사용할 수 있으나, 이에 한정되는 것은 아니고, SUS316(67.5% Fe, 18% Cr, 12% Ni, 2.5% Mo) 등의 다른 스테인리스이어도 된다. 또, 부동태층이 형성 가능하고, 후술하는 적절한 밀착력이 얻어지는 금속이면, 다른 금속, 예를 들면 티탄, 알루미늄 등이어도 된다.First, in the passivation layer forming step, as shown in Fig. 1 (a), the insulating passivation layer 15 is formed on the surface portion of the metal part on the plate substrate 17 made of at least a part of the surface of the metal. It is a process of forming. The passivation layer 15 is formed by immersing a metal part of the plate substrate 17 in a treatment liquid (main component is an aqueous sulfuric acid solution) using a treatment liquid called Abel Corporation's super black and the like, and performing an alternating electrolytic treatment. Is achieved by producing an oxide film. The thickness of the oxide film of the passivation layer 15 is about 1 μm, and the plate substrate 17 and the passivation layer 15 are firmly in contact with each other. In addition, as the metal used for the plate substrate 17, SUS304 (74% Fe, 18% Cr, 8% Ni) can be suitably used, but is not limited thereto, and is SUS316 (67.5% Fe, 18% Cr). Other stainless steel, such as 12% Ni and 2.5% Mo). Moreover, as long as it can form a passivation layer and the suitable adhesive force mentioned later is obtained, another metal, for example, titanium, aluminum, etc. may be sufficient.

다음으로, 레이저 조사 공정은, 도 1(b)에 나타내는 바와 같이, 부동태층(15)의 일부를 제거하고, 판 기판(17)의 금속 부분의 피처리면(17p)을 노출시키는 공정이다. 부동태층(15)의 제거는, 시판되는 레이저 마커 등의 장치를 사용하여, 레이저광을 주사하고, 부동태층(15)에 레이저광을 조사함으로써 달성된다. 또, 레이저광을 조사하는 에어리어를 자유롭게 제어함으로써, 도 2에 나타내는 바와 같이, 원하는 패턴 형상 지점의 부동태층(15)을 제거하고, 그 부분에 형성되는 도체 패턴(11)을 제조할 수 있게 한다. 또한, 부동태층(15)이 제거된 지점, 즉 피처리면(17p)은, SUS304의 금속 표면이 노출되어 있고, 자연 산화막 등은 형성되지만 도전성은 확보되어 있다. 이에 따라, 제거되지 않은 부동태층(15)을 후술하는 전기 도금의 도금 레지스트층으로 할 수 있고, 부동태층(15)의 일부가 제거된 부분에 도체 패턴(11)을 제조할 수 있다. Next, a laser irradiation process is a process of removing a part of the passivation layer 15 and exposing the to-be-processed surface 17p of the metal part of the board | substrate 17, as shown to FIG. 1 (b). Removal of the passivation layer 15 is achieved by scanning laser light using a commercially available device such as a laser marker and irradiating the passivation layer 15 with laser light. In addition, by freely controlling the area irradiated with the laser beam, as shown in FIG. 2, the passivation layer 15 at the desired pattern shape point can be removed and the conductor pattern 11 formed in the portion can be manufactured. . At the point where the passivation layer 15 is removed, that is, the surface to be treated 17p, the metal surface of SUS304 is exposed, and a natural oxide film and the like are formed, but conductivity is secured. Thereby, the passivation layer 15 which is not removed can be used as the plating resist layer of electroplating mentioned later, and the conductor pattern 11 can be manufactured in the part from which the passivation layer 15 was removed.

또, 레이저 조사 공정에서 부동태층(15)이 제거되어 형성된 판 기판(17)의 금속의 피처리면(17p)은, 그 평균 표면 거칠기(Ra)가 0.05㎛∼4㎛이고, 요철의 평균 간격(Sm)이 10㎛∼20㎛인 것이 바람직하다. 왜냐하면, 요철의 평균 간격(Sm)을 10㎛ 이상으로 크게 함으로써, 판 기판(17)과 도체 패턴(11)의 밀착력을 약 0.1N/㎟ 이상으로 증가시킬 수 있고, 더욱 적절한 밀착력으로 판 기판(17)과 도체 패턴(11)이 밀착되어, 전기 도금 중에 판 기판(17)으로부터 도체 패턴(11)이 박리되지 않도록 할 수 있다. 한편, 요철의 평균 간격(Sm)을 20㎛ 이하로 작게 함으로써, 판 기판(17)과 도체 패턴(11)의 밀착력을 수백 N/㎟ 이하로 억제할 수 있고, 후술하는 전사 공정에 있어서, 판 기판(17)으로부터 도체 패턴(11)이 벗겨져, 전사를 가능하게 할 수 있다. 이것에 의해, 전기 도금 중에 판 기판(17)으로부터 도체 패턴(11)이 확실하게 박리되지 않아, 도체 패턴(11)을 전사할 때에, 도체 패턴(11)을 기재(19)에 용이하게 전사할 수 있다. 이와 같이, 판 기판(17)과 도체 패턴(11)의 밀착력의 제어는, 앵커 효과가 있는 표면 요철의 정도를 제어함으로써, 달성할 수 있다. 본 발명의 배선 패턴의 제조 방법은, 요철의 평균 간격(Sm)이 10㎛∼20㎛인 표면 요철 정도를, 부동태층 형성 공정 및 레이저 조사 공정의 제조 조건을 선정함으로써, 용이하게 제어할 수 있다.Moreover, the average surface roughness Ra of the metal to-be-processed surface 17p of the board | substrate 17 by which the passivation layer 15 was removed in the laser irradiation process is 0.05 micrometer-4 micrometers, and the average space | interval of unevenness | corrugation ( It is preferable that Sm) is 10 micrometers-20 micrometers. This is because by increasing the average spacing Sm of the unevenness to 10 μm or more, the adhesion between the plate substrate 17 and the conductor pattern 11 can be increased to about 0.1 N / mm 2 or more, and the plate substrate ( 17 and the conductor pattern 11 can be in close contact, and the conductor pattern 11 can be prevented from peeling off from the board substrate 17 during electroplating. On the other hand, by reducing the average spacing Sm of the unevenness to 20 µm or less, the adhesion between the plate substrate 17 and the conductor pattern 11 can be suppressed to several hundred N / mm 2 or less, and in the transfer step described later, the plate The conductor pattern 11 is peeled off from the board | substrate 17, and transfer can be enabled. Thereby, the conductor pattern 11 does not reliably peel off from the board | substrate 17 during electroplating, and when transferring the conductor pattern 11, it is easy to transfer the conductor pattern 11 to the base material 19. FIG. Can be. Thus, control of the adhesive force of the board | substrate 17 and the conductor pattern 11 can be achieved by controlling the grade of the surface unevenness which has an anchor effect. The manufacturing method of the wiring pattern of this invention can be easily controlled by selecting the manufacturing conditions of a passivation layer formation process and a laser irradiation process, the surface unevenness | corrugation degree whose average distance Sm of unevenness | corrugation is 10 micrometers-20 micrometers. .

다음으로, 도금 공정은, 도 1(c)에 나타내는 바와 같이, 전기 도금에 의해 판 기판(17)의 금속의 피처리면(17p)에 도체 패턴(11)을 형성하는 공정이다. 전기 도금은, 황산구리, 황산, 염산 및 황산구리 도금 첨가제 등이 포함된 혼합액의 전기 도금액(오쿠노제약공업사제 탑루티나 SF)을 사용하여, 스테인리스제의 판 기판(17)을 통하여 통전을 행하고, 부동태층(15)이 제거된 부분에 구리의 막을 성막하여, 도체 패턴(11)을 제조한다. 이것에 의해, 판 기판(17)의 금속이 스테인리스제이기 때문에, 전기 도금에 의한 도체 패턴(11)의 형성 시에, 스테인리스를 통하여 전기 도금을 위한 통전이 가능하다. 또, 전기 도금된 도체 패턴(11)의 막 두께는, 20㎛ 정도이고, 매우 얇은 부동태 피막을 가지는 스테인리스제의 판 기판(17) 상에 형성되어 있기 때문에, 판 기판(17)과 도체 패턴(11)은 강고하게 밀착되어 있지 않고, 적절한 밀착력으로 접착되어 있다. 또한, 도체 패턴(11)의 패턴 폭은, 수백 ㎛ 정도이다.Next, as shown in FIG.1 (c), a plating process is a process of forming the conductor pattern 11 in the to-be-processed surface 17p of the metal of the board | substrate 17 by electroplating. Electroplating is conducted through a stainless steel plate substrate 17 using an electroplating solution (toprutina SF manufactured by Okuno Pharmaceutical Co., Ltd.) of a mixed solution containing copper sulfate, sulfuric acid, hydrochloric acid, copper sulfate plating additives, and the like. A film of copper is formed on the portion from which the layer 15 has been removed to manufacture the conductor pattern 11. Thereby, since the metal of the board | substrate 17 is made of stainless steel, the electricity supply for electroplating is possible through stainless steel at the time of formation of the conductor pattern 11 by electroplating. Moreover, since the film thickness of the electroplated conductor pattern 11 is about 20 micrometers, and is formed on the stainless steel plate substrate 17 which has a very thin passivation film, the plate substrate 17 and the conductor pattern ( 11) are not firmly adhered to each other, but are bonded by appropriate adhesion. In addition, the pattern width of the conductor pattern 11 is about several hundred micrometers.

마지막으로, 전사 공정은, 판 기판(17) 상의 도체 패턴(11)을 기재(19)에 전사하는 공정으로서, 도 1(d)에 나타내는 판 기판(17)과 기재(19)를 접착하는 접착 공정과, 도 1(e)에 나타내는 판 기판(17)만을 박리하는 박리 공정으로 구성되어 있다. Lastly, the transfer step is a step of transferring the conductor pattern 11 on the plate substrate 17 to the base material 19, and the bonding to bond the plate substrate 17 and the base material 19 shown in FIG. It is comprised by the process and the peeling process which peels only the board | substrate 17 shown to FIG. 1 (e).

접착 공정은, 판 기판(17)의 도체 패턴(11)의 표면 전체 면에 점착제를 도포하고, 도 1(d)에 나타내는 바와 같이, 두께가 25㎛ 정도의 PET 필름을 사용한 기재(19)를 대향시켜, 판 기판(17)을 기재(19)에 누르면서, 점착제를 가열 경화하는 공정이다. 이것에 의해, 도체 패턴(11)은, 점착제에 의해 기재(19)에 접착된다. 또한, 점착재는 설명을 용이하게 하기 위하여, 도시하지 않았다. In the bonding step, a pressure-sensitive adhesive is applied to the entire surface of the conductor pattern 11 of the plate substrate 17, and as shown in FIG. 1D, the substrate 19 using a PET film having a thickness of about 25 μm is used. It is a process of heat-hardening an adhesive, opposing and pressing the board | substrate 17 to the base material 19. FIG. Thereby, the conductor pattern 11 is adhere | attached on the base material 19 with an adhesive. In addition, the adhesive material is not shown in order to make description easy.

박리 공정은, 도 1(e)에 나타내는 바와 같이, 판 기판(17)을 기재(19)로부터 박리하는 공정이다. 그때에는, 부동태층(15)은 판 기판(17)에 강고하게 밀착되어 있기 때문에, 판 기판(17) 측에 남고, 도체 패턴(11)은, 기재(19) 측에 전사되어, 도 3에 나타내는 바와 같이, 기재(19) 상에 도체 패턴(11)이 형성된 배선 패턴이 얻어진다. 이와 같이 도체 패턴(11)이 전사되는 것은, 상기 서술한 바와 같이, 판 기판(17)과 도체 패턴(11)의 밀착력이 제어되어 있기 때문에, 판 기판(17)과 도체 패턴(11)이 적절한 밀착력으로 접착되고, 도체 패턴(11)과 기재(19)의 밀착력 쪽이 커져 있기 때문이다. 또, 부동태층(15)을 제거하지 않고, 도체 패턴(11)을 기재(19)에 전사할 수 있기 때문에, 전사를 행할 때에 그때마다 도금 레지스트 피막을 제조하는 종래예와 비교하여, 전사용의 판 기판(17)을 반복하여 이용할 수 있다. 이것에 의해, 배선 패턴의 제조 비용을 저감할 수 있다.The peeling process is a process of peeling the board | substrate 17 from the base material 19, as shown to FIG. 1 (e). At that time, since the passivation layer 15 is firmly adhered to the plate substrate 17, the passivation layer 11 remains on the plate substrate 17 side, and the conductor pattern 11 is transferred to the substrate 19 side. As shown, the wiring pattern in which the conductor pattern 11 was formed on the base material 19 is obtained. As described above, since the adhesion between the plate substrate 17 and the conductor pattern 11 is controlled, the plate pattern 17 and the conductor pattern 11 are appropriately transferred. It is because it adheres by adhesive force and the adhesive force side of the conductor pattern 11 and the base material 19 is large. In addition, since the conductor pattern 11 can be transferred to the substrate 19 without removing the passivation layer 15, the transfer pattern can be transferred to the substrate 19 in comparison with the conventional example in which the plating resist film is produced each time the transfer is performed. The plate substrate 17 can be used repeatedly. Thereby, manufacturing cost of a wiring pattern can be reduced.

이상과 같은 공정을 가진 본 발명의 제1 실시 형태의 배선 패턴의 제조 방법은, 또한, 이하와 같은 특징을 가지고 있다.The manufacturing method of the wiring pattern of 1st Embodiment of this invention which has the above processes also has the following characteristics.

상기 서술한 레이저 조사 공정에 있어서, 레이저광을 주사하여 부동태층(15)에 레이저광을 조사할 때에는, 도 2(a)에 나타내는 바와 같이, 레이저광의 주사 방향 SD는 뒤에 형성되는 도체 패턴(11)의 길이 방향 LD인, 바꿔 말하면, 레이저광의 주사는 뒤에 형성되는 도체 패턴(11)의 전류가 흐르는 방향을 따라 행한다. 또, 레이저광의 직경보다 폭이 넓은 도체 패턴(11)을 형성하기 위하여, 도체 패턴(11)의 길이 방향 LD를 따라 복수 회에 걸쳐 레이저의 주사가 행하여져, 도체 패턴(11)의 폭을 형성하고 있다. 레이저광을 조사함으로써 피처리면(17p) 표면도 어느 정도 제거되기 때문에, 결과적으로 피처리면(17p) 상에는 레이저광을 주사한 방향을 따라 오목 홈(17r)이 형성된다. 주사 방향 SD와 직교하는 단면은, 도 2(b)에 나타내는 바와 같이, 오목 홈(17r)이 복수 늘어선 형상으로 되어 있다. 즉, 뒤에 형성되는 도체 패턴(11)의 길이 방향으로서 전류가 흐르는 방향을 따라 오목 홈(17r)이 복수 병렬로 형성되어 있다. 이것에 의해, 전사 공정을 거쳐 형성된 도체 패턴(11)의 최표면은, 도 3(a)에 나타내는 도체 패턴(11)의 길이 방향 LD로서 전류가 흐르는 방향을 따라, 오목 홈(17r)의 형상이 반전된 볼록 형상으로 형성되어 있다. 길이 방향 LD와 직교하는 단면은, 도 3(b)에 나타내는 바와 같은 형상이된다. In the laser irradiation process mentioned above, when irradiating a laser beam to the passivation layer 15 by scanning a laser beam, as shown to Fig.2 (a), the scanning direction SD of a laser beam is formed behind the conductor pattern 11 In other words, the laser beam is scanned along the direction in which a current flows in the conductor pattern 11 formed later, which is the longitudinal direction LD of Nm. Moreover, in order to form the conductor pattern 11 which is wider than the diameter of a laser beam, a laser scan is performed several times along the longitudinal direction LD of the conductor pattern 11, and the width | variety of the conductor pattern 11 is formed, have. Since the surface of the to-be-processed surface 17p is also removed to some extent by irradiating a laser beam, concave groove 17r is formed on the to-be-processed surface 17p along the direction which scanned the laser beam. As shown in FIG.2 (b), the cross section orthogonal to the scanning direction SD becomes the shape where two or more recessed grooves 17r lined up. That is, a plurality of concave grooves 17r are formed in parallel along the direction in which current flows in the longitudinal direction of the conductor pattern 11 formed later. Thereby, the outermost surface of the conductor pattern 11 formed through the transfer process is the shape of the recessed groove 17r along the direction through which an electric current flows as the longitudinal direction LD of the conductor pattern 11 shown to Fig.3 (a). The inverted convex shape is formed. The cross section orthogonal to the longitudinal direction LD becomes a shape as shown to Fig.3 (b).

또, 비교를 위해, 길이 방향 LD와 직교하는 방향, 즉, 뒤에 형성되는 도체 패턴의 폭 방향 WD를 따라 레이저광을 주사하였다. 즉, 본 비교예에 있어서의 주사 방향 SD가 길이 방향 LD와 직교하도록 레이저광의 주사를 행하였다. 도 5는, 본 발명의 제1 실시 형태와 비교한 비교예를 설명하는 구성도로서, 도 5(a)는, 도 2(a)와 비교한 판 기판(C17)의 평면도이며, 도 5(b)는, 도 5(a)에 나타내는 S 부분의 V-V선에 있어서의 확대 단면도이다. 도 5(b)에 나타내는 바와 같이, 비교예에서는, 뒤에 형성되는 도체 패턴의 길이 방향 LD, 바꿔 말하면, 뒤에 형성되는 도체 패턴의 전류가 흐르는 방향에 대하여, 도체 패턴의 최표면 근방의 전류의 흐름을 방해하도록 하여, 오목 홈(C17r)이 형성되어 있다. In addition, the laser beam was scanned along the direction orthogonal to the longitudinal direction LD, ie, the width direction WD of the conductor pattern formed later, for comparison. That is, the laser beam was scanned so that the scanning direction SD in this comparative example might be orthogonal to the longitudinal direction LD. FIG. 5: is a block diagram explaining the comparative example compared with 1st Embodiment of this invention, FIG. 5 (a) is a top view of the board | substrate C17 compared with FIG. 2 (a), and FIG. b) is an expanded sectional view in the VV line of the S part shown to Fig.5 (a). As shown in Fig. 5 (b), in the comparative example, the current flows in the vicinity of the outermost surface of the conductor pattern with respect to the longitudinal direction LD of the conductor pattern formed later, in other words, the direction in which the current of the conductor pattern formed later flows. The recessed groove C17r is formed so that it may interfere.

이것에 의해, 본 발명의 제1 실시 형태의 배선 패턴의 제조 방법은, 예를 들면 길이 방향 LD와 직교하는 폭 방향 WD에 주사된 비교예와 동일한 방법으로 제조된 도체 패턴과 비교하여, 본 발명의 제1 실시 형태에 의한 도체 패턴(11)의 최표면 근방의 전류의 흐름이 더욱 좋아진다. 이것에 의해, 고주파 전류를 사용하는 제품에 이 도체 패턴(11)을 적용한 경우, 고주파 전류의 표피 효과에 의해, 고주파 특성이 더욱 좋아진다. Thereby, the manufacturing method of the wiring pattern of 1st Embodiment of this invention is compared with the conductor pattern manufactured by the method similar to the comparative example scanned in the width direction WD orthogonal to the longitudinal direction LD, for example, The flow of electric current in the vicinity of the outermost surface of the conductor pattern 11 according to the first embodiment of the present invention is further improved. As a result, when the conductor pattern 11 is applied to a product using a high frequency current, the high frequency characteristic is further improved by the skin effect of the high frequency current.

또, 단순히 표면이 평활한 도체 패턴(11)과 비교해도, 전류가 흐르는 방향과 직교하는 단면에 있어서의 둘레의 길이가 길어지기 때문에, 표피 효과를 얻을 수 있는 표면적이 증가하게 되어, 고주파 특성이 양호해진다.Moreover, even when compared with the conductor pattern 11 which has a smooth surface simply, since the length of the periphery in the cross section orthogonal to the direction through which an electric current flows becomes long, the surface area which can obtain a skin effect increases, and the high frequency characteristic is It becomes good.

이상에 의해, 본 발명의 배선 패턴의 제조 방법은, 판 기판(17) 상의 금속의 표면에 형성된 부동태층(15)에 부분적으로 레이저광을 조사함으로써 부동태층(15)의 일부가 제거되어 있기 때문에, 제거되지 않은 부동태층(15)을 전기 도금의 도금 레지스트층으로 할 수 있고, 부동태층(15)의 일부가 제거된 부분에 도체 패턴(11)을 제조할 수 있다. 이 때문에, 도체 패턴(11)을 전사할 때에, 이 부동태층(15)을 제거하지 않고, 도체 패턴(11)을 기재(19)에 전사할 수 있다. 이것에 의해, 전사를 행할 때에 그때마다 제조되는 도금 레지스트 피막이 불필요하여, 전사용의 판 기판(17)을 반복하여 이용할 수 있다. As described above, in the method of manufacturing the wiring pattern of the present invention, part of the passivation layer 15 is removed by partially irradiating a laser beam to the passivation layer 15 formed on the surface of the metal on the plate substrate 17. The passivation layer 15, which has not been removed, can be used as a plating resist layer of electroplating, and the conductor pattern 11 can be manufactured in a portion where a part of the passivation layer 15 is removed. For this reason, when transferring the conductor pattern 11, the conductor pattern 11 can be transferred to the base material 19 without removing this passivation layer 15. FIG. Thereby, the plating resist film manufactured each time is unnecessary when transferring, and the board | substrate 17 for transcription | transfer can be used repeatedly.

또, 판 기판(17)의 금속이 스테인리스제이기 때문에, 전기 도금에 의한 도체 패턴(11)의 형성 시에, 스테인리스를 통하여 전기 도금을 위한 통전이 가능하고, 게다가, 판 기판(17)과 도체 패턴(11)이 적절한 밀착력으로 접착되어 있다. 이것에 의해, 전기 도금 중에 판 기판(17)으로부터 도체 패턴(11)이 박리되지 않아, 도체 패턴(11)을 전사할 때에, 도체 패턴(11)을 기재(19)에 용이하게 전사할 수 있다.Moreover, since the metal of the board | substrate 17 is made of stainless steel, the electricity supply for electroplating is possible through stainless steel at the time of formation of the conductor pattern 11 by electroplating, Furthermore, the board | substrate 17 and the conductor The pattern 11 is bonded by appropriate adhesive force. Thereby, the conductor pattern 11 does not peel from the board | substrate 17 during electroplating, and when transferring the conductor pattern 11, the conductor pattern 11 can be easily transferred to the base material 19. FIG. .

또, 레이저광의 주사 방향 SD가, 도체 패턴(11)의 길이 방향 LD에 있어서, 레이저광의 주사가, 전류가 흐르는 방향을 따라 행하여짐과 함께, 길이 방향 LD에 대하여 복수 회 행하여지기 때문에, 도체 패턴(11)이 형성되는 판 기판(17)의 표면의 오목 홈(17r)이, 도체 패턴(11)의 길이 방향 LD로서, 전류가 흐르는 방향을 따라 형성되고, 전사된 후의 도체 패턴(11)의 최표면이, 동일한 방향으로 볼록 형상으로 형성된다. 이 때문에, 예를 들면 도체 패턴(11)의 길이 방향 LD와 직교하는 폭 방향 WD에 주사된 경우와 비교하여, 최표면 근방의 전류의 흐름이 더욱 좋아진다. 이것에 의해, 고주파 전류를 사용하는 제품에 이 도체 패턴(11)을 적용한 경우, 고주파 전류의 표피 효과에 의해, 고주파 특성이 더욱 좋아진다. 혹은, 단순히 표면이 평활한 도체 패턴(11)과 비교해도, 전류가 흐르는 방향과 직교하는 단면에 있어서의 둘레의 길이가 길어지기 때문에, 표피 효과를 얻을 수 있는 표면적이 증가하게 되어, 고주파 특성이 양호해진다. In addition, since the scanning direction SD of a laser beam is performed along the direction through which an electric current flows in the longitudinal direction LD of the conductor pattern 11, since it is performed in multiple times with respect to the longitudinal direction LD, a conductor pattern The concave groove 17r on the surface of the plate substrate 17 on which the 11 is formed is formed along the direction in which the current flows as the longitudinal direction LD of the conductor pattern 11, and then the transfer of the conductor pattern 11 after transfer. The outermost surface is formed in a convex shape in the same direction. For this reason, compared with the case where it was scanned in the width direction WD orthogonal to the longitudinal direction LD of the conductor pattern 11, the flow of electric current near the outermost surface is further improved, for example. As a result, when the conductor pattern 11 is applied to a product using a high frequency current, the high frequency characteristic is further improved by the skin effect of the high frequency current. Alternatively, the length of the circumference in the cross section orthogonal to the direction in which the current flows becomes longer even when compared to the conductor pattern 11 having a smooth surface, so that the surface area where the skin effect can be obtained increases, resulting in high frequency characteristics. It becomes good.

또, 부동태층(15)을 제거한 부분의 Ra가 0.05㎛∼4㎛이고, Sm이 10㎛∼20㎛이기 때문에, 판 기판(17)과 도체 패턴(11)이, 더욱 적절한 밀착력으로 접착되어 있다. 이것에 의해, 전기 도금 중에 판 기판(17)으로부터 도체 패턴(11)이 확실하게 박리되지 않아, 도체 패턴(11)을 전사할 때에, 도체 패턴(11)을 기재(19)에 용이하게 전사할 수 있다.Moreover, since Ra of the part from which the passivation layer 15 was removed is 0.05 micrometer-4 micrometers, and Sm is 10 micrometers-20 micrometers, the board | substrate 17 and the conductor pattern 11 are bonded by more suitable adhesive force. . Thereby, the conductor pattern 11 does not reliably peel off from the board | substrate 17 during electroplating, and when transferring the conductor pattern 11, it is easy to transfer the conductor pattern 11 to the base material 19. FIG. Can be.

[제2 실시 형태][Second Embodiment]

도 4는, 본 발명의 제2 실시 형태의 배선 패턴의 제조 방법을 설명하는 구성도로서, 도 4(a)는, 판 기판(27)에 부동태층(15)이 형성된 상태를 나타내고, 도 4(b)는, 부동태층(15)의 일부가 제거된 상태를 나타내며, 도 4(c)는, 도체 패턴(21)이 형성된 상태를 나타내고, 도 4(d)는, 판 기판(27) 상의 도체 패턴(21)에 대향시켜 기재(19)를 적층한 상태를 나타내며, 도 4(e)는, 판 기판(17)이 박리된 상태를 나타내고 있다. 제2 실시 형태의 배선 패턴의 제조 방법은, 제1 실시 형태에 대하여, 부동태층(15)의 위에 유기 절연막(23)을 설치하고 있는 점이 다르다. 또한, 제1 실시 형태와 동일한 구성에 대해서는, 동일한 부호를 붙이고 상세한 설명은 생략한다. 4: is a block diagram explaining the manufacturing method of the wiring pattern of 2nd Embodiment of this invention, FIG. 4 (a) shows the state in which the passivation layer 15 was formed in the board | substrate 27, and FIG. (b) shows a state in which part of the passivation layer 15 has been removed, and FIG. 4 (c) shows a state in which the conductor pattern 21 is formed, and FIG. 4 (d) shows the state on the plate substrate 27. The state which laminated | stacked the base material 19 facing the conductor pattern 21 is shown, and FIG.4 (e) has shown the state which the board | substrate 17 peeled. The manufacturing method of the wiring pattern of 2nd Embodiment differs in that the organic insulating film 23 is provided on the passivation layer 15 with respect to 1st Embodiment. In addition, about the structure similar to 1st Embodiment, the same code | symbol is attached | subjected and detailed description is abbreviate | omitted.

본 발명의 제2 실시 형태의 배선 패턴의 제조 방법은, 절연성의 부동태층(15) 및 유기 절연막(23)을 형성하는 부동태층 형성 공정과, 부동태층(15) 및 유기 절연막(23)의 일부를 제거하는 레이저 조사 공정과, 도체 패턴(21)을 전기 도금하여 형성되는 도금 공정과, 도체 패턴(21)을 기재(29)에 전사하는 전사 공정으로 구성되어 있다.The manufacturing method of the wiring pattern of 2nd Embodiment of this invention is a passivation layer formation process which forms the insulating passivation layer 15 and the organic insulating film 23, and a part of the passivation layer 15 and the organic insulating film 23. And a laser irradiation step of removing the film, a plating step formed by electroplating the conductor pattern 21, and a transfer step of transferring the conductor pattern 21 to the substrate 29.

우선 처음으로, 부동태층 형성 공정은, 표면의 적어도 일부가 금속으로 이루어지는 판 기판(17) 상에, 금속 부분의 표면의 부분에 절연성의 부동태층(15)을 형성하고, 추가로 부동태층(15)의 위에 유기 절연막(23)을 형성하는 공정이다{도 4(a)에 나타낸다}. 부동태층(15)은, 제1 실시 형태와 동일한 방법으로 1㎛ 정도의 두께의 산화막을 제조하고, 그때에는, 판 기판(27)과 부동태층(15)은 강고하게 밀착되어 있다. 또, 이 판 기판(17)에는, 스테인리스제의 SUS316(67.5% Fe, 18% Cr, 12% Ni, 2.5% Mo)을 사용하고 있다. 또, 유기 절연막(23)은, 불소계의 유기 이형막, 예를 들면 도아전화사제의 TIER 코트액을 부동태층(15)의 위에 도포하고, 가열 경화함으로써 제조된다. 이 유기 절연막(23)은, 뒤의 공정에 있어서, 부동태층(15)을 보호하는 역할을 담당하고 있다. 또한, 유기 절연막(23)의 두께는, 50∼100㎚ 정도이다. First of all, in the passivation layer forming step, the insulating passivation layer 15 is formed on a portion of the surface of the metal part on the plate substrate 17 at least part of which is made of metal, and the passivation layer 15 is further formed. ) Is a step of forming the organic insulating film 23 (shown in FIG. 4A). The passivation layer 15 manufactures an oxide film having a thickness of about 1 μm in the same manner as in the first embodiment, and the plate substrate 27 and the passivation layer 15 are firmly in contact with each other. In addition, stainless steel SUS316 (67.5% Fe, 18% Cr, 12% Ni, 2.5% Mo) is used for the plate substrate 17. Moreover, the organic insulating film 23 is manufactured by apply | coating a fluorine-type organic mold release film, for example, TIER coating liquid by a Toa telephone company, on the passivation layer 15, and heat-hardening. This organic insulating film 23 plays a role of protecting the passivation layer 15 in a later step. In addition, the thickness of the organic insulating film 23 is about 50-100 nm.

다음으로, 레이저 조사 공정은, 도 4(b)에 나타내는 바와 같이, 부동태층(15) 및 유기 절연막(23)의 일부를 제거하고, 판 기판(27)의 금속 부분의 피처리면(27p)을 노출시키는 공정이다. 부동태층(15) 및 유기 절연막(23)의 제거는, 제1 실시 형태와 동일한 방법으로 행하여져, 레이저광을 주사하여, 부동태층(15) 및 유기 절연막(23)에 레이저광을 조사함으로써 달성된다. 또한, 부동태층(15)이 제거된 지점, 즉 피처리면(27p)은, 도전성이 확보된 SUS316의 금속 표면이 노출되어 있다. 이것에 의해, 제거되지 않은 부동태층(15)을 후술하는 전기 도금의 도금 레지스트층으로 할 수 있고, 부동태층(15)의 일부가 제거된 부분에 도체 패턴(21)을 제조할 수 있다. Next, in the laser irradiation step, as shown in FIG. 4B, a part of the passivation layer 15 and the organic insulating film 23 is removed, and the target surface 27p of the metal part of the plate substrate 27 is removed. It is a process to expose. Removal of the passivation layer 15 and the organic insulating film 23 is carried out in the same manner as in the first embodiment, and is achieved by scanning the laser light and irradiating the passivation layer 15 and the organic insulating film 23 with laser light. . In addition, the metal surface of SUS316 with which electroconductivity was ensured is exposed by the site | part to which the passivation layer 15 was removed, ie, the to-be-processed surface 27p. Thereby, the passivation layer 15 which was not removed can be used as the plating resist layer of electroplating mentioned later, and the conductor pattern 21 can be manufactured in the part from which the part of the passivation layer 15 was removed.

다음으로, 도금 공정은, 도 4(c)에 나타내는 바와 같이, 전기 도금에 의해 판 기판(27)의 금속의 피처리면(27p)에 도체 패턴(21)을 형성하는 공정이다. 전기 도금은, 제1 실시 형태와 동일한 방법으로 행하여져, 스테인리스제의 판 기판(27)을 통하여 통전을 행하고, 부동태층(15)이 제거된 부분에 구리의 막을 성막하여, 도체 패턴(21)을 제조한다. 이것에 의해, 판 기판(27)의 금속이 스테인리스제이기 때문에, 전기 도금에 의한 도체 패턴(21)의 형성 시에, 스테인리스를 통하여 전기 도금을 위한 통전이 가능하다. 또, 전기 도금된 도체 패턴(21)의 막 두께는, 30㎛ 정도이며, 매우 얇은 부동태 피막을 가지는 스테인리스제의 판 기판(27) 상에 형성되어 있기 때문에, 판 기판(27)과 도체 패턴(21)은 강고하게 밀착되어 있지 않고, 적절한 밀착력으로 접착되어 있다. Next, as shown in FIG.4 (c), a plating process is a process of forming the conductor pattern 21 in the to-be-processed surface 27p of the metal of the board | substrate 27 by electroplating. Electroplating is performed in the same manner as in the first embodiment, conducts electricity through the stainless steel plate substrate 27, forms a copper film on the portion where the passivation layer 15 is removed, and forms the conductor pattern 21. Manufacture. Thereby, since the metal of the board | substrate 27 is made of stainless steel, the electricity supply for electroplating is possible through stainless steel at the time of formation of the conductor pattern 21 by electroplating. Moreover, since the film thickness of the electroplated conductor pattern 21 is about 30 micrometers, and is formed on the stainless steel plate substrate 27 which has a very thin passivation film, the plate substrate 27 and the conductor pattern ( 21 is not firmly adhered to each other, but is bonded by appropriate adhesion.

또, 부동태층(15)에 핀홀이 발생하거나 하고 있으면, 전기 도금 중에 핀홀을 통하여, 불필요한 구리의 막이 형성되는 경우가 있지만, 부동태층(15)의 위에 유기 절연막(23)이 형성되어 있기 때문에, 부동태층(15)의 핀홀의 개구부를 막아, 불필요한 구리의 막이 형성되는 것을 막을 수 있다.In addition, when the pinhole is generated in the passivation layer 15, an unnecessary copper film may be formed through the pinhole during electroplating. However, since the organic insulating film 23 is formed on the passivation layer 15, The openings of the pinholes of the passivation layer 15 can be blocked to prevent the formation of unnecessary copper films.

마지막으로, 전사 공정은, 판 기판(27) 상의 도체 패턴(21)을 기재(29)에 전사하는 공정으로서, 도 4(d)에 나타내는 판 기판(27)과 기재(29)를 접착하는 접착 공정과, 도 4(e)에 나타내는 판 기판(27)만을 박리하는 박리 공정으로 구성되어 있다. Finally, the transfer step is a step of transferring the conductor pattern 21 on the plate substrate 27 to the base material 29, and the bonding that adheres the plate substrate 27 and the base material 29 shown in FIG. It is comprised by the process and the peeling process which peels only the board | substrate 27 shown in FIG.4 (e).

접착 공정은, 판 기판(27)의 도체 패턴(21)의 표면 전체 면에 점착제를 도포하고, 도 4(d)에 나타내는 바와 같이, 두께가 50㎛ 정도의 PEN 필름을 사용한 기재(29)를 대향시키고, 판 기판(27)을 기재(29)에 누르면서, 점착제를 가열 경화하는 공정이다. 이것에 의해, 도체 패턴(21)은, 점착제에 의해 기재(29)에 접착된다. 또한, 점착재는 설명을 용이하게 하기 위하여, 도시하지 않았다. In the bonding step, a pressure-sensitive adhesive is applied to the entire surface of the conductor pattern 21 of the plate substrate 27, and as shown in FIG. 4D, the substrate 29 using a PEN film having a thickness of about 50 μm is used. It is a process of heat-hardening an adhesive, opposing and pressing the board | substrate 27 to the base material 29. FIG. Thereby, the conductor pattern 21 is adhere | attached on the base material 29 with an adhesive. In addition, the adhesive material is not shown in order to make description easy.

박리 공정은, 도 4(e)에 나타내는 바와 같이, 판 기판(27)을 기재(29)로부터 박리하는 공정이다. 그때에는, 부동태층(15)은, 판 기판(27)에 강고하게 밀착되어 있고, 게다가 난(難)접착성의 불소계의 유기 절연막(23)이 사이에 있기 때문에 기재(29)와의 밀착력은 낮아, 판 기판(27) 측에 용이하게 남는다. 그리고, 도체 패턴(21)은, 기재(29) 측에 전사되어, 기재(29)에 배선 패턴이 형성된다. 이것은, 제1 실시 형태에서 설명한 바와 같이, 판 기판(27)과 도체 패턴(21)의 밀착력이 제어되어 있기 때문에, 판 기판(27)과 도체 패턴(21)이 적절한 밀착력으로 접착되고, 도체 패턴(21)과 기재(29)의 밀착력 쪽이 커져 있기 때문이다. The peeling process is a process of peeling the board | substrate 27 from the base material 29, as shown in FIG.4 (e). At that time, the passivation layer 15 is firmly adhered to the plate substrate 27, and furthermore, since the non-adhesive fluorine-based organic insulating film 23 is interposed therebetween, the adhesion force to the substrate 29 is low. It easily remains on the plate substrate 27 side. The conductor pattern 21 is transferred to the substrate 29 side, and a wiring pattern is formed on the substrate 29. This is because, as described in the first embodiment, the adhesion between the plate substrate 27 and the conductor pattern 21 is controlled, the plate substrate 27 and the conductor pattern 21 are adhered with an appropriate adhesion force, and the conductor pattern It is because the adhesive force side of 21 and the base material 29 is large.

또, 부동태층(15)을 제거하지 않고, 도체 패턴(21)을 기재(29)에 전사할 수 있기 때문에, 전사를 행할 때에 그때마다 도금 레지스트 피막을 제조하는 종래예와 비교하여, 전사용의 판 기판(27)을 반복하여 이용할 수 있다. 또, 부동태층(15)은, 그 표면이 유기 절연막(23)에 덮여 있어 보호되어 있기 때문에, 판 기판(27)을 반복하여 이용해도, 부동태층(15)의 데미지를 저감할 수 있다. 이것에 의해, 배선 패턴의 제조 비용을 저감할 수 있다. Moreover, since the conductor pattern 21 can be transferred to the base material 29 without removing the passivation layer 15, compared with the conventional example which manufactures a plating resist film every time transfer is carried out, The plate substrate 27 can be used repeatedly. Moreover, since the surface of the passivation layer 15 is covered and protected by the organic insulating film 23, even if the board | substrate 27 is used repeatedly, the damage of the passivation layer 15 can be reduced. Thereby, manufacturing cost of a wiring pattern can be reduced.

이상에 의해, 본 발명의 배선 패턴의 제조 방법은, 판 기판(27) 상의 금속의 표면에 형성된 부동태층(15)에 부분적으로 레이저광을 조사함으로써 부동태층(15)의 일부가 제거되어 있기 때문에, 제거되지 않은 부동태층(15)을 전기 도금의 도금 레지스트층으로 할 수 있고, 부동태층(15)의 일부가 제거된 부분에 도체 패턴(21)을 제조할 수 있다. 이 때문에, 도체 패턴(21)을 전사할 때에, 이 부동태층(15)을 제거하지 않고, 도체 패턴(21)을 기재(29)에 전사할 수 있다. 이것에 의해, 전사를 행할 때에 그때마다 제조되는 도금 레지스트 피막이 불필요하여, 전사용의 판 기판(27)을 반복하여 이용할 수 있다. As described above, in the method of manufacturing the wiring pattern of the present invention, part of the passivation layer 15 is removed by partially irradiating a laser beam to the passivation layer 15 formed on the surface of the metal on the plate substrate 27. The passivation layer 15, which has not been removed, can be used as a plating resist layer of electroplating, and the conductor pattern 21 can be manufactured in a portion where a part of the passivation layer 15 is removed. For this reason, when transferring the conductor pattern 21, the conductor pattern 21 can be transferred to the base material 29 without removing this passivation layer 15. FIG. Thereby, the plating resist film manufactured each time is unnecessary when transferring, and the board | substrate 27 for transfer can be used repeatedly.

또, 판 기판(27)의 금속이 스테인리스제이기 때문에, 전기 도금에 의한 도체 패턴(21)의 형성 시에, 스테인리스를 통하여 전기 도금을 위한 통전이 가능하고, 게다가, 판 기판(27)과 도체 패턴(21)이 적절한 밀착력으로 접착되어 있다. 이것에 의해, 전기 도금 중에 판 기판(27)으로부터 도체 패턴(21)이 박리되지 않아, 도체 패턴(21)을 전사할 때에, 도체 패턴(21)을 기재(29)에 용이하게 전사할 수 있다.Moreover, since the metal of the board | substrate 27 is made of stainless steel, the electricity supply for electroplating is possible through stainless steel at the time of formation of the conductor pattern 21 by electroplating, Furthermore, the board | substrate 27 and the conductor The pattern 21 is bonded by appropriate adhesive force. Thereby, the conductor pattern 21 is not peeled from the plate substrate 27 during electroplating, and when transferring the conductor pattern 21, the conductor pattern 21 can be easily transferred to the base material 29. .

또, 부동태층(15)의 위에 유기 절연막(23)이 형성되어 있기 때문에, 이 유기 절연막(23)이 부동태층(15)을 보호하고, 예를 들면 부동태층(15)의 핀홀 등에 의한 도금 불량이나 전사 시의 부동태층(15)의 데미지를 저감할 수 있다. 이것에 의해, 도체 패턴(21)을 확실하게 형성할 수 있음과 함께, 판 기판(27)의 수명을 길게 할 수 있다. In addition, since the organic insulating film 23 is formed on the passivation layer 15, the organic insulating film 23 protects the passivation layer 15, for example, poor plating due to pinholes or the like of the passivation layer 15. In addition, damage to the passivation layer 15 during transfer can be reduced. Thereby, the conductor pattern 21 can be formed reliably, and the lifetime of the board | substrate 27 can be extended.

또한, 본 발명은 상기 실시 형태에 한정되는 것은 아니고, 예를 들면 다음과 같이 변형하여 실시할 수 있으며, 이들 실시 형태도 본 발명의 기술적 범위에 속한다.In addition, this invention is not limited to the said embodiment, For example, it can change and implement as follows, These embodiments also belong to the technical scope of this invention.

<변형예 1>&Lt; Modification Example 1 &

상기 제1 실시 형태에서는, 레이저광의 주사 방향 SD를 도체 패턴(11)의 길이 방향 LD에 일치시켰으나, 이에 한정되는 것은 아니고, 예를 들면 도 5에 나타내는 비교예와 같이 폭 방향 WD의 주사 방향 SD이어도 된다. 혹은, 길이 방향 LD와도 폭 방향 WD와도 다른 방향이어도 된다.In the first embodiment, the scanning direction SD of the laser beam is matched to the longitudinal direction LD of the conductor pattern 11, but is not limited thereto. For example, as in the comparative example shown in FIG. It may be. Or it may be a direction different from the longitudinal direction LD and the width direction WD.

<변형예 2>&Lt; Modification Example 2 &

상기 제2 실시 형태에서는, 도체 패턴(21)의 표면 전체 면에 점착제를 도포하도록 구성하였으나, 도 6에 나타내는 바와 같이, 기재(29)의 표면 전체 면에 접착제 AD를 도포하도록 해도 된다. 혹은 판 기판(27)의 표면 전체 면에 접착제를 도포하도록 해도 된다. In the said 2nd Embodiment, although it comprised so that an adhesive may be apply | coated to the whole surface of the conductor pattern 21, you may make it apply | coat adhesive AD to the whole surface of the base material 29 as shown in FIG. Alternatively, the adhesive may be applied to the entire surface of the plate substrate 27.

<변형예 3>&Lt; Modification 3 &

상기 실시 형태에서는, 기재(19) 혹은 기재(29)의 재질에 합성 수지를 사용하였으나, 합성 수지에 한정하는 것은 아니고, 금속 또는 세라믹 등이어도 된다.In the said embodiment, although synthetic resin was used for the material of the base material 19 or the base material 29, it is not limited to synthetic resin, A metal, a ceramic, etc. may be sufficient.

본 발명은 상기 실시 형태에 한정되지 않고, 본 발명의 목적의 범위를 일탈하지 않는 한에서 적절히 변경하는 것이 가능하다.This invention is not limited to the said embodiment, It is possible to change suitably as long as it does not deviate from the range of the objective of this invention.

11, 21 도체 패턴
15 부동태층
17, 27, C17 판 기판
17p, 27p 피처리면
19, 29 기재
23 유기 절연막
LD 길이 방향
SD 주사 방향11, 21 conductor pattern
15 passivation layer
17, 27, C17 plate substrate
17p, 27p treated surface
19, 29 description
23 organic insulating film
LD longitudinal direction
SD scan direction

Claims

As a manufacturing method of the wiring pattern which transfers the conductor pattern formed by electroplating on the board substrate which at least one part of a surface consists of metal, on a base material,
An insulating passivation layer is formed on the surface of the metal, and a part of the passivation layer is removed by partially irradiating a laser beam.

The method of claim 1,
The said metal is stainless steel, The manufacturing method of the wiring pattern characterized by the above-mentioned.

The method of claim 1,
Irradiation of the said laser beam is performed by scanning the said laser beam,
The scanning direction of the said laser beam is a longitudinal direction of the said conductor pattern,
The scanning of a laser beam is performed along the direction through which an electric current flows, and is performed in multiple times with respect to the said longitudinal direction, The manufacturing method of the wiring pattern characterized by the above-mentioned.

The method of claim 1,
The average surface roughness Ra of the part from which the said passivation layer was removed was 0.05 micrometer-4 micrometers, and the average space | interval Sm of unevenness | corrugation became 10 micrometers-20 micrometers, The manufacturing method of the wiring pattern characterized by the above-mentioned.

The method of claim 1,
An organic insulating film is formed on the passivation layer.