JP2003134836A

JP2003134836A - インバータ回路

Info

Publication number: JP2003134836A
Application number: JP2001324415A
Authority: JP
Inventors: Naotaka Matsuda; 尚孝松田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2001-10-23
Filing date: 2001-10-23
Publication date: 2003-05-09
Anticipated expiration: 2021-10-23
Also published as: JP3791393B2

Abstract

(57)【要約】【課題】直流電力を交流電力に変換するための制御信
号を遮断してもインバータ回路を発振することなく安定
に停止する。【解決手段】トランジスタＴｒ１〜６に流れる直流電
源Ｅの短絡電流を検出して、ＶｉｎＵ端子、ＶｉｎＶ端
子、ＶｉｎＷ端子に入力される制御信号の出力を遮断す
る制御回路１１〜１３を、ゲート−エミッタ間にコンデ
ンサＣ１〜Ｃ３を接続したトランジスタＴｒ１〜３に接
続する。また、直流電源Ｅの短絡電流を検出して、Ｖｉ
ｎＸ端子、ＶｉｎＹ端子、ＶｉｎＺ端子に入力される制
御信号の出力を遮断する制御回路１４〜１６を、ゲート
−エミッタ間にコンデンサＣ４〜Ｃ６、抵抗Ｒ１〜Ｒ３
からなる直列回路を接続したトランジスタＴｒ４〜６に
接続する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は直流電力を交流電力
に変換するインバータ回路に関し、制御信号の遮断時に
おける発振を防止するインバータ回路に関する。

【０００２】

【従来の技術】電力変換を行うインバータ回路は、複数
の半導体スイッチの組み合わせからなり、この半導体ス
イッチを順次オン・オフさせることで直流電圧を任意の
周波数と任意の電圧に変換する。この半導体スイッチと
して絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢ
Ｔと記載）を使用したものがある。

【０００３】ＩＧＢＴは、高速による制御性能の改善、
また、低飽和電圧による低損失化に貢献している。その
一方で、高速スイッチングによって発生する電磁ノイズ
（伝導ノイズと放射ノイズを含む）が、コンピュータな
どの電子機器を誤動作させる問題が起きている。電磁ノ
イズは、ＩＧＢＴのターンオン時における還流ダイオー
ドの逆回復期間や、ＩＧＢＴのターンオフ時の電流減衰
帰還での電圧や電流の変化率（ｄｖ／ｄｔ、ｄｉ／ｄ
ｔ）に伴う高周波電流に大きく起因する。このため、例
えば、ＩＧＢＴのゲートとエミッタとの間にコンデンサ
を接続した特開平２０００−２２５１３号、特開平９−
５１０６８号公報に示すような回路がある。

【０００４】図３は、従来のインバータ回路を示す回路
図である。従来のインバータ回路は、ＩＧＢＴであるト
ランジスタＴｒ７〜Ｔｒ１２と、コンデンサＣ９〜Ｃ１
４と、フリーホイールダイオードＤ７〜Ｄ１２と、制御
回路３０〜３５とから構成される。トランジスタＴｒ７
〜Ｔｒ１２のゲートには制御回路３０〜３５が挿入さ
れ、ゲートとエミッタの間にはコンデンサＣ９〜Ｃ１４
が接続されている。また、トランジスタＴｒ７〜Ｔｒ１
２のコレクタとエミッタの間にはフリーホイールダイオ
ードＤ７〜Ｄ１２が接続されている。

【０００５】図３に示すＶｉｎＵ端子、ＶｉｎＶ端子、
ＶｉｎＷ端子、ＶｉｎＸ端子、ＶｉｎＹ端子、ＶｉｎＺ
端子に、制御信号が順次入力される。図示しない直流電
源の高電位側は、Ｐ端子に入力され、低電位側はＮ端子
に入力される。直流電源の電圧は、制御信号によって任
意の周波数に変換されて負荷が接続されるＵ端子、Ｖ端
子、Ｗ端子に出力される。

【０００６】ところで、ＶｉｎＵ端子と、ＶｉｎＸ端子
とに同時に制御信号が入力された場合、トランジスタＴ
ｒ７、Ｔｒ１０は同時にオンし、Ｐ端子−Ｎ端子間に短
絡電流が流れる。下アームを構成するトランジスタＴｒ
１０〜Ｔｒ１２のエミッタは、共通グランドとなってい
るため、トランジスタＴｒ１０に流れた短絡電流は、他
のトランジスタＴｒ１１、１２のエミッタがつながる電
位を経由して、Ｎ端子へと流れる。

【０００７】制御回路３０、３３はこの短絡電流を検出
し、入力した制御信号の出力を遮断する。この遮断によ
って、トランジスタＴｒ７、Ｔｒ１０はオフ状態とな
り、Ｐ端子、Ｎ端子間の短絡電流の流れを遮断する。

【０００８】

【発明が解決しようとする課題】このように、下アーム
に流れる短絡電流は、下アームの共通グランドをバイパ
スして直流電源の低電圧側に流れてしまうため、共通グ
ランドの電位が不安定となり、下アームのスイッチング
素子が発振し、制御信号の遮断後も負荷出力端子に電圧
が出力されてしまうという問題点があった。

【０００９】本発明はこのような点に鑑みてなされたも
のであり、直流電源の短絡によって、制御回路が制御信
号を遮断しても安定して停止するインバータ回路を提供
することを目的とする。

【００１０】

【課題を解決するための手段】本発明では上記問題を解
決するために、直流電力を交流電力に変換するインバー
タ回路において、上アーム及び下アームに前記直流電力
を供給する直流電源の短絡電流を検出して、前記上アー
ム及び前記下アームに入力される前記直流電力を前記交
流電力に変換するための制御信号を遮断する制御回路
と、前記上アーム及び前記下アームの入力部に並列接続
される容量素子と、前記下アームに接続された前記容量
素子に直列接続されて、前記制御信号が遮断された場合
に前記下アームの発振を抑制する抵抗と、を有すること
を特徴とするインバータ回路が提供される。

【００１１】このようなインバータ回路では、直流電源
の短絡電流によって制御回路が制御信号を遮断しても、
下アームに接続される抵抗によって発振が起こる条件が
回避され下アームは発振しない。

【００１２】

【発明の実施の形態】以下、本発明のインバータ回路の
実施の形態を、３相インバータ回路に適用した場合を例
に図面を参照して詳細に説明する。

【００１３】図１は本発明の３相インバータ回路を示す
回路図である。図に示す３相インバータ回路は、制御回
路１０〜１２、ＩＧＢＴであるトランジスタＴｒ１〜Ｔ
ｒ３、コンデンサＣ１〜Ｃ３、フリーホイールダイオー
ドＤ１〜Ｄ３からなる上アームと、制御回路１３〜１
５、ＩＧＢＴであるＴｒ４〜Ｔｒ６、コンデンサＣ４〜
Ｃ６、フリーホイールダイオードＤ４〜Ｄ６からなる下
アームとから構成される。

【００１４】まず、上アームについて説明する。トラン
ジスタＴｒ１のゲートには、制御回路１０が接続され、
トランジスタＴｒ１のゲートとエミッタの間には、コン
デンサＣ１が接続される。また、トランジスタＴｒ１の
コレクタとエミッタの間には、フリーホイールダイオー
ドＤ１が接続される。フリーホイールダイオードＤ１の
カソードは、コレクタに、アノードはエミッタに接続さ
れる。

【００１５】制御回路１０は、ＶｃｃＵ端子に電圧を供
給されることによって、ＶｉｎＵ端子から入力される制
御信号を、トランジスタＴｒ１のゲート駆動電圧に変換
して出力する。また、制御回路１０は、トランジスタＴ
ｒ１に過電流が流れたことを検出して、制御信号の出力
を遮断する。ＧＮＤＵ端子は、ＶｃｃＵ端子、ＶｉｎＵ
端子に対するグランドである。

【００１６】コンデンサＣ１は、トランジスタＴｒ１の
ゲートに入力される制御信号の切り換えの際、充放電を
する。この充放電によって、制御信号の切り換え時間が
延び、ｄｖ／ｄｔや、ｄｉ／ｄｔを緩和し、電磁ノイズ
を緩和する。

【００１７】ＶｉｎＵ端子に入力される制御信号は、制
御回路１０によってトランジスタＴｒ１のゲートを駆動
できる電圧に変換され、トランジスタＴｒ１のゲートに
入力される。トランジスタＴｒ１は、ゲートに入力され
る制御信号に応じてコレクタ、エミッタ間をオン・オフ
させる。このオン・オフによってＰ端子に入力されてい
る直流電源Ｅの電圧がＵ端子に生じる。

【００１８】トランジスタＴｒ２は、ゲートに制御回路
１１が接続され、ゲートとエミッタの間にコンデンサＣ
２が接続される。また、コレクタとエミッタの間にフリ
ーホイールダイオードＤ２が接続される。また、Ｐ端子
とトランジスタＴｒ２のコレクタは接続されている。

【００１９】ＶｉｎＶ端子に入力される制御信号は、制
御回路１１によってトランジスタＴｒ２のゲートを駆動
できる電圧に変換され、トランジスタＴｒ２のゲートに
入力される。トランジスタＴｒ２は、ゲートに入力され
る制御信号に応じて、コレクタ、エミッタ間をオン・オ
フさせる。このオン・オフによってＰ端子に入力されて
いる直流電源Ｅの電圧がＶ端子に生じる。

【００２０】また、トランジスタＴｒ３は、ゲートに制
御回路１２が接続され、ゲートとエミッタの間にコンデ
ンサＣ３が接続される。また、コレクタとエミッタの間
にフリーホイールダイオードＤ３が接続される。また、
Ｐ端子とトランジスタＴｒ３のコレクタは接続されてい
る。

【００２１】ＶｉｎＷ端子に入力される制御信号は、制
御回路１２によってトランジスタＴｒ３のゲートを駆動
できる電圧に変換され、トランジスタＴｒ３のゲートに
入力される。トランジスタＴｒ３は、ゲートに入力され
る制御信号に応じて、コレクタ、エミッタ間をオン・オ
フさせる。このオン・オフによってＰ端子に入力されて
いる直流電源Ｅの電圧が端子Ｗに生じる。

【００２２】次に、下アームについて説明する。トラン
ジスタＴｒ４のゲートには、制御回路１３が接続され、
トランジスタＴｒ４のゲートとエミッタの間には、コン
デンサＣ４と、抵抗Ｒ１が直列に接続される。また、ト
ランジスタＴｒ４のコレクタとエミッタの間にフリーホ
イールダイオードＤ４が接続される。フリーホイールダ
イオードＤ４のカソードは、コレクタに、アノードはエ
ミッタに接続される。また、トランジスタＴｒ４のコレ
クタは、Ｕ端子に接続され、エミッタはＮ端子に接続さ
れる。

【００２３】制御回路１３は、Ｖｃｃ端子に電圧を供給
されることによって、ＶｉｎＸ端子から入力される制御
信号を、トランジスタＴｒ４のゲート駆動電圧に変換し
て出力する。また、制御回路１３は、トランジスタＴｒ
４に過電流が流れたことを検出して、制御信号の出力を
遮断する。ＧＮＤ端子は、Ｖｃｃ端子、ＶｉｎＸ端子に
対するグランドである。また、ＧＮＤ端子は、トランジ
スタＴｒ５、Ｔｒ６のエミッタに接続され、ＶｉｎＹ端
子、ＶｉｎＺ端子に対する共通グランドである。

【００２４】コンデンサＣ４は、トランジスタＴｒ４に
入力される制御信号の切り換えの際、充放電する。この
充放電によって、制御信号の切り換え時間が延び、ｄｖ
／ｄｔや、ｄｉ／ｄｔを緩和し、電磁ノイズを緩和す
る。コンデンサＣ４に直列に接続された抵抗Ｒ１は、ト
ランジスタＴｒ４に過電流が流れ、制御信号の入力が遮
断された場合、トランジスタＴｒ４のコレクタ電流が発
振をするのを抑制するための抵抗である。

【００２５】ＶｉｎＸ端子に入力される制御信号は、制
御回路１３によって、トランジスタＴｒ４のゲートを駆
動できる電圧に変換され、トランジスタＴｒ４のゲート
に入力される。トランジスタＴｒ４は、ゲートに入力さ
れる制御信号に応じて、コレクタ、エミッタ間をオン・
オフさせる。このオン・オフによってＮ端子に入力され
ている直流電源Ｅの電圧（０Ｖ）が端子Ｕに生じる。

【００２６】トランジスタＴｒ５は、ゲートに制御回路
１４が接続され、また、ゲートとエミッタの間に、直列
接続された抵抗Ｒ２とコンデンサＣ５が接続される。ま
た、コレクタとエミッタの間にフリーホイールダイオー
ドＤ５が接続される。また、コレクタはＶ端子に接続さ
れ、エミッタはＮ端子に接続される。

【００２７】ＶｉｎＹ端子に入力される制御信号は、制
御回路１４によって、トランジスタＴｒ５のゲートを駆
動できる電圧に変換され、トランジスタＴｒ５のゲート
に入力される。トランジスタＴｒ５は、ゲートに入力さ
れる制御信号に応じて、コレクタ、エミッタ間をオン・
オフさせる。このオン・オフによって、Ｎ端子に入力さ
れている直流電源Ｅの電圧が端子Ｖに生じる。

【００２８】トランジスタＴｒ６は、ゲートに制御回路
１５が接続され、また、ゲートとエミッタの間に、直列
接続された抵抗Ｒ３とコンデンサＣ６が接続される。ま
た、コレクタとエミッタの間にフリーホイールダイオー
ドＤ６が並列接続される。また、コレクタはＷ端子に接
続され、エミッタはＮ端子に接続される。

【００２９】ＶｉｎＺ端子に入力される制御信号は、制
御回路１５によって、トランジスタＴｒ６のゲートを駆
動できる電圧に変換され、トランジスタＴｒ６のゲート
に入力される。トランジスタＴｒ６は、ゲートに入力さ
れる制御信号に応じて、コレクタ、エミッタ間をオン・
オフさせる。このオン・オフによってＮ端子に入力され
ている直流電源Ｅの電圧がＷ端子に生じる。

【００３０】すなわち、上アームのＶｉｎＵ端子、Ｖｉ
ｎＶ端子、ＶｉｎＷ端子、下アームのＶｉｎＸ端子、Ｖ
ｉｎＹ端子、ＶｉｎＺ端子に入力する制御信号の電圧を
順次切り換えることによって、任意の周波数で直流電源
Ｅの電圧をＵ端子、Ｖ端子、Ｗ端子から出力する。

【００３１】ここで、例えば、上アームのＶｉｎＵ端子
と、下アームのＶｉｎＸ端子に制御信号が同時に入力さ
れた場合は、Ｐ端子、Ｎ端子間には直流電源Ｅの短絡電
流が流れる。短絡電流は、Ｐ端子から、トランジスタＴ
ｒ１のコレクタ−エミッタ間と、トランジスタＴｒ４の
コレクタ−エミッタ間に流れる。トランジスタＴｒ４の
エミッタを流れた短絡電流は、トランジスタＴｒ４〜Ｔ
ｒ６の共通グランドをバイパスして端子Ｎに流れるが、
トランジスタＴｒ４のゲート、エミッタ間に直列接続さ
れるコンデンサＣ４と抵抗Ｒ１によって発振が抑えられ
る。

【００３２】ここで、発振を抑えられる原理について説
明する。図２に下アームの１相分の等価回路図を示す。
下アームの１相分の等価回路は、制御回路２０と、プリ
ント基板の配線パターン及びプリント基板とＩＧＢＴを
接続するアルミワイヤのインダクタＬ１、Ｌ２と、プリ
ント基板の配線パターン及びプリント基板とＩＧＢＴを
接続するアルミワイヤの抵抗Ｒ４、Ｒ５と、ＩＧＢＴの
ゲート−エミッタ間の入力容量であるコンデンサＣ７
と、ｄｖ／ｄｔ低減用のコンデンサＣ８とからなる。

【００３３】ここで、インダクタＬ１、Ｌ２のインダク
タンス値をＬ₁、Ｌ₂、抵抗Ｒ４、Ｒ５の抵抗値をＲ₁、
Ｒ₂、コンデンサＣ７とＣ８の容量値をＣ₁、Ｃ₂とす
る。発振が起こる条件式は、Ｒ²＜（４Ｌ／Ｃ）であ
る。ここで、Ｒ＝Ｒ₁＋Ｒ₂、Ｌ＝Ｌ₁＋Ｌ₂、Ｃ＝Ｃ₁＋
Ｃ₂である。

【００３４】発振を防止するには、発振が起こる条件式
において、Ｒを大きく、Ｌを小さく、Ｃを大きくすれば
よい。Ｌを小さくするには、プリント基板の配線を短
く、太くする必要があり、構造上の制約から難しい。Ｃ
を大きくするには、Ｃ₁を大きくするか、Ｃ₂を大きくす
る必要があるが、Ｃ₁は、ＩＧＢＴの内部構造を変更す
る必要があり、また、Ｃ₂を大きくするとスイッチング
損失が増加し、好ましくない。Ｒ₁、Ｒ₂を大きくする
と、同時にＬ₁、Ｌ₂が大きくなるため望ましくない。よ
って、図２のＣ８に直列に抵抗を挿入することによって
発振を抑える。

【００３５】すなわち、制御回路１０、１３が短絡電流
を検出して短絡電流を遮断した後、インバータ回路は発
振することがないので、安定して制御信号を遮断するこ
とができる。

【００３６】ところで、上記説明ではＶｉｎＵ端子と、
ＶｉｎＸ端子に制御信号が同時入力された場合について
説明したが、上アームのあるトランジスタと、下アーム
のあるトランジスタが同時にオン状態になり直流電源Ｅ
の短絡電流が流れる場合の組み合わせにおいても同様
に、安定して制御信号を遮断することができる。

【００３７】以上の３相インバータ回路において、制御
回路１０〜１５はディスクリート部品で構成してもよ
く、また、すべての機能をＩＣ化してもよい。また、ス
イッチング素子はＩＧＢＴに限るものではなく、ＭＯＳ
ＦＥＴなどの自己消弧型素子を用いてもよい。

【００３８】

【発明の効果】以上説明したように、本発明では、下ア
ームの容量素子に直列接続された抵抗を設けたので、制
御回路によって直流電源の短絡電流が検出され制御信号
が遮断されても発振が防止でき、インバータ回路を安定
して停止することができる。

【図面の簡単な説明】

【図１】本発明の３相インバータ回路を示す回路図であ
る。

【図２】下アームの１相分の等価回路図を示す。

【図３】従来のインバータ回路を示す回路図である。

【符号の説明】

１０〜１５、２０、３０〜３５制御回路Ｔｒ１〜Ｔｒ１２トランジスタＲ１〜Ｒ５抵抗Ｃ１〜Ｃ１４コンデンサＬ１〜Ｌ２インダクタ

フロントページの続きＦターム(参考） 5H007 AA17 CA01 CB02 CB05 CC03 DB03 DC02 FA03 FA14 FA19 5H740 AA04 BA11 BB05 BC01 BC02 MM11 NN05 5J055 AX21 AX56 AX64 BX16 CX19 DX09 DX55 EY01 EY05 EY10 EY12 EZ00 FX20 GX01 GX02

Claims

【特許請求の範囲】

【請求項１】直流電力を交流電力に変換するインバー
タ回路において、上アーム及び下アームに前記直流電力を供給する直流電
源の短絡電流を検出して、前記上アーム及び前記下アー
ムに入力される前記直流電力を前記交流電力に変換する
ための制御信号を遮断する制御回路と、前記上アーム及び前記下アームの入力部に並列接続され
る容量素子と、前記下アームに接続された前記容量素子に直列接続され
て、前記制御信号が遮断された場合に前記下アームの発
振を抑制する抵抗と、を有することを特徴とするインバータ回路。
【請求項２】前記制御回路は前記短絡電流を検出しな
い場合、前記制御信号を前記上アーム及び下アームを駆
動する電圧に変換して出力することを特徴とする請求項
１記載のインバータ回路。