JP2003122446A - 低レイテンシのクロックの供給 - Google Patents

低レイテンシのクロックの供給

Info

Publication number
JP2003122446A
JP2003122446A JP2002192080A JP2002192080A JP2003122446A JP 2003122446 A JP2003122446 A JP 2003122446A JP 2002192080 A JP2002192080 A JP 2002192080A JP 2002192080 A JP2002192080 A JP 2002192080A JP 2003122446 A JP2003122446 A JP 2003122446A
Authority
JP
Japan
Prior art keywords
pulse
signal
clock
edge
rising edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002192080A
Other languages
English (en)
Inventor
Robert P Masleid
ピー．マスレイド ロバート
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2003122446A publication Critical patent/JP2003122446A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/1506—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with parallel driven output stages; with synchronously driven series connected output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Dram (AREA)
  • Amplifiers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】 クロック信号情報を立ち上がりエッジ信号お
よび立ち下がりエッジ信号として供給するシステムと方
法が開示されている。 【解決手段】 一実施態様では、第１のパルス信号は、
各クロック・パルスの立ち上がりエッジごとに発生する
パルスを含んでおり、第２のパルス信号は、各クロック
・パルスの立ち下がりエッジごとに発生するパルスを含
んでいる。第１のパルス信号と第２のパルス信号のそれ
ぞれに対応するパルスの前縁の時間遅延に付随する時間
情報を用いてクロック信号を再生することができる。一
実施態様では、スキュー増幅器を用いて第１のパルス信
号エッジ・パルスと第２のパルス信号エッジ・パルスを
増幅する。一実施態様では、第１のパルス信号と第２の
パルス信号を再発生し増幅した後に３状態バッファに入
力してクロック信号を再生する。

Description

【発明の詳細な説明】
【０００１】本発明は、集積回路内にクロック信号を供
給するシステムと方法の全般に関する。
【０００２】クロック周波数が1ギガヘルツを超えるよ
うな高速マイクロプロセッサがますます注目されてい
る。チップ上のさまざまなクロック供給地点へのレイテ
ンシの変動が少なくなるようにしてマイクロプロセッサ
全体にクロック信号を供給することが望ましい。
【０００３】図１は、クロック信号供給ネットワーク10
0の一例を示した図である。共通のクロック供給ネット
ワークはクロック・ツリー100になっており、それぞれ
のクロック・バッファ104でファンアウトして信号をこ
のクロック・ツリーのより上位レベルのブランチ106に
供給する。クロック信号（またはその相補信号であるも
の（以下、単に相補信号と称する。））は、それぞれの
バッファ104によって再現される。クロック・バッファ
は一般にインバータである。再現されたクロック信号お
よび／またはその相補信号は、今度はクロック・ツリー
のより上位レベルにある他のクロック・バッファへと送
られる。図1では、一般に、デューティ・サイクルが約5
0％のマスター・クロック信号102が発生する。つまりク
ロック・パルスは、クロック周期の約半分の時間はハイ
値であり、クロック周期の残り時間はロー値である。こ
のクロック信号供給ネットワークには、さまざまなクロ
ック・バッファが含まれていてよい。
【０００４】一般に、１つのクロック・バッファ104か
ら可能なファンアウトの数は限られているため、多数の
ラッチを駆動するクロック・ツリーはかなり多数のレベ
ルを有する必要がある。クロック・ツリーのレベル数
は、各クロック・バッファで可能なファンアウトの数
や、クロックが駆動すべきラッチの数などによって決ま
る。具体例として、もし100,000個のラッチを駆動する
必要があり、各クロック・バッファ104の利得が3をわず
かに超えているとすると、合計したファンアウトの数が
ラッチを駆動するのに十分であるためにはクロック・ツ
リーに全部で約10〜11のレベルが必要となる（つまり、
311＞100,000）。
【０００５】もとのクロック源102からクロック・ツリ
ー上のある供給地点までクロック信号が伝わるのに要す
るレイテンシは、各クロック・バッファ104における時
間遅れと、信号が伝わるべきクロック・レベルの数、つ
まり信号伝達経路に沿ったクロック・バッファの数とに
依存することになる。クロック・ツリー100の性能は、
このクロック・ツリーの各クロック・バッファ104にお
ける遅延あたりの利得特性の影響を受けることになる。
遅延あたりの利得は、しばしば用いられる性能指数であ
る。一般に、遅延あたりの利得が大きいことは、クロッ
ク・バッファ段において望ましい。
【０００６】クロック・バッファ104の設計は、多くの
因子によって制約される。図２は、マスレイドによるア
メリカ合衆国特許第6,024,738号に記載されたのと似た
クロック・バッファ段の一例を示す。なおこの特許の内
容が、参考としてこの明細書に組み込まれている。クロ
ック・バッファ201の設計は、クロック・バッファ201の
出力においてクロック信号が再現されねばならないとい
う制約を受ける。入力１において、単線式入力を通じ、
デューティ・サイクルが約50％のクロック信号を受信す
る。論理ゲート203、205、207を有するパルス発生器段
では、パルスが２セット発生する。それぞれは、出力２
における立ち上がりエッジ・パルスと、出力６における
立ち下がりエッジ・パルスに対応する。インバータ209
と211は立ち上がりエッジ・パルスを増幅するのに対
し、インバータ215と217は立ち下がりエッジ・パルスを
増幅する。インバータ211の出力４とインバータ217の出
力８は、トランジスタ213と219を有する３状態バッファ
へに入力され、増幅された立ち上がりエッジ・パルスと
増幅された立ち下がりエッジ・パルスからクロック信号
が再構成される。
【０００７】各クロック・バッファ201に付随する遅延
はいくつかの因子によって決まる。増幅用インバータ20
9、211、215、217に付随する遅延は、インバータ内を立
ち下がりエッジまたは立ち上がりエッジが伝播するのが
促進されるように論理閾値を設定したスキュー増幅器を
用いることによって幾分か小さくすることができる。し
かし従来のクロック・バッファ201では、増幅系列とし
て使用できるスキュー式増幅インバータの数に制約があ
る。というのも、インバータ209、211、215、217のスキ
ューに付随してパルス幅が広くなるからである。
【０００８】図３は、バッファ201内のさまざまな地点
において信号強度が時間とともにどう変化するかを示す
グラフである。見やすくするため、信号は共通の時間軸
に対して表示した。信号301は、入力１におけるクロッ
ク信号に対応し、信号302は、立ち上がりパルス発生器
の出力２に対応し、信号303は、インバータ209の出力に
対応し、信号304は、インバータ211の出力に対応する。
信号306は、パルス発生器207の出力に対応し、信号307
は、インバータ215の出力に対応し、信号308は、インバ
ータ217の出力に対応する。信号305は、クロック出力５
における再構成されたクロック信号に対応する。このク
ロック信号は、キャパシタンスその他の効果により、入
力クロック信号301と比べて遅延している。
【０００９】図３は、信号がいくつものスキュー式イン
バータ・バッファを通過するにつれてパルス幅がどう変
化するかを示している。信号303と304は、インバータ20
9と211によってどれくらい立ち上がりパルスが広がるか
を示している。同様に、信号307と309は、インバータ21
5と217によってどれくらい立ち下がりパルスが広がるか
を示している。スキュー増幅器209、211、215、217は、
前縁の伝播を促進するが、その結果としてパルス幅は広
くなる。各スキュー式インバータにおいてパルス幅が増
大するため、インバータの段数および／または遅延あた
りの利得が制限されることになる。これは、クロック信
号を再生するためにはトランジスタ213と219からなる３
状態バッファにおいて信号304と308のパルスが重なって
はいけない（例えばパルスのデューティ・サイクルが50
％未満でなくてはならない）からである。したがって、
クロック・バッファ201の増幅用インバータの設計は、
トランジスタ213と219からなる３状態バッファの条件で
ある、出力304と308が重ならない、つまりそれぞれの出
力のデューティ・サイクルが約50％未満でなくてはなら
ないという条件によって制限される。
【００１０】従来のクロック・バッファ201に制約があ
る結果として、クロック・バッファにおける遅延あたり
の利得が望んだより小さくなり、それが原因で従来のク
ロック・ツリー100のレイテンシが望んだよりは大きく
なる可能性がある。これが、クロックが高速で動作する
高速マイクロプロセッサにおける大きな問題点である。
さらに、クロックがより高速になり、クロック・ツリー
のレベル数が増えるにつれて、クロック・バッファ201
の制約がさらにきつくなる可能性がある。
【００１１】望ましいのは、低減したレイテンシのクロ
ック・バッファとクロック信号供給ネットワークであ
る。
【００１２】クロック信号情報が、クロックの立ち上が
りエッジと立ち下がりエッジが始まるそれぞれの瞬間を
示す少なくとも２つの信号として、クロック・ツリーの
１つまたはそれ以上の数のレベルにおいて供給されるク
ロック信号供給ネットワークがここに開示されている。
これら信号は１つのバスの別々の線を伝送され、クロッ
ク・ツリー内の別の場所でクロック信号を再生するのに
使用される。
【００１３】一実施態様では、第１の信号は、クロック
信号の立ち上がりエッジごとにパルスが１つ発生するこ
とによってでき上がった第１のパルス列からなるパルス
信号であり、第２の信号は、クロック信号の立ち下がり
エッジごとにパルスが１つ発生することによってでき上
がった第２のパルス列からなるパルス信号である。第１
と第２のパルス信号は、各パルスの前縁の伝播を促進す
る第１と第２のスキュー増幅器において増幅される。ク
ロック情報は第１と第２の信号の前縁のタイミングに含
まれているため、増幅器に付随する遅延が短くなるよう
に増幅器のスキューを選択することができる。タイミン
グ情報は、第１と第２のパルス信号の各パルスの幅がク
ロック・パルスの幅よりも狭い限りは保持される。した
がって、一実施態様では、第１と第２のスキュー増幅器
のスキュー特性は、第１と第２のパルス信号の各パルス
の幅がクロック周期の５％〜95％の範囲になるように選
ぶことができる。
【００１４】各パルス信号は、二線式バスの別々の線を
利用して別のクロック供給地点に送ることができる。ク
ロック信号は、入力パルスの前縁に応答して新しいパル
スが発生するように設計したパルス発生器を用いて第１
と第２のパルス信号を再発生させることにより再生する
ことができる。再発生された第１と第２のパルス信号
は、次に、第３と第４のスキュー増幅器において増幅す
ることができる。これらパルス信号のパルス幅は、クロ
ック信号を再生するための３状態バッファへの入力とな
りうる幅であることが好ましい。
【００１５】一般に、本発明には、クロック信号供給ネ
ットワークの一部として使用されるクロック・バッファ
回路が含まれる。図４は、一実施態様の原理の一部を示
す高レベルのブロック・ダイヤグラムである。バッファ
405が、複数のクロック・パルスを含むクロック信号を
受信する。このバッファは、各クロック・パルスの立ち
上がりエッジが始まる瞬間と、各クロック・パルスの立
ち下がりエッジが始まる瞬間に関する情報を含む少なく
とも２つの信号を発生させる。この情報は、適切なバス
を利用して、クロック信号を再生するクロック再生回路
410に送ることができる。一実施態様では、この情報
は、立ち上がりエッジ信号415および立ち下がりエッジ
信号420として、二線式バスを通じて送られる。このバ
スは、必要であれば信号強度を維持するための適切な中
継器を備えることができる。以下により詳しく説明する
ことだが、このバスは、これら２つの信号がほぼ同じ伝
播遅延でもってクロック再生回路410に到達するように
構成することが好ましい。
【００１６】図５を参照すると、クロック信号の各クロ
ック・パルスは立ち上がりエッジ431と立ち下がりエッ
ジ433を有することがわかる。クロック・パルス430は幅
がΓである。つまり、幅がクロック周期のほぼ半分であ
る。クロック・パルスの情報は、立ち上がりエッジ431
が始まる瞬間と立ち下がりエッジ433が始まる瞬間を示
す情報として送ることができる。というのもこの情報が
あれば、別の場所で幅Γのクロック・パルスを再構成す
るのに十分だからである。以下の議論からわかるよう
に、同じタイミング情報を送るのにパルスの相補信号を
用いることもできる。
【００１７】一実施態様では、各クロック・パルスの立
ち上がりエッジおよび立ち下がりエッジに付随する情報
は、各クロック・パルス430に対して発生する単一の立
ち上がりエッジ・パルスおよび単一の立ち下がりエッジ
・パルスの形態で送られる。図６に示したように、一実
施態様では、好ましいエッジ（前縁）441を有する立ち
上がりエッジ・パルス440は、各クロック・パルス430の
立ち上がりエッジ431がトリガーとなって発生する。そ
の結果、多くのクロック周期にわたり、第１のパルス列
を含む第１のパルス信号が得られる。好ましいエッジ44
1は、立ち上がりエッジ431から第１の遅延時間δt1（例
えばトリガー遅延時間）だけずれている。また、パルス
440の好ましくないエッジ（後縁）443、つまり立ち上が
りエッジ431の発生に関するタイミング情報を含まない
パルスの第２のエッジも存在している。
【００１８】図７を参照すると、好ましいエッジ（前
縁）453を有する立ち下がりエッジ・パルス450は、クロ
ック・パルス430の立ち下がりエッジ433がトリガーとな
って発生することがわかる。その結果、多くのクロック
周期にわたり、第２のパルス列を含む第２のパルス信号
が得られる。好ましいエッジ453は、クロック・パルス4
30の立ち下がりエッジ433から第２の遅延時間δt2（例
えば第２のトリガー遅延時間）だけずれている。立ち下
がりエッジ・パルス450も、立ち下がりエッジ433の発生
に関するタイミング情報を含まない、好ましくないエッ
ジ（後縁）456を有する。立ち上がりエッジ・パルスと
立ち下がりエッジ・パルスを発生させるのに用いる回路
が適切に選択されているのであれば、δt1≒δt2とな
る。図６と図７を比較することにより、クロック・パル
スの幅Γに付随した情報は、好ましい前縁441と453に時
間差をつけることにより再生できることがわかる。
【００１９】立ち上がりエッジ・パルス440と立ち下が
りエッジ・パルス450の形態でクロック・パルス情報を
送ることの１つの利点は、単一のクロック・パルスを送
る場合と比べてバッファ405のスキューを選択する自由
度が大きくなることである。例えばスキューを選択する
自由度が大きくなると、バッファ405内を好ましい前縁4
41と453が伝播する遅延時間を短くすることができる。
図６と図７に示したように、クロック情報は、立ち上が
りエッジ・パルスの好ましい前縁441と立ち下がりエッ
ジ・パルスの好ましい前縁453に載って伝えられるた
め、パルス440と450の合計幅がクロックの周期を超えな
い限りは、好ましくない後縁443と456の形は重要ではな
い。その結果、バッファ回路410で立ち上がりエッジ・
パルス440と立ち下がりエッジ・パルス450を最初に増幅
するときに用いるスキューをかなり大きくすることがで
きる。スキューの自由度が大きい増幅器では、好ましい
前縁を送ることに関して遅延時間が短くなるようにする
ことができる。しかしスキューの自由度が大きいと、後
縁443と456がより広くなるためにパルス幅が広くなる傾
向がある。
【００２０】図８は、クロック・バッファ405とクロッ
ク再生回路410を有するクロック信号供給回路の一実施
態様のブロック・ダイヤグラムである。クロック・バッ
ファ405において、立ち上がりエッジ・パルス発生器510
がクロック信号を受信し、各クロック・パルスの立ち上
がりエッジごとにパルスを１つ発生させる。この立ち上
がりエッジ・パルス発生器は、クロック・パルスよりも
持続時間が短い（例えばクロック周期の５％〜20％）パ
ルスを発生させるパルス発生器であることが好ましい。
この立ち上がりエッジ・パルス発生器の出力511は、第
１のスキュー増幅器515の入力513に接続されている。こ
の第１のスキュー増幅器515は、クロック・パルスの立
ち上がりエッジが始まる瞬間に関係する情報を載せた好
ましいエッジ441の伝播を促進する。スキュー増幅器515
としては、適切な任意のものを使用することができる。
例えば、直列に連結した一連のスキュー式インバータが
使用できる。その結果、スキュー増幅器515の出力517に
おいて立ち上がりエッジ・パルス信号520が得られる。
立ち下がりエッジ・パルス発生器525は、各クロック・
パルスの立ち下がりエッジごとにパルスを１つ発生させ
る。この立ち下がりエッジ・パルス発生器は、立ち上が
りエッジ・パルス発生器の場合とほぼ同じ持続時間（例
えばクロック周期の５％〜20％）のパルスを発生させる
パルス発生器であることが好ましい。この立ち下がりエ
ッジ・パルス発生器の出力527は、第２のスキュー増幅
器530の入力529に接続されている。この第２のスキュー
増幅器530は、クロック・パルスの立ち下がりエッジの
発生に付随する好ましいエッジの伝播を促進する。その
結果、スキュー増幅器530の出力532において立ち下がり
エッジ・パルス信号535が得られる。
【００２１】データ・バス、例えば二線式バス540が、
立ち上がりエッジ・パルス信号520と立ち下がりエッジ
・パルス信号535を集積回路上の別の場所に送るのに使
用される。このバスは、両方のパルス信号に対して伝播
時間が同じになるように設計されたバスであることが好
ましい。
【００２２】一実施態様では、クロック信号はクロック
再生回路410において再生させることができる。このク
ロック再生回路410では、第３と第４のパルス発生器545
と555を用いて立ち上がりエッジ信号と立ち下がりエッ
ジ信号を短いパルスとして再発生させ、短くなったパル
スをスキュー増幅器550と560で増幅し、これらスキュー
増幅器550と560の出力587と592でもって３状態バッファ
590を駆動することによってクロック信号を再発生させ
る。一実施態様では、立ち上がりエッジ・パルス発生器
545は、二線式バスからの立ち上がりエッジ・パルス信
号540の好ましいエッジを受信したときに応答して立ち
上がりエッジ・パルスを再発生させる。第２の立ち上が
りエッジ・パルス発生器545の出力581はスキュー増幅器
550の入力583に接続されているため、増幅された立ち上
がりエッジ・パルス信号587が得られる。再発生された
立ち上がりエッジ・パルスは、クロック周期と比べてパ
ルス幅が狭いことが好まし。この再発生された立ち上が
りエッジ・パルスは、前縁の伝播を促進するスキュー増
幅器550において増幅される。一実施態様では、立ち下
がりエッジ・パルス発生器555は、二線式バスからの立
ち下がりエッジ・パルス信号535の好ましいエッジを受
信したときに応答して立ち下がりエッジ・パルスを再発
生させる。立ち下がりエッジ・パルス発生器555は、入
力信号535のそれぞれの立ち下がりエッジに応答し、出
力597に短いパルスを発生させる。立ち下がりエッジ・
パルス発生器555の出力597はスキュー増幅器560の入力5
99に接続されているため、増幅された立ち下がりエッジ
・パルス信号592が得られる。
【００２３】表Iと表IIは、立ち上がりエッジ・パルス
と立ち下がりエッジ・パルスのそれぞれについて、図８
の回路のさまざまな地点におけるパルス幅の広がりの例
を示している。表Iと表IIを見ると、本発明において
は、スキュー増幅器515と530での遅延時間を短くするこ
とを望むのであれば、立ち上がりエッジ・パルス信号53
0と立ち下がりエッジ・パルス信号540のパルス幅の広が
りをクロック周期の50％よりもかなり大きくできること
がわかる。製造を容易にするため、具体例として示した
ハイ値とロー値には望ましいタイミングの余裕が反映さ
れており、厳密な値にした場合よりは条件が緩やかにな
っていることが理解できよう。
【００２４】
【表１】
【００２５】
【表２】
【００２６】図９は、図８の回路の動作を示している。
バッファ405では、各クロック・パルスごとにクロック
・パルスの立ち上がりエッジと立ち下がりエッジが検出
され、立ち上がりエッジ・パルスと立ち下がりエッジ・
パルスが発生する605。各クロック・パルスごとに、立
ち上がりエッジ・パルスと立ち下がりエッジ・パルスが
スキュー増幅器で増幅され610、少なくとも１つの別の
クロック供給地点に送られる615。これらパルスを受信
するクロック供給地点において、立ち上がりエッジ・パ
ルスと立ち下がりエッジ・パルスが再発生される620。
一実施態様では、立ち上がりエッジ・パルスまたは立ち
下がりエッジ・パルスの好ましいエッジを検出し、その
好ましいエッジの検出に応答して新しいパルスを発生さ
せることがこの操作に含まれる。その結果、立ち上がり
エッジ・パルスと立ち下がりエッジ・パルスが再発生さ
れる。再生された立ち上がりエッジ・パルスと再発生さ
れた立ち下がりエッジ・パルスは、次に、スキュー増幅
器で増幅される625。クロック信号は、３状態バッファ
などのバッファを用いて再生される。
【００２７】本発明の１つの利点は、スキュー増幅器51
5と530のスキュー特性を、バッファ405における遅延あ
たりの利得がうまく減るように選択できることである。
その理由の一端は、立ち上がりエッジ・パルス440およ
び立ち下がりエッジ・パルス450として、それぞれのパ
ルスの好ましいエッジ441および453に関するパルスの幅
がクロック周期の半分よりも短い値には限定されないパ
ルスを発生させるスキュー増幅器を選択できるため、増
幅器を通過するときの遅延時間を最小にするスキュー特
性の選択に関してより大きな設計の自由度が得られると
いう事実にある。クロック再生回路410内のパルス発生
器は好ましいエッジに応答する新しいパルスを発生させ
るため、バッファ405から発生した立ち上がりエッジ・
パルスと立ち下がりエッジ・パルスがクロック周期より
もわずかに短いパルス幅でありさえすれば、クロック再
生回路410のパルス発生器545と555がパルスを再発生さ
せることができる。具体例として、一実施態様では、バ
ッファ405から発生した立ち上がりエッジ・パルスと立
ち下がりエッジ・パルスは、これらパルスの好ましいエ
ッジに関する変形パルスの幅をクロック周期の５％〜95
％にすることができる。
【００２８】一実施態様では、パルス発生器545と555
は、比較的狭いパルス幅のパルスを発生させる。例え
ば、最初の立ち上がりエッジ・パルスまたは立ち下がり
エッジ・パルスは、幅がクロック周期の約10％以下であ
る。しかし、クロック再生回路410でクロック信号を再
生するには５％〜45％の範囲が適切であろう。再発生さ
れる立ち上がりエッジ・パルスと再発生される立ち下が
りエッジ・パルスのパルス幅を選択するにあたっては、
スキュー増幅器550と560のスキュー特性を考慮し、クロ
ック再生回路410における遅延時間が短くなるようにす
ることが好ましいが、バッファ590でクロック信号を再
生できるよう、再発生され増幅された立ち上がりエッジ
・パルス587および再発生され増幅された立ち下がりエ
ッジ・パルス592のパルス幅が50％よりもかなり狭くな
るようにする。例えば３状態バッファによっては、適切
な動作のために十分なタイミングの余裕が生まれるよ
う、再発生され増幅された立ち上がりエッジ・パルスと
再発生され増幅された立ち下がりエッジ・パルスのパル
ス幅が最大で約40％〜45％になっている必要がある。
【００２９】図１０は、クロック・バッファ405とクロ
ック再生回路410の一実施態様の回路図である。一実施
態様では、スキュー増幅器515と530のそれぞれは、互い
に連結された一連のインバータを備えている。各インバ
ータにおけるトランジスタの相対的サイズは、望むスキ
ューとなるように選択する。標準的な設計手続きに従う
と、インバータ同士を接続する配線において抵抗器とキ
ャパシタをそれぞれのインバータの間に設置することが
可能である。この配線もクロック供給の一部である。立
ち上がりエッジ・パルスと立ち下がりエッジ・パルス
は、適切な任意の論理ゲート回路を用いて発生させるこ
とができる。例えば、立ち上がりエッジ・パルスは、ク
ロック信号と、インバータから受信する相補クロック信
号とを受信するNANDゲートの出力から発生させることが
できる。立ち下がりエッジ・パルスは、クロック信号
と、インバータから受信する相補クロック信号とを受信
するNORゲートの出力から発生させることができる。イ
ンバータの遅延特性と論理ゲートのスイッチング特性
は、クロックに関して望ましいパルス幅を有するパルス
が発生するように選択することができる。
【００３０】図１０に示したように、一実施態様では、
クロック再生回路410は、クロック・バッファ405と同様
の立ち上がりエッジ・パルス発生器545および立ち下が
りエッジ・パルス発生器555を備えることができる。ス
キュー増幅器550と560は一連のインバータを備えてお
り、その出力が３状態バッファ590の第１の電界効果ト
ランジスタ701および第２の電界効果トランジスタ702の
ゲートに接続されている。図１０を参照すると、３状態
ドライバは、分散された３状態ドライバ、例えば２つ以
上の３状態ドライバにできることがわかる。一実施態様
では、スキュー増幅器550の出力は、第２の極性の第２
の電界効果トランジスタ702と直列に接続された、第１
の極性の第１の電界効果トランジスタ701のゲートを駆
動する。一実施態様では、それぞれの３状態ドライバ
は、１つまたはそれ以上のラッチ720を駆動する。ま
た、図１０を参照すると、タップ線を各スキュー増幅器
のインバータの間に配置して増幅機能を分散させうるこ
とがわかる。
【００３１】クロック・ツリーとなっているクロック信
号供給ネットワークでは、このクロック・ツリーのかな
り多数の下位レベルに沿ったレイテンシを低減すること
が望ましい。また、所定数のラッチを駆動するのに必要
な全素子数を減らすため、ファンアウト式の設計を実現
することが望ましい。したがって、クロック信号供給ネ
ットワークの一実施態様では、クロック信号が立ち上が
りエッジ・パルスおよび立ち下がりエッジ・パルスに変
換され、ファンアウトされてクロック・ツリーの複数の
レベルを通過した後、クロック信号が再生される。
【００３２】図１１は、立ち上がりエッジ・パルスと立
ち下がりエッジ・パルスがクロック・ツリーの下位レベ
ルからより上位レベルへと送られるクロック信号供給ネ
ットワークの第１の実施態様を示している。図１１を参
照すると、一実施態様では、立ち上がりエッジ・パルス
と立ち下がりエッジ・パルスの発生器810が、複数の増
幅器／パルス発生器段820のための立ち上がりエッジと
立ち下がりエッジのクロック信号を発生させることがわ
かる。各段820は、立ち上がりエッジ・パルスを増幅す
るための第１のスキュー増幅器を備えることができる。
この第１のスキュー増幅器は、立ち上がりエッジ・パル
スを再発生させるための立ち上がりエッジ・パルス発生
器に接続されている。各段820はさらに、立ち下がりエ
ッジ・パルスを増幅するためのスキュー増幅器を備える
ことができる。このスキュー増幅器は、立ち下がりエッ
ジ・パルスを再発生させるための立ち下がりエッジ・パ
ルス発生器に接続されている。各段820からの立ち上が
りエッジ・パルスと立ち下がりエッジ・パルスは、複数
の３状態バッファ830を駆動するのに用いることができ
る。それぞれの３状態バッファは、専用のスキュー増幅
器840を備えることができる。図９は、図１１と同様だ
がスキュー増幅器840が段820に組み込まれている点だけ
が異なる別の実施態様を示している。
【００３３】図１１と図９を参照すると、スキュー増幅
器、パルス発生器、バスのさまざまな組み合わせを利用
して立ち上がりエッジ・クロック・パルスと立ち下がり
エッジ・クロック・パルスが段820で増幅され再発生さ
れた後、３状態バッファ830でクロック信号が再生され
ることがわかる。
【００３４】本発明は、受け入れ可能な低消費電力クロ
ックを備える回路の設計と矛盾しない。一実施態様で
は、クロック信号供給回路を用いて、マイクロプロセッ
サの選択された領域にクロック信号を供給する。再生さ
れた単線式クロック信号は、次に、あちこちの局所領域
でラッチその他の回路素子を駆動するのに用いられる。
これら局所領域は、多数のラッチを駆動するためにファ
ンアウトの形にすることが可能であり、再構成されたク
ロック信号を受信する従来のバッファ・ドライバで駆動
することができる。このようにすることには、二線式バ
ッファ・クロック信号供給回路を利用して中央クロック
からクロック供給地点までのレイテンシが小さいクロッ
ク信号を供給できるという利点がある。局所領域では、
単線式アーキテクチャを有する、クロックで作動する従
来のラッチを利用してクロックの電力消費を最適化する
ことができる。
【００３５】図１３に示した一実施態様では、クロック
信号供給回路をＨツリー・アーキテクチャの一部として
使用し、中央クロック源からの信号をマイクロプロセッ
サ内のクロック供給地点に供給する。Ｈツリー・アーキ
テクチャでは、クロック信号は、中央クロックから、集
積回路の徐々に小さくなっているＨ型領域に供給され
る。ネスト構造になった少数のＨ型ブランチ（例えば図
１３のＨ1、Ｈ2、Ｈ3、Ｈ4、Ｈ5）があるため、クロッ
ク信号を中央クロック源からマイクロプロセッサ内のさ
まざまな局所領域に供給することができる。（局所領域
に対応する）最上位のＨでは、クロックで作動する多数
のラッチを、クロックで作動する従来の単線式回路を用
いて駆動することができる。本発明によれば、二線式バ
ッファを用いて、Ｈツリー上のブランチに対応する２つ
の地点の間にレイテンシが小さいクロックを供給するこ
とができる。特に、クロック信号供給回路700を用いて
中央クロックからのクロック信号をＨツリーの最上位
（図１３のＨ5に対応する）に供給することが望まし
い。二線式バッファの減衰を最適化して、必要な中継器
の数を減らすことが好ましい。ブランチ地点においてＨ
ツリーのより上位へのファンアウトが可能になるように
する必要がある。一実施態様では、近接したより上位の
ブランチ地点において再発生させるため、二線式立ち上
がり／立ち下がりクロック・パルスを単一クロック信号
に再構成することができる。また、中継器を用いてブラ
ンチ地点の近くで信号を加速することもできる。
【００３６】図１４は、集積回路内にクロック信号を供
給する方法を示したフロー・チャートである。クロック
信号をクロック・ツリー内の下位レベルで受信する110
5。立ち上がりエッジ・パルスと立ち下がりエッジ・パ
ルスを発生させる1110。一実施態様では、パルスをスキ
ュー増幅器で増幅し1115、クロック・ツリーのより上位
レベルに送る1120。パルスをクロック・ツリーの別のレ
ベルで再発生し1125、それを用いて単線式クロック信号
を再生し1130、その単線式クロック信号を用いてラッチ
を駆動する1135。再生されたクロック信号1130は、より
一般に、クロック・グリッドを駆動するのに、またはラ
ッチ、ダイナミック回路、メモリなど、クロックで作動
する回路のクロック入力を駆動するのに、または中央か
ら離れたゲート式クロック・バッファのクロック入力と
して用いられる。例えば、再生されたクロック信号を用
いて、Ｈツリーの供給地点の近傍にある回路素子を駆動
することができる。
【００３７】図１１と図９に戻ると、図１４に示したの
とは別のステップ列にした実施態様も可能であることが
わかる。
【００３８】シミュレーションを行なったところ、本発
明の二線式クロック供給ネットワークでは、クロックの
レイテンシを従来の単線式クロック信号供給法の2/3に
低減できた。これは、利得とスキュー特性を最適化して
遅延あたりの利得を上昇させる性能が向上したためであ
る。シミュレーションによれば、二線式クロック信号供
給法を用いると、クロック速度を２％まで向上させうる
ことがわかる。クロックのジッタは、一般にプロセッサ
のクロック速度（周波数）の約５％である。クロック速
度の２％の向上は、クロックのレイテンシの減少によっ
てもたらされたクロックのジッタの減少が原因である。
クロックの全電力消費はわずかに増加する可能性があ
る。したがって、二線式バスと他の回路を最適化してそ
の電力消費を減らすことが望ましい。さらに、すでに説
明したように、クロック・ツリーでは、ファンアウトの
ためにツリーのレベルが進むごとにツリーの各レベルで
の素子数が増加する。一実施態様では、二線式クロック
信号供給法をクロック供給ネットワークの下位レベル全
体で用い、（バッファ素子の数が最大になる）上位の１
〜３のレベルは単線式クロック・バッファを用いて実現
する。
【００３９】本発明の特別な実施態様と応用を図示して
説明してきたが、本発明がこの明細書に開示した通りの
構造や要素に限定されることはなく、添付の請求の範囲
に規定された本発明の精神ならびに範囲をはずれること
なく、この明細書に開示された本発明の方法および装置
の構成、動作、詳細において、当業者には明らかなさま
ざまな修正、変更、変形をなしうることを理解すべきで
ある。 （付記） （付記１）集積回路用のクロック信号供給ネットワーク
であって、クロック信号を受信して、そのクロック信号
の立ち上がりエッジが始まる各瞬間を示す第１の信号
と、そのクロック信号の立ち下がりエッジが始まる各瞬
間を示す第２の信号とを発生させるバッファ回路と；第
１の信号と第２の信号に付随するクロック情報からクロ
ック信号を再生させる構成のクロック再生回路と；上記
バッファ回路からの第１の信号と第２の信号を上記クロ
ック再生回路に供給するバスとを備えるネットワーク。 （付記２）第１の信号が、クロック信号の立ち上がりエ
ッジが始まる各瞬間がトリガーとなって発生する第１の
タイプのパルスを含み、第２の信号が、クロック信号の
立ち下がりエッジが始まる各瞬間がトリガーとなって発
生する第２のタイプのパルスを含む、付記１に記載のネ
ットワーク。 （付記３）上記バッファ回路が、第１のタイプのパルス
と第２のタイプのパルスを増幅する構成の少なくとも２
つのスキュー増幅器を備える、付記２に記載のネットワ
ーク。 （付記４）上記クロック再生回路が、第１のタイプのパ
ルスと第２のタイプのパルスの前縁を検出してパルスを
発生させる、付記３に記載のネットワーク。 （付記５）上記クロック再生回路が、第１のタイプのパ
ルスと第２のタイプのパルスを増幅するためのスキュー
増幅器をさらに備える、付記４に記載のネットワーク。 （付記６）上記クロック再生回路が、第１のタイプのパ
ルスと第２のタイプのパルスに応答してクロック信号を
再生する構成の３状態バッファをさらに備える、付記５
に記載のネットワーク。 （付記７）集積回路用のクロック信号供給ネットワーク
であって、クロック信号の各クロック・パルスは立ち上
がりエッジと立ち下がりエッジを有しており、このネッ
トワークは、第１のクロック信号供給地点に存在してい
て、クロック信号を受信し、各クロック・パルスの立ち
上がりエッジごとに発生する１つのパルスを含む第１の
パルス信号と、各クロック・パルスの立ち下がりエッジ
ごとに発生する１つのパルスを含む第２のパルス信号と
を発生させる第１のパルス発生段と；第１のパルス発生
段に接続されていて、第１のパルス信号と第２のパルス
信号を別々に増幅するための少なくとも２つのスキュー
増幅器を備えており、第１のパルス信号と第２のパルス
信号のパルスの前縁の伝播を促進するスキュー特性を有
する第１の増幅段と；第２のクロック信号供給地点に存
在していて、第１のパルス信号と第２のパルス信号を受
信し、第１のパルス信号の各パルスの前縁ごとに発生す
る１つのパルスを含む第３のパルス信号と、第２のパル
ス信号の各パルスの前縁ごとに発生する１つのパルスを
含む第４のパルス信号とを発生させる第２のパルス発生
段と；第２のパルス発生段に接続されていて、第３のパ
ルス信号と第４のパルス信号を別々に増幅するための少
なくとも２つのスキュー増幅器を備えており、第３のパ
ルス信号と第４のパルス信号のパルスが重ならないよう
なスキュー特性を有する第２の増幅段と；第２の増幅段
からの第３のパルス信号と第４のパルス信号を受信して
クロック信号を再生する構成のバッファ段と；少なくと
も２つの段の間の別々の線を伝わる第１のパルス信号と
第２のパルス信号を伝える少なくとも１つのバスとを備
えるネットワーク。 （付記８）上記少なくとも１つのバスが、第１のパルス
と第２のパルスを伝えるための別々の線を有する二線式
バスを備えている、付記７に記載のネットワーク。 （付記９）二線式バスが、第１の増幅段の第１のパルス
信号と第２のパルス信号を第２のパルス発生段に伝えて
いる、付記８に記載のネットワーク。 （付記10）第１の増幅段が、第１のパルス信号と第２の
パルス信号のパルスを、各パルスのパルス幅が、クロッ
ク周期の半分よりも広く、クロック周期よりも狭くなる
ように変形させる構成である、付記９に記載のネットワ
ーク。 （付記11）第１の増幅段が、第１のパルス信号を増幅す
る第１のスキュー増幅器と、第２のパルス信号を増幅す
る第２のスキュー増幅器を備える、付記７に記載のネッ
トワーク。 （付記12）第１の増幅段が、第１のパルス信号を増幅す
る第１のスキュー・インバータ列と；第２のパルス信号
を増幅する第２のスキュー・インバータ列を備える、付
記11に記載のネットワーク。 （付記13）各インバータのスイッチング点が、第１のイ
ンバータ列と第２のインバータ列の出力のパルス幅がク
ロック周期の約５％〜95％となるように選択されてい
る、付記12に記載のネットワーク。 （付記14）第１のパルス発生段が、二線式バスによって
第１のスキュー増幅段に接続されている、付記８に記載
のネットワーク。 （付記15）集積回路用のクロック信号供給システムであ
って、クロック信号の立ち上がりエッジごとに発生する
１つのパルスを含む第１のパルス信号と、クロック信号
の立ち下がりエッジごとに発生する１つのパルスを含む
第２のパルス信号とを発生させるパルス発生器手段と；
第１のパルス信号と第２のパルス信号を増幅するスキュ
ー増幅器手段と；第１のパルス信号と第２のパルス信号
を再発生させ増幅するパルス発生器・スキュー増幅器手
段と；再発生され増幅された第１のパルス信号と第２の
パルス信号からクロック信号を再生するクロック再生手
段と；スキュー増幅器手段からの第１のパルス信号と第
２のパルス信号をパルス発生器・スキュー増幅器手段に
伝える少なくとも１つのバスとを備えるシステム。 （付記16）立ち上がりエッジと、前縁と、クロック周期
とを伴ったクロック・パルスを有するクロックのための
クロック信号供給ネットワークであって、クロック・ツ
リーの第１の供給地点の近傍に配置されていて、クロッ
ク信号を受信し、各クロック・パルスの立ち上がりエッ
ジごとに発生する１つのパルスを含む第１のパルス信号
と、各クロック・パルスの立ち下がりエッジごとに発生
する１つのパルスを含む第２のパルス信号とを発生さ
せ、第１のパルス信号と第２のパルス信号のパルスはデ
ューティ・サイクルがクロック周期の約５％〜95％であ
るクロック・バッファ回路と；第１のパルス信号を第２
の供給地点に送る第１の線と、第２のパルス信号を第２
の供給地点に伝える第２の線とを有する二線式バスと；
第２の供給地点の近傍に配置されて第１の線および第２
の線に接続されており、第１のパルス信号と第２のパル
ス信号の前縁を検出してクロック信号を再生する構成の
クロック再生回路とを備えるネットワーク。 （付記17）クロック再生回路のクロック信号が単線式バ
スに接続されて複数のラッチを駆動する、付記16に記載
のネットワーク。 （付記18）クロック・バッファ回路が、クロック信号を
受信して、デューティ・サイクルが50％未満の立ち上が
りエッジ信号パルスを発生させる第１のパルス発生器
と；クロック信号を受信して、クロック・パルス１つご
とにデューティ・サイクルが50％未満の立ち下がりエッ
ジ信号パルスを発生させる第２のパルス発生器と；デュ
ーティ・サイクルがクロック周期の約５％〜95％である
立ち上がりエッジ信号パルスを増幅する第１のスキュー
増幅器列と；デューティ・サイクルが50％よりも大きい
が100％よりは小さい立ち下がりエッジ信号パルスを増
幅する第２のスキュー増幅器列を備える、付記16に記載
のネットワーク。 （付記19）クロック再生回路が、第１のパルス信号の各
パルスの前縁の検出に応答して、パルス幅がクロック周
期の約５％〜45％である立ち上がりエッジ・パルスを発
生させる立ち上がりエッジ・パルス発生器と；立ち上が
りエッジ・パルス発生器に接続されていて、デューティ
・サイクルが50％未満の立ち上がりエッジ・パルスを増
幅する第３のスキュー増幅器列と；第２のパルス信号の
各パルスの前縁の検出に応答して、パルス幅がクロック
周期の約５％〜45％である立ち下がりエッジ・パルスを
発生させる立ち下がりエッジ・パルス発生器と；デュー
ティ・サイクルが50％未満の立ち下がりエッジ・パルス
を増幅する第４のスキュー増幅器列と；第３のスキュー
増幅器列と第４のスキュー増幅器列の出力を受信し、再
生されたクロック信号を出力信号として発生させるバッ
ファ回路とを備え、バッファ回路が十分に小さなデュー
ティ・サイクルを有する立ち上がりエッジ・パルスと立
ち下がりエッジ・パルスを受信してクロック信号を再生
できるよう、クロック再生回路のパルスのデューティ・
サイクルとスキュー特性を選択する、付記16に記載のネ
ットワーク。 （付記20）クロック供給ネットワークであって、各クロ
ック・パルスから立ち上がりエッジ・パルス信号と立ち
下がりエッジ・パルス信号を発生させるクロック・バッ
ファ手段と；立ち上がりエッジ・パルス信号と立ち下が
りエッジ・パルス信号をクロック供給地点に伝えるバス
と；そのクロック供給地点において、立ち上がりエッジ
・パルス信号と立ち下がりエッジ・パルス信号から再生
されたクロック信号を発生させるクロック再生手段を備
えるネットワーク。 （付記21）集積回路内にクロック信号を供給する方法で
あって、クロック信号の立ち上がりエッジごとにこの立
ち上がりエッジの検出に応答するパルスを１つ発生させ
ることによって構成された第１のパルス列を有する第１
のパルス信号を形成し；第１のスキュー増幅器で第１の
パルス信号を増幅することにより、第１のパルス列の各
パルスが好ましい前縁を持つようにするとともにパルス
幅を増大させ、クロック信号の立ち下がりエッジごとに
この立ち下がりエッジの検出に応答するパルスを１つ発
生させることによって構成された第２のパルス列を有す
る第２のパルス信号を形成し；第２のスキュー増幅器で
第２のパルス信号を増幅することにより、第２のパルス
列の各パルスが好ましい前縁を持つようにするとともに
パルス幅を増大させ、第１のパルス信号と第２のパルス
信号をクロック供給地点に送り、このクロック供給地点
において、第１のパルス信号の個々のパルスの前縁を検
出することによって第１のパルス信号を再発生させると
ともに、各前縁ごとに新しいパルスを発生させ；再発生
された第１のパルス信号を第３のスキュー増幅器で増幅
し；上記クロック供給地点において、第２のパルス信号
の個々のパルスの前縁を検出することによって第２のパ
ルス信号を再発生させるとともに、各前縁ごとに新しい
パルスを発生させ；再発生された第２のパルス信号を第
４のスキュー増幅器で増幅し；第１のパルス信号と第２
のパルス信号を３状態バッファに入力してクロック信号
を再生する操作を含む方法。 （付記22）立ち上がりエッジ・パルスと立ち下がりエッ
ジ・パルスを再発生できるよう、立ち上がりエッジ・パ
ルスと立ち下がりエッジ・パルスのパルス長が完全な１
クロック周期よりも十分に短くなるように第１のスキュ
ー増幅器と第２のスキュー増幅器を構成する、付記21に
記載の方法。 （付記23）第２の供給地点において再生されたクロック
信号をドライバーに送り；この第２の供給地点の近傍に
ある複数のラッチを駆動する操作をさらに含む、付記21
に記載の方法。 （付記24）第３のスキュー増幅器と第４のスキュー増幅
器を、３状態バッファへの入力が重ならないように構成
する、付記21に記載の方法。 （付記25）クロック信号を供給する方法であって、クロ
ック・パルスの立ち上がりエッジが始まる各瞬間におい
て、その立ち上がりエッジが始まる瞬間を示す少なくと
も１つの信号を発生させ；クロック・パルスの立ち下が
りエッジが始まる各瞬間において、その立ち下がりエッ
ジが始まる瞬間を示す少なくとも１つの信号を発生さ
せ；別のクロック供給地点において、立ち上がりエッジ
の瞬間を示す上記少なくとも１つの信号と、立ち下がり
エッジの瞬間を示す上記少なくとも１つの信号とに付随
するタイミング情報からクロック信号を再生する方法。 （付記26）クロック信号を供給する方法であって、第１
の供給地点においてクロック信号を受信し；クロック信
号の各立ち上がりエッジにおいて、デューティ・サイク
ルがクロック周期の約５％〜約45％である立ち上がりエ
ッジ・パルスを発生させ；パルスのデューティ・サイク
ルがクロック周期の約５％〜約95％の立ち上がりエッジ
・クロック信号を増幅するのに十分な段数を有するスキ
ュー・インバータ列において上記立ち上がりエッジ・パ
ルスを増幅し；クロック信号の各立ち下がりエッジにお
いて、デューティ・サイクルがクロック周期の約５％〜
約45％である立ち下がりエッジ・パルスを発生させ；デ
ューティ・サイクルがクロック周期の約５％〜95％の立
ち下がりエッジ・クロック信号を増幅するのに十分な段
数を有するスキュー・インバータ列において上記立ち下
がりエッジ・パルスを増幅し；上記立ち上がりエッジ・
パルスと上記立ち下がりエッジ・パルスを、二線式バッ
ファの別々の線を通じて第２の供給地点へと送り；この
第２の供給地点において上記立ち上がりエッジ・パルス
を再発生してデューティ・サイクルが実質的に約５％〜
45％になるようにし；上記立ち上がりエッジ・パルス
を、50％未満のデューティ・サイクルを達成するのに十
分な段数を有するスキュー増幅器で増幅し；上記立ち下
がりエッジ・パルスを再発生してデューティ・サイクル
が実質的に約５％〜45％になるようにし；上記立ち上が
りエッジ・パルスを、デューティ・サイクルが4５％未
満の増幅されたリセット立ち上がりエッジ・パルスと増
幅された立ち下がりエッジ・パルスを形成するのに十分
な段数を有するスキュー増幅器で増幅し；再生され増幅
された立ち上がりエッジ・パルスと再発生され増幅され
た立ち下がりエッジ・パルスからクロック信号を再生す
る操作を含む方法。 （付記27）クロック信号を供給する方法であって、第１
の供給地点においてクロック信号を受信し；それぞれ
が、対応するクロック・パルスの立ち上がりエッジが始
まる瞬間を示す前縁を有する、立ち上がりエッジ・パル
ス群を発生させ；それぞれが、対応するクロック・パル
スの立ち下がりエッジが始まる瞬間を示す前縁を有す
る、立ち下がりエッジ・パルス群を発生させ；その立ち
上がりエッジ・パルス群と立ち下がりエッジ・パルス群
を第２の供給地点に送り；その第２の供給地点におい
て、その立ち上がりエッジ・パルス群と立ち下がりエッ
ジ・パルス群から、再生されたクロック信号を発生さ
せ；その再生されたクロック信号を供給する操作を含む
方法。
【図面の簡単な説明】
【図１】従来のクロック信号供給ネットワークのブロッ
ク・ダイヤグラムである。
【図２】単線式クロック信号供給ネットワークにおいて
使用される従来のクロック・バッファのブロック・ダイ
ヤグラムである。
【図３】図２のクロック・バッファのいくつかの地点に
おける信号の時間変化を示している。
【図４】クロック信号供給ネットワークの一部について
の一実施態様のブロック・ダイヤグラムである。
【図５】図４の実施態様に関するクロック・パルスをプ
ロットした図である。
【図６】図４の実施態様に関する立ち上がりエッジ・ク
ロック・パルス信号の図である。
【図７】図４の実施態様に関する立ち下がりエッジ・ク
ロック・パルス信号の図である。
【図８】二線式クロック信号供給システムの一実施態様
のブロック・ダイヤグラムである。
【図９】クロック信号を供給する方法の一実施態様のフ
ローチャートである。
【図１０】図８の二線式クロック信号供給システムの一
実施態様の回路図である。
【図１１】立ち上がりエッジ・パルスと立ち下がりエッ
ジ・パルスがファンアウトするように構成した二線式ク
ロック信号供給システムの一実施態様のブロック・ダイ
ヤグラムである。
【図１２】立ち上がりエッジ・パルスと立ち下がりエッ
ジ・パルスがファンアウトするように構成した二線式ク
ロック信号供給システムの第２の実施態様のブロック・
ダイヤグラムである。
【図１３】Ｈツリー式クロック供給ネットワークの一例
に関する上面図である。
【図１４】クロック・ツリーの動作方法の一実施態様に
関するフローチャートである。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B079 BA20 BC03 CC02 CC08 DD06 DD20 5J039 AB05 CC10 KK00 KK04 KK10 MM06 MM07 NN00 5K047 AA08 GG03 GG08 GG11 GG24

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 集積回路用のクロック信号供給ネットワ
    ークであって、 クロック信号を受信して、そのクロック信号の立ち上が
    りエッジが始まる各瞬間を示す第１の信号と、そのクロ
    ック信号の立ち下がりエッジが始まる各瞬間を示す第２
    の信号とを発生させるバッファ回路と；第１の信号と第
    ２の信号に付随するクロック情報からクロック信号を再
    生させる構成のクロック再生回路と；上記バッファ回路
    からの第１の信号と第２の信号を上記クロック再生回路
    に供給するバスとを備えるネットワーク。
  2. 【請求項２】 集積回路用のクロック信号供給ネットワ
    ークであって、クロック信号の各クロック・パルスは立
    ち上がりエッジと立ち下がりエッジを有しており、この
    ネットワークは、 第１のクロック信号供給地点に存在していて、クロック
    信号を受信し、各クロック・パルスの立ち上がりエッジ
    ごとに発生する１つのパルスを含む第１のパルス信号
    と、各クロック・パルスの立ち下がりエッジごとに発生
    する１つのパルスを含む第２のパルス信号とを発生させ
    る第１のパルス発生段と；第１のパルス発生段に接続さ
    れていて、第１のパルス信号と第２のパルス信号を別々
    に増幅するための少なくとも２つのスキュー増幅器を備
    えており、第１のパルス信号と第２のパルス信号のパル
    スの前縁の伝播を促進するスキュー特性を有する第１の
    増幅段と；第２のクロック信号供給地点に存在してい
    て、第１のパルス信号と第２のパルス信号を受信し、第
    １のパルス信号の各パルスの前縁ごとに発生する１つの
    パルスを含む第３のパルス信号と、第２のパルス信号の
    各パルスの前縁ごとに発生する１つのパルスを含む第４
    のパルス信号とを発生させる第２のパルス発生段と；第
    ２のパルス発生段に接続されていて、第３のパルス信号
    と第４のパルス信号を別々に増幅するための少なくとも
    ２つのスキュー増幅器を備えており、第３のパルス信号
    と第４のパルス信号のパルスが重ならないようなスキュ
    ー特性を有する第２の増幅段と；第２の増幅段からの第
    ３のパルス信号と第４のパルス信号を受信してクロック
    信号を再生する構成のバッファ段と；少なくとも２つの
    段の間の別々の線を伝わる第１のパルス信号と第２のパ
    ルス信号を伝える少なくとも１つのバスとを備えるネッ
    トワーク。
  3. 【請求項３】 集積回路用のクロック信号供給システム
    であって、 クロック信号の立ち上がりエッジごとに発生する１つの
    パルスを含む第１のパルス信号と、クロック信号の立ち
    下がりエッジごとに発生する１つのパルスを含む第２の
    パルス信号とを発生させるパルス発生器手段と；第１の
    パルス信号と第２のパルス信号を増幅するスキュー増幅
    器手段と；第１のパルス信号と第２のパルス信号を再発
    生させ増幅するパルス発生器・スキュー増幅器手段と；
    再発生され増幅された第１のパルス信号と第２のパルス
    信号からクロック信号を再生するクロック再生手段と；
    スキュー増幅器手段からの第１のパルス信号と第２のパ
    ルス信号をパルス発生器・スキュー増幅器手段に伝える
    少なくとも１つのバスとを備えるシステム。
  4. 【請求項４】 立ち上がりエッジと、前縁と、クロック
    周期とを伴ったクロック・パルスを有するクロックのた
    めのクロック信号供給ネットワークであって、 クロック・ツリーの第１の供給地点の近傍に配置されて
    いて、クロック信号を受信し、各クロック・パルスの立
    ち上がりエッジごとに発生する１つのパルスを含む第１
    のパルス信号と、各クロック・パルスの立ち下がりエッ
    ジごとに発生する１つのパルスを含む第２のパルス信号
    とを発生させ、第１のパルス信号と第２のパルス信号の
    パルスはデューティ・サイクルがクロック周期の約５％
    〜95％であるクロック・バッファ回路と；第１のパルス
    信号を第２の供給地点に送る第１の線と、第２のパルス
    信号を第２の供給地点に伝える第２の線とを有する二線
    式バスと；第２の供給地点の近傍に配置されて第１の線
    および第２の線に接続されており、第１のパルス信号と
    第２のパルス信号の前縁を検出してクロック信号を再生
    する構成のクロック再生回路とを備えるネットワーク。
  5. 【請求項５】 クロック供給ネットワークであって、 各クロック・パルスから立ち上がりエッジ・パルス信号
    と立ち下がりエッジ・パルス信号を発生させるクロック
    ・バッファ手段と；立ち上がりエッジ・パルス信号と立
    ち下がりエッジ・パルス信号をクロック供給地点に伝え
    るバスと；そのクロック供給地点において、立ち上がり
    エッジ・パルス信号と立ち下がりエッジ・パルス信号か
    ら再生されたクロック信号を発生させるクロック再生手
    段とを備えるネットワーク。
  6. 【請求項６】 集積回路内にクロック信号を供給する方
    法であって、 クロック信号の立ち上がりエッジごとにこの立ち上がり
    エッジの検出に応答するパルスを１つ発生させることに
    よって構成された第１のパルス列を有する第１のパルス
    信号を形成し；第１のスキュー増幅器で第１のパルス信
    号を増幅することにより、第１のパルス列の各パルスが
    好ましい前縁を持つようにするとともにパルス幅を増大
    させ、クロック信号の立ち下がりエッジごとにこの立ち
    下がりエッジの検出に応答するパルスを１つ発生させる
    ことによって構成された第２のパルス列を有する第２の
    パルス信号を形成し；第２のスキュー増幅器で第２のパ
    ルス信号を増幅することにより、第２のパルス列の各パ
    ルスが好ましい前縁を持つようにするとともにパルス幅
    を増大させ、第１のパルス信号と第２のパルス信号をク
    ロック供給地点に送り、このクロック供給地点におい
    て、第１のパルス信号の個々のパルスの前縁を検出する
    ことによって第１のパルス信号を再発生させるととも
    に、各前縁ごとに新しいパルスを発生させ；再発生され
    た第１のパルス信号を第３のスキュー増幅器で増幅し；
    上記クロック供給地点において、第２のパルス信号の個
    々のパルスの前縁を検出することによって第２のパルス
    信号を再発生させるとともに、各前縁ごとに新しいパル
    スを発生させ；再発生された第２のパルス信号を第４の
    スキュー増幅器で増幅し；第１のパルス信号と第２のパ
    ルス信号を３状態バッファに入力してクロック信号を再
    生する操作を含む方法。
  7. 【請求項７】 クロック信号を供給する方法であって、 クロック・パルスの立ち上がりエッジが始まる各瞬間に
    おいて、その立ち上がりエッジが始まる瞬間を示す少な
    くとも１つの信号を発生させ；クロック・パルスの立ち
    下がりエッジが始まる各瞬間において、その立ち下がり
    エッジが始まる瞬間を示す少なくとも１つの信号を発生
    させ；別のクロック供給地点において、立ち上がりエッ
    ジの瞬間を示す上記少なくとも１つの信号と、立ち下が
    りエッジの瞬間を示す上記少なくとも１つの信号とに付
    随するタイミング情報からクロック信号を再生する方
    法。
  8. 【請求項８】 クロック信号を供給する方法であって、 第１の供給地点においてクロック信号を受信し；クロッ
    ク信号の各立ち上がりエッジにおいて、デューティ・サ
    イクルがクロック周期の約５％〜約45％である立ち上が
    りエッジ・パルスを発生させ；パルスのデューティ・サ
    イクルがクロック周期の約５％〜約95％の立ち上がりエ
    ッジ・クロック信号を増幅するのに十分な段数を有する
    スキュー・インバータ列において上記立ち上がりエッジ
    ・パルスを増幅し；クロック信号の各立ち下がりエッジ
    において、デューティ・サイクルがクロック周期の約５
    ％〜約45％である立ち下がりエッジ・パルスを発生さ
    せ；デューティ・サイクルがクロック周期の約５％〜95
    ％の立ち下がりエッジ・クロック信号を増幅するのに十
    分な段数を有するスキュー・インバータ列において上記
    立ち下がりエッジ・パルスを増幅し；上記立ち上がりエ
    ッジ・パルスと上記立ち下がりエッジ・パルスを、二線
    式バッファの別々の線を通じて第２の供給地点へと送
    り；この第２の供給地点において上記立ち上がりエッジ
    ・パルスを再発生してデューティ・サイクルが実質的に
    約５％〜45％になるようにし；上記立ち上がりエッジ・
    パルスを、50％未満のデューティ・サイクルを達成する
    のに十分な段数を有するスキュー増幅器で増幅し；上記
    立ち下がりエッジ・パルスを再発生してデューティ・サ
    イクルが実質的に約５％〜45％になるようにし；上記立
    ち上がりエッジ・パルスを、デューティ・サイクルが4
    ５％未満の増幅されたリセット立ち上がりエッジ・パル
    スと増幅された立ち下がりエッジ・パルスを形成するの
    に十分な段数を有するスキュー増幅器で増幅し；再発生
    され増幅された立ち上がりエッジ・パルスと再発生され
    増幅された立ち下がりエッジ・パルスからクロック信号
    を再生する操作を含む方法。
  9. 【請求項９】 クロック信号を供給する方法であって、 第１の供給地点においてクロック信号を受信し；それぞ
    れが、対応するクロック・パルスの立ち上がりエッジが
    始まる瞬間を示す前縁を有する、立ち上がりエッジ・パ
    ルス群を発生させ；それぞれが、対応するクロック・パ
    ルスの立ち下がりエッジが始まる瞬間を示す前縁を有す
    る、立ち下がりエッジ・パルス群を発生させ；その立ち
    上がりエッジ・パルス群と立ち下がりエッジ・パルス群
    を第２の供給地点に送り；その第２の供給地点におい
    て、その立ち上がりエッジ・パルス群と立ち下がりエッ
    ジ・パルス群から、再生されたクロック信号を発生さ
    せ；その再生されたクロック信号を供給する操作を含む
    方法。
JP2002192080A 2001-06-29 2002-07-01 低レイテンシのクロックの供給 Pending JP2003122446A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US30188401P 2001-06-29 2001-06-29
US60/301884 2001-06-29
US10/040750 2001-12-28
US10/040,750 US6630851B2 (en) 2001-06-29 2001-12-28 Low latency clock distribution

Publications (1)

Publication Number Publication Date
JP2003122446A true JP2003122446A (ja) 2003-04-25

Family

ID=26717392

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002192080A Pending JP2003122446A (ja) 2001-06-29 2002-07-01 低レイテンシのクロックの供給

Country Status (4)

Country Link
US (1) US6630851B2 (ja)
EP (1) EP1271285B1 (ja)
JP (1) JP2003122446A (ja)
DE (1) DE60222055T2 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6668357B2 (en) 2001-06-29 2003-12-23 Fujitsu Limited Cold clock power reduction
WO2003023962A1 (en) * 2001-09-07 2003-03-20 Xtremespectrum, Inc. Narrow-pulse-width bipolar monocycle generator
US6577176B1 (en) * 2002-06-12 2003-06-10 Fujitsu Limited Complement reset latch
US7053680B2 (en) * 2002-06-12 2006-05-30 Fujitsu Limited Complement reset buffer
ITMI20031217A1 (it) * 2003-06-17 2004-12-18 Atmel Corp Ripetitore rigenerativo di temporizzazione
KR100608355B1 (ko) * 2004-03-25 2006-08-08 주식회사 하이닉스반도체 메모리 장치의 동작 주파수 변동에 따른 내부 제어 신호의인에이블 구간을 제어하는 장치와 그 방법
US7304503B2 (en) * 2004-06-08 2007-12-04 Transmeta Corporation Repeater circuit with high performance repeater mode and normal repeater mode, wherein high performance repeater mode has fast reset capability
US7142018B2 (en) * 2004-06-08 2006-11-28 Transmeta Corporation Circuits and methods for detecting and assisting wire transitions
US7498846B1 (en) 2004-06-08 2009-03-03 Transmeta Corporation Power efficient multiplexer
US7405597B1 (en) 2005-06-30 2008-07-29 Transmeta Corporation Advanced repeater with duty cycle adjustment
US7336103B1 (en) * 2004-06-08 2008-02-26 Transmeta Corporation Stacked inverter delay chain
US7071747B1 (en) 2004-06-15 2006-07-04 Transmeta Corporation Inverting zipper repeater circuit
DE102004054546B4 (de) * 2004-11-11 2011-06-22 Qimonda AG, 81739 Treiberschaltung
US7724027B2 (en) * 2005-03-31 2010-05-25 Rozas Guillermo J Method and system for elastic signal pipelining
US7663408B2 (en) * 2005-06-30 2010-02-16 Robert Paul Masleid Scannable dynamic circuit latch
US7256634B2 (en) * 2005-07-06 2007-08-14 Transmeta Corporation Elastic pipeline latch with a safe mode
US7710153B1 (en) 2006-06-30 2010-05-04 Masleid Robert P Cross point switch
US7890684B2 (en) * 2006-08-31 2011-02-15 Standard Microsystems Corporation Two-cycle return path clocking
JP4862680B2 (ja) * 2007-02-15 2012-01-25 富士通株式会社 クロック信号分配回路、情報処理装置及びクロック信号分配方法
JP5032637B2 (ja) * 2010-07-30 2012-09-26 株式会社東芝 増幅器及びそれを用いた無線送信機
CN102361453B (zh) * 2011-08-15 2013-01-23 中国电子科技集团公司第二十四研究所 用于锁相环的高速占空比调节和双端转单端电路
WO2013049333A1 (en) * 2011-09-28 2013-04-04 Panavision Imaging System and method for delayed clock distribution in column-parallel a/d architectures used in cmos image sensors
WO2013064868A1 (en) * 2011-11-04 2013-05-10 Freescale Semiconductor, Inc. Multi-level clock signal distribution network and integrated circuit
US9190991B2 (en) 2011-12-15 2015-11-17 Intel Corporation Apparatus, system, and method for re-synthesizing a clock signal
US9876491B2 (en) 2011-12-15 2018-01-23 Intel Corporation Apparatus, system, and method for re-synthesizing a clock signal
US20140266376A1 (en) * 2013-03-15 2014-09-18 Analog Devices, Inc. Active clock tree for data converters
US20180006653A1 (en) * 2016-06-29 2018-01-04 Altera Corporation Integrated circuits with hybrid fixed/configurable clock networks
US10666415B2 (en) 2017-01-06 2020-05-26 International Business Machines Corporation Determining clock signal quality using a plurality of sensors
US10809757B2 (en) * 2018-10-04 2020-10-20 Mediatek Inc. Clock buffer having low power, low noise and low spur
EP3696570B1 (en) * 2019-02-15 2023-07-26 Stichting IMEC Nederland Radar transceiver
CN113705964B (zh) * 2021-07-16 2024-01-02 国网上海市电力公司 一种配电网韧性恢复灾前预案制定方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05159080A (ja) * 1991-12-05 1993-06-25 Hitachi Ltd 論理集積回路
JPH0795022A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 遅延回路
JPH1168729A (ja) * 1997-08-12 1999-03-09 Nec Corp クロックリカバリ回路
JP2002076127A (ja) * 2000-09-04 2002-03-15 Hitachi Ltd 半導体集積回路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638311A (en) * 1984-11-13 1987-01-20 Itt Corporation Apparatus for providing masterless collision detection
US5546023A (en) * 1995-06-26 1996-08-13 Intel Corporation Daisy chained clock distribution scheme
US5656963A (en) 1995-09-08 1997-08-12 International Business Machines Corporation Clock distribution network for reducing clock skew
US5610548A (en) 1995-09-08 1997-03-11 International Business Machines Corporation Split drive clock buffer
US5614845A (en) 1995-09-08 1997-03-25 International Business Machines Corporation Independent clock edge regulation
US5926050A (en) * 1996-07-29 1999-07-20 Townsend And Townsend And Crew Llp Separate set/reset paths for time critical signals
US5894419A (en) 1997-04-21 1999-04-13 International Business Machines Corporation System and method for robust clocking schemes for logic circuits
US6025738A (en) 1997-08-22 2000-02-15 International Business Machines Corporation Gain enhanced split drive buffer
US6323706B1 (en) * 2000-02-24 2001-11-27 Rambus Inc. Apparatus and method for edge based duty cycle conversion
US6366115B1 (en) * 2001-02-21 2002-04-02 Analog Devices, Inc. Buffer circuit with rising and falling edge propagation delay correction and method
US6466063B2 (en) * 2001-03-20 2002-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Push-pull output buffer with gate voltage feedback loop
US6426652B1 (en) 2001-05-14 2002-07-30 Sun Microsystems, Inc. Dual-edge triggered dynamic logic

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05159080A (ja) * 1991-12-05 1993-06-25 Hitachi Ltd 論理集積回路
JPH0795022A (ja) * 1993-09-22 1995-04-07 Toshiba Corp 遅延回路
JPH1168729A (ja) * 1997-08-12 1999-03-09 Nec Corp クロックリカバリ回路
JP2002076127A (ja) * 2000-09-04 2002-03-15 Hitachi Ltd 半導体集積回路

Also Published As

Publication number Publication date
US20030011413A1 (en) 2003-01-16
DE60222055T2 (de) 2007-12-13
DE60222055D1 (de) 2007-10-11
EP1271285A2 (en) 2003-01-02
EP1271285A3 (en) 2006-01-04
EP1271285B1 (en) 2007-08-29
US6630851B2 (en) 2003-10-07

Similar Documents

Publication Publication Date Title
JP2003122446A (ja) 低レイテンシのクロックの供給
US5546023A (en) Daisy chained clock distribution scheme
US6640309B2 (en) Computer system providing low skew clock signals to a synchronous memory unit
US6320418B1 (en) Self-timed pipelined datapath system and asynchronous signal control circuit
JP2004023789A (ja) コンプリメントリセットラッチ
US7408393B1 (en) Master-slave flip-flop and clocking scheme
US7768295B2 (en) Advanced repeater utilizing signal distribution delay
CN100423449C (zh) 再生时钟中继器
JP3526921B2 (ja) ラッチ制御型出力ドライバ
US6346828B1 (en) Method and apparatus for pulsed clock tri-state control
JP2004023788A (ja) コンプリメントリセットバッファ
JPH11250006A (ja) シリアルバス高速化回路
US6178206B1 (en) Method and apparatus for source synchronous data transfer
US8587338B1 (en) Method and apparatus for clocking
JP5704795B2 (ja) クロック分配システム、分配方法、それらを利用した集積回路
US8451025B2 (en) Advanced repeater with duty cycle adjustment
JP5656179B2 (ja) 複合データのレベルシフタおよびデスキュー装置
US7545205B2 (en) Low power on-chip global interconnects
JPH10222243A (ja) データ転送の間にサブシステム・クロックに一時的に同期される自由走行クロックを有するプロセッサを含むシステム
JP2002055732A (ja) デスキュー回路を有するクロック生成器
JP2005080290A (ja) グリッチ・ノイズを除去するシステムおよびグリッチ・ノイズを除去する方法
JP2002009629A (ja) パラレルシリアル変換回路
JP3413423B2 (ja) ストローブ信号生成同期半導体装置
US6005430A (en) Clock skew circuit
US9698784B1 (en) Level-sensitive two-phase single-wire latch controllers without contention

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071106