JP2003109505A

JP2003109505A - 画像形成装置の製造方法

Info

Publication number: JP2003109505A
Application number: JP2001301554A
Authority: JP
Inventors: Koji Yamazaki; 康二山▲崎▼; Hisafumi Azuma; 尚史東; Taro Hiroike; 太郎廣池
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-09-28
Filing date: 2001-09-28
Publication date: 2003-04-11

Abstract

(57)【要約】【課題】異常放電の種となる異物を放電に至らせずに
除去する。【解決手段】電子放出素子（不図示）を有する電子源
基板（カソード基板）１、または、電子放出素子から放
出される電子の照射によって発光する発光部材（不図
示）およびその発光部材に高電圧を印加するアノードを
有するアノード基板１（以下、「基板１」という。）か
ら、異常放電の種となる異物８を放電に至らせずに除去
する静電クリーニング工程は、表面に半導体または絶縁
体からなる部材３を設けた電極２を、基板１に対して部
材３が設けられた面を対向させて配置する工程と、基板
１と電極２との間に電界を印加する工程とからなる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子源（カソー
ド）と、電子源から放出された電子によって発光するア
ノードとを備えた画像形成装置の製造方法に関するもの
である。

【０００２】

【従来の技術】近年、アノードとカソードとからなる平
板型画像形成装置は広く研究、開発がなされており、そ
れに使用される電子源としては、例えば、電界放出素子
や、表面伝導型電子放出素子などにより構成されたもの
が挙げられる。前者の電界放出素子を用いた一例として
は、アメリカ特許第４，８８４，０１０号が提案されて
いる。また、後者の表面伝導型電子放出素子を用いた一
例としては、アメリカ特許第５，０６６，８８３号が提
案されている。

【０００３】これらは、電子源の構造ならびに駆動の方
法等に違いは見られるものの、共通して見られる特徴
は、複数の電子放出素子で構成される電子源よりなるカ
ソードと、それに近接したアノードを有する点である。
このカソードとアノードとの距離は、概ね数百μｍ〜数
ｍｍ程度である。ここで注意すべき点は、カソードなら
びに結線等の為の配線と、電子を引き付けるためのアノ
ード電極が近接するために、大きな静電容量を生ずる点
である。アノードには、通常電子を引き付ける為に数ｋ
Ｖ〜数十ｋＶの高い正電位が印加され、そのために、ア
ノードとカソードの両電極間には多大な電荷が蓄積され
ることになる。なお、本明細書では、アノードの形成さ
れた基板のことをアノード基板、アノードの形成された
基板と対向して位置する電子源の形成された基板のこと
をカソード基板と略することにする。

【０００４】このような大きな電位差を狭い電極間に与
える場合、すなわち強電界の状況下では、アノードとカ
ソード基板間で異常放電が生ずる場合がある。ここでい
う異常放電とは、駆動に関わり、電子源から放出される
正規の、あるいは予想しうるある意味で定常的な放出電
流とは区別される、アノードとカソードの短絡を生ずる
ような大電流を伴う放電を指す。このような異常放電
は、カソードとアノード基板間が不十分な真空であった
り、あるいは、電極形状に異常電場をもたらすような問
題があった場合などに生じるものと考えられる。このよ
うな異常放電が一度生ずると、アノードとカソード基板
間で作られる静電容量の大きさにもよるが、電流集中に
起因する電極等の損傷や、ひどい場合には、異常放電部
と配線を介して接続された素子の破壊を生ずる真空中の
アーク放電に至る場合がある。このアーク放電は結果的
に大電流をもたらし、電流による多量のジュール熱によ
り、異常放電部の素子の破壊や、蒸発した粒子が他の素
子や配線の短絡を引き起こす場合がある。また、電流集
中により、カソードならびに結線のための配線の電位を
不安定化させ、その結果、配線を介して接続された素子
に損傷を与える場合もある。

【０００５】さらに、この異常放電が生じた結果、二次
的な異常放電を生ずる場合もある。この二次的な異常放
電については不明な点も多いが、その原因の一つとし
て、吸蔵ガスあるいは電極金属の蒸気が放出され、真空
度が局所的に悪化するなどの原因により、生じているも
のと推測される。この二次的な異常放電は、連鎖的に生
ずる場合があり、その結果、たとえ第一の異常放電では
ダメージを生じない場合であっても、結果的に非常に大
きなダメージをもたらす場合がある。

【０００６】また、真空中での放電を抑制する試みとし
ては、高電界を印加できるように、「コンディショニン
グ」と呼ばれる処理を施す方法が一般的に知られてい
る。このコンディショニングとしては、一般に陽陰極表
面の状態を変化させる目的で、使用に供する前に、予め
高真空中で高電界を印加する、あるいは、低圧の水素ガ
ス中でグロー放電を行わせる処理を施す方法などが知ら
れている。これは、例えば「電気学会大学講座高電圧
工学第二次改訂版」（財団法人電気学会編、オーム
社１９８１年１１月１０日発行）には、真空放電に関し
て、火花放電の開始電圧を上昇させる手段として記載さ
れている（第３９頁，第１１〜第１２行）。なお、本明
細書で用いられる異常放電とは、上述の火花放電を含ん
だものである。

【０００７】

【発明が解決しようとする課題】従って、平板型画像形
成装置においては、画素欠陥等を生ずる可能性のある異
常放電を生じない、あるいは生じにくくする為の処理を
施すことが重要である。特に、アノード基板やカソード
基板に導電性の異物が付着していると異常放電に至り易
く、これを除去することが肝要である。この処理の一手
段として、製造工程中に予めアノードとカソードの間に
電界を印加するコンディショニングの処理を施すことが
考えられる。しかしながら、製造工程中にアノード基板
とカソード基板間に電界を印加する場合、製造工程のい
つの段階で実施するかにもよるが、先述の異常放電によ
るダメージを生じてしまう可能性がある。このダメージ
は、その後の製造工程に影響を及ぼし、結果的に画素欠
陥を生ずる場合もある。また、一度の異常放電では致命
的なダメージを生ずることが無くても、先に述べた二次
的な異常放電により、ダメージを生ずる可能性もある。

【０００８】また、別の方法として、エアブローや除電
ブローなどの方法が一般的であるが、ブローすることに
よって舞った異物が再び基板上に付着することがないよ
うに工夫することが必要である。

【０００９】さらに、バキュームする方法も一般的では
あるが、異物が帯電して基板に付着している場合など、
非接触で吸引除去するのは非常に困難である。

【００１０】本発明は上記の問題点に鑑みてなされたも
のであり、その目的は、異常放電の種となる異物を放電
に至らせずに除去することができるクリーニング工程
（以下、「静電クリーニング工程」という。）を有する
画像形成装置の製造方法を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、本発明の画像形成装置の製造方法は、電子放出素子
を有する電子源基板と、前記電子放出素子から放出され
る電子の照射によって発光する発光部材および該発光部
材に高電圧を印加するアノードを有するアノード基板と
を対向配置させて構成される画像形成装置の製造方法で
あって、表面に半導体または絶縁体からなる部材を設け
た電極を、前記電子源基板または前記アノード基板に対
して前記部材が設けられた面を対向させて配置する工程
と、前記電子源基板または前記アノード基板と前記電極
との間に電界を印加する工程と、からなる静電クリーニ
ング工程を有することを特徴とする。

【００１２】また、本発明の他の画像形成装置の製造方
法は、電子放出素子を有する電子源基板と、前記電子放
出素子から放出される電子の照射によって発光する発光
部材および該発光部材に高電圧を印加するアノードを有
するアノード基板とを対向配置させて構成される画像形
成装置の製造方法であって、半導体または絶縁体からな
る基板の片面に導電性の電極を有する電極基板を、前記
電子源基板または前記アノード基板に対して前記電極を
有する面とは反対の面を対向させて配置する工程と、前
記電子源基板または前記アノード基板と前記電極との間
に電界を印加する工程と、からなる静電クリーニング工
程を有することを特徴とする。

【００１３】さらに、前記静電クリーニング工程を、前
記電子源基板と前記アノード基板とを合体する工程の直
前に行う構成としてもよい。

【００１４】さらには、前記静電クリーニング工程にお
ける前記電界を印加する工程は、前記電子源基板または
前記アノード基板と前記電極との間に電圧を印加するこ
とによってなされるものであり、前記電子源基板または
前記アノード基板と前記電極との間に電圧を印加したま
ま前記電極を前記電子源基板または前記アノード基板に
対向する位置から遠ざけることを含む構成としてもよ
い。

【００１５】また、前記電界の大きさは４００Ｖ／ｍｍ
以上４０００Ｖ／ｍｍ以下である構成としてもよい。

【００１６】さらに、前記電界は前記電子源基板または
前記アノード基板と前記電極との間に電圧を昇圧させな
がら印加することによって与えられるものである構成と
してもよい。

【００１７】（作用）上記本発明によれば、放電を伴う
ことなく異物を移動させ、また、移動した異物をクリー
ニング電極上の半導電性または絶縁性の部材がトラップ
するため、カソードやアノードへの異物の再付着を防止
でき、確実かつ簡易な方法で異物を除去することが可能
となる。これについて以下に詳述する。

【００１８】図１２は１０^-5Ｐａ程度の雰囲気中におけ
る平坦な電極基板上に設けられた球体の導電物（異物）
と放電の関係を示した図である。図１２中の実線で表さ
れているのが放電開始電界、点線で示しているのが異物
の移動開始電界である。

【００１９】実線に示されるように、５０μｍ程度の大
きさの異物の場合、５ｋＶ／ｍｍ程度の電界で放電を開
始することになる。これは、例えば画像の表示動作時に
５ｋＶ／ｍｍ程度の電界が生じる画像形成装置（例えば
アノードとカソードとの間隔が２ｍｍでアノードに１０
ｋＶを印加するような画像形成装置）の場合、このよう
な異物は放電要因となるため除去しなければ成らないこ
とを意味する。しかし、約１００μｍ以下の異物は、画
像形成装置内及びその構成部材（具体的にはフェースプ
レートやリアプレート等）上でその存在を発見しにく
く、また一度基板等に付着すると剥がれにくい。これ
は、異物に働くファンデルワールス力等の付着力が異物
に働く重力を上回るためと考えられる。よって、５ｋＶ
／ｍｍ程度の高電界を印加する画像形成装置において
は、１００μｍ程度の異物の除去は必須でありながら、
その発見及び除去がなかなか困難である。

【００２０】そこで、我々はこのような異物の除去方法
として、電界を印加することで異物を移動させることに
着目した。

【００２１】図１３は電界を印加することによって異物
を移動させることを説明する図である。図１３に示すよ
うに、電位差Ｖ、ギャップｄの電極間に導入された直径
φの導電性粒子があるとすると、次式（１）で示す電荷
ｑが誘起される。

【００２２】ｑ＝２π³εＥｒ²／３・・・（１）ここで、εは媒質の誘電率、Ｅ（＝Ｖ／ｄ）はギャップ
ｄと印加電圧Ｖで決定される電界強度であり、ｒは異物
の半径である。誘電体の場合にも、帯電等により最大ｑ
の電荷（表面電荷）が蓄えられる。

【００２３】電荷ｑには次式（２）で示すクーロン力Ｆ
が作用するため、このクーロン力Ｆが束縛力（ファンデ
ルワールス力や接触帯電によるクーロン力等）及び重力
等より大きくなると対向電極へ向かって移動し始める。

【００２４】Ｆ＝αｑＥ・・・（２）ここで、αは異物の存在による平等電界からのずれを表
す電界補正係数であり、α＝０．８〜１である。

【００２５】例えば図１２の破線で示すとおり、ｒ＝
０．１ｍｍの銅球があった場合には、Ｅ＝４００Ｖ／ｍ
ｍ程度の電界で移動し始め、この電界値は真空放電が発
生するよりも十分低い値である。そして対向電極へ到達
すると、そこで電荷交換を行い、散乱されて下側の電極
へ向かって運動する。その際、電極面で等方的に散乱を
受けるため、ある時間後には電極外の領域へ除去される
ことが確認されている。しかし、上記の除去方法では異
物の散乱に任せているため、異物が電極外の領域にたど
りつくまでに時間がかかり好ましくない。また、一般に
この方法では、異物を取り除きたい部材が大きくなるほ
ど電極外の領域にたどり着くまでに長い時間が必要とな
り、大面積の画像表示装置の場合、この時間は深刻な問
題となる。そこで本発明のように、異物を取り除きたい
部材、具体的には電子源基板あるいはアノード基板に対
向配置させるクリーニング電極に半導体または絶縁体か
らなる部材（膜）を設けることで、半導体または絶縁体
の表面に異物を集塵させ、集塵後にクリーニング電極を
部材から取り外すことで、短時間に異物除去することが
可能となる。

【００２６】以下、実施形態および実施例を用いて本発
明を詳述する。

【００２７】

【発明の実施の形態】次に、本発明が適用される画像形
成装置の製造方法の一実施形態について説明する。

【００２８】図１は、本発明による画像形成装置の製造
方法の一実施形態を説明するための模式図である。図１
において、符号１はアノード基板あるいはカソード基板
を、符号２はアノード基板あるいはカソード基板に対向
して配置された電極を、符号３はアノード基板あるいは
カソード基板に対向する電極２の表面に設けられた半導
体または絶縁体からなる部材を、符号４は高圧電源を、
符号８は異物を、符号９は模式的な軌道曲線を各々示し
ている。

【００２９】図２は、本発明を適用可能な画像形成装置
を説明する図である。図２において、符号５はカソード
基板を、符号６はアノード基板を、符号７は高圧電源を
各々示している。

【００３０】まず、図２を用いて画像形成装置の動作原
理を説明する。

【００３１】カソード基板５には複数の電子放出素子
（不図示）が形成され、アノード基板６には蛍光体等の
発光手段（不図示）が備えられている。カソード基板５
から放出された電子ビームに十分な加速電圧を与えるた
めに、アノード基板６には高圧電源７によりカソード基
板５に対して数ｋＶ〜数十ｋＶの正電位が印加される。
このような状況下で、カソード基板５に形成された電子
放出素子から制御された電子が放出され、アノード基板
６に形成された蛍光体を発光させる。この場合の電子の
流れは、上記で説明した異常放電とは区別されるもので
ある。なお、アノード基板６とカソード基板５は通常は
真空中に保持され、カソード基板５とアノード基板６と
の距離は放出電子の平均自由行程よりも小さくなってい
る。

【００３２】さて、本発明による製造方法は、このよう
な状況を安定に実現するために適用される。図１を参照
すると、本発明による製造方法は、アノード基板とカソ
ード基板を合体させる工程（後述）の前に、アノード基
板またはカソード基板に対して実施される。本発明によ
る製造方法の各工程を実施する順序としては、特に制限
するものはないが、画像形成装置内に異物を混入させな
い目的から、アノード基板とカソード基板とを合体させ
る工程の直前に行うことが、他工程での異物付着を防ぐ
観点から最も効果的である。アノード基板あるいはカソ
ード基板１（以下、単に「基板１」という）に電界を予
め印加する目的は、基板１上に付着した異物を、電界に
よって異物に生じるクーロン力によって電極に引き付
け、基板１上から取り除くことである。

【００３３】基板１上に付着した異物を基板１上から取
り除く原理を下記に述べる。

【００３４】電極２を正電位にし、基板１をＧＮＤ（グ
ラウンド）にすると、基板１上の導電性異物８は負に帯
電し、電極２の正電位との間のクーロン力によって電極
２側に引っ張られ接触する。この時に異物８は非弾性散
乱するが、電極２上に半導電性または絶縁性の部材３が
ないと異物８は正電位によって瞬時に正に帯電し、基板
１とのクーロン力によって基板１側に引き戻されてしま
う。これを繰り返し、異物８と電極２の衝突時の損失エ
ネルギーと電荷供給にエネルギーがつりあうまで加速し
ながら運動を続けることになる。これに反し、衝突時に
異物８が正帯電へ電荷交換してしまう時定数が衝突時の
接触時間よりも十分に長くなるように、電極２上に半導
電性膜あるいは絶縁性膜３を設けることによって、衝突
時の異物８への電荷供給を抑え、異物８が再び基板へ到
達しないようにできる。具体的には１０⁸Ω／□以上の
半導体、または更に高抵抗な絶縁体等からなる部材
（膜）３であれば、上記機能が期待できる。そしてこの
とき、異物８は非弾性散乱により基板１側へ動くが、電
極２から供給されたエネルギーが非弾性散乱によって損
失したエネルギーよりも少ないため、基板１に到達する
前に電極２側へ引き戻される。この運動を繰り返しなが
ら、徐々に移動できる距離は減っていき、最終的には電
極２上の半導体または絶縁体の部材３の表面にとどまる
こととなる。この模式的な軌道曲線が、図１中の符号９
によって示されている。

【００３５】上記現象は、基板１と電極２のギャップ間
が放電による全路破壊を起こす電界よりもずっと低い電
界から発生するので、放電（ここでは、全路破壊するよ
うな放電をいう。）させずに異物８を基板１から除去す
ることができる。具体的には、前述のような放電要因お
よび除去困難な１００μｍ程度の異物の混入を想定し、
電界の大きさを図１２に示すように４００Ｖ／ｍｍから
４ｋＶ／ｍｍの範囲に設定すればよい。

【００３６】なお、電圧の印加を止めてしまうと、異物
８が自由になり、再び基板１に付着するおそれがあるの
で、電圧を印加したまま電極２を基板１の対向位置から
遠ざけることが好ましい。

【００３７】

【実施例】以下、本発明を実施例に基づいて説明する。

【００３８】（第１の実施例）図３は、本発明の画像形
成装置の製造方法の第１の実施例を説明するためのブロ
ック図である。

【００３９】まず、第１の工程ではカソード基板を作成
した。

【００４０】図４は、第１の工程で作成したカソード基
板を示す模式図である。図４に示すように、第１の工程
で作成したカソード基板１０は、電子放出素子として表
面伝導型電子放出素子がマトリクス配置された電子源に
より構成されている。なお、図４において、符号２５は
ｘ方向配線、符号２３はｙ方向配線、符号１３は表面伝
導型電子放出素子を示している。本実施例においては、
７２０素子分（後述の図９におけるｎ＝７２０）のｘ方
向配線２５と、２４０素子分（後述の図９におけるｍ＝
２４０）のｙ方向配線２３とを有するカソード基板１０
を作成した。

【００４１】ここで、カソード基板１０の作成方法の詳
細を図５（ａ）〜（ｅ）を参照して説明する。

【００４２】工程１−１：洗浄した青板ガラス３２（図
６参照）の表面に、厚さが０．５μｍのＳｉＯ₂層をス
パッタリングにより形成し、これをカソード基板１０と
した。該カソード基板１０上にスパッタ成膜法とフォト
リソグラフィー法を用いて表面伝導型電子放出素子１３
（図４参照）の素子電極２１および２２を形成する。こ
れらの電極は、厚さ５ｎｍのＴｉ層と厚さ１００ｎｍの
Ｎｉ層とを積層したものである。素子電極２１，２２同
士の間隔は２μｍとした（図５（ａ））。

【００４３】工程１−２：続いて、Ａｇペーストをカソ
ード基板１０上に所定の形状に印刷し、これを焼成する
ことによりｙ方向配線２３を形成した。ｙ方向配線２３
の幅は１００μｍ、厚さは約１０μｍである（図５
（ｂ））。

【００４４】工程１−３：次に、ＰｂＯを主成分とし、
ガラスバインダーを混合したペーストを、同じ印刷法に
よりカソード基板１０上に印刷して絶縁層２４を形成す
る。これはｙ方向配線２３とｘ方向配線２５とを絶縁す
るもので、厚さが約２０μｍとなるように形成した。な
お、素子電極２２と重なる部分には切り欠きを設けて、
ｘ方向配線２５と素子電極２２とが接続されるようにし
てある（図５（ｃ））。

【００４５】工程１−４：続いて、ｘ方向配線２５を上
記の絶縁層２４上に形成する（図５（ｄ））。この作成
方法はｙ方向配線２３の場合と同じで、ｘ方向配線２５
の幅は３００μｍ、厚さは約１０μｍである。そして、
ＰｂＯ微粒子よりなる導電性膜２６を形成する。

【００４６】導電性膜２６を形成する際には、まず、ｙ
方向配線２３およびｘ方向配線２５を形成したカソード
基板１０上に、スパッタリング法によりＣｒ膜を形成
し、フォトリソグラフィー法により、導電性膜２６の形
状に対応する開口部をＣｒ膜に形成する。次に、有機Ｐ
ｂ化合物の溶液（ｃｃｐ−４２３０：奥野製薬（株）
製）を塗布して、大気中３００℃、１２分間の焼成を行
って、ＰｂＯ微粒子膜を形成した後、上記Ｃｒ膜をウェ
ットエッチングにより除去して、リフトオフにより導電
性膜２６を所定の形状にする（図５（ｅ））。

【００４７】次に、第２の工程ではカソード基板を静電
クリーニングした。

【００４８】図６は、本実施例における静電クリーニン
グ工程を説明するための模式図である。図６に示すよう
に、静電クリーニング用電極基板３１は、青板ガラス３
２の一方の面に電極３３が形成されており、高圧電源４
と接続されている。符号３４で示されている誘電体ペー
ストは約２０μｍの厚みで電極３３を全域に渡って被覆
している。符号１０は上述したカソード基板を示してお
り、カソード基板１０は電子放出部の形成された面がク
リーニング用電極基板３１の誘電体ペースト面３４と対
向して配置されている。青板ガラス３２の厚さは２ｍｍ
であり、静電クリーニング用電極基板３１とカソード基
板１０間の距離も２ｍｍとなるように、不図示の絶縁体
を用いて電圧の印加されない領域にて両者を支持した。

【００４９】静電クリーニングは、高圧電源４より電極
３３に電圧を印加することで開始される。本実施例で
は、高圧電源４から直流電圧２ｋＶを１分間印加した。
なお、本工程における異常放電を検知する目的でフォト
マルを用いて発光測定を同時に行なったが、異常放電は
検知されなかった。

【００５０】上記の静電クリーニングの後、静電クリー
ニング用基板３１の誘電体ペースト面３４を光学顕微鏡
で観察したところ、様々な形状の異物の付着が確認で
き、本カソード基板１０はギャップ２ｍｍに対して１６
ｋＶを１時間印加しても異常放電は起きなかった。これ
に対して、上記の工程１−１から１−４によって同様に
作成し、上記静電クリーニングを行わないカソード基板
にギャップ２ｍｍで高電圧を印加したところ、１２ｋＶ
で放電が発生していたことから、本静電クリーニングに
よって耐圧（放電開始電圧）が向上したといえる。

【００５１】次に、第３の工程ではアノード基板を作成
した。

【００５２】図７は、本実施例における画像形成装置の
アノード基板の構成を示す模式図である。図７におい
て、符号１６は電子線を加速させるために必要な高圧を
印加するための高圧取り出し部、符号１７はメタルバッ
ク（アノード）、符号１８は蛍光膜、符号１５はガラス
基板を示している。

【００５３】アノード基板も、カソード基板１０と同様
に、基板１５にはＳｉＯ₂層を設けた青板ガラスを用い
ている。アノード基板には、超音波加工により、排気管
接続用の開口部（不図示）を形成する。続いて、印刷プ
ロセスにより高圧取り出し部１６をＡｕにて形成し、さ
らに蛍光膜１８としてブラックストライプおよびストラ
イプ状の蛍光体を形成する。その後、フィルミング処理
を行った後、メタルバック１７としてこの上に厚さ約２
０μｍのＡｌ膜を真空蒸着法により堆積させた。

【００５４】第４の工程では、アノード基板を静電クリ
ーニングした。

【００５５】図８は、アノード基板の静電クリーニング
工程を説明するための模式図である。符号３１は静電ク
リーニング用電極基板を示しており、その青板ガラス３
２の一方の面には電極３３が形成されており、電極３３
は高圧電源４と接続されている。誘電体ペースト３４は
約２０μｍの厚みで電極３３を全域に渡って被覆してい
る。符号１５は上述したアノード基板を示しており、ア
ノード基板１５のメタルバック１７及び蛍光膜１８が形
成された面が静電クリーニング用電極基板３１の誘電体
ペースト面３４に対向するように配置されている。青板
ガラス３２の厚さは２ｍｍであり、静電クリーニング用
電極基板３１とアノード基板間の距離も２ｍｍとなるよ
うに、不図示の絶縁体を用いて電圧の印加されない領域
にて両者を支持した。

【００５６】静電クリーニングは、高圧電源４より電極
３３に電圧を印加することで開始される。本実施例で
は、上述した工程２と同様に、直流電圧２ｋＶを１分間
印加した。なお、本工程における異常放電を検知する目
的でフォトマルを用いて発光測定を同時に行なったが、
異常放電は検知されなかった。上記静電クリーニングの
後、静電クリーニング用基板３１の誘電体ペースト面３
４を光学顕微鏡で観察したところ、様々な形状の異物の
付着が確認でき、本アノード基板はギャップ２ｍｍに対
して１６ｋＶを１時間印加しても異常放電は起きなかっ
た。これに対して、上記アノードと同様に作成し、上記
静電クリーニングを行わないアノード基板にギャップ２
ｍｍで高電圧を印加したところ、１２ｋＶで放電が発生
していたことから、本静電クリーニングによって耐圧
（放電開始電圧）が向上したといえる。

【００５７】第５の工程では、図９に示すようにカソー
ド基板１０とアノード基板１５とを有する画像形成装置
の容器を製造した。

【００５８】この工程では、カソード基板１０を支える
リアプレート１４とアノード基板を兼ねるフェースプレ
ート１５とを、支持枠１９を介してフリットガラスを用
いて接合する。このとき、排気管（不図示）の接合も同
時に行う。なお、電子源の各電子放出素子とフェースプ
レートの蛍光膜との位置が正確に対応するように、注意
深く位置合わせを行う。カソード基板１０とアノード基
板１５の距離は２ｍｍである。

【００５９】第６の工程では電子放出部を作成した。

【００６０】工程６−１：上記の画像形成装置を不図示
の排気管を介して真空排気装置に接続し、容器内を排気
する。容器内の圧力が１０^-4Ｐａ以下となったところ
で、フォーミング処理を行う。フォーミング工程は、各
ｘ方向配線２５毎に図１０（ｂ）に模式的に示すような
波高値の漸増するパルス電圧を印加して行った。パルス
間隔Ｔ２は１０ｓｅｃ．とし、パルス幅Ｔ１は１ｍｓｅ
ｃ．とした。なお、図には示されていないが、フォーミ
ング用のパルスの間に波高値０．１Ｖの矩形波パルスを
挿入して電流値を測定して、電子放出素子の抵抗値を同
時に測定し、１素子あたりの抵抗値が１ＭΩを越えたと
ころで、その配線に接続される素子のフォーミング処理
を終了し、次のｘ方向配線に接続された素子の処理に移
る。これを繰り返して、すべての素子についてフォーミ
ング処理を完了する。

【００６１】工程６−２：次に活性化工程処理を行う。
この処理に先立ち、上記画像形成装置を２００℃に保持
しながらイオンポンプにより排気し、圧力を１０^-5Ｐａ
以下まで下げる。続いてアセトンを真空容器内に導入す
る。圧力が１．３×１０^-2Ｐａとなるように、アセトン
の導入量を調整した。続いて、ｘ方向配線にパルス電圧
を印加する。パルス波形は、波高値１６Ｖの矩形波パル
スとし、パルス幅は１００μｓｅｃ．とし、１パルス毎
に１２５μｓｅｃ間隔でパルスを加えるｘ方向配線を隣
のｘ方向配線に切り替え、順次各ｘ方向配線にパルスを
印加することを繰り返す。この処理の結果、各電子放出
素子の電子放出部近傍に炭素を主成分とする堆積膜が形
成され、素子電流Ｉ_fが大きくなる。

【００６２】工程６−３：続いて、安定化工程として、
真空容器内を再度排気する。排気は、画像形成装置を２
００℃に保持しながら、イオンポンプを用いて１０時間
継続した。この工程は真空容器内に残留した有機物質分
子を除去し、上記炭素を主成分とする堆積膜のこれ以上
の堆積を防いで、電子放出特性を安定させるためのもの
である。

【００６３】工程６−４：画像形成装置を室温に戻した
後、工程６−２で行ったのと同様の方法で、ｘ方向配線
にパルス電圧を印加する。さらに上記の高電圧導入端子
を通じて、画像形成部材に５ｋＶの電圧を印加すると蛍
光膜が発光する。このとき、目視により、発光しない部
分あるいは非常に暗い部分がないことを確認する。

【００６４】第７の工程では画像形成装置を真空封止し
た。

【００６５】この工程では、排気管（不図示）を加熱溶
着して封止する。そして、高周波加熱によりゲッタ処理
（不図示）を行い、画像形成装置を完成する。

【００６６】さて、上述のように、本発明の製造方法に
より製造した画像形成装置の特性を評価するために、以
下の評価実験を行った。

【００６７】まず、電子源を駆動させずにアノードに１
０ｋＶの高電圧を３００時間印加した。このとき異常放
電は生じなかった。その後、アノード電圧を８ｋＶにし
て、カソード基板１０のｘ方向配線２５、具体的にはＤ
ｏｘ１，Ｄｏｘ２，・・・Ｄｏｘ（ｍ−１），Ｄｏｘｍ、
およびｙ方向配線２３、具体的にはＤｏｙ１，Ｄｏｙ
２，・・・Ｄｏｙ（ｎ−１），Ｄｏｙｎに接続された不図
示のドライバーユニットを駆動することにより、画像を
表示させ、画素欠陥の有無を調査したが、画素欠陥は見
つからなかった。すなわち、静電クリーニングの工程で
ダメージが与えられていないことが判明した。さらに、
様々な画像を表示させながら、３００時間の耐久試験を
行った。その結果、異常放電を一度も生ずることはな
く、良好な画像を保持していた。このことから、本発明
の画像形成装置の製造方法により製造される画像形成装
置が、異物による異常放電の抑制に有効であることが示
された。

【００６８】（第２の実施例）次に、本発明の第２の実
施例について説明する。

【００６９】本実施例でも第１の実施例と同様の工程で
画像形成装置を作成するが、本実施例は工程２および工
程４のみが第１の実施例と異なる。具体的には、静電ク
リーニング時の電圧印加を徐々に昇圧させる。それ以外
は実施例１の工程２，４と同様である。なお、本静電ク
リーニング工程の後、静電クリーニング用基板の誘電ペ
ースト面を光学顕微鏡で観察したところ、第１の実施例
と同様に、様々な異物の集塵が確認できた。

【００７０】また、本実施例のように印加電圧を徐々に
昇圧させることで、異物除去工程での印加電圧のリンギ
ング等による予期せぬ高圧印加による放電の発生が回避
でき、異物除去工程での安全性を向上できる。

【００７１】（第３の実施例）次に、本発明の第３の実
施例について説明する。

【００７２】本実施例でも第１の実施例と同様の工程で
画像形成装置を作成するが、本実施例は工程２および工
程４のみが第１の実施例と異なる。具体的には、図１１
に示すように、静電クリーニング用電極基板を半導体あ
るいは絶縁体の部材３の片面に導電性の電極２を設ける
ことによって作成し、クリーニング時には電極２面とは
逆の面をアノード基板あるいはカソード基板（不図示）
に対向させて配置する点が、第１の実施例と異なる。

【００７３】ここで、図１１は静電クリーニング電極基
板の断面図であり、図中において符号２はクリーニング
電極を示し、符号３は半導体あるいは絶縁体の部材を示
している。静電クリーニング電極基板を変えた以外は、
第１の実施例の工程２，４と同様である。なお、本静電
クリーニング工程の後、静電クリーニング用基板の誘電
ペースト面を光学顕微鏡で観察したところ、第１の実施
例と同様に異物の付着が確認できた。また、ディスプレ
イパネルとしても第１の実施例と同等の効果が確認でき
た。

【００７４】

【発明の効果】以上説明したように、本発明の画像形成
装置の製造方法は、静電クリーニング工程を有している
ことにより、異常放電の種となる異物を放電に至らせず
に除去することができ、基板の放電耐圧（放電開始電
圧）を向上させることができる。

【００７５】さらに、本発明の画像形成装置の製造方法
によって製造される画像形成装置は上記のように放電耐
圧（放電開始電圧）が向上した基板を有するので、異常
放電が無く、良好な画像を形成することができる。

【図面の簡単な説明】

【図１】本発明による画像形成装置の製造方法の一実施
形態を説明するための模式図である。

【図２】本発明を適用可能な画像形成装置を説明する図
である。

【図３】本発明の画像形成装置の製造方法の第１の実施
例を説明するためのブロック図である。

【図４】第１の工程で作成したカソード基板を示す模式
図である。

【図５】カソード基板の作成方法の詳細を示す図であ
る。

【図６】本発明の第１の実施例における静電クリーニン
グ工程を説明するための模式図である。

【図７】本発明の第１の実施例における画像形成装置の
アノード基板の構成を示す模式図である。

【図８】アノード基板の静電クリーニング工程を説明す
るための模式図である。

【図９】カソード基板とアノード基板とを有する画像形
成装置の容器を製造する工程を説明するための図であ
る。

【図１０】フォーミング工程において配線に印加するパ
ルス電圧を示す図である。

【図１１】本発明の第３の実施例における静電クリーニ
ング用電極基板を示す図である。

【図１２】１０^-5Ｐａ程度の雰囲気中における平坦な電
極基板上に設けられた球体の導電物（異物）と放電の関
係を示した図である。

【図１３】電界を印加することによって異物を移動させ
ることを説明する図である。

【符号の説明】

１アノード基板（またはカソード基板）２電極３半導体（または絶縁体）４，７高圧電源５，１０カソード基板６アノード基板８異物９軌道曲線１３表面伝導型電子放出素子１４リアプレート１５ガラス基板（アノード基板）１６高圧取り出し部１７メタルバック（アノード）１８蛍光膜１９支持枠２１，２２素子電極２３ｙ方向配線２４絶縁層２５ｘ方向配線２６導電性膜３１静電クリーニング用電極基板３２青色ガラス３３電極３４誘電体ペースト

───────────────────────────────────────────────────── フロントページの続き (72)発明者廣池太郎東京都大田区下丸子３丁目30番２号キヤノン株式会社内Ｆターム(参考） 5C012 AA05 BB07 5C036 EE08 EE14 EE19 EF01 EF06 EF09 EG02 EG12 EG28 EH26

Claims

【特許請求の範囲】

【請求項１】電子放出素子を有する電子源基板と、前
記電子放出素子から放出される電子の照射によって発光
する発光部材および該発光部材に高電圧を印加するアノ
ードを有するアノード基板とを対向配置させて構成され
る画像形成装置の製造方法であって、表面に半導体または絶縁体からなる部材を設けた電極
を、前記電子源基板または前記アノード基板に対して前
記部材が設けられた面を対向させて配置する工程と、前記電子源基板または前記アノード基板と前記電極との
間に電界を印加する工程と、からなる静電クリーニング工程を有することを特徴とす
る画像形成装置の製造方法。
【請求項２】電子放出素子を有する電子源基板と、前
記電子放出素子から放出される電子の照射によって発光
する発光部材および該発光部材に高電圧を印加するアノ
ードを有するアノード基板とを対向配置させて構成され
る画像形成装置の製造方法であって、半導体または絶縁体からなる基板の片面に導電性の電極
を有する電極基板を、前記電子源基板または前記アノー
ド基板に対して前記電極を有する面とは反対の面を対向
させて配置する工程と、前記電子源基板または前記アノード基板と前記電極との
間に電界を印加する工程と、からなる静電クリーニング工程を有することを特徴とす
る画像形成装置の製造方法。
【請求項３】前記静電クリーニング工程を、前記電子
源基板と前記アノード基板とを合体する工程の直前に行
うことを特徴とする、請求項１または２に記載の画像形
成装置の製造方法。
【請求項４】前記静電クリーニング工程における前記
電界を印加する工程は、前記電子源基板または前記アノ
ード基板と前記電極との間に電圧を印加することによっ
てなされるものであり、前記電子源基板または前記アノ
ード基板と前記電極との間に電圧を印加したまま前記電
極を前記電子源基板または前記アノード基板に対向する
位置から遠ざけることを含むことを特徴とする、請求項
１から３のいずれか１項に記載の画像形成装置の製造方
法。
【請求項５】前記電界の大きさは４００Ｖ／ｍｍ以上
４０００Ｖ／ｍｍ以下であることを特徴とする、請求項
１から４のいずれか１項に記載の画像形成装置の製造方
法。
【請求項６】前記電界は前記電子源基板または前記ア
ノード基板と前記電極との間に電圧を昇圧させながら印
加することによって与えられるものであることを特徴と
する、請求項１から５のいずれか１項に記載の画像形成
装置の製造方法。