JP2003059981A - ワイヤボンディング評価方法とそれに用いる評価用治具 - Google Patents

ワイヤボンディング評価方法とそれに用いる評価用治具

Info

Publication number
JP2003059981A
JP2003059981A JP2001241742A JP2001241742A JP2003059981A JP 2003059981 A JP2003059981 A JP 2003059981A JP 2001241742 A JP2001241742 A JP 2001241742A JP 2001241742 A JP2001241742 A JP 2001241742A JP 2003059981 A JP2003059981 A JP 2003059981A
Authority
JP
Japan
Prior art keywords
wire bonding
bonding
evaluation
semiconductor element
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001241742A
Other languages
English (en)
Other versions
JP4599776B2 (ja
Inventor
Takeshi Watanabe
健史 渡辺
Michihiro Masuda
道広 増田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2001241742A priority Critical patent/JP4599776B2/ja
Publication of JP2003059981A publication Critical patent/JP2003059981A/ja
Application granted granted Critical
Publication of JP4599776B2 publication Critical patent/JP4599776B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H01L2224/48456—Shape
    • H01L2224/48458—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78313—Wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/789—Means for monitoring the connection process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Abstract

(57)【要約】 【課題】ボンディング実施時においてボンディング性の
評価を容易に且つ正確に実施すること。 【解決手段】半導体素子のセル上にワイヤボンディング
を実施する際、半導体素子のゲート、ソース及びドレイ
ンの各電極のうち何れか２つの電極間の電位差を測定
し、その測定結果を逐次モニタしながらワイヤボンディ
ング評価を実施する。具体的には、半導体素子のゲート
電極とソース電極との間に定電圧電源２１の電圧を印加
し、ボンディング実施時に上記電極間の電位差を逐次モ
ニタしてワイヤボンディング評価を実施する。また、半
導体素子のドレイン電極と他の電極との間に定電圧電源
２２の電圧を印加し、ボンディング実施時に上記電極間
の電位差を逐次モニタしてワイヤボンディング評価を実
施する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ワイヤボンディン
グ評価方法とそれに用いる評価用治具に関するものであ
る。
【０００２】
【従来の技術】パワーＭＯＳトランジスタ等の半導体素
子に対してその電極膜にワイヤボンディングを施す際、
半導体素子にクラック等のダメージを与えることなく適
正に実施することが重要事項である。特に、半導体素子
の小型化のために素子のセル領域（アクティブエリア）
に直接ボンディングする、いわゆるセル上ボンディング
を実施する場合には、アルミ電極下の層間絶縁膜に微小
なクラックが生じるだけで、絶縁が破壊されリーク電流
不良を招いてしまう。
【０００３】また、ワイヤボンダとして、ボンディング
ツールを超音波振動させながらワイヤ及び電極膜の相互
拡散による接合を行わせるものがあり、そのボンディン
グ時において、ツール振幅電流変化やツールの素子方向
への移動量等の波形を逐次測定し、その測定結果からボ
ンディング性（リーク不良の有無、接合性等）を評価す
る試みがなされている。しかしながら、同一条件下では
測定波形が殆ど同一形状であり、測定波形から半導体素
子のリーク不良を判断することは困難であった。つま
り、素子えぐれ（クレータリング）のような大きな素子
破壊に対してはツール振幅電流波形が乱れて良否判断が
可能となるが、層間絶縁膜の微小なクラックによるリー
ク不良に対してはツール振幅電流波形では良否判断が実
施できなかった。
【０００４】そのため、半導体素子へのワイヤボンディ
ングを一通り完了した後、あらためて半導体素子のリー
ク電流を測定し、その測定結果から良否判断をしなけれ
ばならなかった。
【０００５】
【発明が解決しようとする課題】本発明は、上記問題に
着目してなされたものであって、その目的とするところ
は、ボンディング実施時においてボンディング性の評価
を容易に且つ正確に実施することができるワイヤボンデ
ィング評価方法とそれに用いる評価用治具を提供するこ
とである。
【０００６】
【課題を解決するための手段】本発明は、パワーＭＯＳ
トランジスタ等の半導体素子に対してセル上ボンディン
グを行う際、それと同時にワイヤボンディング評価を行
い、ボンディングによる半導体素子のリーク不良を判定
するものである。すなわち、請求項１に記載の発明で
は、ワイヤボンディングの実施に際し、半導体素子のゲ
ート、ソース及びドレインの各電極のうち何れか２つの
電極間の電位差を測定し、その測定結果を逐次モニタし
ながらワイヤボンディング評価を実施する。この場合、
ワイヤボンディング時に半導体素子の層間絶縁膜やゲー
ト絶縁膜にクラックが生じると、その時点で各電極間の
絶縁が破壊され、何れか２つの電極間の電位差が０にな
る。この電位差＝０となるタイミングがモニタできれ
ば、ボンディング過程のどの時点で素子破壊（絶縁破
壊）が生じたかが把握できる。また、ボンディング実施
と同時に不良品の検出が可能となる。こうして本発明に
よれば、ボンディング実施時においてボンディング性の
評価を容易に且つ正確に実施することができる。
【０００７】より具体的には、請求項２に記載したよう
に、半導体素子のゲート電極とソース電極との間に定電
圧電源の電圧を印加し、ボンディング実施時に上記電極
間の電位差を逐次モニタしてワイヤボンディング評価を
実施すると良い。つまり、ゲート電極を覆う層間絶縁膜
が破壊された場合、ゲート／ソース間の電位差が０とな
る。この場合、層間絶縁膜の破壊によるリーク不良が適
正に検出できる。
【０００８】或いは、請求項３に記載したように、半導
体素子のドレイン電極とゲート電極又はソース電極との
間に定電圧電源の電圧を印加し、ボンディング実施時に
上記電極間の電位差を逐次モニタしてワイヤボンディン
グ評価を実施すると良い。つまり、半導体基板上に設け
られる層間絶縁膜、ゲート絶縁膜が破壊された場合、ド
レイン／ソース間又はドレイン／ゲート間の電位差が０
となる。この場合、層間絶縁膜、ゲート絶縁膜の破壊に
よるリーク不良が適正に検出できる。
【０００９】また、請求項４に記載したように、ボンデ
ィング実施状況を表す波形信号（ツール振幅電流波形
等）をワイヤボンダから表示装置に取り込み、時間軸に
対するワイヤボンダの波形信号と前記２つの電極間の電
位差の測定値との表示結果からワイヤボンディング評価
を実施すると良い。かかる場合、ボンディング開始後、
どの時点でリーク不良が発生したかなどの不良発生状況
が具体的に判明し、より一層適切なワイヤボンディング
評価が可能となる。
【００１０】請求項５に記載の発明では、前記２つの電
極間の電位差の測定値を制御装置に逐次入力し、該制御
装置により前記測定値の異常を判定し、異常発生時には
ボンディングの実施を直ちに停止する。この場合、ボン
ディング工程内での不良品の自動排除が可能となり、半
導体素子の不良発生数を抑えることができる。
【００１１】上述したワイヤボンディング評価を行う
際、請求項６に記載の評価用治具を用いると良い。すな
わち、この評価用治具は、治具基板上に固着され、表面
にボンディング領域であるソース電極が設けられた半導
体素子と、該半導体素子のゲート電極に接続されたゲー
ト端子と、同じく半導体素子のドレイン電極に接続され
たドレイン端子とを備える。この場合、セル上（ソース
電極上）へのボンディング実施時には、評価用治具のゲ
ート端子及びドレイン端子を用いて２電極間の電位差が
測定される。従って、請求項１〜５に記載したワイヤボ
ンディング評価が簡易に実現できる。また、上記の評価
用治具を用いれば、ボンディング工程前にボンディング
実施試験を簡易的に実施することが可能となる。
【００１２】
【発明の実施の形態】以下、この発明を具体化した一実
施の形態を図面に従って説明する。本実施の形態では、
パワーＭＯＳトランジスタのセル上ボンディングに関し
てその評価手法を開示するものであり、先ずはじめにパ
ワーＭＯＳトランジスタの断面構造を図２を用いて簡単
に説明する。
【００１３】図２に示す半導体素子（パワーＭＯＳトラ
ンジスタ）３０において、ｎ+ 型基板３１の上には、ｎ
- 型エピタキシャル層３２が積層され、ｎ- 型エピタキ
シャル層３２の表層部には二重拡散によるｐ- 型ベース
領域３３及びｎ+ 型ソース領域３４が形成されている。
ｎ- 型エピタキシャル層３２の上にはゲート絶縁膜３５
を介してゲート電極３６が配置され、ゲート電極３６は
層間絶縁膜３７にて覆われている。層間絶縁膜３７は、
ＢＰＳＧ（Ｂoron- Ｐhosphorus Ｓilicate Ｇlass）膜
やＰＳＧ（Ｐhosphorus Ｓilicate Ｇlass）膜などから
成る。
【００１４】また、半導体素子３０の表面には、セル領
域を構成するｐ- 型ベース領域３３及びｎ+ 型ソース領
域３４に接するようにしてソース電極用のアルミ層３８
が配置されている。このアルミ層３８のセル領域上に、
外部との電気的接続を取るためのボンディングワイヤ３
９が設けられている。また、ｎ+ 型基板３１の裏面には
ドレイン電極４０が配置されている。
【００１５】図１にはワイヤボンディングに用いる装置
例を示す。図１において、ワイヤボンダ１０は、図示し
ない出力可変型の超音波源により振動（伸び縮み）する
振動子１１と、この振動子１１の振動（伸び縮み）に伴
い振動するボンディングツール１２とを備える。ワイヤ
ボンダ１０は、ツール振幅電流、周波数制御電圧等の各
種信号を表示装置としてのオシロスコープ１５に出力す
る。オシロスコープ１５は、ツール振幅電流等の入力信
号を入力端子ＣＨ１より取り込み、ディスプレイに表示
する。
【００１６】また、コンピュータ１３は、ボンディング
工程を管理するための制御装置であり、このコンピュー
タ１３にも同様に、ツール振幅電流、周波数制御電圧等
の各種信号が取り込まれる。
【００１７】半導体素子３０のセル上ボンディング時に
は、ゲート／ソース間の絶縁破壊（リーク不良）が検出
されると共に、ドレイン／ソース間の絶縁破壊（リーク
不良）が検出されるようになっており、そのための構成
として、２台の定電圧電源２１，２２が用意されてい
る。つまり、一方の定電圧電源２１は−極が半導体素子
３０のゲート電極に接続され、＋極が接地される。ま
た、他方の定電圧電源２２は＋極が半導体素子３０のド
レイン電極に接続され、−極が接地される。定電圧電源
２１の−極とゲート電極間には抵抗２３が接続され、定
電圧電源２２の＋極とドレイン電極間には抵抗２４が接
続されている。なお、半導体素子３０のソース電極は、
セル上ボンディング時において振動子１１及びボンディ
ングツール１２を介して接地されるようになっている。
この場合、ゲート／ソース間の電位差が測定されてオシ
ロスコープ１５の入力端子ＣＨ２に取り込まれる。ま
た、ドレイン／ソース間の電位差が測定されてオシロス
コープ１５の入力端子ＣＨ３に取り込まれる。これら各
電位差の測定値は、コンピュータ１３にも入力されるよ
うになっている。
【００１８】ワイヤボンダ１０によるボンディング時に
は、超音波振動が付与されながら半導体素子３０のセル
上（ソース電極）にワイヤボンディングが実施される。
このとき、ボンディング時の超音波振動により図２の層
間絶縁膜３７が破壊されると、リーク不良によりゲート
／ソース間が導通されてしまい、それがオシロスコープ
１５にて観測される。また更に、図２のゲート絶縁膜３
５が破壊されると、リーク不良によりドレイン／ソース
間が導通されてしまい、それがオシロスコープ１５にて
観測される。
【００１９】ボンディング工程前にボンディング実施試
験（事前評価）を実施する際、図３に示す評価用治具を
用いる。これは、半導体素子の評価用サンプルをセラミ
ック基板（治具基板）に固着しておき、その状態で半導
体素子のソース電極上（セル上）にワイヤボンディング
を実施しボンディング性を評価するための評価用治具で
ある。なお、半導体素子の評価用サンプルは、前記図２
と同様の断面構造を有するものであるが、表面にソース
電極Ｓとゲート電極Ｇとが設けられている（裏面はドレ
イン電極Ｄである）。
【００２０】図３において、セラミック基板５０には、
３つの導体膜５１，５２，５３が個別に設けられてい
る。このうち、中央の導体膜５１には半導体素子の評価
用サンプル６０がはんだ付けされ、評価用サンプル６０
のドレイン電極Ｄの電位はドレイン端子５４より取り出
される。また、評価用サンプル６０のゲート電極Ｇと導
体膜５２とはボンディングワイヤＷにより導通され、評
価用サンプル６０のゲート電極Ｇの電位はゲート端子５
５より取り出される。
【００２１】前記図１の装置によるボンディング時に
は、図３のドレイン端子５４に抵抗２４を介して定電圧
電源２２を接続すると共に、図３のゲート端子５５に抵
抗２３を介して定電圧電源２１を接続する。そして、ワ
イヤボンダ１０のツール振幅電流波形をオシロスコープ
１５にてモニタしながら、評価用サンプル６０のソース
電極Ｓ上にワイヤボンディングを実施する。このとき、
オシロスコープ１５には、ワイヤボンダ１０からのツー
ル振幅電流が表示されると共に、ドレイン／ソース間電
圧並びにゲート／ソース間電圧が表示される。
【００２２】図４にはボンディング時の各種信号波形を
示す。図４では、ｔ１のタイミングでワイヤボンダ１０
によるボンディングが開始され、その開始当初はリーク
不良が発生しないためゲート／ソース間電圧が−５Ｖ、
ドレイン／ソース間電圧が５Ｖとなっている。また、ｔ
２のタイミングにおいて、図２の層間絶縁膜３７でクラ
ックが発生しリーク不良になると、ゲート／ソース間電
圧が０Ｖになる。これにより、層間絶縁膜３７でのリー
ク不良が確認でき、ボンディング性が評価できる。な
お、図４には層間絶縁膜３７でのリーク不良発生のみを
図示するが、仮にゲート絶縁膜３５でもリーク不良が発
生すると、そのリーク不良発生時にドレイン／ソース間
電圧が０Ｖになる。
【００２３】上記の如くオシロスコープ１５の表示波形
をモニタしながらワイヤボンディングを実施すれば、ツ
ール振幅電流波形からボンディング開始のタイミングと
リーク不良の発生タイミングとが各々判明する。従っ
て、リーク不良の発生までの経過時間を容易に知り得る
ことができる。
【００２４】この評価方法を半導体製造時のボンディン
グ工程に用いる場合には、やはり前記図１の装置を用
い、半導体素子のドレイン導体、ゲート導体に各々針を
当て、その針に定電圧電源２１，２２の電圧を印加す
る。そして、ボンディング実施時に、ドレイン／ソース
間電圧及びゲート／ソース間電圧をオシロスコープ１５
で逐次モニタする。これにより、ゲート絶縁膜や層間絶
縁膜の絶縁破壊（リーク不良）が各々観測できる。
【００２５】図５には、ボンディング工程での処理の流
れを示す。製品が前工程からボンディング工程に流れて
くると、ワイヤボンダ１０にてセル上ボンディングが実
施される。このとき、ツール振幅電流波形やドレイン／
ソース間電圧、ゲート／ソース間電圧がコンピュータ１
３に入力され、コンピュータ１３はそれら入力信号から
良品か不良品かを判定する。すなわち、ボンディング中
にドレイン／ソース間電圧又はゲート／ソース間電圧が
０になった場合、直ちに不良品として判定し、その不良
品情報をメモリに記憶する。不良品判定されたものは次
工程には流されず、自動的に排除される。また、良品判
定されたものは次工程へと流される。
【００２６】以上の手法によれば、ボンディング工程に
おいて不良品の自動排除が実施できる。この場合、不良
品発生時には、それ以降のボンディングの実施を停止さ
せることにより不良発生数を抑えることができる。
【００２７】また、コンピュータ１３は、ツール振幅電
流波形やドレイン／ソース間電圧、ゲート／ソース間電
圧により良否判定を行うため、自動的に不良モードが分
類できる。例えば、不良発生時間を基準として、ワイヤ
の異常振動、ボンディングツールの素子接触等による素
子ダメージが分類できる。また、不良モードの分類によ
り、装置や冶具の管理が容易になる。
【００２８】不良品発生時には、ツール振幅電流や周波
数制御電圧等のボンディング実施条件を変更するように
しても良い。例えば、コンピュータ１３により、ボンデ
ィング実施条件を適宜補正し、装置動作へのフィードバ
ックをかける。或いは、不良品発生時には、その旨を作
業者等に警告するようにしても良い。
【００２９】以上詳述した本実施の形態によれば、以下
に示す効果が得られる。 （イ）ボンディング実施と同時に不良品の判定が可能と
なり、その不具合要因をワイヤボンディングの実施条件
にすぐさま反映できる。より具体的には、ゲート／ソー
ス間の電位差から層間絶縁膜の破壊によるリーク不良が
適正に検出でき、ドレイン／ソース間の電位差からゲー
ト絶縁膜の破壊によるリーク不良が適正に検出できる。
こうして本実施の形態によれば、ボンディング実施時に
おいてボンディング性の評価を容易に且つ正確に実施す
ることができる。
【００３０】（ロ）ボンディング開始後、どの時点でリ
ーク不良が発生したかなどの不良発生状況が具体的に判
明し、より一層適切な評価が可能となる。更に、コンピ
ュータ１３により不良品の自動排除が可能となり、半導
体素子の不良発生数を抑えることができる。
【００３１】（ハ）上記図３に示す評価用治具を用いる
ことにより、ボンディング工程前においてボンディング
実施試験（事前評価）を簡易的に実施することが可能と
なる。
【００３２】なお本発明は、上記以外に次の形態にて具
体化できる。上記実施の形態では、ボンディング実施時
においてゲート／ソース間の電位差とドレイン／ソース
間の電位差とを共に計測し、層間絶縁膜のリーク不良と
ゲート絶縁膜のリーク不良とを共に検出する構成とした
が（図１）、層間絶縁膜又はゲート絶縁膜の何れかのリ
ーク不良だけを検出する構成であっても良い。
【００３３】上記実施の形態では、ゲート絶縁膜のリー
ク不良（絶縁破壊）を検出する際、ドレイン／ソース間
の電位差を測定したが、これに代えて、ドレイン／ゲー
ト間の電位差を測定するようにしても良い。具体的に
は、半導体素子のドレイン電極とゲート電極との間に定
電圧電源の電圧を印加し、ボンディング実施時に上記電
極間の電位差をモニタする。この構成によっても、ゲー
ト絶縁膜のリーク不良が容易に検出でき、適正なワイヤ
ボンディング評価が実施できる。
【００３４】上記実施の形態では、評価用治具として、
セラミック基板上に半導体素子（評価用サンプル）を固
着したものを用いたが、これに代えて、例えば金属基
板、プリント基板、リードフレーム上に半導体素子を固
着したものであっても良い。
【図面の簡単な説明】
【図１】ワイヤボンディングに用いる装置例を示す構成
図。
【図２】パワーＭＯＳトランジスタの断面構造を示す
図。
【図３】ワイヤボンディングの評価用治具を示す平面
図。
【図４】ボンディング実施時の各種信号波形を示す図。
【図５】ボンディング工程の流れを示すブロック図。
【符号の説明】
１０…ワイヤボンダ、１２…ボンディングツール、１３
…コンピュータ、１５…オシロスコープ、２１，２２…
定電圧電源、３０…半導体素子、３５…ゲート絶縁膜、
３６…ゲート電極、３７…層間絶縁膜、３８…アルミ
層、３９…ボンディングワイヤ、４０…ドレイン電極、
５０…セラミック基板、５４…ドレイン端子、５５…ゲ
ート端子。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G014 AA01 AB51 AC10 AC15 4M106 AA02 AB02 AB03 BA14 BA20 CA02 CA33 DH05 DJ33 5F044 AA02 CC02 JJ00

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】ゲート電極、ソース電極及びドレイン電極
    を有し、半導体基板上にゲート絶縁膜及びゲート電極が
    設けられると共にそのゲート電極を覆う層間絶縁膜を介
    してソース電極が設けられた半導体素子に対し、ソース
    電極を含むセル領域の上方にワイヤボンディングを実施
    する際の評価方法であって、 ワイヤボンディングの実施に際し、半導体素子のゲー
    ト、ソース及びドレインの各電極のうち何れか２つの電
    極間の電位差を測定し、その測定結果を逐次モニタしな
    がらワイヤボンディング評価を実施することを特徴とす
    るワイヤボンディング評価方法。
  2. 【請求項２】半導体素子のゲート電極とソース電極との
    間に定電圧電源の電圧を印加し、ボンディング実施時に
    上記電極間の電位差を逐次モニタしてワイヤボンディン
    グ評価を実施する請求項１に記載のワイヤボンディング
    評価方法。
  3. 【請求項３】半導体素子のドレイン電極とゲート電極又
    はソース電極との間に定電圧電源の電圧を印加し、ボン
    ディング実施時に上記電極間の電位差を逐次モニタして
    ワイヤボンディング評価を実施する請求項１又は２に記
    載のワイヤボンディング評価方法。
  4. 【請求項４】ボンディング実施状況を表す波形信号をワ
    イヤボンダから表示装置に取り込み、時間軸に対するワ
    イヤボンダの波形信号と前記２つの電極間の電位差の測
    定値との表示結果からワイヤボンディング評価を実施す
    る請求項１〜３の何れかに記載のワイヤボンディング評
    価方法。
  5. 【請求項５】前記２つの電極間の電位差の測定値を制御
    装置に逐次入力し、該制御装置により前記測定値の異常
    を判定し、異常発生時にはボンディングの実施を直ちに
    停止する請求項１〜４の何れかに記載のワイヤボンディ
    ング評価方法。
  6. 【請求項６】請求項１〜５の何れかに記載のワイヤボン
    ディング評価方法に用いる評価用治具であって、 治具基板上に固着され、表面にボンディング領域である
    ソース電極が設けられた半導体素子と、該半導体素子の
    ゲート電極に接続されたゲート端子と、同じく半導体素
    子のドレイン電極に接続されたドレイン端子とを備える
    ことを特徴とする評価用治具。
JP2001241742A 2001-08-09 2001-08-09 ワイヤボンディング評価方法とそれに用いる評価用治具 Expired - Fee Related JP4599776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001241742A JP4599776B2 (ja) 2001-08-09 2001-08-09 ワイヤボンディング評価方法とそれに用いる評価用治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001241742A JP4599776B2 (ja) 2001-08-09 2001-08-09 ワイヤボンディング評価方法とそれに用いる評価用治具

Publications (2)

Publication Number Publication Date
JP2003059981A true JP2003059981A (ja) 2003-02-28
JP4599776B2 JP4599776B2 (ja) 2010-12-15

Family

ID=19072132

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001241742A Expired - Fee Related JP4599776B2 (ja) 2001-08-09 2001-08-09 ワイヤボンディング評価方法とそれに用いる評価用治具

Country Status (1)

Country Link
JP (1) JP4599776B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005012992A1 (de) * 2005-03-21 2006-10-05 Infineon Technologies Ag Verfahren, Vorrichtung und System zum Bonden eines Halbleiterelementes
KR101128514B1 (ko) * 2010-04-02 2012-03-27 주식회사 씨이텍 휴대용 와이어 접합 강도 시험기

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351652A (ja) * 1986-08-20 1988-03-04 Mitsubishi Electric Corp ワイアボンド管理装置
JPH05259212A (ja) * 1992-03-13 1993-10-08 Kaijo Corp ワイヤボンディング装置及び該装置を用いた半導体部品の極性判別方法
JPH1126517A (ja) * 1997-07-01 1999-01-29 Matsushita Electron Corp 半導体装置の検査方法
JP2000100857A (ja) * 1998-09-18 2000-04-07 Nec Kyushu Ltd ワイヤボンディング装置における不良検出方法およびその装置
JP2001024037A (ja) * 1999-07-05 2001-01-26 Nec Kyushu Ltd ワイヤボンディング不着検出方法およびその装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6351652A (ja) * 1986-08-20 1988-03-04 Mitsubishi Electric Corp ワイアボンド管理装置
JPH05259212A (ja) * 1992-03-13 1993-10-08 Kaijo Corp ワイヤボンディング装置及び該装置を用いた半導体部品の極性判別方法
JPH1126517A (ja) * 1997-07-01 1999-01-29 Matsushita Electron Corp 半導体装置の検査方法
JP2000100857A (ja) * 1998-09-18 2000-04-07 Nec Kyushu Ltd ワイヤボンディング装置における不良検出方法およびその装置
JP2001024037A (ja) * 1999-07-05 2001-01-26 Nec Kyushu Ltd ワイヤボンディング不着検出方法およびその装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005012992A1 (de) * 2005-03-21 2006-10-05 Infineon Technologies Ag Verfahren, Vorrichtung und System zum Bonden eines Halbleiterelementes
US7654434B2 (en) 2005-03-21 2010-02-02 Infineon Technologies Ag Method, device and system for bonding a semiconductor element
DE102005012992B4 (de) * 2005-03-21 2014-01-02 Infineon Technologies Ag Verfahren, Bondeinrichtung und System zum Bonden eines Halbleiterelementes
KR101128514B1 (ko) * 2010-04-02 2012-03-27 주식회사 씨이텍 휴대용 와이어 접합 강도 시험기

Also Published As

Publication number Publication date
JP4599776B2 (ja) 2010-12-15

Similar Documents

Publication Publication Date Title
EP1469319B1 (en) Flip-chip mounting method and mounting apparatus of electronic part
JP5310841B2 (ja) 接合品質検査装置及び接合品質検査方法
JP2006250579A (ja) 湿度センサの検査装置及び特性調整方法
WO2004109306A1 (ja) 被検査体の電気的特性を検査する検査方法及び検査装置
JP4599776B2 (ja) ワイヤボンディング評価方法とそれに用いる評価用治具
JPH08110365A (ja) 薄膜トランジスタの検査装置および検査方法
JPH1184420A (ja) 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ
JPH07245401A (ja) 縦型半導体装置の特性測定方法
CN115079075A (zh) 用于检验wat测试机台的测试结构及方法、测试系统
JP2008141111A (ja) 半導体装置及び半導体装置のチップクラック検査方法
JPH08330368A (ja) 半導体回路装置群及びそのプローブ試験方法
JP2000232141A (ja) 半導体パッケージ用基板の導通検査方法
JPH06349913A (ja) バーンインの非接触モニター方法
JPS5899760A (ja) プロ−ブ装置
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
JP2018136197A (ja) 流体の物理量検出装置
JP2022013347A (ja) 半導体チップの試験装置および試験方法
JP2008071918A (ja) 半導体素子および半導体素子の検査方法
JPS6339101B2 (ja)
JP2002076076A (ja) プローブカードおよび試験方法
JP2021118191A (ja) 半導体装置、半導体装置の検査方法、半導体装置の製造方法および検査装置
KR100934793B1 (ko) 반도체 소자 테스트 방법 및 그 장치, 적정 스트레스 전압검출 방법
JP2003279514A (ja) 半導体デバイス封止製品の接合品質評価方法及びその評価装置
JP2002107401A (ja) 配線パタ−ンの検査方法
JP2001210684A (ja) 半導体チップの検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees