JP2003059432A

JP2003059432A - 表示装置

Info

Publication number: JP2003059432A
Application number: JP2001243285A
Authority: JP
Inventors: Kazunori Katakura; 一典片倉
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-08-10
Filing date: 2001-08-10
Publication date: 2003-02-28

Abstract

(57)【要約】【目的】電子源の寿命延長と高画質化を図ることがで
きる表示装置を提供すること。【構成】入力信号に応じて電子線を放出するマトリク
ス状に配列された複数の電子放出素子１１と、該電子放
出素子１１に接続された列方向及び行方向配線１２，１
３から成る表示部とこれらを駆動する駆動手段を有する
表示装置において、前記電子放出素子１１に直列に接続
された抵抗素子１４，１５と該電子放出素子１１に並列
に接続された抵抗素子１７，１８を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電子放出素
子をマトリクス状にレイアウトした表示装置に関する。

【０００２】

【従来の技術】従来、電子放出素子としては熱電子源と
冷陰極電子源の２種類が知られている。冷陰極電子源に
は電界放出型素子（以下、ＦＥ型素子と称する）、金属
／絶縁層／金属型素子（以下、ＭＩＭ素子と称する）、
表面伝導型電子放出素子（以下、ＳＣＥ素子と称する）
等がある。これらの技術について本出願人による先行技
術の一部を紹介すると以下の通りである。

【０００３】・インクジェット形成方式による素子作製
に関しては特開平９−１０２２７１号や特開２０００−
２５１６６５号公報に記載されている。・これらの素子をＸＹマトリクス形状に配置した例とし
て、特開昭６４−０３１３３２号、特開平７−３２６３
１１号公報に記載されている。・更には配線形成方法に関しては特開平８−１８５８１
８号や特開平９−０５０７５７号公報に記載されてい
る。・駆動方法については特開平６−３４２６３６号公報等
に詳述されている。・又、電子放出素子特性の均一性を向上させる目的で電
子放出素子と直列に抵抗素子を配置することが特開平２
−２４７９３６号、特開平２−２４７９３７号、特開平
７−３２６２７３号公報に開示されている。

【０００４】これらの表面伝導型電子放出素子の典型的
な素子構成としてＭ．ハートウェルの素子構成を図14に
示した複式図に基づいて説明する。

【０００５】図１４において、１４１はガラス等から成
る基板であり、その大きさ及びその厚みは、その上に設
置される電子放出素子の個数、サイズ、基板が真空容器
の一部を構成する場合には、耐大気圧構造等の力学的強
度等を考慮して適宜設定される。

【０００６】ガラスの材質としては、廉価な青板ガラス
を使うことが一般的であるが、この上にナトリウムブロ
ック層として、厚さ０．５μｍのシリコン酸化膜をスパ
ッタ法で形成した基板等を用いる必要がある。この他に
ナトリウム等のアルカリイオンが少ないガラスや石英基
板でも作製可能である。

【０００７】又、素子電極１４２，１４３の材料として
は一般的な導体材料が用いられ、例えばＮｉ、Ｃｒ、Ａ
ｕ、Ｍｏ、Ｐｔ、Ｔｉ等の金属やＰｄ−Ａｇ等の金属が
好適であり、或は金属酸化物とガラス等から構成される
印刷導体や、ＩＴＯ等の透明導電体等から適宜選択さ
れ、その膜厚は、好ましくは数１０ｎｍ〜数μｍの範囲
が適当である。

【０００８】このときの素子電極間隔Ｌ、素子電極長さ
Ｗ、素子電極１４２，１４３の形状等は実素子が応用さ
れる形態等に応じて適宜設計されるが、間隔Ｌは好まし
くは数１００ｎｍ〜１ｍｍであり、より好ましくは素子
電極間に印加する電圧等を考慮して１μｍ〜１００μｍ
の範囲である。又、素子電極長さＷは、好ましくは電極
の抵抗値や電子放出特性を考慮して、数μｍ〜数１００
μｍの範囲である。

【０００９】更に、この素子電極には、市販の白金Ｐｔ
等の金属粒子を含有したペーストをオフセット印刷等の
印刷法によって塗布形成することも可能である。又、よ
り精密なパターンを得る目的で、自金Ｐｔ等を含有する
感光性ペーストをスクリーン印刷等の印刷法で塗布し、
フォトマスクを用いて露光、現像するという工程でも形
成可能である。

【００１０】その後、素子電極１４２，１４３を跨ぐ形
で、電子源となる導電性薄膜１４４を作製する。導電性
薄膜としては、良好な電子放出特性を得るために、微粒
子で構成された微粒子膜が特に好ましい。又、その膜厚
は、素子電極１４２，１４３へのステップカバレージ、
素子電極間の抵抗値、後述するフォーミング処理条件等
を考慮して適宜設定されるが、好ましくは０．１ｎｍ〜
数１００ｎｍであり、特に好ましくは１ｎｍ〜５０ｎｍ
の範囲とするのが良い。

【００１１】本発明者等の研究によれば、導電性膜材料
には一般にはパラジウムＰｄが適しているが、これに限
ったものではない。又、成膜形成方法も、スパッタ法、
溶液塗布後に焼成する方法等が適宜用いられる。ここで
は、有機パラジウム溶液を塗付後、焼成して酸化パラジ
ウムＰｄＯ膜を形成する方法を採用した。その後、水素
が共存する還元雰囲気下で通電加熱し、パラジウムＰｄ
膜とし、同時に亀裂部を形成した。これが電子放出部１
４５を形成することになる。

【００１２】尚、図示の便宜から、電子放出部１４５は
導電性薄膜１４４の中央に矩形の形状で示したが、これ
は複式的なものであり、実際の電子放出部の位置や形状
を忠実に表現している訳ではない。

【００１３】

【発明が解決しようとする課題】しかしながら、上記の
ような従来の表面伝導型電子放出素子を用いた画像形成
装置には、次のような問題があった。

【００１４】［放電によるダメージ］図１５に示す従来
の画像形成装置では、電子放出素子の電極１５２，１５
３間に１０数Ｖの素子電圧Ｖｆを印加すると、電子放出
部の低電位側から電子が放出され、その一部の電子が数
ｋＶの電圧を印加されたアノードとなるフェースプレー
ト１５８に達し、蛍光体１５０を発光させるが、電子放
出部の近傍の吸着物、或は局部的な脱ガスによる放電等
で、低電位側と高電位側が短絡する場合があった。

【００１５】低電位側と高電位側が短絡すると、過電流
が流れ、導電性薄膜１５４、電極１５２，１５３を破壊
し、更に、その際発生するガスによりアノードと電子放
出部との間で放電が発生し、導電性薄膜１５４、電極１
５３，１５４を破壊するだけでなく、配線を通じて電気
的に接続した他の素子１５６，１５６にも異常な電圧が
印加され、複数の素子の劣化を引き起こすという問題が
生じていた。

【００１６】更に、アノードに印加する電圧を増加させ
ると、上記素子の電子放出部−アノード間放電によりダ
メージを受ける素子数は、アノード電圧が高い程増加す
る傾向にあった。これは、放電により流れる異常電流が
大きくなり、素子のダメージの程度が大きくなるととも
に、配線に印加される異常電圧も高くなるため、配線を
通して影響を受ける素子数も増加したものである。

【００１７】以上のような問題により、以下の不都合が
生じる。

【００１８】（１）画像形成装置の動作時に、アノード
と電子放出素子間の異常放電が発生する場合があり、こ
の際、放電した素子と同じ配線で接続された複数の素子
も劣化してしまい、輝度の不均一化等による表示画像の
品位低下が起きてしまう。

【００１９】（２）画像形成装置の駆動時にアノードに
印加する電圧を高くすると、アノードー素子間の放電が
発生した場合、同一配線に接続された素子の劣化する素
子数が増大してしまうため、アノード電圧を十分に高く
できず、画像形成装置の輝度を下げる原因となってい
た。

【００２０】［輝度低下量の変化］又、行方向及び列方
向の配線抵抗で生じる電圧降下のために、各素子電極に
印加される実効電圧に非一様な分布が生じ、それに対応
して各画素の輝度にも非一様な分布が生じるという問題
も発生していた。

【００２１】以下、この問題をより詳しく説明する。

【００２２】図１６はマトリクス状に配列された電子放
出素子のｍ×ｎの単純マトリクス回路とその配線抵抗を
示す図、図１７は列方向の各素子電極に印加される電圧
を示す図である。

【００２３】図１６に示すｍ×ｎの単純マトリクス回路
は簡単のため、行方向及び列方向共に一方向から電圧が
印加されている場合について記した。又、列配線と行配
線は、素子単位でそれぞれ抵抗成分１６２，１６３を有
するものとする。図において、１６４は列駆動回路、１
６５は行駆動回路である。ここで、電子放出素子１６１
は、行方向と列方向に対して等間隔に配置されているた
め、配線の幅や膜厚が製造上ばらつかない限り、抵抗成
分１６２，１６３は素子単位で列方向と行方向それぞれ
にほぼ等しい抵抗値を持つ。又、電子放出素子１６１も
全てほぼ等しい抵抗値を有する。

【００２４】図１６に示す回路構成から明らかなよう
に、電圧印加端に近い素子ほど大きな電圧が印加され、
電圧印加端から遠い素子ほど印加電圧が小さくなる。そ
のため、駆動印加電圧に非一様な分布を生じ、各電子放
出素子から放出される電子量にも非一様な分布が生じ
る。このときの電子放出素子に印加される駆動電圧の様
子を図１７に示す。同図において、横軸は行配線沿いの
電子放出素子１６１ａ〜１６１ｍである。縦軸は行駆動
回路１６５から電圧Ｖinを印加したときに電子放出素子
１６１ａ〜１６１ｍに印加される電圧である。この放出
電子量の非一様な分布は高品位な画像を得ようとする場
合に問題になるが、予め電圧分布が分かっている場合は
列電極に印加する電圧にオフセットを与えることで補正
が可能である。

【００２５】図１８は表示情報に分布がある場合に同一
行配線電極上の各素子に加わる電圧を示す図である。つ
まり、図１８において、信号Ａは、行配線１ラインの表
示情報がそのラインを４分割した点を境にして、１００
％→０％→１００％→０％と交互に変化する場合の素子
印加電圧を示している。又、信号Ｂは、信号Ａとは逆
に、行配線１ラインの表示情報がそのラインを４分割し
た点を境にして、０％→１００％→０％→１００％と交
互に変化する場合の素子印加電圧を示している。この２
つの表示情報のパターンは、０％、１００％の表示情報
を印加する位置が異なる以外は、行配線１ライン内にお
いて表示情報（入力信号）の和や平均値等は同じであ
る。

【００２６】一方、図１８から明らかなように、２つの
異なる表示パターンに対して同じ１００％の表示情報
（入力信号）を与えた場合の素子印加電圧が数％ほど異
なってしまう。つまり、表示パターンによって素子印加
電圧の電圧分布が異なる。従って、信号Ａの場合に列電
極に印加するに与えるオフセット電圧と信号Ｂの場合に
列電極に印加するに与えるオフセット電圧を別に用意す
る必要がある。汎用の表示装置として使用する上では様
々な画像を表示することが予想されるが、表示パターン
ごとに電圧分布が異なるため、その都度オフセット電圧
を演算する必要が生じる。

【００２７】しかし、実際の表示装置は大画面であるた
め、表示画像ごとの演算を表示と同時に行い、且つ、列
電極に印加する電圧にオフセットを同時に変化させる手
段を備えることは困難であった。その結果、表示面に非
一様な輝度分布ができてしまい、表示品位を低下させて
いた。

【００２８】以上のような問題があるため、表面伝導型
電子放出素子は、素子構造が簡単であるという利点があ
るにも拘らず、産業上積極的に応用されるには至ってい
なかった。

【００２９】本発明は上記問題に鑑みてなされたもの
で、その目的とする処は、電子源の寿命延長と高画質化
を図ることができる表示装置を提供することにある。

【００３０】

【課題を解決するための手段】上記目的を達成するた
め、本発明は、入力信号に応じて電子線を放出するマト
リクス状に配列された複数の電子放出素子と、該電子放
出素子に接続された列方向及び行方向配線から成る表示
部とこれらを駆動する駆動手段を有する表示装置におい
て、前記電子放出素子に直列に接続された抵抗素子と該
電子放出素子に並列に接続された抵抗素子を設けたこと
を特徴とする。

【００３１】

【発明の実施の形態】以下に本発明の実施の形態を添付
図面に基づいて説明する。

【００３２】本発明の構成と作用を簡単な等価回路で説
明する。

【００３３】図１は本発明に係る表示装置の電子源の一
部を等価回路で表現したものである。電子放出素子１１
と直列に抵抗素子Ａ１４が配置され、これと並列に抵抗
素子Ｂ１５が配置されており、その両端は列方向配線１
２と行方向配線１３に接続されている。

【００３４】先ず、輝度の均一化に対する作用について
説明する。

【００３５】図１（Ａ）に示すように、通常表示すると
きは行方向配線１３と列方向配線１２に所定の電圧を印
加する。例えば、選択電圧を１５Ｖ、半選択電圧を１０
Ｖに設定した場合、後述するように電子放出素子１１は
非線形な特性を持つため、電子放出素子１１を流れる電
流量は選択時と半選択時で数１０倍〜数１０００倍に変
化する。

【００３６】一方、抵抗素子Ｂ１５はほぼ線形な特性を
持つため、これを流れる電流量は印加電圧に比例し、抵
抗素子Ｂ１５を流れる電流値はほぼ１．５倍の電流比に
なる。選択時の電子放出素子１１の抵抗値に対して抵抗
素子Ａ１４の抵抗値を１／１０に設定し、選択時の電子
放出素子１１の抵抗値と抵抗素子Ｂ１５の抵抗値をほば
等しい値に設定すれば、電子放出素子１１を流れる電流
量と抵抗素子Ｂ１５を流れる電流量の合計は選択時と半
選択時でほぼ３倍の比になる。

【００３７】一般に行方向配線や列方向配線に電流が流
れると、配線抵抗と電流の積だけ電圧が降下する。汎用
の表示装置として使用する上では様々な画像を表示する
ことが予想されるが、その際、表示パターンごとに選択
画素と半選択画素の分布が異なる。従って、選択時と半
選択時で流れる電流量が異なると表示画像によって表示
画面内の電位降下量が異なり、電子放出素子に印加され
る電圧も異なるという問題が生じる。よって、表示画質
の観点から、選択時と半選択時に流れる電流量を近づけ
ることが望ましい。選択時と半選択時で数１０倍〜数１
０００倍に変化する電流量の比をほぼ３倍にした効果を
確認するため、本発明者等は後述する方法で作製した表
示装置を等価回路として記述し、電気シミュレーション
を行って駆動時や放電時の電位分布や電流分布を計算し
た。

【００３８】図２に電気シミュレーションに用いた等価
回路の一部を示す。

【００３９】図２に示すｍ×ｎの単純マトリクス回路は
簡単のため、行方向と列方向共に一方向から電圧が印加
されている場合について記した。電子放出素子２１と直
列に抵抗素子Ａ２４が配置され、これと並列に抵抗素子
Ｂ２５が配置されており、その両端は列方向配線２２と
行方向配線２３に接続されている。又、列配線と行配線
は、素子単位でそれぞれ抵抗成分２６，２７を有するも
のとする。

【００４０】図２において、２８は列駆動回路、２９は
行駆動回路である。ここで、電子放出素子２１は、行方
向と列方向に対して等間隔に配置されているため、配線
の幅や膜厚が製造上ばらつかない限り、抵抗成分２６，
２７は素子単位で列方向と行方向それぞれにほぼ等しい
抵抗値を持つ。又、電子放出素子２１も全てほぼ等しい
抵抗値を有する。

【００４１】その結果、図１８に示す従来例と異なり、
電圧印加端からの電圧降下量が表示パターンによらずほ
ぼ一定を保つことが分かった。この様子を図１９に示
す。図１９において、横軸は行配線沿いの電子放出素子
２１ａ〜２１ｍである。縦軸は行駆動回路２９から電圧
Ｖinを印加したときに電子放出素子２１ａ〜２１ｍに印
加される電圧である。

【００４２】信号Ａは、行配線１ラインの表示情報がそ
のラインを４分割した点を境にして、１００％→０％→
１００％→０％と交互に変化する場合の素子印加電圧を
示している。又、信号Ｂは、信号Ａとは逆に、行配線１
ラインの表示情報がそのラインを４分割した点を境にし
て、０％→１００％→０％→１００％と交互に変化する
場合の素子印加電圧を示している。この２つの表示情報
のパターンは、０％、１００％の表示情報を印加する位
置が異なる以外は、行配線１ライン内において表示情報
（入力信号）の和や平均値等は同じである。

【００４３】図１９から明らかなように、２つの異なる
表示パターンに対して、同じ１００％の表示情報（入力
信号）を与えた場合の素子印加電圧はほぼ一致してい
る。従って、図２０に示すように、列電極ごとに調整し
たオフセット電圧２０１を与えることで、表示パターン
によらず電子放出素子にほぼ一様な駆動電圧２０２を印
加することができ、その結果、表示輝度の均一性を保つ
ことができた。同図において、２０３はオフセット電圧
を印加しないときの電子放出素子に印加される電圧であ
る。このとき、列電極に印加するオフセット電圧２０１
は行駆動回路２９が出力可能な電圧範囲、具体的には数
Ｖ程度であれば画像を表示する上での問題はない。

【００４４】次に、放電ダメージに対する作用について
述べる。

【００４５】図１（Ｂ）に示すように、行方向配線側の
素子電極に放電した場合には電子放出素子１１は破壊さ
れるが（不図示）、行方向配線電極が低抵抗であるた
め、放電による異常電流１６は隣接する電子放出素子１
１ｂを殆ど通ることなく行方向配線１３から駆動回路へ
と流れ出す。

【００４６】図１（Ｃ）に示すように、列方向配線側の
素子電極１３に放電した場合には電子放出素子１１は破
壊されるが（不図示）、放電による異常電流１６は抵抗
素子Ａ１４によって電流制限を受ける。又、異常電流の
一部は抵抗素子Ｂ１５を介して行方向配線１３から駆動
回路へと流れ出す。この効果により列方向配線１２へ流
れ出す電流量は或る程度抑制されたものとなる。同時
に、抵抗素子Ａ１４によって素子電極と列方向配線の間
で電圧降下が生じる。隣接する画素では異常電流１６は
３経路に分かれる。

【００４７】１つ目は列方向配線１２から駆動回路へと
流れ出す。２つ目は電子放出素子１１ｃと抵抗素子Ａ１
４を介して行方向配線１３から駆動回路へと流れ出す。
３つ目は抵抗素子Ｂ１５を介して行方向配線１３から駆
動回路へと流れ出す。このとき、抵抗素子Ｂ１５を介す
る３つ目の経路を流れる電流の分だけ、電子放出素子１
１ｃに流れ込む異常電流は抑制できる。電子放出素子は
高電圧を印加すると低抵抗になるため、列方向配線の電
圧が高いときは抵抗素子Ｂ１５を介する３つ目の経路の
効果は小さいが、前述のように抵抗素子Ａ１４によって
素子電極と列方向配線の間で電圧降下が生じさせた場
合、特に駆動電圧に近い電圧まで降下している場合は効
果があり、電子放出素子１１ｃに流れ込む電流量はほぼ
半分になる。

【００４８】以上のように、何れの配線電極に放電した
場合でも隣接する電子放出素子１１に流れ込む異常電流
は少なくなり、これによるダメージを抑制することがで
きる。

【００４９】もし列方向配線１２の抵抗値が十分に低け
れば、抵抗素子Ｂ１５を配さずとも電子放出素子１１に
流れ込む異常電流１６は少なくて済むが、後述するよう
にカラー表示をするためには１行の配線に対してＲＧＢ
の３列の配線で表示単位を構成するため、配線幅等の物
理的な制約から列方向配線の抵抗値を行方向配線の抵抗
値並に低くすることは難しい。

【００５０】図１（Ｃ）に示すフェースプレートと列方
向配線側の素子電極が放電した場合には、抵抗素子Ａ１
４の抵抗値は高ければ高いほど異常電流量は抑制できる
が、ここで抵抗素子Ａ１４の駆動電圧に与える影響を考
慮する必要がある。抵抗素子Ａの抵抗値をｘΩ、電子放
出素子の抵抗値をｙΩとすると、電子放出素子１１に所
望の駆動電圧を印加するには列方向配線電極と行方向配
線電極間には（ｘ＋ｙ）／ｙ倍の電圧を印加する必要が
ある。つまり、抵抗素子Ａ１４の抵抗値は高ければ高い
ほど、駆動装置が大掛かりなものになってしまう。

【００５１】従って、抵抗素子Ａ１４の抵抗値は双方の
バランスを取った値に設定することが望ましい。特に、
安価な液晶表示素子用の駆動素子や駆動素子の生産プロ
セスを流用する場合には出力電圧の上限が数１０Ｖ程度
に限定されるため、抵抗素子Ａと抵抗素子Ｂの抵抗値は
大きくできず、輝度補正用のオフセット電圧も含めて後
述する手段で作製した本実施の形態に係る表面伝導型電
子放出素子を駆動するのに必要な電圧範囲を考えると、
抵抗素子Ａの抵抗値は駆動電圧を与えたときの電子放出
素子の抵抗値の１０％以下であることが望ましい。又、
抵抗素子Ｂ１５の抵抗が低ければ低いほど表示パターン
による輝度の変動量を抑制でき、且つ、放電ダメージを
抑制する効果が大きい。

【００５２】しかしながら、定常的に流れる電流量が増
大するために消費電力大きくなり、発熱の問題や駆動装
置が大掛かりなものになってしまう問題が生じてくる。
従って、抵抗素子Ｂ１５の抵抗値は双方のバランスを取
った値に設定することが望ましい。本実施の形態では、
画素数（電子放出素子の数）と配線抵抗値を勘案して抵
抗素子Ｂ１５の抵抗値を駆動電圧を与えたときの電子放
出素子の抵抗値とほぼ等しい値に設定した。

【００５３】具体的な設計値については、選択電圧や半
選択電圧等の駆動条件を変化させると電子放出素子１１
の抵抗値が変化するため、これに伴い抵抗素子Ａ、抵抗
素子Ｂの適切な範囲も変化する。後述する実施例の駆動
条件では電子放出素子１１は１０ｋΩ〜１００ｋΩの抵
抗値を持つため、このときの抵抗素子Ａの値は１ｋΩ〜
１０ｋΩ、抵抗素子Ｂの値は１０ｋΩ〜１００ｋΩとし
た。

【００５４】又、本実施の形態では、作製の都合上から
図１（Ａ）に示す構成としたが、本発明の作用を得るた
めには図１（Ｄ）に示すように、電子放出素子１１と並
列に抵抗素子Ｄ１７を配置し、これらと直列に抵抗素子
Ｃ１８を配置した上でその両端を列方向配線１２と行方
向配線１３に接続しても良い。この場合、抵抗素子Ｃ１
８は抵抗素子Ａ１４の半分の抵抗値、抵抗素子Ｄは抵抗
素子Ｂと抵抗素子Ａの差に相当する抵抗値に設定すると
図１（Ａ）に示す構成とほぼ同等の効果が見込まれる。

【００５５】尚、抵抗素子Ｂは列配線から配線抵抗の低
い行配線に流れる電流経路を各画素に設けることを意図
したものであるため、導電性を持つ膜材を全面にコート
することで列配線と行配線の導通を取る方法でも同様の
効果がある。

【００５６】［開示例との差異］特開平２−２４７９３
６号及び特開平２−２４７９３７号公報には電子放出素
子特性の均一性を向上させる目的で電子放出素子と直列
に抵抗素子を配置することが開示されている。

【００５７】しかしながら、本発明の構成とは異なりラ
ダー配線であるため、電子放出素子と並列に配置した抵
抗素子と行方向及び列方向の配線抵抗値に関する記載が
なく、表示装置内で放電が発生した場合についても想定
していない。従って、この開示例からは、表示装置内の
どこで放電が起きてもダメージを一定以下に抑えること
と駆動装置の出力電圧を下げることを両立させる本発明
の構成を発想するのは容易ではない。

【００５８】又、特開平７−３２６２８３号公報にも電
子放出素子特性の均一性を向上させる目的で電子放出素
子と直列に抵抗素子を配置することが開示されている。
これはマトリクス配線の開示例である。

【００５９】しかしながら、本発明の構成とは異なり並
列に配置した抵抗素子がなく、製品完成後の使用時に生
じる表示パターンに伴う輝度分布の変化に関する記載も
ない。又、表示装置内で放電が発生した場合について想
定していない。従って、上記特開平２−２４７９３６号
及び特開平２−２４７９３７号公報の開示例と組み合わ
せてみても放電ダメージの緩和と表示パターンに伴う輝
度分布の変化の抑制を両立させる本発明の構成を発想す
るのは容易ではない。

【００６０】以下に本発明の実施例を示す。

【００６１】＜実施例＞本発明に係る第１実施例につい
て説明する。

【００６２】図３は本実施例のマトリクス配線の概略構
成を示す図で、図中の電子放出素子３１、列方向配線電
極３５、行方向配線電極３６、抵抗素子Ａ３４は、前述
の等価回路図で説明したものと同様である（抵抗素子Ｂ
は絶縁層中のスルーホール内に設けられているため、不
図示）。３２，３３は素子電極であり、電子放出部を有
する素子膜と抵抗素子を接続している。３０はこれら全
てを備えた電子源基板（リアプレート）である。

【００６３】以下このリアプレートの作製方法を順次説
明する。

【００６４】［基板形成］本実施例においては、アルカ
リ成分が少ないＰＤ−２００（旭硝子（株）社製）の
２．８ｍｍ厚ガラス４０を用い、更にこの上にナトリウ
ムブロック層としてＳｉＯ₂ 膜１００ｎｍを塗付焼成し
たものを用いた。更に、素子電極４２，４３は、ガラス
基板４０上に、スパッタ法によって先ず下引き層として
チタニウムＴｉ５ｎｍ、その上に白金Ｐｔ４０ｎｍを成
膜した後、フォトレジストを塗布し、露光、現像、エッ
チングという一連のフォトリソグラフィー法によってパ
ターニングして形成した。この様子を図４（Ａ）に示
す。本実施例では、素子電極の間隔Ｌ＝１０μｍ、対応
する長さＷ＝１００μｍとした。

【００６５】［下配線形成］行配線と列配線の配線材料
に関しては、多数の表面伝導型素子にほぼ均等な電圧が
供給されるように低抵抗であることが望ましく、材料、
膜厚、配線巾等が適宜設定される。共通配線としての列
方向配線（下配線）４５は、素子電極の一方から隔てて
配置され、且つ、それらを連結するようにライン状のパ
ターンで形成した。材料には銀Ａｇフォトペーストイン
キを用い、スクリーン印刷した後、乾燥させてから、所
定のパターンに露光し現像した。その後、４８０℃前後
の温度で焼成して配線を形成した。この様子を図４
（Ｂ）に示す。配線の厚さは約１０μｍ、配線幅は５０
μｍである。尚、終端部は配線取り出し電極として使う
ために線幅をより大きくした。このときの列方向配線の
抵抗値は４０Ωであった。

【００６６】［抵抗素子Ａ形成］列方向配線と素子電極
間には抵抗素子Ａ４４を配置する。ニクロム合金を蒸着
させた後にフォトエッチングにより不要部分を取り除い
た。この様子を図４（Ｃ）に示す。大きさは素子電極と
ほぼ同じ大きさに作製した。このときの列方向配線と素
子電極間の抵抗値は３ｋΩであった。

【００６７】［絶縁膜形成］上下配線を絶縁するため
に、層間絶縁層４７を配置する。後述の行配線（上配
線）下に、先に形成した列配線（下配線）との交差部を
覆うように、且つ、上配線（行配線）と素子電極の他方
との電気的接続が可能なように、又、行配線と列配線の
間に抵抗素子を配置できるように、接続部にコンタクト
ホールを開けて形成した。工程はＰｂＯを主成分とする
感光性のガラスペーストをスクリーン印刷した後、露光
−現像した。これを４回繰り返し、最後に４８０℃前後
の温度で焼成した。この様子を図４（Ｄ）に示す。この
層間絶縁層の厚みは、全体で約３０μｍであり、幅は１
５０μｍである。

【００６８】［抵抗素子Ｂ形成］行方向配線と列方向配
線には抵抗素子Ｂ４８を配置する。前述のコンタクトホ
ール部分にＲｕＯ₂ ペーストを印刷した後に乾燥させて
から、４５０℃前後の温度で焼成した。この様子を図４
（Ｅ）に示す。このときの行方向配線と素子電極間の抵
抗値は３０ｋΩであった。

【００６９】［上配線形成］行方向配線（上配線）４６
は、先に形成した絶縁膜の上に、Ａｇペーストインキを
スクリーン印刷した後に乾燥させ、この上に再度同様な
ことを行い、２度塗りしてから４８０℃前後の温度で焼
成した。上記絶縁膜を挟んで列方向配線（下配線）と交
差しており、絶縁膜のコンタクトホール部分で素子電極
の他方とも接続されている。この配線によって他方の素
子電極は連結されており、パネル化した後は走査電極と
して作用する。この様子を図４（Ｆ）に示す。この行方
向配線の厚さは約１５μｍである。外部駆動回路との引
出し配線もこれと同様の方法で形成した。図示していな
いが、外部駆動回路への引出し端子もこれと同様の方法
で形成した。このときの行方向配線の抵抗値は４Ωであ
った。このようにしてマトリクス配線を有する基板が形
成された。

【００７０】［素子膜形成］上記基板を十分にクリーニ
ングした後、撒水剤を含む溶液で表面を処理し、表面が
疎水性になるようにした。これはこの後塗布する素子膜
形成用の水溶液が素子電極上に適度な広がりをもって配
置されるようにすることが目的である。その後、素子電
極間にインクジェット塗布方法により素子膜５１を形成
した。この様子を図５に示す。

【００７１】本工程の模式図を図６に示す。図６（Ａ）
において、６１はガラス基板、ダイオード素子、配線電
極を含む基板部分である。又、６２は素子電極である。
実際の工程では、基板上における個々の素子電極の平面
的ばらつきを補償するために、基板上の数箇所において
パターンの配置ずれを観測し、観測点間のポイントのず
れ量は直線近似して位置補完し、塗付することによって
全画素の位置ずれをなくし、対応した位置に的確に塗付
するように努めた。

【００７２】本実施例では、素子膜としてパラジウム膜
を得る目的で、先ず水８５：イソプロピルアルコール
（ＩＰＡ）１５から成る水溶液に、パラジウム−プロリ
ン錯体０．１５重量％を溶解し、有機パラジウム含有溶
液を得た。この他若干の添加剤を加えた。

【００７３】この溶液の液滴を、液滴付与手段６４とし
て、ピエゾ素子を用いたインクジェット噴射装置を用
い、ドット径が６０μｍとなるように調整して電極間に
付与した。この様子を図６（Ｂ）に示す。その後、この
基板を空気中にて、３５０℃で１０分間の加熱焼成処理
して酸化パラジウム（ＰｄＯ）とした。ドットの直径は
約６０μｍ、厚みは最大で１０ｎｍの膜が得られた。

【００７４】以上の工程により、素子部分に酸化パラジ
ウムＰｄＯ膜が形成された。

【００７５】［還元フォーミング］次に、フォーミング
と呼ばれる本工程において、上記導電性薄膜を通電処理
して内部に亀裂を生じさせ、電子放出部を形成する。

【００７６】具体的な方法は、上記基板の周囲の取り出
し電極部を残して、基板全体を覆うようにフード状の蓋
を被せて基板との間で内部に真空空間を形成し、外部電
源より電極端子部から行配線と列配線の間に電圧を印加
し、図６（Ｃ）に示すように素子電極６２，６３間に通
電する事によって、導電性薄膜を局所的に破壊、変形若
しくは変質させることにより、電気的に高抵抗な状態の
電子放出部を形成する。この様子を図６（Ｄ）に示す。

【００７７】このとき、若干の水素ガスを含む真空雰囲
気下で通電加熱すると、水素によって還元が促進され、
酸化パラジウムＰｄＯがパラジウムＰｄ膜に変化する。
この変化時に膜の還元収縮によって一部に亀裂６６が生
じるが、この亀裂発生位置及びその形状は元の膜の均一
性に大きく影響される。多数の素子の特性ばらつきを抑
えるのに、上記亀裂は中央部に起こり、且つ、なるべく
直線状になることが望ましい。

【００７８】尚、このフォーミングにより形成した亀裂
付近からも所定の電圧下では電子放出が起こるが、現状
の条件では未だ発生効率が非常に低いものである。又、
得られた導電性薄膜６５の抵抗値は、１０² 〜１０⁷ Ω
の値である。

【００７９】ここで、フォーミング処理に用いた電圧波
形について図７を用いて説明する。

【００８０】印加した電圧はパルス波形を用いたが、パ
ルス波高値が定電圧のパルスを印加する場合（図７
（Ａ））と、パルス波高値を増加させながら印加する場
合（図７（Ｂ））とがある。図７（Ａ）において、Ｔ１
及びＴ２は電圧波形のパルス幅とパルス間隔であり、Ｔ
１を１μｓｅｃ〜１０ｍｓｅｃ、Ｔ２を１０μｓｅｃ〜
１００ｍｓｅｃとし、三角波の波高値（フォーミング時
のピーク電圧）は適宜選択する。図７（Ｂ）では、Ｔ１
及びＴ２の大きさは同様にとり、三角波の波高値（フォ
ーミング時のピーク電圧）を、例えば０．１Ｖステップ
程度ずつ増加させる。尚、フォーミング処理の終了は、
フォーミング用パルスの間に、導電性膜６５を局所的に
破壊、変形しない程度の電圧、例えば０．１Ｖ程度のパ
ルス電圧を挿入して素子電流を測定し、抵抗値を求め、
例えばフォーミング処理前の抵抗に対して１０００倍以
上の抵抗を示した時点で、フォーミングを終了とした。

【００８１】［活性化−カーボン堆積］前述のように、
この状態では電子発生効率は非常に低いものである。よ
って、電子放出効率を上げるために、上記素子に活性化
と呼ばれる処理を行うことが望ましい。この処理は有機
化合物が存在する適当な真空度の下で、前記のフォーミ
ングと同様にフード状の蓋を被せて基板との間で内部に
真空空間を形成し、外部から配線電極を通じてパルス電
圧を素子電極に繰り返し印加することによって行う。そ
して、炭素原子を含むガスを導入し、それに由来する炭
素或は炭素化合物を前記亀裂近傍にカーボン膜として堆
積させる工程である。

【００８２】本工程ではカーボン源としてトリニトリル
を用い、スローリークバルブを通して真空空間内に導入
し、１．３×１０^-4Ｐａを維持した。導入するトリニト
リルの圧力は、真空装置の形状や真空装置に使用してい
る部材等によって若干影響されるが、１×１０^-5Ｐａ〜
１×１０^-2Ｐａ程度が好適である。

【００８３】図８（Ａ），（Ｂ）に活性化工程で用いら
れる電圧印加の好ましい一例を示した。印加する最大電
圧値は、１０〜２０Ｖの範囲で適宜選択される。図８
（Ａ）において、Ｔ１は電圧波形の正と負のパルス幅、
Ｔ２はパルス間隔であり、電圧値は正負の絶対値が等し
く設定されている。又、図８（Ｂ）において、Ｔ１、Ｔ
１’はそれぞれ電圧波形の正と負のパルス幅、Ｔ２はパ
ルス間隔であり、Ｔ１＞Ｔ１’、電圧値は正負の絶対値
が等しく設定されている。

【００８４】このとき、素子電極６３に与える電圧を正
としており、素子電流Ｉｆは、素子電極６３から素子電
極６２へ流れる方向が正である。約６０分後に放出電流
Ｉｅがほぼ飽和に達した時点で通電を停止し、スローリ
ークバルブを閉め、活性化処理を終了した。

【００８５】以上の工程で、電子源素子を有する基板を
作製することができた。

【００８６】［基板特性］上述のような素子構成と製造
方法によって作製された本発明に係る電子放出素子の基
本特性について図９及び図１０を用いて説明する。

【００８７】図９は前述した構成を有する素子の電子放
出特性を測定するための測定評価装置の概略図である。

【００８８】電子放出素子の素子電極間を流れる素子電
流Ｉｆ及びアノードヘの放出電流Ｉｅの測定に当たって
は、素子電極９２，９３に電源９０１と電流計９００と
を接続し、該電子放出素子の上方に電源９０３と電流計
９０２とを接続したアノード電極９０４を配置してい
る。図９において、９１は基板部分、９２，９３は素子
電極、９４は電子放出部を含む薄膜、９５は電子放出部
である。

【００８９】又、９０１は素子に素子電圧Ｖｆを印加す
るための電源、９００は素子電極９２，９３間の電子放
出部を含む導電性薄膜９４を流れる素子電流Ｉｆを測定
するための電流計、９０４は素子の電子放出部より放出
される放出電流Ｉｅを捕捉するためのアノード電極、９
０３はアノード電極９０４に電圧を印加するための高圧
電源、９０２は素子の電子放出部９５より放出される放
出電流Ｉｅを測定するための電流計である。又、本電子
放出素子及びアノード電極９０４は真空装置内に設置さ
れ、その真空装置には排気ポンプ９０６及び真空計等の
真空装置に必要な機器が具備されており、所望の真空下
で本素子の測定評価を行えるようになっている。尚、ア
ノード電極の電圧は１ｋＶ〜１０ｋＶ、アノード電極と
電子放出素子との距離Ｈは２ｍｍ〜８ｍｍの範囲で測定
した。

【００９０】図９に示した測定評価装置により測定され
た放出電流Ｉｅ及び素子電流Ｉｆと素子電圧Ｖｆの関係
の典型的な例を図１０に示す。尚、放出電流Ｉｅと素子
電流Ｉｆは大きさが著しく異なるが、図１０ではＩｆ，
Ｉｅの変化の定性的な比較検討のために、リニアスケー
ルで縦軸を任意単位で表記した。素子電極間に印加する
電圧１４Ｖにおける素子電流Ｉｆと放出電流Ｉｅを測定
した結果、Ｉｆは平均０．４ｍＡ、Ｉｅは平均２１１μ
Ａ、電子放出効率は平均０．１５％を得た。又、素子間
の均一性も良く、各素子間でのＩｅのばらつきは５％と
良好な値が得られた。

【００９１】本電子放出素子は放出電流Ｉｅに対する３
つの特徴を有する。

【００９２】第１に、図１０からも明らかなように、本
素子は或る電圧（閾値電圧と呼ぶ、図６中のＶth）以上
の素子電圧を印加すると急激に放出電流Ｉｅが増加し、
一方閾値電圧Ｖth以下では放出電流Ｉｅが殆ど検出され
ない。即ち、放出電流Ｉｅに対する明確な閾値電圧Ｖth
を持った非線形素子としての特性を示しているのが分か
る。

【００９３】第２に、放出電流Ｉｅが素子電圧ｖｆに依
存するため、放出電流Ｉｅは素子電圧ｖｆで制御するこ
とができる。

【００９４】第３に、アノード電極９０４に捕捉される
放出電荷は、素子電圧Ｖｆを印加する時間に依存する。
即ち、アノード電極９０４に捕捉される電荷量は、素子
電圧Ｖｆを印加する時間により制御することができる。

【００９５】［封着−パネル化］上記のような単純マト
リクス配置の電子源基板を用いた電子源及び表示等に用
いる画像形成装置の一例について図１１を用いて説明す
る。

【００９６】図１１において、１１１は電子放出素子が
多数配置された電子源基板（リアプレート）であり、内
部にダイオード素子が作り込まれている。１１２はガラ
ス基板１１３の内面に蛍光膜１１４とメタルバック１１
５等が形成されたフェースプレートである。１１６は支
持枠であり、リアプレート１１１、支持枠１１６及びフ
ェースプレート１１２をフリットガラスによって接着
し、４００〜５００℃で１０分以上焼成することで、封
着して外囲器を構成する。この一連の工程を全て真空チ
ャンバー中で行うことによって、同時に外囲器内部を最
初から真空にすることが可能となり、且つ、工程もシン
プルにすることが可能になった。図１１において、１１
７は本発明の電子放出素子に相当する。１１８，１１９
は抵抗素子を介して表面伝導型電子放出素子の一対の素
子電極と接続された行方向配線及び列方向配線である。

【００９７】一方、フェースプレート１１２とリアプレ
ート１１１間にスペーサーと呼ばれる不図示の支持体を
設置することにより、大面積パネルの場合にも大気圧に
対して十分な強度を持つ外囲器を構成することもでき
る。

【００９８】図１２（Ａ），（Ｂ）はフェースプレート
１１２上に設ける蛍光膜１１４の説明図である。

【００９９】蛍光膜１１４はモノクロームの場合は蛍光
体のみから成るが、カラーの蛍光膜の場合は、蛍光体の
配列によりブラックストライプ或はブラックマトリクス
等と呼ばれる黒色導電材１２１と蛍光体１２２とで構成
される。ブラックストライプとブラックマトリクスが設
けられる目的は、カラー表示の場合必要となる３原色蛍
光体の各蛍光体１２２間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜１１４における
外光反射によるコントラストの低下を抑制することであ
る。

【０１００】又、蛍光膜１１４の内面側には通常メタル
バック１１５が設けられる。メタルバックの目的は、蛍
光体の発光のうち内面側への光をフェースプレート１１
６側へ鏡面反射することにより輝度を向上すること、電
子ビーム加速電圧を印加するためのアノード電極として
作用すること等である。メタルバックは、蛍光膜作製
後、蛍光膜の内面側表面の平滑化処理（通常フィルミン
グと呼ばれる）を行い、その後、Ａｌを真空蒸着等で堆
積することで作製できる。尚、前述の封着を行う際、カ
ラーの場合は各色蛍光体と電子放出素子とを対応させな
ければならないため、上下基板の突き当て法等で十分な
位置合わせを行う必要がある。

【０１０１】封着時の真空度は１０^-5Ｐａ程度の真空度
が要求される他、外囲器の封止後の真空度を維持するた
めにゲッター処理を行う場合もある。これは、外囲器の
封止を行う直前或は封止後に抵抗加熱或は高周波加熱等
の加熱法により、外囲器内の所定の位置（不図示）に配
置されたゲッターを加熱し、蒸着膜を形成する処理であ
る。ゲッターは通常Ｂａ等が主成分であり、該蒸着膜の
吸着作用により、例えば１０^-3〜１０^-5Ｐａの真空度を
維持するものである。

【０１０２】［画像表示素子］前述した本発明に係る表
面伝導型電子放出素子の基本的特性によれば、電子放出
部からの放出電子は、閾値電圧以上では対向する素子電
極間に印加するパルス状電圧の波高値と巾によって制御
され、その中間値によっても電流量が制御され、もって
中間調表示が可能になる。又、多数の電子放出素子を配
置した場合においては、各ラインの走査線信号によって
選択ラインを決め、各情報信号ラインを通じて個々の素
子に上記パルス状電圧を適宜印加すれば、任意の素子に
適宜電圧を印加することが可能となり、各素子をＯＮす
ることができる。又、中間調を有する人力信号に応じて
電子放出素子を変調する方式としては、電圧変調方式、
パルス幅変調方式が挙げられる。

【０１０３】以下に具体的な駆動装置を図１３に基づい
て説明する。

【０１０４】単純マトリクス配置の電子源を用いて構成
した表示パネルを利用したＮＴＳＣ方式のテレビ信号に
基づいたテレビジョン表示用の画像表示装置の構成例を
図１３に示す。

【０１０５】図１３において、１３１は画像表示パネ
ル、１３２は走査回路、１３３は制御回路、１３４はシ
フトレジスタ、１３５はラインメモリ、１３６は同期信
号分離回路、１３７は情報信号発生器、１３８は直流高
圧電源である。電子放出素子を用いた画像表示パネル１
３１の行配線には、走査線信号を印加する走査ドライバ
ーを備えた走査回路１３２が、列配線には情報信号が印
加されるデータドライバーの情報信号発生器１３７が接
続されている。電圧変調方式を実施するには、情報信号
発生器１３７として、一定の長さの電圧パルスを発生す
るが入力されるデータに応じて適宜パルスの波高値を変
調するような回路を用いる。

【０１０６】又、パルス幅変調方式を実施するには、情
報信号発生器１３７としては、一定の波高値の電圧パル
スを発生するが入力されるデータに応じて適宜電圧パル
スの幅を変調するような回路を用いる。この際に抵抗素
子による電圧降下を考慮し、電子放出素子に印加したい
所望の電圧値の１．１〜１．３倍の電圧値を出力するよ
うに設定した。制御回路１３３は、同期信号分離回路１
３６より送られる同期信号Ｔsyncに基づいて、各部に対
してＴscan，Ｔsft 及びＴmry の各制御信号を発生す
る。

【０１０７】同期信号分離回路１３６は、外部から入力
されるＮＴＳＣ方式のテレビ信号から同期信号成分と輝
度信号成分とを分離するための回路である。この輝度信
号成分は、同期信号に同期してシフトレジスタ１３４に
入力される。シフトレジスタ１３４は、時系列的にシリ
アルに入力される前記輝度信号を画像の１ライン毎にシ
リアル／パラレル変換し、制御回路１３３より送られる
シフトクロックに基づいて動作する。シリアル／パラレ
ル変換された画像１ライン分のデータ（電子放出素子ｎ
素子分の駆動データに相当）は、ｎ個の並列信号として
前記シフトレジスタ１３４より出力される。ラインメモ
リ１３５は、画像１ライン分のデータを必要時間の間だ
け記憶するための記憶装置であり、記憶された内容は情
報信号発生器１３７に入力される。

【０１０８】情報信号発生器１３７は、各々の輝度信号
に応じて電子放出素子の各々を適切に駆動するための信
号源であり、その出力信号は列配線を通じて表示パネル
１３１内に入り、行配線によって選択中の走査ラインと
の交点にある各々の電子放出素子に印加される。行配線
を順次走査することによって、パネル全面の電子放出素
子を駆動することが可能になる。

【０１０９】以上のように本発明による画像表示装置に
おいて、こうして各電子放出素子にパネル内の配線電極
を通じて電圧を印加することにより電子放出させ、高圧
端子Ｈｖを通じ、アノード電極であるメタルバック１１
５に高圧を印加し、発生した電子ビームを加速し、蛍光
膜１１４に衝突させることによって画像を表示すること
ができる。ここで述べた画像形成装置の構成は、本発明
の画像形成装置の一例であり、本発明の技術思想に基づ
いて種々の変形が可能である。入力信号についてはＮＴ
ＳＣ方式を挙げたが、入力信号はこれに限られるもので
はなく、ＰＡＬ、ＨＤＴＶ等でも同じである。

【０１１０】本実施例の表示装置を駆動し、ＮＴＳＣ入
力信号による動画像を表示させたところ、表示パターン
が変化することに伴って輝度が変化するような現象は感
じなかった。

【０１１１】又、本実施例の表示装置を駆動している間
に放電が発生したところ、放電以前の状態に比べて輝度
の低下が３％程度であったため表示画面にむらがあるよ
うには感じなかった。

【０１１２】一方、従来例の表示装置では、輝度の低下
が５０％を超える電子源が列電極沿いにできたため、放
電が発生した箇所を通る縦筋状のむらが観察された。

【０１１３】又、別の実施例として抵抗素子Ａの値を１
ｋΩ、抵抗素子Ｂの値を１０ｋΩと設定したところ、電
流値が大きくなり消費電力が増えたものの、電子放出素
子に対する抵抗素子の分圧が小さくなるため、駆動回路
から出力する駆動電圧を小さく設定することができた。
その際、表示パターンが変化することに伴って輝度が変
化するような現象は感じなかった。

【０１１４】又、別の実施例として抵抗素子Ａの値を１
０ｋΩ、抵抗素子Ｂの値を１００ｋΩと設定したとこ
ろ、電子放出素子に対する抵抗素子の分圧が大きくなる
ために駆動回路から出力する駆動電圧を大きくする必要
があるものの、電流値が小さくなるために消費電力や発
熱を抑えることができた。その際、表示パターンが変化
することに伴って輝度が変化するような現象は感じなか
った。

【０１１５】以上説明したように、表面伝導型電子放出
素子に直列且つ並列に抵抗素子を設けることにより、表
示時に輝度分布の変化を抑制し、且つ、放電時に発生す
る異常電流が電子放出素子に印加されるのを抑制する効
果がある。その結果、表示画質を損なうことなく、電子
放出素子の電子放出特性の劣化或は破壊を防止すること
が可能になり、マルチ電子ビーム源の実用上の寿命を大
幅に延長することができる。

【０１１６】

【発明の効果】以上の説明で明らかなように、本発明に
よれば、電子放出特性がよく、寿命の長い電子源とそれ
を用いた高画質の表示装置を提供することができる。

【図面の簡単な説明】

【図１】本発明による電子源の一部の等価回路を示す図
である。

【図２】本発明によるマトリクス電子源の一部の等価回
路を示す図である。

【図３】本発明における電子源の一部を示す平面図であ
る。

【図４】本発明における電子源の基板形成プロセスを説
明する図である。

【図５】電子源の素子膜形成プロセスを説明する図であ
る。

【図６】電子源の素子膜形成プロセスを説明する図であ
る。

【図７】フォーミング処理の際の印加電圧波形を示す図
である。

【図８】本発明における活性化処理の際の印加電圧波形
を示す図である。

【図９】電子放出特性を測定するための測定評価装置の
概略図である。

【図１０】測定評価装置により測定された放出電流Ｉｅ
と素子電流Ｉｆ及び素子電圧Ｖｆの関係を示す図であ
る。

【図１１】表示パネルの斜視図である。

【図１２】フェースプレート上に設ける蛍光膜の説明図
である。

【図１３】テレビジョン表示用の画像表示装置の構成図
である。

【図１４】従来例の電子源の一部を示す平面図である。

【図１５】従来例の表示パネルの斜視図である。

【図１６】従来例の等価回路を示す図である。

【図１７】従来例の表示装置の電圧分布を示す平面図で
ある。

【図１８】従来例の表示装置の電圧分布を示す平面図で
ある。

【図１９】本実施例の表示装置の電圧分布を示す平面図
である。

【図２０】本実施例の表示装置の電圧分布を示す平面図
である。

【符号の説明】

１１，３１，６６，９５，１１７電子放出部１２，３５，４５，１１９列方向配線１３，３６，４６，１１８行方向配線１４，１５，３４，４４，４８抵抗素子１６異常電流３２，３３，４２，４３素子電極４０，６１，９１，１１３ガラス基板４７絶縁層６２，６３，９２，９３素子電極６４液滴付与手段６５，９４導電性膜３０，１１１リアプレート１１２フェースプレート１１４蛍光膜１１５メタルバック１１６支持枠１２１黒色導電材１２２蛍光体

Claims

【特許請求の範囲】

【請求項１】入力信号に応じて電子線を放出するマト
リクス状に配列された複数の電子放出素子と、該電子放
出素子に接続された列方向及び行方向配線から成る表示
部とこれらを駆動する駆動手段を有する表示装置におい
て、前記電子放出素子に直列に接続された抵抗素子と該電子
放出素子に並列に接続された抵抗素子を設けたことを特
徴とする表示装置。
【請求項２】前記電子放出素子は、表面伝導型電子放
出素子であることを特徴とする請求項１記載の表示装
置。
【請求項３】前記電子放出素子に並列に接続された抵
抗素子の抵抗値は、駆動電圧を与えたときの電子放出素
子の抵抗値とほぼ等しいことを特徴とする請求項１記載
の表示装置。
【請求項４】前記電子放出素子に並列に接続された抵
抗素子の抵抗値は、１０ｋΩ〜１００ｋΩであることを
特徴とする請求項３記載の表示装置。
【請求項５】前記電子放出素子に直列に接続された抵
抗素子の抵抗値は、駆動電圧を与えたときの電子放出素
子の抵抗値より小さく、より好ましくは１０％以下であ
ることを特徴とする請求項１記載の表示装置。
【請求項６】前記電子放出素子に直列に接続された抵
抗素子の抵抗値は、１ｋΩ〜１０ｋΩであることを特徴
とする請求項５記載の表示装置。
【請求項７】前記駆動手段が印加する信号に重畳させ
る電圧のオフセット量を列方向配線ごとに調整する機能
を有することを特徴とする請求項１記載の表示装置。