JP2003046766A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 画像データをリアルタイムに記録するために
ライン同期信号のノイズを除去し、また、そのずれを補
正し、さらにライン同期信号の欠落に対しても再現可能
なハードウェアを提供する。 【解決手段】 基本クロック（ＣＬＫ）をカウントする
同期リセットカウンタ１と、外部ライン同期信号周期
（ｍ）からマスク解除幅（ｎ）を減算した値をセットす
るレジスタ２と、前記同期リセットカウンタ１の出力信
号（ＣＯＵＮＴ）と前記レジスタ２にセットされた値
（ｍ−ｎ）とを比較する比較回路３と、この比較回路３
の出力信号（ＬＳＹＮＣ ＭＡＳＫ）と外部ライン同期
信号（−ＬＳＹＮＣ）との論理積をとるＮＡＮＤゲート
４と、このＮＡＮＤゲート４の出力信号（−ＬＳＹＮＣ
１）とリセット信号（−ＲＥＳＥＴ）の論理和をとるＮ
ＯＲゲート５と、（−ＬＳＹＮＣ１）と画像データによ
り画像を処理する画像処理部６から構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、画像処理装置に関
し、さらに詳しくは、画像読取装置にて読み取ったライ
ン単位の画像データのライン同期信号が乱れても、出力
画像に影響がでないようにライン同期信号からノイズを
除去し、さらに、擬似的なライン同期信号を生成する画
像処理装置に関するものである。

【０００２】

【従来の技術】従来、図８に示すように、画像読取装置
１０にて読み取った画像４０のライン単位の画像データ
は、ライン単位に同期をとるために、画像データと併せ
て、そのライン同期信号（−ＬＳＹＮＣ）とクロック信
号（ＣＬＫ）を画像処理部２０に送信する。その過程
で、ライン同期信号（−ＬＳＹＮＣ）に図のようなノイ
ズが乗ると、そのノイズにより同期が乱れて画像５０の
ように不定データの部分が乱れる。その画像データは出
力装置３０に送信され、画像６０のように乱れた画像を
出力する。ここで、ライン同期信号が１ライン単位に正
確に受信されれば、正常な２次元画像として再現され
る。しかし、図のようにライン同期信号を受信する過程
で、何らかの外乱ノイズによりライン同期信号が乱れる
ことがある。例えば、正常なライン同期信号の周期間に
ノイズがのり、ライン同期信号の周期が短くなる現象
と、その逆に、ライン同期信号が欠落してライン同期信
号の周期が長くなる現象がある。特開２０００−２０１
３２７公報には、外部から与えられるライン同期信号の
タイミングずれに対してデ−タ転送の信頼性を確保し、
ライン同期信号の周期がノイズ等で一時的に乱れた場合
でも画像デ−タ処理システムへの悪影響や画像デ−タの
乱れを最小限にとどめて、ノイズに強い安定なラインメ
モリを構築する技術について開示されている。それによ
ると、（１）外部ライン同期信号（ＬＳＹＮＣ１）を元
にライン単位でデータの転送を行うメモリ手段（１０）
を備えるラインメモリ装置において、外部ライン同期信
号（ＬＳＹＮＣ１）のタイミングのずれを検出する手段
（ＢＫ１）；疑似ライン同期信号（ＬＳＹＮＣ２）を発
生する手段（ＢＫ２）；および、前記検出手段（ＢＫ
１）のずれの検出に応答して前記メモリ手段（１０）
に、外部ライン同期信号（ＬＳＹＮＣ１）に代えて疑似
ライン同期信号（ＬＳＹＮＣ２）を与えるライン同期信
号選択手段（ＢＫ４）；を備えている。

【０００３】

【発明が解決しようとする課題】従来は、ライン同期信
号にノイズが乗るのを防止するため、信号ラインのイン
ピーダンスを下げて、ノイズの持つエネルギーよりも信
号エネルギーを強くしたり、あるいは、信号ラインを極
力短くしてシールド線により構成して外来ノイズと遮蔽
する方法が一般的であった。従って、ノイズの防止に限
界があり、ノイズのエネルギーや周波数によってはあま
り効果がなかった。また、特開２０００−２０１３２７
公報のように、疑似ライン同期信号発生、疑似ライン同
期信号選択手段等により、メモリの同期ずれを補正する
方法であり、リアルタイムに画像データの同期ずれに対
しては対応できなかった。本発明は、かかる課題に鑑
み、画像データをリアルタイムに記録するために、ライ
ン同期信号のノイズを除去し、また、そのずれを補正
し、さらにライン同期信号の欠落に対しても再現可能な
ハードウェアを提供することを目的とする。

【０００４】

【課題を解決するための手段】本発明はかかる課題を解
決するために、請求項１の発明は、画像読取装置にて読
み取ったライン単位の画像データを、ライン同期信号に
同期して複数のユニット間で転送し、該画像データの画
像処理を行なった上で、出力装置に出力する画像処理装
置において、所定の期間前記ライン同期信号を無効とす
るマスク信号幅を生成するマスク幅生成手段と、前記ラ
イン同期信号と前記マスク幅生成手段からの出力信号と
の論理積により有効ライン同期信号を生成する同期信号
生成手段と、を備えたことを特徴とする。ライン同期信
号は、周期が長く、１ライン間で信号が１発しか有効な
信号として扱われない。そのため、その周期が正確に繰
り返さないと、２次元画像の主走査方向のずれ（ジッ
タ）として現れる。そこで、ライン同期信号の周期は予
め判明しているので、ライン同期信号の始まりから、つ
ぎのライン同期信号の始まりまでの時間の間、一切の信
号が発生しないようにゲート回路により信号をインヒビ
ット（マスク）しておく方法が有効である。かかる発明
によれば、ライン同期信号の始まりから、次のライン同
期信号の始まりの直前までゲート回路により信号をイン
ヒビットするので、ライン同期信号間に発生するノイズ
を除去することができる。

【０００５】また、請求項２の発明は、前記マスク幅生
成手段は、前記画像処理装置の基本クロックを計数する
クロック計数手段と、前記ライン同期信号幅から前記マ
スク幅を減算処理する第１の信号幅演算手段と、前記ク
ロック計数手段と前記第１の信号幅演算手段の出力値を
比較する第１の比較手段と、を備え、前記第１の信号幅
演算手段の出力値に比較して前記クロック計数手段の出
力値が大の場合に限り、前記ライン同期信号を有効とす
ることも本発明の有効な手段である。信号をインヒビッ
ト（マスク）する信号を生成するには、いろいろな方法
がある。最も簡単な方法は、ライン同期信号の始まりか
ら、タイマを起動して一定の時間インヒビットする方法
がある。しかし、この方法はタイマの精度が問題とな
り、スピードが遅い系に対してはさほど問題にならない
が、スピードが速くなると精度が問題となり、またタイ
マが周囲温度の影響で誤差を発生し、その誤差が無視す
ることができなくなる。そこで、基本クロックを計数し
て、全体を同期系として動作させ、論理回路により実現
する方法が好ましい。かかる技術手段によれば、全体を
同期系として動作させるので、動作スピードに影響され
ず、精度の良いマスク信号を生成することができる。ま
た、請求項３の発明は、前記第１の信号幅演算手段は、
前記ライン同期信号幅から前記マスク幅を減算処理し、
該減算処理の結果をレジスタに蓄えると共に、前記ライ
ン同期信号幅と前記マスク幅を任意に設定可能としたこ
とも本発明の有効な手段である。ライン同期信号はシス
テムによりそのスピード（周期）が必ずしも同じとは限
らない。従って、ライン同期信号幅とマスク幅を任意に
設定できるようにしておけば、そのシステムに最適のマ
スク信号を生成できる。かかる技術手段によれば、ライ
ン同期信号幅とマスク幅を任意に設定できるので、回路
のバリエーションが広がる。

【０００６】また、請求項４の発明は、前記同期信号生
成手段の出力信号と前記ライン同期信号幅とのずれ量を
検出する、ずれ量検出手段を更に備え、該ずれ量検出手
段の結果と前記同期信号生成手段の出力信号により前記
有効ライン同期信号を生成することも本発明の有効な手
段である。前記したように、ライン同期信号間に発生し
たノイズに対してはマスク信号によるインヒビットはあ
る程度有効である。しかし、ビット単位で周期が変化す
るずれ（ジッタとして現れる）は前記のマスク信号では
インヒビットすることができない可能性がある。そこ
で、ビット単位の周期のずれ量を検出し、実際にずれた
ライン同期信号とずれ量を次段に伝えれば、そこからず
れたライン同期信号を補正することが可能となる。かか
る技術手段によれば、実際にずれたライン同期信号とず
れ量を次段に伝えるので、ずれ量分のみライン同期信号
を補正することができる。また、請求項５の発明は、前
記ずれ量検出手段は、前記ライン同期信号幅から前記ク
ロック計数手段の出力値を減算する第２の信号幅演算手
段を備えたことも本発明の有効な手段である。ライン同
期信号のずれ量は、予め判明しているライン同期信号幅
から実際にずれたライン同期信号を引き算した結果であ
る。かかる技術手段によれば、外部ライン同期信号幅か
ら実際にずれたライン同期信号を引き算するので、ビッ
ト単位の正確なずれ量を算出することができる。また、
請求項６の発明は、前記ずれ量検出手段の結果と前記ゲ
ート回路の出力信号により、ライン同期信号幅からのず
れ量を検出し、該ずれ量に対応する画像データの補間
と、副走査方向にずれた画素以降をカットした画像を出
力することも本発明の有効な手段である。ずれ量がわか
っていれば、その部分のデータを補間することができ
る。また、ずれが発生する位置は画像の端部である。従
って、ずれた分だけ画像の端部をカットすれば、不要な
画像を書き込むことを防げる。かかる技術手段によれ
ば、データを補間したり、画像の端部をカットするの
で、正確に画像を再現でき、しかも、不要な画像を書き
込むことを防げる。

【０００７】また、請求項７の発明は、前記クロック計
数手段の出力値と前記ライン同期信号幅とを比較する第
２の比較手段と、該第２の比較手段からの出力信号と前
記ゲート回路の出力信号の何れかを選択する信号選択手
段と、を更に備えたことも本発明の有効な手段である。
前記まではライン同期信号間に不要なノイズが乗るか、
周期がずれる場合について述べたが、もう一つの現象と
して、ライン同期信号そのものが欠落する現象がある。
つまり、それが発生すると最低で１ライン分のデータが
白抜けする画像として確認できる。これを防ぐには、ラ
イン同期信号が正規の位置にあるかを検出することと、
その結果欠落していた場合、擬似的なライン同期信号を
生成する手段をもち、両者を適宜選択するようにすれ
ば、常にライン同期信号を検出することができる。かか
る技術手段によれば、ライン同期信号が欠落していた場
合、擬似的なライン同期信号を生成するので、ライン抜
けによる画像の劣化を防ぐことができる。また、請求項
８の発明は、前記信号選択手段は、前記ゲート回路の出
力信号が発生された場合は、該信号を優先的に選択する
ことも本発明の有効な手段である。基本的には前記擬似
的なライン同期信号は最終手段である。通常は、マスク
信号によりノイズを除去し、ビットのずれが発生した場
合は、そのずれ量を補正するように働く。従って、信号
選択手段が擬似的なライン同期信号を選択するのは、ラ
イン同期信号が欠落した時だけである。かかる技術手段
によれば、信号選択手段が擬似的なライン同期信号を選
択するのは、ライン同期信号が欠落した時だけであるの
で、通常動作時は実際のライン同期信号で動作可能であ
る。

【０００８】

【発明の実施の形態】以下、本発明を図に示した実施形
態を用いて詳細に説明する。但し、この実施形態に記載
される構成要素、種類、組み合わせ、形状、その相対配
置などは特定的な記載がない限り、この発明の範囲をそ
れのみに限定する主旨ではなく単なる説明例に過ぎな
い。図１は、本発明の第１の実施形態の画像処理装置の
構成を示すブロック図である。この回路構成は、常にカ
ウント可能な状態で、基本クロック（ＣＬＫ）をカウン
トする同期リセットカウンタ１と、外部ライン同期信号
周期（ｍ）からマスク解除幅（ｎ）を減算した値をセッ
トするレジスタ２と、前記同期リセットカウンタ１の出
力信号（ＣＯＵＮＴ）と前記レジスタ２にセットされた
値（ｍ−ｎ）とを比較する比較回路３と、この比較回路
３の出力信号（ＬＳＹＮＣ ＭＡＳＫ）と外部ライン同
期信号（−ＬＳＹＮＣ）との論理積をとるＮＡＮＤゲー
ト４と、このＮＡＮＤゲート４の出力信号（−ＬＳＹＮ
Ｃ１）とリセット信号（−ＲＥＳＥＴ）の論理和をとる
ＮＯＲゲート５と、（−ＬＳＹＮＣ１）と画像データに
より画像を処理する画像処理部６から構成されている。
画像処理部６には前記（−ＬＳＹＮＣ１）と画像データ
が入力されている。尚、信号名の前に付した（−）符号
はＬＯＷレベル（以下、Ｌと記す）でアクティブであ
り、符号の無い信号は、ＨＩＧＨレベル（以下、Ｈと記
す）でアクティブを表す。以下、同様とする。また、同
期リセットカウンタ１とレジスタ２と比較回路３とＮＯ
Ｒゲート５が主としてマスク幅生成手段を構成し、同期
リセットカウンタ１とＮＯＲゲート５が主としてクロッ
ク計数手段を構成し、レジスタ２が第１の信号幅演算手
段を構成し、比較回路３が第１の比較手段を構成し、Ｎ
ＡＮＤゲート４が主として同期信号生成手段を構成して
いる。

【０００９】図２は、図１の回路の動作を説明するタイ
ミングチャートである。図１の動作を図２と併せて参照
しながら説明する。まず、同期リセットカウンタ１はリ
セット信号（−ＲＥＳＥＴ）により初期状態にリセット
される。そして、レジスタ２に例えば、ｍ＝１０２４，
ｎ＝４をセットしたときｍ−ｎ＝１０２０がセットされ
る。最初のライン同期信号（−ＬＳＹＮＣ）がくると、
ＮＡＮＤゲート４の条件がとれて出力信号（−ＬＳＹＮ
Ｃ１）が出力され、画像処理部６とＮＯＲゲート５の一
方に入力される。それにより同期リセットカウンタ１は
リセットされ、カウントを開始する。そのときレジスタ
２にはｍ−ｎ＝１０２０がセットされているので、比較
回路３の出力信号（ＬＳＹＮＣ ＭＡＳＫ）はＬとな
り、ＮＡＮＤゲート４の一方の入力をインヒビットす
る。もし、この状態で正規のライン同期信号（−ＬＳＹ
ＮＣ）以外にノイズが発生してもＮＡＮＤゲート４の出
力は常にＨである。その間も同期リセットカウンタ１
は、クロック（ＣＬＫ）をカウントし続け、１０２１ビ
ット目になると、（ＣＯＵＮＴ）信号を発生させ、比較
回路３の出力信号（ＬＳＹＮＣ ＭＡＳＫ）をＨにす
る。比較回路３は入力Ａ，Ｂに対してＡ＞Ｂ＝ＨＩＧＨ
を満足するように働く。それにより、ＮＡＮＤゲート４
のインヒビットを解除して、予め決められたビット数１
０２４ビット目に次のライン同期信号（−ＬＳＹＮＣ）
がＮＡＮＤゲート４の他方から入力され、条件がとれて
出力信号（−ＬＳＹＮＣ１）が出力される。その信号は
再び画像処理部６とＮＯＲゲート５にいき、同期リセッ
トカウンタ１をリセットする。以上が１周期の動作であ
り、この動作が繰り返される。本発明では、ＮＡＮＤゲ
ート、ＮＯＲゲート、レジスタを使用しているが、他の
方法で同じ動作を実現することも可能である。このよう
に、ライン同期信号（−ＬＳＹＮＣ）は、周期が長く
（この例では１０２４ビット）、１ライン間で信号が１
発しか有効な信号として扱われない。そのため、その周
期が正確に繰り返さないと、２次元画像の主走査方向の
ずれ（ジッタ）として現れる。そこで、ライン同期信号
（−ＬＳＹＮＣ）の周期は予め判明しているので、ライ
ン同期信号（−ＬＳＹＮＣ）の始まりから、つぎのライ
ン同期信号の始まりまでの時間の間、一切の信号が発生
しないようにゲート回路（ＮＡＮＤゲート４）により信
号をインヒビット（マスク）しておく方法が有効であ
る。これにより、ライン同期信号（−ＬＳＹＮＣ）の始
まりから、次のライン同期信号の始まりの直前までゲー
ト回路（ＮＡＮＤゲート４）により信号をインヒビット
するので、ライン同期信号間に発生するノイズを除去す
ることができる。

【００１０】図３は、本発明の第２の実施形態の画像処
理装置の構成を示すブロック図である。同じ構成要素に
は同じ参照番号が付されているので、重複する説明は省
略する。図３が図１と異なる点は、ずれ量検出回路７が
追加され、その出力信号としてのずれ量とクロック（Ｃ
ＬＫ）が画像処理部６に新たに入力されている点と、レ
ジスタ２のレジスタ（ｍ）２ａとレジスタ（ｎ）２ｂを
分割してレジスタ（ｍ）２ａの信号を外部に取り出した
点である。新たに追加されたずれ量検出回路７の構成
は、同期リセットカウンタ１の出力信号（ＣＯＵＮＴ）
をＮＡＮＤゲート４の出力信号（−ＬＳＹＮＣ１）でラ
ッチするラッチ回路７ａと、その出力信号をレジスタ
（ｍ）２ａの信号から引き算する引き算回路７ｂから構
成されている。尚、ラッチ回路７ａと引き算回路７ｂが
ずれ量検出手段を構成し、引き算回路７ｂが第２の信号
幅演算手段を構成している。

【００１１】図４は、図３の動作を説明するためのタイ
ミングチャートである。図３の動作を図４と併せて参照
しながら説明する。図１ではライン同期信号（−ＬＳＹ
ＮＣ）間で発生するノイズを比較回路３の出力信号（Ｌ
ＳＹＮＣ ＭＡＳＫ）でインヒビットする動作について
説明したが、ライン同期信号（−ＬＳＹＮＣ）がビット
単位でずれる現象（主走査ジッタ）が発生すると、出力
画像が左右に細かく波打つ現象として現れ、画質を劣化
させる。図１と同じ条件でレジスタ２のｍ，ｎがセット
されているとすると、ライン間のノイズは（ＬＳＹＮＣ
ＭＡＳＫ）でインヒビットされる。ＮＡＮＤゲート４
の出力信号（−ＬＳＹＮＣ１）が出力されると、その立
下りでラッチ回路７ａが（ＣＯＵＮＴ）信号をラッチす
る。（ＣＯＵＮＴ）信号は前記のようにクロック（ＣＬ
Ｋ）をカウントし続け、１０２１ビット目になると、
（ＣＯＵＮＴ）信号を発生させる。そして、（ＣＯＵＮ
Ｔ）信号とレジスタ（ｍ）の値ｍ＝１０２４とが引き算
回路７ｂにより引き算されてずれ量を算出する。ここ
で、ライン同期信号（−ＬＳＹＮＣ）がずれて本来の１
０２４ビットより短い１０２２ビット目で発生される
と、（ＣＯＵＮＴ）信号が１０２２となり減算の結果ず
れ量として２ビットの情報が画像処理部６に出力され
る。以上のように、ライン同期信号間に発生したノイズ
に対してはマスク信号によるインヒビットはある程度有
効である。しかし、ビット単位で周期が変化するずれ
（ジッタとして現れる）は前記のマスク信号ではインヒ
ビットすることができない可能性がある。そこで、ビッ
ト単位の周期のずれ量を検出し、実際にずれたライン同
期信号とずれ量を次段（画像処理部６）に伝えれば、そ
こからずれたライン同期信号を補正することが可能とな
る。これにより、実際にずれたライン同期信号とずれ量
を画像処理部６に伝えるので、ずれ量分のみライン同期
信号を補正することができる。

【００１２】図５は、画像処理部６でずれ量から画像を
補正する様子を説明する図である。ずれ量がわかってい
れば、その部分のデータを補間することができる。ま
た、ずれが発生する位置は画像の端部である。従って、
ずれた分だけ画像の端部をカットすれば、不要な画像を
書き込むことを防げる。これにより、データを補間した
り、画像の端部をカットするので、正確に画像を再現で
き、しかも、不要な画像を書き込むことを防げる。

【００１３】図６は、本発明の第３の実施形態の画像処
理装置の構成を示すブロック図である。同じ構成要素に
は同じ参照番号が付されているので、重複する説明は省
略する。図６が図３と異なる点は、レジスタ（ｍ）と
（ＣＯＵＮＴ）信号を比較する比較回路８と、その出力
信号（−ＬＳＹＮＣＡ）と（−ＬＳＹＮＣ１）のどちら
か一方を選択する選択回路９が新たに追加され、画像処
理部６の入力として（−ＬＳＹＮＣ１）に代わり（−Ｌ
ＳＹＮＣ２）が入力された点である。ここで、選択回路
９はセレクタ回路９ａとフリップフロップ９ｂから構成
されている。尚、比較回路８が第２の比較手段を構成
し、選択回路９が信号選択手段を構成している。

【００１４】図７は、図６の動作を説明するためのタイ
ミングチャートである。図６の動作を図７と併せて参照
しながら説明する。前記図１、図３ではライン同期信号
（−ＬＳＹＮＣ）は常に存在していたが、図６では、あ
るライン間で信号そのものが欠落した場合の補正方法に
ついて説明する。レジスタ２のｍに１０２４，ｎに１が
セットされているとすると、ライン間のノイズは（ＬＳ
ＹＮＣ ＭＡＳＫ）でインヒビットされる。ＮＡＮＤゲ
ート４の出力信号（−ＬＳＹＮＣ１）が出力されると、
その信号は選択回路９のセレクタ回路９ａの一方に入力
される。同時に選択回路９のフリップフロップ９ｂのＣ
Ｋに入力され、（−ＬＳＹＮＣ１）の立ち下がりのタイ
ミングでフリップフロップ９ｂをセットしてセレクタ回
路９ａのＥＮ端子をＨにする。セレクタ回路９ａは、Ｅ
Ｎ端子がＨのとき端子Ａを選択し、ＥＮ端子がＬのとき
端子Ｂを選択するように構成されている。従って、この
場合（−ＬＳＹＮＣ１）が選択され、（−ＬＳＹＮＣ
２）として、画像処理部６に出力される。次に、（ＬＳ
ＹＮＣ ＭＡＳＫ）信号がＬになるとフリップフロップ
９ｂはリセットされ、ＥＮ端子をＬにして端子Ｂを選択
する。このとき、比較回路８はレジスタ（ｍ）の値に対
して（ＣＯＵＮＴ）信号が小さいので、その出力はＬと
なりインバータ８ａにより反転されて端子ＢをＨにす
る。つぎのライン同期信号（−ＬＳＹＮＣ）のタイミン
グで、何らかの原因により信号が欠落した場合、（−Ｌ
ＳＹＮＣ１）が発生されず、フリップフロップ９ｂはセ
ットされないので、ＥＮ端子をＬにして端子Ｂを選択す
る。同期リセットカウンタ１がクロック（ＣＬＫ）をカ
ウントし、ｍ−ｎ＝１０２３に対して（ＣＯＵＮＴ）信
号が１０２３になると比較回路８の出力はＨとなり、イ
ンバータ８ａにより反転されて（−ＬＳＹＮＣＡ）Ｌと
なる。そして、１ビット分の幅で（ＣＯＵＮＴ）信号が
Ｌになるので、結果として１０２４ビット目に（−ＬＳ
ＹＮＣＡ）が（−ＬＳＹＮＣ２）として、画像処理部６
に出力される。以上のように、前記まではライン同期信
号間に不要なノイズが乗るか、周期がずれる場合につい
て述べたが、もう一つの現象として、ライン同期信号そ
のものが欠落する現象である。つまり、それが発生する
と最低で１ライン分のデータが白抜けする画像として確
認できる。これを防ぐには、ライン同期信号が正規の位
置にあるかを検出することと、その結果欠落していた場
合、擬似的なライン同期信号を生成する手段をもち、両
者を適宜選択するようにすれば、常にライン同期信号を
検出することができる。

【００１５】

【発明の効果】以上記載のごとく本発明によれば、請求
項１は、ライン同期信号の始まりから、次のライン同期
信号の始まりの直前までゲート回路により信号をインヒ
ビットするので、ライン同期信号間に発生するノイズを
除去することができる。請求項２は、全体を同期系とし
て動作させるので、動作スピードに影響されず、精度の
良いマスク信号を生成することができる。請求項３は、
ライン同期信号幅とマスク幅を任意に設定できるので、
回路のバリエーションが広がる。請求項４は、実際にず
れたライン同期信号とずれ量を次段に伝えるので、ずれ
量分のみライン同期信号を補正することができる。請求
項５は、外部ライン同期信号幅から実際にずれたライン
同期信号を引き算するので、ビット単位の正確なずれ量
を算出することができる。請求項６は、データを補間し
たり、画像の端部をカットするので、正確に画像を再現
でき、しかも、不要な画像を書き込むことを防げる。請
求項７は、ライン同期信号が欠落していた場合、擬似的
なライン同期信号を生成するので、ライン抜けによる画
像の劣化を防ぐことができる。請求項８は、信号選択手
段が擬似的なライン同期信号を選択するのは、ライン同
期信号が欠落した時だけであるので、通常動作時は実際
のライン同期信号で動作可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の画像処理装置の構成
を示すブロック図である。

【図２】本発明の第１の実施形態の回路動作を説明する
タイミングチャートである。

【図３】本発明の第２の実施形態の画像処理装置の構成
を示すブロック図である。

【図４】本発明の第２の実施形態の回路動作を説明する
ためのタイミングチャートである。

【図５】本発明の画像処理部でずれ量から画像を補正す
る様子を説明する図である。

【図６】本発明の第３の実施形態の画像処理装置の構成
を示すブロック図である。

【図７】本発明の第３の実施形態の回路動作を説明する
ためのタイミングチャートである。

【図８】従来例の画像修理装置におけるノイズによる画
像乱れを説明する図である。

【符号の説明】

１ 同期リセットカウンタ、２ レジスタ、３ 比較回
路、４ ＮＡＮＤゲート、５ ＮＯＲゲート、６ 画像
処理部

Claims (8)

【特許請求の範囲】
1. 【請求項１】 画像読取装置にて読み取ったライン単位
   の画像データを、ライン同期信号に同期して複数のユニ
   ット間で転送し、該画像データの画像処理を行なった上
   で、出力装置に出力する画像処理装置において、 所定の期間前記ライン同期信号を無効とするマスク信号
   幅を生成するマスク幅生成手段と、前記ライン同期信号
   と前記マスク幅生成手段からの出力信号との論理積によ
   り有効ライン同期信号を生成する同期信号生成手段と、
   を備えたことを特徴とする画像処理装置。
2. 【請求項２】 前記マスク幅生成手段は、前記画像処理
   装置の基本クロックを計数するクロック計数手段と、前
   記ライン同期信号幅から前記マスク幅を減算処理する第
   １の信号幅演算手段と、前記クロック計数手段と前記第
   １の信号幅演算手段の出力値を比較する第１の比較手段
   と、を備え、 前記第１の信号幅演算手段の出力値に比較して前記クロ
   ック計数手段の出力値が大きい場合に限り、前記ライン
   同期信号を有効とすることを特徴とする請求項１記載の
   画像処理装置。
3. 【請求項３】 前記第１の信号幅演算手段は、前記ライ
   ン同期信号幅から前記マスク幅を減算処理し、該減算処
   理の結果をレジスタに蓄えると共に、前記ライン同期信
   号幅と前記マスク幅を任意に設定可能としたことを特徴
   とする請求項２記載の画像処理装置。
4. 【請求項４】 前記同期信号生成手段の出力信号と前記
   ライン同期信号幅とのずれ量を検出する、ずれ量検出手
   段を更に備え、 該ずれ量検出手段の結果と前記同期信号生成手段の出力
   信号により前記有効ライン同期信号を生成することを特
   徴とする請求項１〜３記載の画像処理装置。
5. 【請求項５】 前記ずれ量検出手段は、前記ライン同期
   信号幅から前記クロック計数手段の出力値を減算する第
   ２の信号幅演算手段を備えたことを特徴とする請求項４
   記載の画像処理装置。
6. 【請求項６】 前記ずれ量検出手段の結果と前記ゲート
   回路の出力信号により、外部ライン同期信号幅からのず
   れ量を検出し、該ずれ量に対応する画像データの補間
   と、副走査方向にずれた画素以降をカットした画像を出
   力することを特徴とする請求項４記載の画像処理装置。
7. 【請求項７】 前記クロック計数手段の出力値と前記ラ
   イン同期信号幅とを比較する第２の比較手段と、該第２
   の比較手段からの出力信号と前記ゲート回路の出力信号
   の何れかを選択する信号選択手段と、を更に備えたこと
   を特徴とする請求項１〜３記載の画像処理装置。
8. 【請求項８】 前記信号選択手段は、前記ゲート回路の
   出力信号が発生された場合は、該信号を優先的に選択す
   ることを特徴とする請求項７記載の画像処理装置。