JP2003046028A - 多層プリント配線板の製造方法 - Google Patents
多層プリント配線板の製造方法Info
- Publication number
- JP2003046028A JP2003046028A JP2001228207A JP2001228207A JP2003046028A JP 2003046028 A JP2003046028 A JP 2003046028A JP 2001228207 A JP2001228207 A JP 2001228207A JP 2001228207 A JP2001228207 A JP 2001228207A JP 2003046028 A JP2003046028 A JP 2003046028A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor element
- resin
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
- H01L2224/2101—Structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
- H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
- H01L2224/211—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01012—Magnesium [Mg]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/15165—Monolayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 高温多湿下やヒートサイクル条件下において
も、半導体素子の浮き上がりや、半導体素子と接着剤層
との間で剥離が発生せず、信頼性に優れた多層プリント
配線板を製造する方法を提供する。 【解決手段】 基板に形成した凹部に半導体素子を内蔵
または収納した後、前記基板上に層間樹脂絶縁層と導体
回路とを積層形成するとともに、前記半導体素子と導体
回路、および、上下の導体回路を接続するバイアホール
を形成する多層プリント配線板の製造方法であって、前
記凹部に内蔵または収納する半導体素子の壁面に、予
め、紫外線・オゾン洗浄を施しておくことを特徴とする
多層プリント配線板の製造方法。
も、半導体素子の浮き上がりや、半導体素子と接着剤層
との間で剥離が発生せず、信頼性に優れた多層プリント
配線板を製造する方法を提供する。 【解決手段】 基板に形成した凹部に半導体素子を内蔵
または収納した後、前記基板上に層間樹脂絶縁層と導体
回路とを積層形成するとともに、前記半導体素子と導体
回路、および、上下の導体回路を接続するバイアホール
を形成する多層プリント配線板の製造方法であって、前
記凹部に内蔵または収納する半導体素子の壁面に、予
め、紫外線・オゾン洗浄を施しておくことを特徴とする
多層プリント配線板の製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は、多層プリント配線
板の製造方法に関し、特にＩＣチップ等の半導体素子が
内蔵された多層プリント配線板の製造方法に関する。
板の製造方法に関し、特にＩＣチップ等の半導体素子が
内蔵された多層プリント配線板の製造方法に関する。
【０００２】
【従来の技術】従来、ＩＣチップ等の半導体素子とプリ
ント配線板とは、ワイヤーボンディング、ＴＡＢ(Tape
Automated Bonding)、フリップチップボンディング等の
実装方法を用いて電気的に接続しており、これらの方法
で実装した半導体素子は、プリント配線板を介して駆動
させていた。
ント配線板とは、ワイヤーボンディング、ＴＡＢ(Tape
Automated Bonding)、フリップチップボンディング等の
実装方法を用いて電気的に接続しており、これらの方法
で実装した半導体素子は、プリント配線板を介して駆動
させていた。
【０００３】これらの実装方法では、ＩＣチップ等とプ
リント配線板との間を接続用のリード部品（ワイヤー、
リード、バンプ）を介して電気的に接続しており、その
ため、これらの各リード部品が、切断されたり、腐食さ
れたりしてしまうとＩＣチップとプリント配線板との間
の接続が遮断されたり、ＩＣチップの誤作動の原因とな
ってしまうことがあった。
リント配線板との間を接続用のリード部品（ワイヤー、
リード、バンプ）を介して電気的に接続しており、その
ため、これらの各リード部品が、切断されたり、腐食さ
れたりしてしまうとＩＣチップとプリント配線板との間
の接続が遮断されたり、ＩＣチップの誤作動の原因とな
ってしまうことがあった。
【０００４】また、それぞれの実装方式では、ＩＣチッ
プやリード部品を保護するためにエポキシ樹脂等の樹脂
によって封止を行っており、この樹脂が充填時に気泡を
含有していると、その気泡が起点となって、リード部品
の破壊やＩＣパッドの腐食、信頼性の低下を招いてしま
うことがあった。また、熱可塑性樹脂等による封止を行
う場合には、それぞれの部品に合わせて樹脂充填用プラ
ンジャー、金型等を作製する必要があり、熱硬化性樹脂
による封止を行う場合には、リード部品、ソルダーレジ
ストなどの材質等を考慮して樹脂を選定しなくてはなら
ず、コストが高くなる原因になっていた。
プやリード部品を保護するためにエポキシ樹脂等の樹脂
によって封止を行っており、この樹脂が充填時に気泡を
含有していると、その気泡が起点となって、リード部品
の破壊やＩＣパッドの腐食、信頼性の低下を招いてしま
うことがあった。また、熱可塑性樹脂等による封止を行
う場合には、それぞれの部品に合わせて樹脂充填用プラ
ンジャー、金型等を作製する必要があり、熱硬化性樹脂
による封止を行う場合には、リード部品、ソルダーレジ
ストなどの材質等を考慮して樹脂を選定しなくてはなら
ず、コストが高くなる原因になっていた。
【０００５】そこで、近年、このような問題点を解決す
るために、ＩＣチップ等の半導体素子を基板に内蔵また
は収納した多層プリント配線板が開示されている。特開
平９−３２１４０８号公報では、ダイパッド上にスタッ
ドバンプを形成した半導体素子が基板に埋め込まれ、バ
イアホールを介して、該スタッドバンプと上層の導体回
路とが電気的に接続された多層プリント配線板が開示さ
れている。しかしながら、この多層プリント配線板で
は、スタッドバンプの形状がタマネギ状であり、その高
さにバラツキがあることに起因して、基板上に形成され
た層間絶縁層は厚さが均一でなく、その表面が平坦にな
らないことがあり、この場合には、バイアホールを介し
た電気的接続に接続不良が発生することがあった。ま
た、この多層プリント配線板は、その構造上、バイアホ
ール用開口を一括形成することができず、生産性の劣る
ものであった。
るために、ＩＣチップ等の半導体素子を基板に内蔵また
は収納した多層プリント配線板が開示されている。特開
平９−３２１４０８号公報では、ダイパッド上にスタッ
ドバンプを形成した半導体素子が基板に埋め込まれ、バ
イアホールを介して、該スタッドバンプと上層の導体回
路とが電気的に接続された多層プリント配線板が開示さ
れている。しかしながら、この多層プリント配線板で
は、スタッドバンプの形状がタマネギ状であり、その高
さにバラツキがあることに起因して、基板上に形成され
た層間絶縁層は厚さが均一でなく、その表面が平坦にな
らないことがあり、この場合には、バイアホールを介し
た電気的接続に接続不良が発生することがあった。ま
た、この多層プリント配線板は、その構造上、バイアホ
ール用開口を一括形成することができず、生産性の劣る
ものであった。
【０００６】また、特開平１０−２５６４２９号公報で
は、セラミック基板に半導体素子が収納され、該半導体
素子がフリップチップにより導体回路と電気的に接続さ
れた多層配線板が開示されている。この多層配線板で用
いられているアルミナや窒化アルミニウム等を材料とす
るセラミック基板は、外形加工性に劣るため半導体素子
の納まりがよくない。そのため、半導体素子のパッドの
高さが不均一になり、パッドと導体回路との間で接続不
良が発生することがあった。
は、セラミック基板に半導体素子が収納され、該半導体
素子がフリップチップにより導体回路と電気的に接続さ
れた多層配線板が開示されている。この多層配線板で用
いられているアルミナや窒化アルミニウム等を材料とす
るセラミック基板は、外形加工性に劣るため半導体素子
の納まりがよくない。そのため、半導体素子のパッドの
高さが不均一になり、パッドと導体回路との間で接続不
良が発生することがあった。
【０００７】また、特開平１１−１２６９７８号公報で
は、基板に空隙部が形成され、この空隙部に半導体素子
が収納された多層プリント配線板が開示されている。し
かしながら、このように半導体素子を内蔵した多層プリ
ント配線板であっても、該半導体素子と導体回路とを半
田、ＴＡＢ、ワイヤーボンディング等のリード部品を介
して接続した場合には、上述の問題点を解決することが
出来なかった。また、基板の空隙部に半導体素子を収納
した際に、該半導体素子と基板との間に空隙が存在する
場合には、半導体素子の位置ずれが発生しやすく、接続
信頼性の低下につながることがあった。
は、基板に空隙部が形成され、この空隙部に半導体素子
が収納された多層プリント配線板が開示されている。し
かしながら、このように半導体素子を内蔵した多層プリ
ント配線板であっても、該半導体素子と導体回路とを半
田、ＴＡＢ、ワイヤーボンディング等のリード部品を介
して接続した場合には、上述の問題点を解決することが
出来なかった。また、基板の空隙部に半導体素子を収納
した際に、該半導体素子と基板との間に空隙が存在する
場合には、半導体素子の位置ずれが発生しやすく、接続
信頼性の低下につながることがあった。
【０００８】
【発明が解決しようとする課題】そこで、このような問
題点を解決するため、本出願人によって、リード部品を
介さずに、ＩＣチップ等の半導体素子と直接電気的接続
を行うことができる多層プリント配線板として、基板に
設けられた開口部、貫通孔またはザグリ部にＩＣチップ
等が内蔵または収容され、さらに、該基板上に層間樹脂
絶縁層と導体回路とが積層され、該ＩＣチップと導体回
路の間や、層間樹脂絶縁層を介した上下の導体回路間が
バイアホールを介して電気的に接続された多層プリント
配線板が提案されている。
題点を解決するため、本出願人によって、リード部品を
介さずに、ＩＣチップ等の半導体素子と直接電気的接続
を行うことができる多層プリント配線板として、基板に
設けられた開口部、貫通孔またはザグリ部にＩＣチップ
等が内蔵または収容され、さらに、該基板上に層間樹脂
絶縁層と導体回路とが積層され、該ＩＣチップと導体回
路の間や、層間樹脂絶縁層を介した上下の導体回路間が
バイアホールを介して電気的に接続された多層プリント
配線板が提案されている。
【０００９】このような多層プリント配線板は、例え
ば、下記の製造方法により製造することができる。即
ち、まず、基板の片面にザクリ加工等により凹部を形成
し、続いて、上記凹部内に接着剤層を介してＩＣチップ
を収納する。次に、樹脂組成物を塗布したり、樹脂フィ
ルムを圧着したりすることにより絶縁樹脂層を形成し、
さらに、露光・現像処理や、レーザ処理を行うことによ
りバイアホール用開口を形成し、その後、硬化処理を経
て層間樹脂絶縁層を形成する。
ば、下記の製造方法により製造することができる。即
ち、まず、基板の片面にザクリ加工等により凹部を形成
し、続いて、上記凹部内に接着剤層を介してＩＣチップ
を収納する。次に、樹脂組成物を塗布したり、樹脂フィ
ルムを圧着したりすることにより絶縁樹脂層を形成し、
さらに、露光・現像処理や、レーザ処理を行うことによ
りバイアホール用開口を形成し、その後、硬化処理を経
て層間樹脂絶縁層を形成する。
【００１０】さらに、層間樹脂絶縁層の表面に無電解め
っき処理等により薄膜導体層を形成し、この薄膜導体層
上にめっきレジストを形成した後、電解めっきにより厚
付けを行い、めっきレジスト剥離後にエッチングを行っ
て、独立した導体回路とバイアホールとを形成する。こ
れを繰り返した後、最後に導体回路を保護するためのソ
ルダーレジスト層を形成し、さらに、外部基板と接続す
るための半田バンプ等の接続端子を形成することによ
り、ＩＣチップを内蔵した多層プリント配線板を製造す
ることができる。
っき処理等により薄膜導体層を形成し、この薄膜導体層
上にめっきレジストを形成した後、電解めっきにより厚
付けを行い、めっきレジスト剥離後にエッチングを行っ
て、独立した導体回路とバイアホールとを形成する。こ
れを繰り返した後、最後に導体回路を保護するためのソ
ルダーレジスト層を形成し、さらに、外部基板と接続す
るための半田バンプ等の接続端子を形成することによ
り、ＩＣチップを内蔵した多層プリント配線板を製造す
ることができる。
【００１１】このような方法を用いて製造したＩＣチッ
プ等を内蔵した多層プリント配線板は、ＩＣチップ等と
多層プリント配線板との接続に、リード部品や封止樹脂
が用いられていないため、上述したリード部品の破壊や
ＩＣチップの腐食といった問題が発生せず、接続信頼性
に優れ、また、上記した製造方法では、製造時にＩＣチ
ップ等の半導体素子を実装するため、低コストで半導体
素子を実装することができる。
プ等を内蔵した多層プリント配線板は、ＩＣチップ等と
多層プリント配線板との接続に、リード部品や封止樹脂
が用いられていないため、上述したリード部品の破壊や
ＩＣチップの腐食といった問題が発生せず、接続信頼性
に優れ、また、上記した製造方法では、製造時にＩＣチ
ップ等の半導体素子を実装するため、低コストで半導体
素子を実装することができる。
【００１２】しかしながら、上記した方法で製造した多
層プリント配線板は、接続信頼性に優れるものの、過酷
な条件下、即ち、高温多湿下や、ヒートサイクル条件下
において、半導体素子と基板等との間で剥離が発生した
り、基板に内蔵または収納されていた半導体素子が基板
から浮き上がってしまう現象（以下、本明細書では、こ
のような現象をポップコーン現象ともいう）が発生した
りし、これを原因とした接続不良や信頼性の低下を招く
ことがあった。
層プリント配線板は、接続信頼性に優れるものの、過酷
な条件下、即ち、高温多湿下や、ヒートサイクル条件下
において、半導体素子と基板等との間で剥離が発生した
り、基板に内蔵または収納されていた半導体素子が基板
から浮き上がってしまう現象（以下、本明細書では、こ
のような現象をポップコーン現象ともいう）が発生した
りし、これを原因とした接続不良や信頼性の低下を招く
ことがあった。
【００１３】また、本発明者等による検討の結果、この
ような不都合の発生は、下記の要因によるものではない
かと考えられた。即ち、上述した工程を経る多層プリン
ト配線板の製造において、ＩＣチップ等の半導体素子を
内蔵または収納する際に、該半導体素子の壁面にゴミや
異物等が付着しており、多層プリント配線板製造後、こ
の異物等が起点となって、接着剤層にクラックが発生し
たり、接着剤層の剥離が発生したりし、上述した不都合
が発生するのではないかと考えられた。
ような不都合の発生は、下記の要因によるものではない
かと考えられた。即ち、上述した工程を経る多層プリン
ト配線板の製造において、ＩＣチップ等の半導体素子を
内蔵または収納する際に、該半導体素子の壁面にゴミや
異物等が付着しており、多層プリント配線板製造後、こ
の異物等が起点となって、接着剤層にクラックが発生し
たり、接着剤層の剥離が発生したりし、上述した不都合
が発生するのではないかと考えられた。
【００１４】
【課題を解決するための手段】そこで、発明者らは、こ
のような問題を解消するために鋭意検討した結果、多層
プリント配線板の製造において、基板に半導体素子を収
納または内蔵する際に、予め、半導体素子の壁面に洗浄
処理を施しておけばよいことに想到し、半導体素子の壁
面の洗浄処理方法について検討した。その結果、紫外線
・オゾン洗浄が有用であることを見出し、本発明の多層
プリント配線板の製造方法を完成した。
のような問題を解消するために鋭意検討した結果、多層
プリント配線板の製造において、基板に半導体素子を収
納または内蔵する際に、予め、半導体素子の壁面に洗浄
処理を施しておけばよいことに想到し、半導体素子の壁
面の洗浄処理方法について検討した。その結果、紫外線
・オゾン洗浄が有用であることを見出し、本発明の多層
プリント配線板の製造方法を完成した。
【００１５】即ち、本発明の多層プリント配線板の製造
方法は、基板に形成した凹部に半導体素子を内蔵または
収納した後、上記基板上に層間樹脂絶縁層と導体回路と
を積層形成するとともに、上記半導体素子と導体回路、
および、上下の導体回路を接続するバイアホールを形成
する多層プリント配線板の製造方法であって、上記凹部
に内蔵または収納する半導体素子の壁面に、予め、紫外
線・オゾン洗浄を施しておくことを特徴とする。
方法は、基板に形成した凹部に半導体素子を内蔵または
収納した後、上記基板上に層間樹脂絶縁層と導体回路と
を積層形成するとともに、上記半導体素子と導体回路、
および、上下の導体回路を接続するバイアホールを形成
する多層プリント配線板の製造方法であって、上記凹部
に内蔵または収納する半導体素子の壁面に、予め、紫外
線・オゾン洗浄を施しておくことを特徴とする。
【００１６】また、本発明の製造方法の紫外線・オゾン
洗浄においては、波長２５４ｎｍの紫外線を２０〜７０
ｍＷ／ｃｍ２強度で照射することが望ましい。また、上
記紫外線・オゾン洗浄におけるオゾン濃度は、５０〜２
００ｖｏｌｐｐｍであることが望ましい。
洗浄においては、波長２５４ｎｍの紫外線を２０〜７０
ｍＷ／ｃｍ２強度で照射することが望ましい。また、上
記紫外線・オゾン洗浄におけるオゾン濃度は、５０〜２
００ｖｏｌｐｐｍであることが望ましい。
【００１７】また、上記紫外線・オゾン洗浄の処理時間
は、２〜２０分間であることが望ましい。また、上記紫
外線・オゾン洗浄における半導体素子の温度は、５０〜
３００℃であることが望ましい。
は、２〜２０分間であることが望ましい。また、上記紫
外線・オゾン洗浄における半導体素子の温度は、５０〜
３００℃であることが望ましい。
【００１８】
【発明の実施の形態】本発明の多層プリント配線板の製
造方法は、基板に形成した凹部に半導体素子を内蔵また
は収納（以下、単に内蔵ともいう）した後、上記基板上
に層間樹脂絶縁層と導体回路とを積層形成するととも
に、上記半導体素子と導体回路、および、上下の導体回
路を接続するバイアホールを形成する多層プリント配線
板の製造方法であって、上記凹部に内蔵または収納する
半導体素子の壁面に、予め、紫外線・オゾン洗浄を施し
ておくことを特徴とする。
造方法は、基板に形成した凹部に半導体素子を内蔵また
は収納（以下、単に内蔵ともいう）した後、上記基板上
に層間樹脂絶縁層と導体回路とを積層形成するととも
に、上記半導体素子と導体回路、および、上下の導体回
路を接続するバイアホールを形成する多層プリント配線
板の製造方法であって、上記凹部に内蔵または収納する
半導体素子の壁面に、予め、紫外線・オゾン洗浄を施し
ておくことを特徴とする。
【００１９】本発明の多層プリント配線板の製造方法で
は、半導体素子を基板に内蔵する前に、該半導体素子の
壁面に紫外線・オゾン洗浄を施すため、基板に内蔵した
半導体素子の壁面にはゴミや異物が付着しておらず、そ
のため、半導体素子の壁面の異物の存在に起因した不都
合（接着剤層の剥離やポップコーン現象）が発生せず、
信頼性に優れた多層プリント配線板を製造することがで
きる。また、本発明の製造方法では、製造時にＩＣチッ
プ等の半導体素子を実装しているため、低コストで半導
体素子を実装した多層プリント配線板を製造することが
できる
は、半導体素子を基板に内蔵する前に、該半導体素子の
壁面に紫外線・オゾン洗浄を施すため、基板に内蔵した
半導体素子の壁面にはゴミや異物が付着しておらず、そ
のため、半導体素子の壁面の異物の存在に起因した不都
合（接着剤層の剥離やポップコーン現象）が発生せず、
信頼性に優れた多層プリント配線板を製造することがで
きる。また、本発明の製造方法では、製造時にＩＣチッ
プ等の半導体素子を実装しているため、低コストで半導
体素子を実装した多層プリント配線板を製造することが
できる
【００２０】本発明の多層プリント配線板の製造方法
は、上述したように、基板に形成した凹部に半導体素子
を内蔵する際に、該半導体素子の壁面に紫外線・オゾン
洗浄を施しておくことに特徴を有する。従って、本明細
書においては、まず、半導体素子の壁面に紫外線・オゾ
ン洗浄を施す方法について説明し、多層プリント配線板
を製造する全製造工程については、後に詳述することと
する。
は、上述したように、基板に形成した凹部に半導体素子
を内蔵する際に、該半導体素子の壁面に紫外線・オゾン
洗浄を施しておくことに特徴を有する。従って、本明細
書においては、まず、半導体素子の壁面に紫外線・オゾ
ン洗浄を施す方法について説明し、多層プリント配線板
を製造する全製造工程については、後に詳述することと
する。
【００２１】本発明の製造方法では、半導体素子を基板
に内蔵または収納する前に、該半導体素子の壁面に紫外
線・オゾン洗浄を施す。ここで、紫外線・オゾン洗浄の
方法としては、従来、公知の方法を用いることができる
が、特に、以下の条件で紫外線・オゾン洗浄を行うこと
が望ましい。
に内蔵または収納する前に、該半導体素子の壁面に紫外
線・オゾン洗浄を施す。ここで、紫外線・オゾン洗浄の
方法としては、従来、公知の方法を用いることができる
が、特に、以下の条件で紫外線・オゾン洗浄を行うこと
が望ましい。
【００２２】即ち、上記紫外線・オゾン洗浄において
は、波長２５４ｎｍの紫外線を２０〜７０ｍＷ／ｃｍ２
の強度で照射することが望ましい。紫外線の強度が２０
ｍＷ／ｃｍ２未満では、充分な洗浄効果を得ることがで
きないことがあり、一方、紫外線の強度が７０ｍＷ／ｃ
ｍ２を超えてもほとんど洗浄効果は向上しない。
は、波長２５４ｎｍの紫外線を２０〜７０ｍＷ／ｃｍ２
の強度で照射することが望ましい。紫外線の強度が２０
ｍＷ／ｃｍ２未満では、充分な洗浄効果を得ることがで
きないことがあり、一方、紫外線の強度が７０ｍＷ／ｃ
ｍ２を超えてもほとんど洗浄効果は向上しない。
【００２３】上記紫外線・オゾン洗浄においては、上記
波長２５４ｎｍの紫外線とともに、波長１８５ｎｍの紫
外線を照射することが望ましい。波長１８５ｎｍの紫外
線を照射することにより、半導体素子の壁面に付着した
ゴミや異物を活性化するとともに、大気中の酸素と反応
してオゾンを生成するため、異物を除去する効果が高ま
るからである。上記紫外線を照射する光源としては、例
えば、ランプ内水銀圧を３００〜４００Ｐａ程度に保持
した合成石英製の低圧水銀ランプ等を用いることができ
る。このランプを用いた場合、波長１８５ｎｍの紫外線
と、波長２５４ｎｍの紫外線とを同時に照射することが
できる。
波長２５４ｎｍの紫外線とともに、波長１８５ｎｍの紫
外線を照射することが望ましい。波長１８５ｎｍの紫外
線を照射することにより、半導体素子の壁面に付着した
ゴミや異物を活性化するとともに、大気中の酸素と反応
してオゾンを生成するため、異物を除去する効果が高ま
るからである。上記紫外線を照射する光源としては、例
えば、ランプ内水銀圧を３００〜４００Ｐａ程度に保持
した合成石英製の低圧水銀ランプ等を用いることができ
る。このランプを用いた場合、波長１８５ｎｍの紫外線
と、波長２５４ｎｍの紫外線とを同時に照射することが
できる。
【００２４】また、上記紫外線・オゾン洗浄におけるオ
ゾン濃度は、５０〜２００ｖｏｌｐｐｍであることが望
ましい。オゾン濃度が５０ｖｏｌｐｐｍ未満では、充分
な洗浄効果を得ることができないことがあり、一方、そ
の濃度が２００ｖｏｌｐｐｍを超えるオゾンを紫外線の
照射のみで供給することは容易でなく、上記範囲の濃度
を超えるオゾンを供給するには、別途、オゾン供給源が
必要となる。
ゾン濃度は、５０〜２００ｖｏｌｐｐｍであることが望
ましい。オゾン濃度が５０ｖｏｌｐｐｍ未満では、充分
な洗浄効果を得ることができないことがあり、一方、そ
の濃度が２００ｖｏｌｐｐｍを超えるオゾンを紫外線の
照射のみで供給することは容易でなく、上記範囲の濃度
を超えるオゾンを供給するには、別途、オゾン供給源が
必要となる。
【００２５】また、上記紫外線・オゾン洗浄の処理時間
は、２〜２０分間であることが望ましい。処理時間が２
分間未満では、充分な洗浄効果を得ることができないこ
とがあり、一方、処理時間が２０分間を超えてもほとん
ど洗浄効果は向上しない。
は、２〜２０分間であることが望ましい。処理時間が２
分間未満では、充分な洗浄効果を得ることができないこ
とがあり、一方、処理時間が２０分間を超えてもほとん
ど洗浄効果は向上しない。
【００２６】上記紫外線・オゾン洗浄における半導体素
子の温度は、５０〜３００℃であることが望ましい。洗
浄処理時の半導体素子の温度が５０℃未満では、充分な
洗浄効果を得ることができないことがあり、一方、半導
体素子の温度が３００℃を超えると、半導体素子に悪影
響を及ぼすことがあり、特に、半導体素子のパッド部分
に悪影響を及ぼすことがある。
子の温度は、５０〜３００℃であることが望ましい。洗
浄処理時の半導体素子の温度が５０℃未満では、充分な
洗浄効果を得ることができないことがあり、一方、半導
体素子の温度が３００℃を超えると、半導体素子に悪影
響を及ぼすことがあり、特に、半導体素子のパッド部分
に悪影響を及ぼすことがある。
【００２７】上記紫外線・オゾン洗浄は、半導体素子の
全壁面に施しても、半導体素子に何ら悪影響（半導体素
子のパッド部分や、その上に形成したトランジション層
の変形、変色等）は及ぼさないが、少なくとも半導体素
子のパッド非形成面に施せばよい。本発明の製造方法で
は、このパッド非形成面が、基板の凹部と接着剤層を介
して接触することとなるからでなる。
全壁面に施しても、半導体素子に何ら悪影響（半導体素
子のパッド部分や、その上に形成したトランジション層
の変形、変色等）は及ぼさないが、少なくとも半導体素
子のパッド非形成面に施せばよい。本発明の製造方法で
は、このパッド非形成面が、基板の凹部と接着剤層を介
して接触することとなるからでなる。
【００２８】また、上記紫外線・オゾン洗浄は、オゾン
供給源を備えた装置を用い、高濃度のオゾン雰囲気下で
行ってもよい。この場合、別途、オゾン供給源が必要で
あるため、経済的には不利であるが、半導体素子の壁面
に付着した異物等を除去する効果や速度が向上すること
がある。この場合、オゾンの濃度は、０．５〜５．０ｖ
ｏｌ％程度とするのがよい。
供給源を備えた装置を用い、高濃度のオゾン雰囲気下で
行ってもよい。この場合、別途、オゾン供給源が必要で
あるため、経済的には不利であるが、半導体素子の壁面
に付着した異物等を除去する効果や速度が向上すること
がある。この場合、オゾンの濃度は、０．５〜５．０ｖ
ｏｌ％程度とするのがよい。
【００２９】高濃度のオゾンを生成する方法としては、
従来公知の方法を用いることができ、例えば、乾燥空気
または酸素中で無声放電を行わせる方法や、低温で希硫
酸を電解する方法等を用いることができる。
従来公知の方法を用いることができ、例えば、乾燥空気
または酸素中で無声放電を行わせる方法や、低温で希硫
酸を電解する方法等を用いることができる。
【００３０】このような紫外線・オゾン洗浄を行うこと
により、半導体素子の電極パッド等に悪影響を及ぼすこ
となく、半導体素子の壁面に付着した異物等を除去する
ことができる。
により、半導体素子の電極パッド等に悪影響を及ぼすこ
となく、半導体素子の壁面に付着した異物等を除去する
ことができる。
【００３１】次に、本発明の多層プリント配線板の製造
方法について、工程順に説明する。 （１）本発明の製造方法では、絶縁性基板を出発材料と
し、まず、この絶縁性基板の片面にザクリ加工等により
半導体素子を内蔵するための凹部を形成する。上記絶縁
性基板としては、一般的にプリント配線板で使用される
樹脂基板等を用いることができ、具体例としては、例え
ば、エポキシ樹脂、ビスマレイミドトリアジン（ＢＴ）
樹脂、フェノール樹脂等にガラスエポキシ樹脂等の補強
材や心材を含浸させた樹脂からなる基板や、エポキシ樹
脂を含浸させたプリプレグを積層した基板等が挙げられ
る。また、両面銅張積層板、片面板、金属膜を有さない
樹脂板、樹脂フィルム等を用いてもよい。
方法について、工程順に説明する。 （１）本発明の製造方法では、絶縁性基板を出発材料と
し、まず、この絶縁性基板の片面にザクリ加工等により
半導体素子を内蔵するための凹部を形成する。上記絶縁
性基板としては、一般的にプリント配線板で使用される
樹脂基板等を用いることができ、具体例としては、例え
ば、エポキシ樹脂、ビスマレイミドトリアジン（ＢＴ）
樹脂、フェノール樹脂等にガラスエポキシ樹脂等の補強
材や心材を含浸させた樹脂からなる基板や、エポキシ樹
脂を含浸させたプリプレグを積層した基板等が挙げられ
る。また、両面銅張積層板、片面板、金属膜を有さない
樹脂板、樹脂フィルム等を用いてもよい。
【００３２】また、上記凹部の形成は、ザクリ加工を用
いる方法に代えて、貫通孔を有する基板と貫通孔を有さ
ない基板とを貼り合わせる方法により行ってもよい。な
お、この場合、基板同士は接着剤を用いて貼り合わせれ
ばよい。
いる方法に代えて、貫通孔を有する基板と貫通孔を有さ
ない基板とを貼り合わせる方法により行ってもよい。な
お、この場合、基板同士は接着剤を用いて貼り合わせれ
ばよい。
【００３３】（２）次に、上記凹部内に接着剤を塗布し
て未硬化の接着剤の層を形成する。上記接着剤の塗布
は、例えば、印刷機等を用いて行うことができる。ま
た、ポッティングにより行ってもよい。
て未硬化の接着剤の層を形成する。上記接着剤の塗布
は、例えば、印刷機等を用いて行うことができる。ま
た、ポッティングにより行ってもよい。
【００３４】上記接着剤としては、例えば、熱硬化性樹
脂および酸無水物系硬化剤を含む接着剤等を用いること
ができる。このような接着剤では、硬化剤として、酸無
水物系硬化剤が含まれているため、硬化処理時に副生成
物として水を生じることがほとんどなく、そのため、硬
化処理を経て形成した接着剤層は、高温多湿下やヒート
サイクル条件下においても、水分の存在に起因する不都
合（即ち、水分の膨張、収縮による接着剤層の剥離やポ
ンプコーン現象の発生等）が発生しにくい。上記熱硬化
性樹脂としては、例えば、エポキシ樹脂、フェノール樹
脂、ポリイミド樹脂、オレフィン樹脂、シリコン樹脂等
が挙げられる。
脂および酸無水物系硬化剤を含む接着剤等を用いること
ができる。このような接着剤では、硬化剤として、酸無
水物系硬化剤が含まれているため、硬化処理時に副生成
物として水を生じることがほとんどなく、そのため、硬
化処理を経て形成した接着剤層は、高温多湿下やヒート
サイクル条件下においても、水分の存在に起因する不都
合（即ち、水分の膨張、収縮による接着剤層の剥離やポ
ンプコーン現象の発生等）が発生しにくい。上記熱硬化
性樹脂としては、例えば、エポキシ樹脂、フェノール樹
脂、ポリイミド樹脂、オレフィン樹脂、シリコン樹脂等
が挙げられる。
【００３５】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型樹脂、ビスフェノールＡ型エポキシ
樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノ
ボラック型エポキシ樹脂、アルキルフェノールノボラッ
ク型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナ
フタレン型エポキシ樹脂、ジシクロペンタジエン型エポ
キシ樹脂、フェノール類とフェノール性水酸基を有する
芳香族アルデヒドとの縮合物のエポキシ化物、トリグリ
シジルイソシアヌレート、脂環式エポキシ樹脂等が挙げ
られる。これらは単独で用いてもよく、２種以上併用し
てもよい。それにより耐熱性等に優れたものとなる。
ゾールノボラック型樹脂、ビスフェノールＡ型エポキシ
樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノ
ボラック型エポキシ樹脂、アルキルフェノールノボラッ
ク型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナ
フタレン型エポキシ樹脂、ジシクロペンタジエン型エポ
キシ樹脂、フェノール類とフェノール性水酸基を有する
芳香族アルデヒドとの縮合物のエポキシ化物、トリグリ
シジルイソシアヌレート、脂環式エポキシ樹脂等が挙げ
られる。これらは単独で用いてもよく、２種以上併用し
てもよい。それにより耐熱性等に優れたものとなる。
【００３６】上記酸無水物系硬化剤としては、例えば、
無水フタル酸、テトラヒドロフタル酸、ヘキサヒドロフ
タル酸、メチルテトラヒドロフタル酸、メチルヘキサヒ
ドロフタル酸、無水メチルナジック酸、ドデシル無水コ
ハク酸、無水クロレンディック酸等の１官能性酸無水
物、無水ピロメリット酸、ベンゾフェノンテトラカルボ
ン酸無水物、エチレングリコールビス（アンヒドロトリ
メート）、メチルシクロヘキセンテトラカルボン酸無水
物等の２官能性酸無水物、無水ピロメリット酸、ポリア
ゼライン酸無水物等の遊離酸酸無水物等が挙げられる。
これらの酸無水物系硬化剤は、単独で用いてもよいし、
２種以上併用してもよい。また、これらの酸無水物から
なる共融混合変性物を用いてもよい。
無水フタル酸、テトラヒドロフタル酸、ヘキサヒドロフ
タル酸、メチルテトラヒドロフタル酸、メチルヘキサヒ
ドロフタル酸、無水メチルナジック酸、ドデシル無水コ
ハク酸、無水クロレンディック酸等の１官能性酸無水
物、無水ピロメリット酸、ベンゾフェノンテトラカルボ
ン酸無水物、エチレングリコールビス（アンヒドロトリ
メート）、メチルシクロヘキセンテトラカルボン酸無水
物等の２官能性酸無水物、無水ピロメリット酸、ポリア
ゼライン酸無水物等の遊離酸酸無水物等が挙げられる。
これらの酸無水物系硬化剤は、単独で用いてもよいし、
２種以上併用してもよい。また、これらの酸無水物から
なる共融混合変性物を用いてもよい。
【００３７】また、上記硬化剤の含有量は、樹脂成分１
００重量部に対して、０．５〜２０重量部が望ましい。
硬化剤の配合量が０．５重量部未満では、形成した接着
剤層が、硬化不充分で柔らかく、半導体素子を確実に固
定することができないことがあり、一方、２０重量部を
超えると、信頼性に優れる接着剤層を形成することがで
きないことがある。
００重量部に対して、０．５〜２０重量部が望ましい。
硬化剤の配合量が０．５重量部未満では、形成した接着
剤層が、硬化不充分で柔らかく、半導体素子を確実に固
定することができないことがあり、一方、２０重量部を
超えると、信頼性に優れる接着剤層を形成することがで
きないことがある。
【００３８】また、上記接着剤には、粒子が含まれてい
てもよい。粒子を含む接着剤を用いる場合、粒子の配合
量を調整することにより、接着剤層の熱膨張係数を調整
することができるため、半導体素子、基板、層間樹脂絶
縁層等との間で熱膨張係数の整合を図ることができ、接
着剤層におけるクラックの発生、基板や半導体素子との
間での剥離の発生を抑制することができる。
てもよい。粒子を含む接着剤を用いる場合、粒子の配合
量を調整することにより、接着剤層の熱膨張係数を調整
することができるため、半導体素子、基板、層間樹脂絶
縁層等との間で熱膨張係数の整合を図ることができ、接
着剤層におけるクラックの発生、基板や半導体素子との
間での剥離の発生を抑制することができる。
【００３９】上記粒子としては、例えば、樹脂粒子、無
機粒子、金属粒子等が挙げられる。上記樹脂粒子として
は、例えば、アミノ樹脂（メラミン樹脂、尿素樹脂、グ
アナミン樹脂等）、エポキシ樹脂、フェノール樹脂、フ
ェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、
ポリオレフィン樹脂、フッ素樹脂、ビスマレイミド−ト
リアジン樹脂、ポリエーテルスルフォン等からなるもの
が挙げられる。また、上記樹脂粒子としては、ゴムから
なる粒子を用いてもよい。
機粒子、金属粒子等が挙げられる。上記樹脂粒子として
は、例えば、アミノ樹脂（メラミン樹脂、尿素樹脂、グ
アナミン樹脂等）、エポキシ樹脂、フェノール樹脂、フ
ェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、
ポリオレフィン樹脂、フッ素樹脂、ビスマレイミド−ト
リアジン樹脂、ポリエーテルスルフォン等からなるもの
が挙げられる。また、上記樹脂粒子としては、ゴムから
なる粒子を用いてもよい。
【００４０】上記無機粒子としては、例えば、アルミ
ナ、水酸化アルミニウム等のアルミニウム化合物；炭酸
カルシウム、水酸化カルシウム等のカルシウム化合物；
炭酸カリウム等のカリウム化合物；マグネシア、ドロマ
イト、塩基性炭酸マグネシウム、タルク等のマグネシウ
ム化合物；シリカ、ゼオライト等のケイ素化合物等が挙
げられる。
ナ、水酸化アルミニウム等のアルミニウム化合物；炭酸
カルシウム、水酸化カルシウム等のカルシウム化合物；
炭酸カリウム等のカリウム化合物；マグネシア、ドロマ
イト、塩基性炭酸マグネシウム、タルク等のマグネシウ
ム化合物；シリカ、ゼオライト等のケイ素化合物等が挙
げられる。
【００４１】上記金属粒子としては、例えば、金、銀、
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛、マグネシウム、カルシウム、ケイ素等が挙
げられる。また、上記金属粒子は、絶縁性を確保するた
めに、表層が樹脂等により被覆されていてもよい。ま
た、これらの粒子は、単独で用いてもよいし、２種以上
併用してもよい。
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛、マグネシウム、カルシウム、ケイ素等が挙
げられる。また、上記金属粒子は、絶縁性を確保するた
めに、表層が樹脂等により被覆されていてもよい。ま
た、これらの粒子は、単独で用いてもよいし、２種以上
併用してもよい。
【００４２】上記粒子の形状は特に限定されず、球状、
破砕状等が挙げられる。上記粒子の平均粒径は特に限定
されないが、０．０１〜５μｍが望ましい。また、この
範囲の粒径で、異なる粒径を有する粒子を併用してもよ
い。例えば、平均粒径が０．１〜０．５μｍの粒子と平
均粒径が１〜３μｍの粒子を併用する等である。また、
上記粒子の上記接着剤中の配合量は、３０〜８０重量％
が望ましい。
破砕状等が挙げられる。上記粒子の平均粒径は特に限定
されないが、０．０１〜５μｍが望ましい。また、この
範囲の粒径で、異なる粒径を有する粒子を併用してもよ
い。例えば、平均粒径が０．１〜０．５μｍの粒子と平
均粒径が１〜３μｍの粒子を併用する等である。また、
上記粒子の上記接着剤中の配合量は、３０〜８０重量％
が望ましい。
【００４３】また、上記粒子は上記接着剤中に均一に分
散していることが望ましい。粒子の分散が不均一である
と、接着剤層内で特性（熱膨張係数等）にバラツキが生
じ、その結果、接着剤層内の一部に応力が集中し、該接
着剤層でクラックが発生したり、接着剤層と、半導体素
子、基板、層間樹脂絶縁層等との間で剥離が発生したり
することがあるからである。
散していることが望ましい。粒子の分散が不均一である
と、接着剤層内で特性（熱膨張係数等）にバラツキが生
じ、その結果、接着剤層内の一部に応力が集中し、該接
着剤層でクラックが発生したり、接着剤層と、半導体素
子、基板、層間樹脂絶縁層等との間で剥離が発生したり
することがあるからである。
【００４４】また、上記接着剤は、樹脂成分として熱硬
化性樹脂を含んでいるが、上記熱硬化性樹脂に代えて、
熱可塑性樹脂、熱硬化性樹脂の一部を感光化した樹脂、
感光性樹脂等を含んでいてもよい。また、これらの樹脂
と上記熱硬化性樹脂とを併用してもよい。上記熱可塑性
樹脂としては、例えば、ポリスルフォン（ＰＳＦ）、ポ
リエーテルスルフォン（ＰＥＳ）、ポリフェニレンスル
フォン（ＰＰＳ）、ポリフェニレンサルファイド（ＰＰ
ＥＳ）、ポリフェニレンエーテル（ＰＰＥ）、ポリエー
テルイミド（ＰＩ）、フェノキシ樹脂、フッ素樹脂等が
挙げられる。これらは、単独で用いてもよいし、２種以
上併用しても良い。
化性樹脂を含んでいるが、上記熱硬化性樹脂に代えて、
熱可塑性樹脂、熱硬化性樹脂の一部を感光化した樹脂、
感光性樹脂等を含んでいてもよい。また、これらの樹脂
と上記熱硬化性樹脂とを併用してもよい。上記熱可塑性
樹脂としては、例えば、ポリスルフォン（ＰＳＦ）、ポ
リエーテルスルフォン（ＰＥＳ）、ポリフェニレンスル
フォン（ＰＰＳ）、ポリフェニレンサルファイド（ＰＰ
ＥＳ）、ポリフェニレンエーテル（ＰＰＥ）、ポリエー
テルイミド（ＰＩ）、フェノキシ樹脂、フッ素樹脂等が
挙げられる。これらは、単独で用いてもよいし、２種以
上併用しても良い。
【００４５】上記熱硬化性樹脂の一部を感光化した樹脂
としては、例えば、熱硬化性樹脂の熱硬化基（例えば、
エポキシ樹脂におけるエポキシ基）にメタクリル酸やア
クリル酸等を反応させ、アクリル基を付与したもの等が
挙げられる。これらは、単独で用いてもよいし、２種以
上併用しても良い。また、上記感光性樹脂としては、例
えば、アクリル樹脂等が挙げられる。
としては、例えば、熱硬化性樹脂の熱硬化基（例えば、
エポキシ樹脂におけるエポキシ基）にメタクリル酸やア
クリル酸等を反応させ、アクリル基を付与したもの等が
挙げられる。これらは、単独で用いてもよいし、２種以
上併用しても良い。また、上記感光性樹脂としては、例
えば、アクリル樹脂等が挙げられる。
【００４６】また、上記接着剤には、その他の添加剤と
して無機フィラーや有機フィラーが配合されていてもよ
い。また、上記接着剤は、必要に応じて、溶剤等を含ん
でいてもよい。
して無機フィラーや有機フィラーが配合されていてもよ
い。また、上記接着剤は、必要に応じて、溶剤等を含ん
でいてもよい。
【００４７】（３）次に、上述した紫外線・オゾン洗浄
を施した半導体素子を、未硬化の接着剤の層を形成した
凹部内に内蔵する。具体的には、上記半導体素子を上記
接着剤の層の上に載置した後、半導体素子の上面を押す
か、または、叩くことにより半導体素子を基板に設けた
凹部内に完全に内蔵すればよい。これにより基板表面を
ほぼ平滑にすることができる。また、この際、接着剤の
一部が凹部から押し出され、半導体素子の上面や基板の
上面に付着することがあるが、後述するように、半導体
素子の上面を含む基板の上面には、樹脂層を形成した
後、レーザ処理等によりバイアホール用開口を形成する
ため、半導体素子とバイアホールとの接続に悪影響を与
えることはない。
を施した半導体素子を、未硬化の接着剤の層を形成した
凹部内に内蔵する。具体的には、上記半導体素子を上記
接着剤の層の上に載置した後、半導体素子の上面を押す
か、または、叩くことにより半導体素子を基板に設けた
凹部内に完全に内蔵すればよい。これにより基板表面を
ほぼ平滑にすることができる。また、この際、接着剤の
一部が凹部から押し出され、半導体素子の上面や基板の
上面に付着することがあるが、後述するように、半導体
素子の上面を含む基板の上面には、樹脂層を形成した
後、レーザ処理等によりバイアホール用開口を形成する
ため、半導体素子とバイアホールとの接続に悪影響を与
えることはない。
【００４８】また、この工程で内蔵する半導体素子は、
パッド部分にトランジション層が形成されているものが
望ましい。これは、以下のような理由による。
パッド部分にトランジション層が形成されているものが
望ましい。これは、以下のような理由による。
【００４９】即ち、通常、後述する工程を経て形成する
バイアホール用開口の開口径は６０〜８０μｍであるの
に対し、半導体素子のパッド部分は、その径が４０μｍ
程度であり、そのため、上記パッド部分とバイアホール
とを直接接続した場合には、パッド径が小さいことに起
因して、バイアホールの位置ずれが発生し、これが導通
不良や断線の原因となることがあった。しかしながら、
上記トランジション層を形成した場合には、該トランジ
ション層の水平方向の径（以下、単に直径という）がパ
ッド径に比べて大きいため、バイアホールとの接続を確
実に行うことができる。
バイアホール用開口の開口径は６０〜８０μｍであるの
に対し、半導体素子のパッド部分は、その径が４０μｍ
程度であり、そのため、上記パッド部分とバイアホール
とを直接接続した場合には、パッド径が小さいことに起
因して、バイアホールの位置ずれが発生し、これが導通
不良や断線の原因となることがあった。しかしながら、
上記トランジション層を形成した場合には、該トランジ
ション層の水平方向の径（以下、単に直径という）がパ
ッド径に比べて大きいため、バイアホールとの接続を確
実に行うことができる。
【００５０】また、本発明の製造方法においては、酸や
酸化剤、エッチング液等を使用することがあるため、こ
れらの酸等と半導体素子のパッド部分とが接触した際
に、パッド部分の変色や溶解が発生することがあるが、
トランジション層が形成されている場合には、半導体素
子のパッド部分と上記酸等とが直接接触することを防止
することができる。加えて、アニール処理や熱硬化処理
においても、パッドの変色や溶解等が発生するおそれが
ない。また、バイアホール用開口をレーザ処理により形
成する場合には、半導体素子のパッドをレーザ光から保
護することができる。
酸化剤、エッチング液等を使用することがあるため、こ
れらの酸等と半導体素子のパッド部分とが接触した際
に、パッド部分の変色や溶解が発生することがあるが、
トランジション層が形成されている場合には、半導体素
子のパッド部分と上記酸等とが直接接触することを防止
することができる。加えて、アニール処理や熱硬化処理
においても、パッドの変色や溶解等が発生するおそれが
ない。また、バイアホール用開口をレーザ処理により形
成する場合には、半導体素子のパッドをレーザ光から保
護することができる。
【００５１】上記トランジション層の直径は特に限定さ
れず、バイアホール用開口の開口径等を考慮して適宜選
択すればよく、バイアホール用開口の開口径と同程度の
６０〜８０μｍが望ましい。
れず、バイアホール用開口の開口径等を考慮して適宜選
択すればよく、バイアホール用開口の開口径と同程度の
６０〜８０μｍが望ましい。
【００５２】上記トランジション層の材質としては、
銅、クロム、ニッケル、亜鉛、金、銀、スズ、鉄等が挙
げられる。これらのなかでは、その上層に形成される導
体回路（バイアホール）の材質と同様のものが望まし
く、通常、導体回路の材質は銅であるため銅が望まし
い。また、上記トランジション層は、一層からなるもの
であっても良いし、二層以上の複数層からなるものであ
ってもよいが、二層以上の複数層からなるものが望まし
い。
銅、クロム、ニッケル、亜鉛、金、銀、スズ、鉄等が挙
げられる。これらのなかでは、その上層に形成される導
体回路（バイアホール）の材質と同様のものが望まし
く、通常、導体回路の材質は銅であるため銅が望まし
い。また、上記トランジション層は、一層からなるもの
であっても良いし、二層以上の複数層からなるものであ
ってもよいが、二層以上の複数層からなるものが望まし
い。
【００５３】上記トランジション層の厚さは、１〜３５
μｍが望ましい。上記トランジション層の厚さが３５μ
ｍを超えると、その形状がアンダーカット形状になるこ
とがあり、半導体素子とバイアホールとの接続信頼性の
低下に繋がる原因となることがある。なお、半導体素子
そのパッド部分にトランジション層を形成された半導体
素子を用いる場合には、上記紫外線・オゾン洗浄は、該
トランジション層を形成した後に施せばよい。
μｍが望ましい。上記トランジション層の厚さが３５μ
ｍを超えると、その形状がアンダーカット形状になるこ
とがあり、半導体素子とバイアホールとの接続信頼性の
低下に繋がる原因となることがある。なお、半導体素子
そのパッド部分にトランジション層を形成された半導体
素子を用いる場合には、上記紫外線・オゾン洗浄は、該
トランジション層を形成した後に施せばよい。
【００５４】上記トランジション層が形成された半導体
素子は、例えば、下記（Ａ）〜（Ｆ）工程を経ることに
より作製することができる。そこで、トランジション層
が形成された半導体素子を作製する方法について図面を
参照しながら説明する。図１〜３は、それぞれ、トラン
ジション層が形成された半導体素子を作製する工程の一
部を模式的に示す断面図である。
素子は、例えば、下記（Ａ）〜（Ｆ）工程を経ることに
より作製することができる。そこで、トランジション層
が形成された半導体素子を作製する方法について図面を
参照しながら説明する。図１〜３は、それぞれ、トラン
ジション層が形成された半導体素子を作製する工程の一
部を模式的に示す断面図である。
【００５５】（Ａ）まず、シリコンウエハ２０Ａを出発
材料とし（図１（Ａ）参照）、定法により配線およびパ
ッド２２を形成する（図１（Ｂ）参照）。 （Ｂ）次に、パッド２２および配線の上に、パッシベー
ション膜２４を形成し、パッド２２上に開口２４ａを設
ける（図１（Ｃ）参照）。
材料とし（図１（Ａ）参照）、定法により配線およびパ
ッド２２を形成する（図１（Ｂ）参照）。 （Ｂ）次に、パッド２２および配線の上に、パッシベー
ション膜２４を形成し、パッド２２上に開口２４ａを設
ける（図１（Ｃ）参照）。
【００５６】（Ｃ）次に、パッド２２およびパッシベー
ション膜２４を形成したシリコンウエハ２０Ａ上の全面
に、蒸着、スパッタリング、無電解めっき処理等によ
り、導電性の金属膜（薄膜層）３３を形成する（図２
（Ａ）参照）。
ション膜２４を形成したシリコンウエハ２０Ａ上の全面
に、蒸着、スパッタリング、無電解めっき処理等によ
り、導電性の金属膜（薄膜層）３３を形成する（図２
（Ａ）参照）。
【００５７】上記薄膜層の材質としては、例えば、ス
ズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、
銀、銅等が挙げられる。これらの金属を用いた場合に
は、パッド部分の保護膜としての役割を果たすととも
に、電気特性を劣化させることがない。また、上記薄膜
層は、１層からなるものであってもよいし、２層以上か
らなるものであってもよい。
ズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、
銀、銅等が挙げられる。これらの金属を用いた場合に
は、パッド部分の保護膜としての役割を果たすととも
に、電気特性を劣化させることがない。また、上記薄膜
層は、１層からなるものであってもよいし、２層以上か
らなるものであってもよい。
【００５８】上記薄膜層が１層からなる場合、該薄膜層
は、蒸着やスパッタリングにより形成することが望まし
く、上記薄膜層が２層以上からなる場合、最下層を蒸着
やスパッタリングにより形成し、上層を無電解めっき処
理、蒸着、スパッタリング等により形成することが望ま
しい。また、２層からなる薄膜層を形成する場合、下層
と上層の材質の組み合わせは、クロム−銅、クロム−ニ
ッケル、チタン−銅、または、チタン−ニッケルの組み
合わせが望ましい。金属との接合性や電気伝達性という
点で優れるからである。また、半導体素子のパッドの材
質がアルミニウムである場合には、下層の材質と亜鉛、
クロムまたはニッケルとし、上層の材質を銅とすること
も望ましい。
は、蒸着やスパッタリングにより形成することが望まし
く、上記薄膜層が２層以上からなる場合、最下層を蒸着
やスパッタリングにより形成し、上層を無電解めっき処
理、蒸着、スパッタリング等により形成することが望ま
しい。また、２層からなる薄膜層を形成する場合、下層
と上層の材質の組み合わせは、クロム−銅、クロム−ニ
ッケル、チタン−銅、または、チタン−ニッケルの組み
合わせが望ましい。金属との接合性や電気伝達性という
点で優れるからである。また、半導体素子のパッドの材
質がアルミニウムである場合には、下層の材質と亜鉛、
クロムまたはニッケルとし、上層の材質を銅とすること
も望ましい。
【００５９】上記薄膜層の厚さは、該薄膜層が１層から
なる場合、０．００１〜２μmが望ましい。上記厚さが
０．００１μm未満では、シリコンウエハの全面に薄膜
層を形成することができないことがあり、一方、２μm
を超えると、薄膜層の厚さにバラツキが生じてしまうこ
とがある。より望ましい厚さは、０．０１〜１．０μm
である。
なる場合、０．００１〜２μmが望ましい。上記厚さが
０．００１μm未満では、シリコンウエハの全面に薄膜
層を形成することができないことがあり、一方、２μm
を超えると、薄膜層の厚さにバラツキが生じてしまうこ
とがある。より望ましい厚さは、０．０１〜１．０μm
である。
【００６０】また、上記薄膜層が２層からなる場合、そ
の下層の厚さは、０．００１〜２μmが望ましい。上記
厚さが０．００１μm未満では、シリコンウエハの全面
に薄膜層を形成することができないことがあり、一方、
２μmを超えると、薄膜層の厚さにバラツキが生じてし
まうことがある。より望ましい厚さは、０．０１〜１．
０μmである。また、上層の厚さは、０．０１〜５μmが
望ましく、０．１〜３μmがより望ましい。
の下層の厚さは、０．００１〜２μmが望ましい。上記
厚さが０．００１μm未満では、シリコンウエハの全面
に薄膜層を形成することができないことがあり、一方、
２μmを超えると、薄膜層の厚さにバラツキが生じてし
まうことがある。より望ましい厚さは、０．０１〜１．
０μmである。また、上層の厚さは、０．０１〜５μmが
望ましく、０．１〜３μmがより望ましい。
【００６１】（Ｄ）次に、薄膜層３３上にめっきレジス
ト３５を形成し、さらに、めっきレジスト３５非形成部
分に電解めっきを施すことにより電解めっき層３７を形
成する（図２（Ｂ）参照）。上記レジストは、例えば、
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を薄膜層３３上に形成した後、露光、現像処理を
施すことにより形成することができる。
ト３５を形成し、さらに、めっきレジスト３５非形成部
分に電解めっきを施すことにより電解めっき層３７を形
成する（図２（Ｂ）参照）。上記レジストは、例えば、
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を薄膜層３３上に形成した後、露光、現像処理を
施すことにより形成することができる。
【００６２】上記電解めっき層の材質としては、例え
ば、銅、ニッケル、金、銀、亜鉛、鉄等が挙げられる。
これらなかでは、電気特性および経済性に優れ、さら
に、後述するようにバイアホールの材質が、通常、銅で
ある点から銅が望ましい。また、上記電解めっき層の厚
さは、１〜２０μmが望ましい。
ば、銅、ニッケル、金、銀、亜鉛、鉄等が挙げられる。
これらなかでは、電気特性および経済性に優れ、さら
に、後述するようにバイアホールの材質が、通常、銅で
ある点から銅が望ましい。また、上記電解めっき層の厚
さは、１〜２０μmが望ましい。
【００６３】（Ｅ）次に、めっきレジスト３５をアルカ
リ溶液等で剥離除去し、さらに、めっきレジスト３５下
に存在した薄膜層３３をエッチング除去することにより
半導体素子のパッド２２にトランジション層３８を形成
する（図２（Ｃ）参照）。なお、上記エッチング除去
は、硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第
二銅錯体−有機酸塩等のエッチング液を用いて行えばよ
い。
リ溶液等で剥離除去し、さらに、めっきレジスト３５下
に存在した薄膜層３３をエッチング除去することにより
半導体素子のパッド２２にトランジション層３８を形成
する（図２（Ｃ）参照）。なお、上記エッチング除去
は、硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第
二銅錯体−有機酸塩等のエッチング液を用いて行えばよ
い。
【００６４】また、この工程では、トランジション層３
８を形成した後、必要に応じて、トランジション層３８
の表面を粗化面３８αとしてもよい（図３（Ａ）参
照）。トランジション層の表面を粗化面とすることによ
り、後工程で形成する層間樹脂絶縁層との密着性が向上
するからである。なお、粗化面の形成は、エッチング処
理、無電解めっき処理、酸化還元処理等を用いて行えば
よい。
８を形成した後、必要に応じて、トランジション層３８
の表面を粗化面３８αとしてもよい（図３（Ａ）参
照）。トランジション層の表面を粗化面とすることによ
り、後工程で形成する層間樹脂絶縁層との密着性が向上
するからである。なお、粗化面の形成は、エッチング処
理、無電解めっき処理、酸化還元処理等を用いて行えば
よい。
【００６５】また、このような（Ｄ）および（Ｅ）の工
程を経る方法、即ち、薄膜層上にめっきレジストを形成
し、その後、電解めっき処理と、めっきレジストおよび
薄膜層の除去とを行う方法に代えて、下記の方法を用い
てトランジション層を形成してもよい。
程を経る方法、即ち、薄膜層上にめっきレジストを形成
し、その後、電解めっき処理と、めっきレジストおよび
薄膜層の除去とを行う方法に代えて、下記の方法を用い
てトランジション層を形成してもよい。
【００６６】即ち、薄膜層を形成した後、該薄膜層上の
全面に電解めっき層を形成し、さらに、該電解めっき層
上にエッチングレジストを形成した後、電解めっき層お
よび薄膜層のエッチング除去を行うことによりトランジ
ション層を形成してもよい。ここで、電解めっき層は、
上記（Ｄ）の工程で用いた方法と同様の方法で形成する
ことができ、その望ましい材質や厚さは、上記（Ｅ）の
工程で形成する電解めっき層と同様である。
全面に電解めっき層を形成し、さらに、該電解めっき層
上にエッチングレジストを形成した後、電解めっき層お
よび薄膜層のエッチング除去を行うことによりトランジ
ション層を形成してもよい。ここで、電解めっき層は、
上記（Ｄ）の工程で用いた方法と同様の方法で形成する
ことができ、その望ましい材質や厚さは、上記（Ｅ）の
工程で形成する電解めっき層と同様である。
【００６７】また、上記エッチングレジストの形成は、
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を電解めっき層上に形成した後、露光、現像処理
を施すことにより行うことができる。また、電解めっき
層および薄膜層のエッチング除去は、硫酸−過酸化水素
水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等
のエッチング液を用いて行うことができる。
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を電解めっき層上に形成した後、露光、現像処理
を施すことにより行うことができる。また、電解めっき
層および薄膜層のエッチング除去は、硫酸−過酸化水素
水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等
のエッチング液を用いて行うことができる。
【００６８】（Ｆ）次に、トランジション層３８が形成
されたシリコンウエハ２０Ａを、ダイシング等により個
片に分割し、パッド２２上にトランジション層３８が形
成された半導体素子２０とする（図３（Ｂ）参照）。な
お、この工程では、分割後、半導体素子２０の動作確認
や電気検査を行ってもよい。この場合、パッド部分に
は、その径がパッド径よりも大きいトランジション層が
形成されているため、プローブピンが当てやすく、検査
の精度が高くなっている。
されたシリコンウエハ２０Ａを、ダイシング等により個
片に分割し、パッド２２上にトランジション層３８が形
成された半導体素子２０とする（図３（Ｂ）参照）。な
お、この工程では、分割後、半導体素子２０の動作確認
や電気検査を行ってもよい。この場合、パッド部分に
は、その径がパッド径よりも大きいトランジション層が
形成されているため、プローブピンが当てやすく、検査
の精度が高くなっている。
【００６９】（４）次に、上記未硬化の接着剤に硬化処
理を施し、接着剤層とする。上記硬化処理の条件は特に
限定されず、接着剤の組成等を考慮して適宜選択すれば
よく、例えば、温度８０〜２００℃程度、時間３０分〜
２４時間程度の加熱処理により行うことができる。な
お、上記加熱処理は、各温度区間で一定時間保った後、
温度を上昇させるステップキュアにより行ってもよい。
理を施し、接着剤層とする。上記硬化処理の条件は特に
限定されず、接着剤の組成等を考慮して適宜選択すれば
よく、例えば、温度８０〜２００℃程度、時間３０分〜
２４時間程度の加熱処理により行うことができる。な
お、上記加熱処理は、各温度区間で一定時間保った後、
温度を上昇させるステップキュアにより行ってもよい。
【００７０】また、上記（３）の工程において、パッド
部分にトランジション層が形成されていない半導体素子
を内蔵した場合には、上記硬化処理を経て接着剤層とし
た後、半導体素子のパッド部分にトランジション層を形
成する。
部分にトランジション層が形成されていない半導体素子
を内蔵した場合には、上記硬化処理を経て接着剤層とし
た後、半導体素子のパッド部分にトランジション層を形
成する。
【００７１】上記トランジション層形成工程は、例え
ば、下記（ａ）〜（ｃ）の工程を経ることにより行うこ
とができる。即ち、（ａ）まず、半導体素子を内蔵した
基板の上面（半導体素子の上面を含む）に、蒸着、スパ
ッタリング、無電解めっき処理等により、導電性の金属
膜（薄膜層）を形成する。
ば、下記（ａ）〜（ｃ）の工程を経ることにより行うこ
とができる。即ち、（ａ）まず、半導体素子を内蔵した
基板の上面（半導体素子の上面を含む）に、蒸着、スパ
ッタリング、無電解めっき処理等により、導電性の金属
膜（薄膜層）を形成する。
【００７２】上記薄膜層の材質としては、例えば、ス
ズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、
銀、銅等が挙げられる。これらの金属を用いた場合に
は、パッド部分の保護膜としての役割を果たすととも
に、電気特性を劣化させることがない。また、上記薄膜
層は、１層からなるものであってもよいし、２層以上か
らなるものであってもよい。
ズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、
銀、銅等が挙げられる。これらの金属を用いた場合に
は、パッド部分の保護膜としての役割を果たすととも
に、電気特性を劣化させることがない。また、上記薄膜
層は、１層からなるものであってもよいし、２層以上か
らなるものであってもよい。
【００７３】上記薄膜層が１層からなる場合、該薄膜層
は、物理的な蒸着により形成することか望ましく、上記
薄膜層が２層以上からなる場合、最下層を蒸着やスパッ
タリングにより形成し、上層を無電解めっき処理、蒸
着、スパッタリング等により形成することが望ましい。
また、２層からなる薄膜層を形成する場合、下層と上層
の材質の組み合わせは、クロム−銅、クロム−ニッケ
ル、チタン−銅、または、チタン−ニッケルの組み合わ
せが望ましい。金属との接合性や電気伝達性という点で
優れるからである。また、半導体素子のパッドの材質が
アルミニウムである場合には、下層の材質を亜鉛、クロ
ムまたはニッケルとし、上層の材質を銅とすることも望
ましい。
は、物理的な蒸着により形成することか望ましく、上記
薄膜層が２層以上からなる場合、最下層を蒸着やスパッ
タリングにより形成し、上層を無電解めっき処理、蒸
着、スパッタリング等により形成することが望ましい。
また、２層からなる薄膜層を形成する場合、下層と上層
の材質の組み合わせは、クロム−銅、クロム−ニッケ
ル、チタン−銅、または、チタン−ニッケルの組み合わ
せが望ましい。金属との接合性や電気伝達性という点で
優れるからである。また、半導体素子のパッドの材質が
アルミニウムである場合には、下層の材質を亜鉛、クロ
ムまたはニッケルとし、上層の材質を銅とすることも望
ましい。
【００７４】上記薄膜層の厚さは、該薄膜層が１層から
なる場合、０．００１〜２μmが望ましい。上記厚さが
０．００１μm未満では、シリコンウエハの全面に薄膜
層を形成することができないことがあり、一方、２μm
を超えると、薄膜層の厚さにバラツキが生じてしまうこ
とがある。より望ましい厚さは、０．０１〜１．０μm
である。
なる場合、０．００１〜２μmが望ましい。上記厚さが
０．００１μm未満では、シリコンウエハの全面に薄膜
層を形成することができないことがあり、一方、２μm
を超えると、薄膜層の厚さにバラツキが生じてしまうこ
とがある。より望ましい厚さは、０．０１〜１．０μm
である。
【００７５】また、上記薄膜層が２層からなる場合、そ
の下層の厚さは、０．００１〜２μmが望ましい。上記
厚さが０．００１μm未満では、シリコンウエハの全面
に薄膜層を形成することができないことがあり、一方、
２μmを超えると、薄膜層の厚さにバラツキが生じてし
まうことがある。より望ましい厚さは、０．０１〜１．
０μmである。また、上層の厚さは、０．０１〜５μmが
望ましく、０．１〜３μmがより望ましい。
の下層の厚さは、０．００１〜２μmが望ましい。上記
厚さが０．００１μm未満では、シリコンウエハの全面
に薄膜層を形成することができないことがあり、一方、
２μmを超えると、薄膜層の厚さにバラツキが生じてし
まうことがある。より望ましい厚さは、０．０１〜１．
０μmである。また、上層の厚さは、０．０１〜５μmが
望ましく、０．１〜３μmがより望ましい。
【００７６】（ｂ）次に、薄膜層上にレジストを形成
し、さらに、該レジスト非形成部分に電解めっきを施す
ことにより電解めっき層を形成する。上記レジストは、
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を薄膜層上に形成した後、露光、現像処理を施す
ことにより形成することができる。
し、さらに、該レジスト非形成部分に電解めっきを施す
ことにより電解めっき層を形成する。上記レジストは、
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を薄膜層上に形成した後、露光、現像処理を施す
ことにより形成することができる。
【００７７】上記電解めっき層の材質としては、例え
ば、銅、ニッケル、金、銀、亜鉛、鉄等が挙げられる。
これらなかでは、電気特性および経済性に優れ、さら
に、後述するようにバイアホールの材質が、通常、銅で
ある点から銅が望ましい。また、上記電解めっき層の厚
さは、１〜２０μmが望ましい。
ば、銅、ニッケル、金、銀、亜鉛、鉄等が挙げられる。
これらなかでは、電気特性および経済性に優れ、さら
に、後述するようにバイアホールの材質が、通常、銅で
ある点から銅が望ましい。また、上記電解めっき層の厚
さは、１〜２０μmが望ましい。
【００７８】（ｃ）次に、めっきレジストをアルカリ溶
液等で剥離除去し、さらに、めっきレジスト下に存在し
た薄膜層をエッチング除去することにより半導体素子の
パッド部分にトランジション層を形成する。なお、上記
エッチング除去は、硫酸−過酸化水素水、塩化第二鉄、
塩化第二銅、第二銅錯体−有機酸塩等のエッチング液を
用いて行えばよい。
液等で剥離除去し、さらに、めっきレジスト下に存在し
た薄膜層をエッチング除去することにより半導体素子の
パッド部分にトランジション層を形成する。なお、上記
エッチング除去は、硫酸−過酸化水素水、塩化第二鉄、
塩化第二銅、第二銅錯体−有機酸塩等のエッチング液を
用いて行えばよい。
【００７９】また、この工程では、トランジション層を
形成した後、必要に応じて、トランジション層の表面を
粗化面としてもよい。トランジション層の表面を粗化面
とすることにより、後工程で形成する層間樹脂絶縁層と
の密着性が向上するからである。なお、粗化面の形成
は、エッチング処理、無電解めっき処理、酸化還元処理
等を用いて行えばよい。
形成した後、必要に応じて、トランジション層の表面を
粗化面としてもよい。トランジション層の表面を粗化面
とすることにより、後工程で形成する層間樹脂絶縁層と
の密着性が向上するからである。なお、粗化面の形成
は、エッチング処理、無電解めっき処理、酸化還元処理
等を用いて行えばよい。
【００８０】また、このような（ｂ）および（ｃ）の工
程を経る方法、即ち、薄膜層上にめっきレジストを形成
し、その後、電解めっき処理と、めっきレジストおよび
薄膜層の除去とを行う方法に代えて、下記の方法を用い
てトランジション層を形成してもよい。
程を経る方法、即ち、薄膜層上にめっきレジストを形成
し、その後、電解めっき処理と、めっきレジストおよび
薄膜層の除去とを行う方法に代えて、下記の方法を用い
てトランジション層を形成してもよい。
【００８１】即ち、薄膜層を形成した後、該薄膜層上の
全面に電解めっき層を形成し、さらに、該電解めっき層
上にエッチングレジストを形成した後、電解めっき層お
よび薄膜層のエッチング除去を行うことによりトランジ
ション層を形成してもよい。ここで、上記電解めっき層
は、上記（ｂ）の工程で用いた方法と同様の方法で形成
することができ、その望ましい材質や厚さは、上記
（ｂ）の工程で形成する電解めっき層と同様である。
全面に電解めっき層を形成し、さらに、該電解めっき層
上にエッチングレジストを形成した後、電解めっき層お
よび薄膜層のエッチング除去を行うことによりトランジ
ション層を形成してもよい。ここで、上記電解めっき層
は、上記（ｂ）の工程で用いた方法と同様の方法で形成
することができ、その望ましい材質や厚さは、上記
（ｂ）の工程で形成する電解めっき層と同様である。
【００８２】また、上記エッチングレジストの形成は、
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を電解めっき層上に形成した後、露光、現像処理
を施すことにより行うことができる。また、電解めっき
層および薄膜層のエッチング除去は、硫酸−過酸化水素
水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等
のエッチング液を用いて行うことができる。
液状レジスト、感光性レジスト、ドライフィルム等から
なる層を電解めっき層上に形成した後、露光、現像処理
を施すことにより行うことができる。また、電解めっき
層および薄膜層のエッチング除去は、硫酸−過酸化水素
水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等
のエッチング液を用いて行うことができる。
【００８３】（５）次に、半導体素子を内蔵した基板上
に、熱硬化性樹脂や感光性樹脂、熱硬化性樹脂と熱可塑
性樹脂との樹脂複合体、熱硬化性樹脂と感光性樹脂との
樹脂複合体等からなる未硬化の樹脂層を形成するか、ま
たは、熱可塑性樹脂からなる樹脂層を形成する。上記未
硬化の樹脂層は、未硬化の樹脂をロールコーター、カー
テンコーター等により塗布して成形してもよく、また、
未硬化（半硬化）の樹脂フィルムを熱圧着して形成して
もよい。さらに、未硬化の樹脂フィルムの片面に銅箔等
の金属層が形成された樹脂フィルムを貼付してもよい。
に、熱硬化性樹脂や感光性樹脂、熱硬化性樹脂と熱可塑
性樹脂との樹脂複合体、熱硬化性樹脂と感光性樹脂との
樹脂複合体等からなる未硬化の樹脂層を形成するか、ま
たは、熱可塑性樹脂からなる樹脂層を形成する。上記未
硬化の樹脂層は、未硬化の樹脂をロールコーター、カー
テンコーター等により塗布して成形してもよく、また、
未硬化（半硬化）の樹脂フィルムを熱圧着して形成して
もよい。さらに、未硬化の樹脂フィルムの片面に銅箔等
の金属層が形成された樹脂フィルムを貼付してもよい。
【００８４】半硬化の樹脂フィルムを熱圧着する場合、
その具体的な方法としては、例えば、温度５０〜１５０
℃まで昇温しながら、圧力５ｋｇ／ｃｍ２、真空度１０
ｍｍＨｇで真空圧着ラミネートする方法等が挙げられ
る。また、熱可塑性樹脂からなる樹脂層は、フィルム状
に成形した樹脂成形体を熱圧着することにより形成する
ことが望ましい。
その具体的な方法としては、例えば、温度５０〜１５０
℃まで昇温しながら、圧力５ｋｇ／ｃｍ２、真空度１０
ｍｍＨｇで真空圧着ラミネートする方法等が挙げられ
る。また、熱可塑性樹脂からなる樹脂層は、フィルム状
に成形した樹脂成形体を熱圧着することにより形成する
ことが望ましい。
【００８５】上記熱硬化性樹脂の具体例としては、例え
ば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、
ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィ
ン系樹脂、ポリフェニレンエーテル樹脂等が挙げられ
る。
ば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、
ポリエステル樹脂、ビスマレイミド樹脂、ポリオレフィ
ン系樹脂、ポリフェニレンエーテル樹脂等が挙げられ
る。
【００８６】上記エポキシ樹脂としては、例えば、クレ
ゾールノボラック型エポキシ樹脂、ビスフェノールＡ型
エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、２種
以上併用してもよい。それにより、耐熱性等に優れるも
のとなる。
ゾールノボラック型エポキシ樹脂、ビスフェノールＡ型
エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、２種
以上併用してもよい。それにより、耐熱性等に優れるも
のとなる。
【００８７】上記ポリオレフィン系樹脂としては、例え
ば、ポリエチレン、ポリスチレン、ポリプロピレン、ポ
リイソブチレン、ポリブタジエン、ポリイソプレン、シ
クロオレフィン系樹脂、これらの樹脂の共重合体等が挙
げられる。
ば、ポリエチレン、ポリスチレン、ポリプロピレン、ポ
リイソブチレン、ポリブタジエン、ポリイソプレン、シ
クロオレフィン系樹脂、これらの樹脂の共重合体等が挙
げられる。
【００８８】上記感光性樹脂としては、例えば、アクリ
ル樹脂等が挙げられる。また、上記した熱硬化性樹脂に
感光性を付与したものも感光性樹脂として用いることが
できる。具体例としては、例えば、熱硬化性樹脂の熱硬
化基（例えば、エポキシ樹脂におけるエポキシ基）にメ
タクリル酸やアクリル酸等を反応させ、アクリル基を付
与したもの等が挙げられる。上記熱可塑性樹脂として
は、例えば、フェノキシ樹脂、ポリエーテルスルフォ
ン、ポリスルフォン等挙げられる。
ル樹脂等が挙げられる。また、上記した熱硬化性樹脂に
感光性を付与したものも感光性樹脂として用いることが
できる。具体例としては、例えば、熱硬化性樹脂の熱硬
化基（例えば、エポキシ樹脂におけるエポキシ基）にメ
タクリル酸やアクリル酸等を反応させ、アクリル基を付
与したもの等が挙げられる。上記熱可塑性樹脂として
は、例えば、フェノキシ樹脂、ポリエーテルスルフォ
ン、ポリスルフォン等挙げられる。
【００８９】上記熱硬化性樹脂と熱可塑性樹脂との樹脂
複合体としては、例えば、上記した熱硬化性樹脂と上記
した熱可塑性樹脂とを含むものが挙げられる。なかで
も、熱硬化性樹脂としてエポキシ樹脂および／またはフ
ェノール樹脂を含み、熱可塑性樹脂としてフェノキシ樹
脂および／またはポリエーテルスルフォン（ＰＥＳ）を
含むものが望ましい。また、上記感光性樹脂と熱可塑性
樹脂との複合体としては、例えば、上記した感光性樹脂
と上記した熱可塑性樹脂とを含むものが挙げられる。
複合体としては、例えば、上記した熱硬化性樹脂と上記
した熱可塑性樹脂とを含むものが挙げられる。なかで
も、熱硬化性樹脂としてエポキシ樹脂および／またはフ
ェノール樹脂を含み、熱可塑性樹脂としてフェノキシ樹
脂および／またはポリエーテルスルフォン（ＰＥＳ）を
含むものが望ましい。また、上記感光性樹脂と熱可塑性
樹脂との複合体としては、例えば、上記した感光性樹脂
と上記した熱可塑性樹脂とを含むものが挙げられる。
【００９０】また、上記未硬化の樹脂層は、粗化面形成
用樹脂組成物を用いて形成してもよい。上記粗化面形成
用樹脂組成物としては、例えば、酸、アルカリおよび酸
化剤から選ばれる少なくとも１種からなる粗化液に対し
て難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、
アルカリおよび酸化剤から選ばれる少なくとも１種から
なる粗化液に対して可溶性の物質が分散されたもの等が
挙げられる。なお、上記「難溶性」および「可溶性」と
いう語は、同一の粗化液に同一時間浸漬した場合に、相
対的に溶解速度の早いものを便宜上「可溶性」といい、
相対的に溶解速度の遅いものを便宜上「難溶性」と呼
ぶ。
用樹脂組成物を用いて形成してもよい。上記粗化面形成
用樹脂組成物としては、例えば、酸、アルカリおよび酸
化剤から選ばれる少なくとも１種からなる粗化液に対し
て難溶性の未硬化の耐熱性樹脂マトリックス中に、酸、
アルカリおよび酸化剤から選ばれる少なくとも１種から
なる粗化液に対して可溶性の物質が分散されたもの等が
挙げられる。なお、上記「難溶性」および「可溶性」と
いう語は、同一の粗化液に同一時間浸漬した場合に、相
対的に溶解速度の早いものを便宜上「可溶性」といい、
相対的に溶解速度の遅いものを便宜上「難溶性」と呼
ぶ。
【００９１】上記耐熱性樹脂マトリックスとしては、層
間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際
に、粗化面の形状を保持できるものが好ましく、例え
ば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が
挙げられる。また、感光性樹脂であってもよい。バイア
ホール用開口を形成する際に、露光現像処理により開口
を形成することができるからである。
間樹脂絶縁層に上記粗化液を用いて粗化面を形成する際
に、粗化面の形状を保持できるものが好ましく、例え
ば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が
挙げられる。また、感光性樹脂であってもよい。バイア
ホール用開口を形成する際に、露光現像処理により開口
を形成することができるからである。
【００９２】上記熱硬化性樹脂としては、例えば、エポ
キシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレ
フィン樹脂、フッ素樹脂等が挙げられる。また、これら
の熱硬化性樹脂に感光性を付与した樹脂、即ち、メタク
リル酸やアクリル酸等を用い、熱硬化基を（メタ）アク
リル化反応させた樹脂を用いてもよい。具体的には、エ
ポキシ樹脂の（メタ）アクリレートが望ましく、さら
に、１分子中に、２個以上のエポキシ基を有するエポキ
シ樹脂がより望ましい。
キシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリオレ
フィン樹脂、フッ素樹脂等が挙げられる。また、これら
の熱硬化性樹脂に感光性を付与した樹脂、即ち、メタク
リル酸やアクリル酸等を用い、熱硬化基を（メタ）アク
リル化反応させた樹脂を用いてもよい。具体的には、エ
ポキシ樹脂の（メタ）アクリレートが望ましく、さら
に、１分子中に、２個以上のエポキシ基を有するエポキ
シ樹脂がより望ましい。
【００９３】上記熱可塑性樹脂としては、例えば、フェ
ノキシ樹脂、ポリエーテルスルフォン、ポリスルフォ
ン、ポリフェニレンスルフォン、ポリフェニレンサルフ
ァイド、ポリフェニルエーテル、ポリエーテルイミド等
が挙げられる。これらは単独で用いてもよいし、２種以
上併用してもよい。
ノキシ樹脂、ポリエーテルスルフォン、ポリスルフォ
ン、ポリフェニレンスルフォン、ポリフェニレンサルフ
ァイド、ポリフェニルエーテル、ポリエーテルイミド等
が挙げられる。これらは単独で用いてもよいし、２種以
上併用してもよい。
【００９４】上記可溶性の物質としては、例えば、無機
粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹脂および
液相ゴム等が挙げられる。これらは、単独で用いてもよ
いし、２種以上併用してもよい。
粒子、樹脂粒子、金属粒子、ゴム粒子、液相樹脂および
液相ゴム等が挙げられる。これらは、単独で用いてもよ
いし、２種以上併用してもよい。
【００９５】記無機粒子としては、例えば、アルミナ、
水酸化アルミニウム等のアルミニウム化合物；炭酸カル
シウム、水酸化カルシウム等のカルシウム化合物；炭酸
カリウム等のカリウム化合物；マグネシア、ドロマイ
ト、塩基性炭酸マグネシウム、タルク等のマグネシウム
化合物；シリカ、ゼオライト等のケイ素化合物等からな
るものが挙げられる。これらは単独で用いてもよいし、
２種以上併用してもよい。アルミナ粒子は、ふっ酸で溶
解除去することができ、炭酸カルシウム粒子は塩酸で溶
解除去することができる。また、ナトリウム含有シリカ
やドロマイトからなる粒子はアルカリ水溶液で溶解除去
することができる。
水酸化アルミニウム等のアルミニウム化合物；炭酸カル
シウム、水酸化カルシウム等のカルシウム化合物；炭酸
カリウム等のカリウム化合物；マグネシア、ドロマイ
ト、塩基性炭酸マグネシウム、タルク等のマグネシウム
化合物；シリカ、ゼオライト等のケイ素化合物等からな
るものが挙げられる。これらは単独で用いてもよいし、
２種以上併用してもよい。アルミナ粒子は、ふっ酸で溶
解除去することができ、炭酸カルシウム粒子は塩酸で溶
解除去することができる。また、ナトリウム含有シリカ
やドロマイトからなる粒子はアルカリ水溶液で溶解除去
することができる。
【００９６】上記樹脂粒子としては、例えば、熱硬化性
樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、ア
ルカリおよび酸化剤から選ばれる少なくとも１種からな
る粗化液に浸漬した場合に、上記耐熱性樹脂マトリック
スよりも溶解速度の早いものであれば特に限定されず、
具体的には、例えば、アミノ樹脂（メラミン樹脂、尿素
樹脂、グアナミン樹脂等）、エポキシ樹脂、フェノール
樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレ
ン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイ
ミド−トリアジン樹脂等からなるものが挙げられる。こ
れらは、単独で用いてもよく、２種以上併用してもよ
い。なお、上記樹脂粒子は予め硬化処理されていること
が必要である。硬化させておかないと上記樹脂粒子が樹
脂マトリックスを溶解させる溶剤に溶解してしまうた
め、均一に混合されてしまい、酸や酸化剤で樹脂粒子の
みを選択的に溶解除去することができないからである。
樹脂、熱可塑性樹脂等からなるものが挙げられ、酸、ア
ルカリおよび酸化剤から選ばれる少なくとも１種からな
る粗化液に浸漬した場合に、上記耐熱性樹脂マトリック
スよりも溶解速度の早いものであれば特に限定されず、
具体的には、例えば、アミノ樹脂（メラミン樹脂、尿素
樹脂、グアナミン樹脂等）、エポキシ樹脂、フェノール
樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレ
ン樹脂、ポリオレフィン樹脂、フッ素樹脂、ビスマレイ
ミド−トリアジン樹脂等からなるものが挙げられる。こ
れらは、単独で用いてもよく、２種以上併用してもよ
い。なお、上記樹脂粒子は予め硬化処理されていること
が必要である。硬化させておかないと上記樹脂粒子が樹
脂マトリックスを溶解させる溶剤に溶解してしまうた
め、均一に混合されてしまい、酸や酸化剤で樹脂粒子の
みを選択的に溶解除去することができないからである。
【００９７】上記金属粒子としては、例えば、金、銀、
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛等からなるものが挙げられる。これらは、単
独で用いてもよく、２種以上併用してもよい。また、上
記金属粒子は、絶縁性を確保するために、表層が樹脂等
により被覆されていてもよい。
銅、スズ、亜鉛、ステンレス、アルミニウム、ニッケ
ル、鉄、鉛等からなるものが挙げられる。これらは、単
独で用いてもよく、２種以上併用してもよい。また、上
記金属粒子は、絶縁性を確保するために、表層が樹脂等
により被覆されていてもよい。
【００９８】（６）次に、その材料として熱硬化性樹脂
や感光性樹脂、これらを含む樹脂複合体を用いた層間樹
脂絶縁層を形成する場合には、未硬化（半硬化）の樹脂
層に硬化処理を施すとともに、バイアホール用開口を形
成し、層間樹脂絶縁層とする。上記バイアホール用開口
は、レーザ処理により形成することが望ましい。上記レ
ーザ処理は、上記硬化処理前に行ってもよいし、硬化処
理後に行ってもよい。また、感光性樹脂や、感光性樹脂
を含む樹脂複合体からなる層間樹脂絶縁層を形成する場
合には、露光、現像処理を行うことにより、バイアホー
ル用開口を設けてもよい。なお、この場合、露光、現像
処理は、上記硬化処理前に行う。
や感光性樹脂、これらを含む樹脂複合体を用いた層間樹
脂絶縁層を形成する場合には、未硬化（半硬化）の樹脂
層に硬化処理を施すとともに、バイアホール用開口を形
成し、層間樹脂絶縁層とする。上記バイアホール用開口
は、レーザ処理により形成することが望ましい。上記レ
ーザ処理は、上記硬化処理前に行ってもよいし、硬化処
理後に行ってもよい。また、感光性樹脂や、感光性樹脂
を含む樹脂複合体からなる層間樹脂絶縁層を形成する場
合には、露光、現像処理を行うことにより、バイアホー
ル用開口を設けてもよい。なお、この場合、露光、現像
処理は、上記硬化処理前に行う。
【００９９】また、その材料として熱可塑性樹脂を用い
た層間樹脂絶縁層を形成する場合には、熱可塑性樹脂か
らなる樹脂層にレーザ処理によりバイアホール用開口を
形成し、層間樹脂絶縁層とすることができる。
た層間樹脂絶縁層を形成する場合には、熱可塑性樹脂か
らなる樹脂層にレーザ処理によりバイアホール用開口を
形成し、層間樹脂絶縁層とすることができる。
【０１００】このとき、使用するレーザとしては、例え
ば、炭酸ガスレーザ、エキシマレーザ、ＵＶレーザ、Ｙ
ＡＧレーザ等が挙げられる。これらは、形成するバイア
ホール用開口の形状等を考慮して使い分けてもよい。
ば、炭酸ガスレーザ、エキシマレーザ、ＵＶレーザ、Ｙ
ＡＧレーザ等が挙げられる。これらは、形成するバイア
ホール用開口の形状等を考慮して使い分けてもよい。
【０１０１】上記バイアホール用開口を形成する場合、
マスクを介して、ホログラム方式のエキシマレーザによ
るレーザ光照射することにより、一度に多数のバイアホ
ール用開口を形成することができる。また、短パルスの
炭酸ガスレーザを用いて、バイアホール用開口を形成す
ると、開口内の樹脂残りが少なく、開口周縁の樹脂に対
するダメージが小さい。
マスクを介して、ホログラム方式のエキシマレーザによ
るレーザ光照射することにより、一度に多数のバイアホ
ール用開口を形成することができる。また、短パルスの
炭酸ガスレーザを用いて、バイアホール用開口を形成す
ると、開口内の樹脂残りが少なく、開口周縁の樹脂に対
するダメージが小さい。
【０１０２】また、光学系レンズとマスクとを介してレ
ーザ光を照射する場合には、一度に多数のバイアホール
用開口を形成することができる。光学系レンズとマスク
とを介することにより、同一強度で、かつ、照射角度が
同一のレーザ光を複数の部分に同時に照射することがで
きるからである。
ーザ光を照射する場合には、一度に多数のバイアホール
用開口を形成することができる。光学系レンズとマスク
とを介することにより、同一強度で、かつ、照射角度が
同一のレーザ光を複数の部分に同時に照射することがで
きるからである。
【０１０３】（７）次に、バイアホール用開口の内壁を
含む層間樹脂絶縁層の表面に、必要に応じて、酸または
酸化剤を用いて粗化面を形成する。なお、この粗化面
は、層間樹脂絶縁層と後述する工程で形成する薄膜導体
層との密着性を高めるために形成するものであり、層間
樹脂絶縁層と薄膜導体層との間に充分な密着性がある場
合には形成しなくてもよい。
含む層間樹脂絶縁層の表面に、必要に応じて、酸または
酸化剤を用いて粗化面を形成する。なお、この粗化面
は、層間樹脂絶縁層と後述する工程で形成する薄膜導体
層との密着性を高めるために形成するものであり、層間
樹脂絶縁層と薄膜導体層との間に充分な密着性がある場
合には形成しなくてもよい。
【０１０４】上記酸としては、硫酸、硝酸、塩酸、リン
酸、蟻酸等が挙げられ、上記酸化剤としては、クロム
酸、クロム硫酸、過マンガン酸ナトリウム等の過マンガ
ン酸塩等が挙げられる。また、粗化面を形成した後に
は、アルカリ等の水溶液や中和液等を用いて、層間樹脂
絶縁層の表面を中和することが望ましい。次工程に、酸
や酸化剤の影響を与えないようにすることができるから
である。また、上記粗化面の形成は、プラズマ処理等を
用いて行ってもよい。
酸、蟻酸等が挙げられ、上記酸化剤としては、クロム
酸、クロム硫酸、過マンガン酸ナトリウム等の過マンガ
ン酸塩等が挙げられる。また、粗化面を形成した後に
は、アルカリ等の水溶液や中和液等を用いて、層間樹脂
絶縁層の表面を中和することが望ましい。次工程に、酸
や酸化剤の影響を与えないようにすることができるから
である。また、上記粗化面の形成は、プラズマ処理等を
用いて行ってもよい。
【０１０５】（８）次に、バイアホール用開口を設けた
層間樹脂絶縁層の表面に薄膜導体層を形成する。上記薄
膜導体層は、無電解めっき、スパッタリング、蒸着等の
方法を用いて形成することができる。なお、無電解めっ
きにより薄膜導体層を形成する場合には、被めっき表面
に、予め、触媒を付与しておく。上記触媒としては、例
えば、塩化パラジウム等が挙げられる。
層間樹脂絶縁層の表面に薄膜導体層を形成する。上記薄
膜導体層は、無電解めっき、スパッタリング、蒸着等の
方法を用いて形成することができる。なお、無電解めっ
きにより薄膜導体層を形成する場合には、被めっき表面
に、予め、触媒を付与しておく。上記触媒としては、例
えば、塩化パラジウム等が挙げられる。
【０１０６】上記薄膜導体層の厚さは特に限定されない
が、該薄膜導体層を無電解めっきにより形成する場合に
は、０．６〜１．２μｍが望ましく、スパッタリングや
蒸着により形成する場合には、０．１〜１．０μｍが望
ましい。なお、上記薄膜導体層は、１層からなるもので
あってもよいし、２層以上からなるものであってもよ
い。
が、該薄膜導体層を無電解めっきにより形成する場合に
は、０．６〜１．２μｍが望ましく、スパッタリングや
蒸着により形成する場合には、０．１〜１．０μｍが望
ましい。なお、上記薄膜導体層は、１層からなるもので
あってもよいし、２層以上からなるものであってもよ
い。
【０１０７】（９）次に、上記薄膜導体層上の一部にド
ライフィルム等を用いてめっきレジストを形成し、その
後、上記薄膜導体層をめっきリードとして電解めっきを
行い、上記めっきレジスト非形成部に電解めっき層を形
成する。
ライフィルム等を用いてめっきレジストを形成し、その
後、上記薄膜導体層をめっきリードとして電解めっきを
行い、上記めっきレジスト非形成部に電解めっき層を形
成する。
【０１０８】また、この工程で形成する電気めっき層
は、バイアホール用開口を完全に充填するものであって
もよい。これによりバイアホールの形状をフィールドビ
ア形状とすることができる。バイアホールの形状をフィ
ールドビア形状とした場合には、バイアホールの直上に
バイアホールを設けるのに適している。
は、バイアホール用開口を完全に充填するものであって
もよい。これによりバイアホールの形状をフィールドビ
ア形状とすることができる。バイアホールの形状をフィ
ールドビア形状とした場合には、バイアホールの直上に
バイアホールを設けるのに適している。
【０１０９】なお、フィールドビア形状のバイアホール
は、一旦、その上面に窪みを有する電解めっき層を形成
した後、この窪みに導電性ペーストを充填したり、一
旦、その上面に窪みを有する電解めっき層を形成した
後、その窪みに樹脂充填材等を充填し、さらに、その上
に蓋めっき層を形成したりすることにより形成してもよ
い。
は、一旦、その上面に窪みを有する電解めっき層を形成
した後、この窪みに導電性ペーストを充填したり、一
旦、その上面に窪みを有する電解めっき層を形成した
後、その窪みに樹脂充填材等を充填し、さらに、その上
に蓋めっき層を形成したりすることにより形成してもよ
い。
【０１１０】（１０）次に、めっきレジストを剥離し、
めっきレジストの下に存在していた薄膜導体層をエッチ
ングにより除去し、独立した導体回路とする。エッチン
グ液としては、例えば、硫酸−過酸化水素水溶液、過硫
酸アンモニウム等の過硫酸塩水溶液、塩化第二鉄、塩化
第二銅、塩酸等が挙げられる。また、エッチング液とし
て第二銅錯体と有機酸とを含む混合溶液を用いてもよ
い。
めっきレジストの下に存在していた薄膜導体層をエッチ
ングにより除去し、独立した導体回路とする。エッチン
グ液としては、例えば、硫酸−過酸化水素水溶液、過硫
酸アンモニウム等の過硫酸塩水溶液、塩化第二鉄、塩化
第二銅、塩酸等が挙げられる。また、エッチング液とし
て第二銅錯体と有機酸とを含む混合溶液を用いてもよ
い。
【０１１１】また、上記（８）〜（１０）の工程を経て
形成する薄膜導体層と電解めっき層とからなる導体回路
やバイアホールの材質としては、例えば、また、上記導
体回路や、該導体回路を電気的に接続するバイアホール
としては、例えば、Ｃｕ、Ｎｉ、Ｐ、Ｐｄ、Ｃｏ、Ｗ、
これらの合金等からなるものが挙げられる。
形成する薄膜導体層と電解めっき層とからなる導体回路
やバイアホールの材質としては、例えば、また、上記導
体回路や、該導体回路を電気的に接続するバイアホール
としては、例えば、Ｃｕ、Ｎｉ、Ｐ、Ｐｄ、Ｃｏ、Ｗ、
これらの合金等からなるものが挙げられる。
【０１１２】また、上記（９）および（１０）に記載し
た方法に代えて、以下の方法を用いることにより導体回
路を形成してもよい。即ち、上記薄膜導体層上の全面に
電解めっき層を形成した後、該電解めっき層上の一部に
ドライフィルムを用いてエッチングレジストを形成し、
その後、エッチングレジスト非形成部下の電解めっき層
および薄膜導体層をエッチングにより除去し、さらに、
エッチングレジストを剥離することにより独立した導体
回路を形成してもよい。
た方法に代えて、以下の方法を用いることにより導体回
路を形成してもよい。即ち、上記薄膜導体層上の全面に
電解めっき層を形成した後、該電解めっき層上の一部に
ドライフィルムを用いてエッチングレジストを形成し、
その後、エッチングレジスト非形成部下の電解めっき層
および薄膜導体層をエッチングにより除去し、さらに、
エッチングレジストを剥離することにより独立した導体
回路を形成してもよい。
【０１１３】また、独立した導体回路を形成した後に
は、必要に応じて、導体回路の表面に粗化面を形成す
る。上記粗化面の形成は、例えば、エッチング処理、黒
化還元処理、めっき処理等により行うことができる。
は、必要に応じて、導体回路の表面に粗化面を形成す
る。上記粗化面の形成は、例えば、エッチング処理、黒
化還元処理、めっき処理等により行うことができる。
【０１１４】（１１）この後、上記（５）〜（１０）の
工程を１回または２回以上繰り返すことにより、層間樹
脂絶縁層上に最上層の導体回路が形成された基板を作製
する。なお、上記（５）〜（１０）の工程を何回繰り返
すかは、多層プリント配線板の設計に応じて適宜選択す
ればよい。
工程を１回または２回以上繰り返すことにより、層間樹
脂絶縁層上に最上層の導体回路が形成された基板を作製
する。なお、上記（５）〜（１０）の工程を何回繰り返
すかは、多層プリント配線板の設計に応じて適宜選択す
ればよい。
【０１１５】（１２）次に、最上層の導体回路を含む基
板上に、複数の半田バンプ形成用開口を有するソルダー
レジスト層を形成する。具体的には、未硬化のソルダー
レジスト組成物をロールコーターやカーテンコーター等
により塗布したり、フィルム状に成形したソルダーレジ
スト組成物を圧着したりした後、レーザ処理や露光現像
処理により半田バンプ形成用開口を形成し、さらに、必
要に応じて、硬化処理を施すことによりソルダーレジス
ト層を形成する。
板上に、複数の半田バンプ形成用開口を有するソルダー
レジスト層を形成する。具体的には、未硬化のソルダー
レジスト組成物をロールコーターやカーテンコーター等
により塗布したり、フィルム状に成形したソルダーレジ
スト組成物を圧着したりした後、レーザ処理や露光現像
処理により半田バンプ形成用開口を形成し、さらに、必
要に応じて、硬化処理を施すことによりソルダーレジス
ト層を形成する。
【０１１６】上記ソルダーレジスト層は、例えば、ポリ
フェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素
樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミ
ド樹脂等を含むソルダーレジスト組成物を用いて形成す
ることができる
フェニレンエーテル樹脂、ポリオレフィン樹脂、フッ素
樹脂、熱可塑性エラストマー、エポキシ樹脂、ポリイミ
ド樹脂等を含むソルダーレジスト組成物を用いて形成す
ることができる
【０１１７】また、上記以外のソルダーレジスト組成物
としては、例えば、ノボラック型エポキシ樹脂の（メ
タ）アクリレート、イミダゾール硬化剤、２官能性（メ
タ）アクリル酸エステルモノマー、分子量５００〜５０
００程度の（メタ）アクリル酸エステルの重合体、ビス
フェノール型エポキシ樹脂等からなる熱硬化性樹脂、多
価アクリル系モノマー等の感光性モノマー、グリコール
エーテル系溶剤などを含むペースト状の流動体が挙げら
れ、その粘度は２５℃で１〜１０Ｐａ・ｓに調整されて
いることが望ましい。また、上記ソルダーレジスト組成
物は、エラストマーや無機フィラーが配合されていても
よい。また、ソルダーレジスト組成物として、市販のソ
ルダーレジスト組成物を使用してもよい。
としては、例えば、ノボラック型エポキシ樹脂の（メ
タ）アクリレート、イミダゾール硬化剤、２官能性（メ
タ）アクリル酸エステルモノマー、分子量５００〜５０
００程度の（メタ）アクリル酸エステルの重合体、ビス
フェノール型エポキシ樹脂等からなる熱硬化性樹脂、多
価アクリル系モノマー等の感光性モノマー、グリコール
エーテル系溶剤などを含むペースト状の流動体が挙げら
れ、その粘度は２５℃で１〜１０Ｐａ・ｓに調整されて
いることが望ましい。また、上記ソルダーレジスト組成
物は、エラストマーや無機フィラーが配合されていても
よい。また、ソルダーレジスト組成物として、市販のソ
ルダーレジスト組成物を使用してもよい。
【０１１８】上記半田バンプ形成用開口を形成する際に
用いるレーザとしては、上述したバイアホール用開口を
形成する際に用いるレーザと同様のもの等が挙げられ
る。また、この工程で形成する半田バンプ形成用開口の
形成位置は、半導体素子の直上以外の領域であることが
望ましい。
用いるレーザとしては、上述したバイアホール用開口を
形成する際に用いるレーザと同様のもの等が挙げられ
る。また、この工程で形成する半田バンプ形成用開口の
形成位置は、半導体素子の直上以外の領域であることが
望ましい。
【０１１９】（１３）次に、上記半田バンプ形成用開口
の底面に露出した導体回路の表面に、必要に応じて、半
田パッドを形成する。上記半田パッドは、ニッケル、パ
ラジウム、金、銀、白金等の耐食性金属により上記導体
回路表面を被覆することにより形成することができる。
具体的には、ニッケル−金、ニッケル−銀、ニッケル−
パラジウム、ニッケル−パラジウム−金等の金属により
形成することが望ましい。また、上記半田パッドは、例
えば、めっき、蒸着、電着等の方法を用いて形成するこ
とができるが、これらのなかでは、被覆層の均一性に優
れるという点からめっきが望ましい。
の底面に露出した導体回路の表面に、必要に応じて、半
田パッドを形成する。上記半田パッドは、ニッケル、パ
ラジウム、金、銀、白金等の耐食性金属により上記導体
回路表面を被覆することにより形成することができる。
具体的には、ニッケル−金、ニッケル−銀、ニッケル−
パラジウム、ニッケル−パラジウム−金等の金属により
形成することが望ましい。また、上記半田パッドは、例
えば、めっき、蒸着、電着等の方法を用いて形成するこ
とができるが、これらのなかでは、被覆層の均一性に優
れるという点からめっきが望ましい。
【０１２０】（１４）次に、上記半田バンプ形成用開口
に半田ペーストを充填し、リフロー処理を施したり、半
田ペースト充填した後、導電性ピンを取り付け、さらに
リフロー処理を施したりすることにより半田バンプやＢ
ＧＡ(Ball Grid Array) 、ＰＧＡ（Pin Grid Array) を
形成する。
に半田ペーストを充填し、リフロー処理を施したり、半
田ペースト充填した後、導電性ピンを取り付け、さらに
リフロー処理を施したりすることにより半田バンプやＢ
ＧＡ(Ball Grid Array) 、ＰＧＡ（Pin Grid Array) を
形成する。
【０１２１】また、この工程で形成する半田バンプや導
電性接続ピン等の外部接続端子の形成位置は、半導体素
子の直上以外の領域であることが望ましい。この理由
は、以下の通りである。即ち、多層プリント配線板にお
いて、外部接続端子の周囲で剥離やクラックが発生する
場合、その原因は、半導体素子、ソルダーレジスト層、
層間樹脂絶縁層および外部基板の熱膨張係数の差にある
ことが多い。具体的には、セラミックからなる半導体素
子および外部基板は、熱膨張係数が小さく、熱膨張によ
る伸びが小さいのに対し、樹脂からなる層間樹脂絶縁層
およびソルダーレジスト層は、半導体素子および外部基
板と比較して熱膨張係数が大きく、熱膨張による伸びが
大きいため、この熱膨張係数の差に起因して外部接続端
子の周囲などに応力が集中し、剥離やクラックの発生の
原因となる。
電性接続ピン等の外部接続端子の形成位置は、半導体素
子の直上以外の領域であることが望ましい。この理由
は、以下の通りである。即ち、多層プリント配線板にお
いて、外部接続端子の周囲で剥離やクラックが発生する
場合、その原因は、半導体素子、ソルダーレジスト層、
層間樹脂絶縁層および外部基板の熱膨張係数の差にある
ことが多い。具体的には、セラミックからなる半導体素
子および外部基板は、熱膨張係数が小さく、熱膨張によ
る伸びが小さいのに対し、樹脂からなる層間樹脂絶縁層
およびソルダーレジスト層は、半導体素子および外部基
板と比較して熱膨張係数が大きく、熱膨張による伸びが
大きいため、この熱膨張係数の差に起因して外部接続端
子の周囲などに応力が集中し、剥離やクラックの発生の
原因となる。
【０１２２】そこで、半導体素子の内蔵されていない基
板上の領域に外部接続端子を配設することによって、熱
膨張による影響を小さくすることができ、半田バンプや
導電性接続ピン等の外部接続端子の周囲などに発生する
剥離、クラック等を防止することができる。その結果、
外部接続端子の脱落や位置ズレが防止され、信頼性に優
れる多層プリント配線板を製造することができる。
板上の領域に外部接続端子を配設することによって、熱
膨張による影響を小さくすることができ、半田バンプや
導電性接続ピン等の外部接続端子の周囲などに発生する
剥離、クラック等を防止することができる。その結果、
外部接続端子の脱落や位置ズレが防止され、信頼性に優
れる多層プリント配線板を製造することができる。
【０１２３】このような工程を経ることにより本発明の
多層プリント配線板を製造することができる。なお、製
品認識文字などを形成するための文字印刷工程やソルダ
ーレジスト層の改質のために、酸素や四塩化炭素などの
プラズマ処理を適時行ってもよい。
多層プリント配線板を製造することができる。なお、製
品認識文字などを形成するための文字印刷工程やソルダ
ーレジスト層の改質のために、酸素や四塩化炭素などの
プラズマ処理を適時行ってもよい。
【０１２４】
【実施例】以下、本発明をさらに詳細に説明する。
【０１２５】（実施例１）Ａ．半導体素子の製造
（１）まず、シリコンウエハ２０Ａを出発材料とし（図
１（Ａ）参照）、定法により配線およびパッド２２を形
成した（図１（Ｂ）参照）。 （２）次に、パッド２２および配線の上に、パッシベー
ション膜２４を形成し、パッド２２上に開口２４ａを設
けた（図１（Ｃ）参照）。
１（Ａ）参照）、定法により配線およびパッド２２を形
成した（図１（Ｂ）参照）。 （２）次に、パッド２２および配線の上に、パッシベー
ション膜２４を形成し、パッド２２上に開口２４ａを設
けた（図１（Ｃ）参照）。
【０１２６】（３）次に、パッド２２およびパッシベー
ション膜２４を形成したシリコンウエハ２０Ａ上の全面
に、スパッタリングにより、クロムからなる厚さ０．５
μｍの薄膜層３３を形成した（図２（Ａ）参照）。
ション膜２４を形成したシリコンウエハ２０Ａ上の全面
に、スパッタリングにより、クロムからなる厚さ０．５
μｍの薄膜層３３を形成した（図２（Ａ）参照）。
【０１２７】（４）次に、薄膜層３３上に、市販のドラ
イフィルムを用いてめっきレジスト３５を形成し、さら
に、めっきレジスト３５非形成部分に、電解銅めっきを
施すことにより厚さ１５μｍの電解めっき層３７を形成
した（図２（Ｂ）参照）。
イフィルムを用いてめっきレジスト３５を形成し、さら
に、めっきレジスト３５非形成部分に、電解銅めっきを
施すことにより厚さ１５μｍの電解めっき層３７を形成
した（図２（Ｂ）参照）。
【０１２８】（５）次に、めっきレジスト３５をアルカ
リ溶液で剥離除去し、さらに、めっきレジスト３５下に
存在した薄膜層３３を硫酸と過酸化水素水とからなるエ
ッチング液を用いて除去することにより半導体素子のパ
ッド２２上に直径６０μｍのトランジション層３８を形
成した（図２（Ｃ）参照）。
リ溶液で剥離除去し、さらに、めっきレジスト３５下に
存在した薄膜層３３を硫酸と過酸化水素水とからなるエ
ッチング液を用いて除去することにより半導体素子のパ
ッド２２上に直径６０μｍのトランジション層３８を形
成した（図２（Ｃ）参照）。
【０１２９】さらに、トランジション層３８を形成した
半導体素子にエッチング液を吹き付け、トランジション
層３８の表面を粗化面３８αとした（図３（Ａ）参
照）。なお、エッチング液としては、イミダゾール銅
（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化
カリウム５重量部およびイオン交換水７８重量部を混合
したものを用いた。
半導体素子にエッチング液を吹き付け、トランジション
層３８の表面を粗化面３８αとした（図３（Ａ）参
照）。なお、エッチング液としては、イミダゾール銅
（ＩＩ）錯体１０重量部、グリコール酸７重量部、塩化
カリウム５重量部およびイオン交換水７８重量部を混合
したものを用いた。
【０１３０】（６）次に、シリコンウエハ２０Ａを、ダ
イシング等により個片に分割し、パッド２２上にトラン
ジション層３８が形成された半導体素子２０を作製した
（図３（Ｂ）参照）。
イシング等により個片に分割し、パッド２２上にトラン
ジション層３８が形成された半導体素子２０を作製した
（図３（Ｂ）参照）。
【０１３１】Ｂ．層間樹脂絶縁層形成用樹脂フィルムの
作製 ビスフェノールＡ型エポキシ樹脂（エポキシ当量４６
９、油化シェルエポキシ社製エピコート１００１）３０
重量部、クレゾールノボラック型エポキシ樹脂（エポキ
シ当量２１５、大日本インキ化学工業社製 エピクロン
Ｎ−６７３）４０重量部、トリアジン構造含有フェノー
ルノボラック樹脂（フェノール性水酸基当量１２０、大
日本インキ化学工業社製 フェノライトＫＡ−７０５
２）３０重量部をエチルジグリコールアセテート２０重
量部、ソルベントナフサ２０重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
（ナガセ化成工業社製 デナレックスＲ−４５ＥＰＴ）
１５重量部と２−フェニル−４、５−ビス（ヒドロキシ
メチル）イミダゾール粉砕品１．５重量部、微粉砕シリ
カ２重量部、シリコン系消泡剤０．５重量部を添加し樹
脂複合体の溶液を調製した。得られた樹脂複合体の溶液
を厚さ３８μｍのＰＥＴフィルム上に乾燥後の厚さが５
０μｍとなるようにロールコーターを用いて塗布した
後、８０〜１２０℃で１０分間乾燥させることにより、
層間樹脂絶縁層形成用樹脂フィルムを作製した。
作製 ビスフェノールＡ型エポキシ樹脂（エポキシ当量４６
９、油化シェルエポキシ社製エピコート１００１）３０
重量部、クレゾールノボラック型エポキシ樹脂（エポキ
シ当量２１５、大日本インキ化学工業社製 エピクロン
Ｎ−６７３）４０重量部、トリアジン構造含有フェノー
ルノボラック樹脂（フェノール性水酸基当量１２０、大
日本インキ化学工業社製 フェノライトＫＡ−７０５
２）３０重量部をエチルジグリコールアセテート２０重
量部、ソルベントナフサ２０重量部に攪拌しながら加熱
溶解させ、そこへ末端エポキシ化ポリブタジエンゴム
（ナガセ化成工業社製 デナレックスＲ−４５ＥＰＴ）
１５重量部と２−フェニル−４、５−ビス（ヒドロキシ
メチル）イミダゾール粉砕品１．５重量部、微粉砕シリ
カ２重量部、シリコン系消泡剤０．５重量部を添加し樹
脂複合体の溶液を調製した。得られた樹脂複合体の溶液
を厚さ３８μｍのＰＥＴフィルム上に乾燥後の厚さが５
０μｍとなるようにロールコーターを用いて塗布した
後、８０〜１２０℃で１０分間乾燥させることにより、
層間樹脂絶縁層形成用樹脂フィルムを作製した。
【０１３２】Ｃ．ＩＣ内蔵多層プリント配線板の製造
（１）まず、ガラスクロス等の心材にエポキシ樹脂を含
浸させたプリプレグを積層した絶縁樹脂基板（コア基
板）３０を出発材料とした（図４（Ａ）参照）。次に、
コア基板３０の片面に、ザクリ加工により半導体素子収
納用の凹部３２を形成した（図４（Ｂ）参照）。
浸させたプリプレグを積層した絶縁樹脂基板（コア基
板）３０を出発材料とした（図４（Ａ）参照）。次に、
コア基板３０の片面に、ザクリ加工により半導体素子収
納用の凹部３２を形成した（図４（Ｂ）参照）。
【０１３３】（２）次に、凹部３２内に、接着剤を印刷
機を用いて塗布し、未硬化の接着剤３４′の層を形成し
た（図４（Ｃ）参照）。ここで、接着剤としては、熱硬
化性樹脂としてエポキシ樹脂４５重量％、酸無水物系硬
化剤としてテトラヒドロ無水フタル酸５重量％、およ
び、粒子としてシリカ粒子４０重量％を溶剤（キシレ
ン）中で均一に混合したものを用いた。
機を用いて塗布し、未硬化の接着剤３４′の層を形成し
た（図４（Ｃ）参照）。ここで、接着剤としては、熱硬
化性樹脂としてエポキシ樹脂４５重量％、酸無水物系硬
化剤としてテトラヒドロ無水フタル酸５重量％、およ
び、粒子としてシリカ粒子４０重量％を溶剤（キシレ
ン）中で均一に混合したものを用いた。
【０１３４】（３）次に、上記Ａで作製した半導体素子
２０の壁面全体に、下記の条件で紫外線・オゾン洗浄を
施し、その後、半導体素子２０を凹部３２上に載置し、
その上面を押すことにより、半導体素子２０を凹部３２
内に収納した。続いて、１００℃で１時間および１８０
℃で２時間の条件で、未硬化の接着剤３４′の層に硬化
処理を施すことにより半導体素子２０を接着剤層３４を
介して凹部３２内に完全に内蔵した（図４（Ｄ）参
照）。
２０の壁面全体に、下記の条件で紫外線・オゾン洗浄を
施し、その後、半導体素子２０を凹部３２上に載置し、
その上面を押すことにより、半導体素子２０を凹部３２
内に収納した。続いて、１００℃で１時間および１８０
℃で２時間の条件で、未硬化の接着剤３４′の層に硬化
処理を施すことにより半導体素子２０を接着剤層３４を
介して凹部３２内に完全に内蔵した（図４（Ｄ）参
照）。
【０１３５】上記紫外線・オゾン洗浄は、紫外線洗浄装
置（サムコインターナショナル研究所社製、ＵＶ ＤＲ
Ｙ ＳＴＲＩＰＰＥＲ／ＣＬＥＡＮＥＲ ＵＶ−６６０
０）を用い、波長２５４ｎｍの紫外線強度５０ｍＷ／ｃ
ｍ２、オゾン濃度８０ｖｏｌｐｐｍ、処理時間３分間、
半導体素子温度１２０℃の条件で行った。
置（サムコインターナショナル研究所社製、ＵＶ ＤＲ
Ｙ ＳＴＲＩＰＰＥＲ／ＣＬＥＡＮＥＲ ＵＶ−６６０
０）を用い、波長２５４ｎｍの紫外線強度５０ｍＷ／ｃ
ｍ２、オゾン濃度８０ｖｏｌｐｐｍ、処理時間３分間、
半導体素子温度１２０℃の条件で行った。
【０１３６】（４）次に、半導体素子を内蔵した基板３
０上に、上記Ｂで作製したフィルムを、以下の方法によ
り真空ラミネータ装置を用いて張り付けることにより樹
脂複合体フィルム層５０′を形成した（図５（Ａ）参
照）。即ち、樹脂フィルムを上記基板上に載置し、真空
度７５Ｐａ、圧力０．４ＭＰａ、温度８０℃、圧着時間
６０秒の条件で張り付け、その後、１００℃で３０分、
１５０度で１時間熱硬化させた。
０上に、上記Ｂで作製したフィルムを、以下の方法によ
り真空ラミネータ装置を用いて張り付けることにより樹
脂複合体フィルム層５０′を形成した（図５（Ａ）参
照）。即ち、樹脂フィルムを上記基板上に載置し、真空
度７５Ｐａ、圧力０．４ＭＰａ、温度８０℃、圧着時間
６０秒の条件で張り付け、その後、１００℃で３０分、
１５０度で１時間熱硬化させた。
【０１３７】（５）次に、樹脂フィルム層５０′上に、
貫通孔が形成されたマスクを介して、波長１０．４μｍ
のＣＯ２ガスレーザにて、ビーム径４．０ｍｍ、トップ
ハットモード、パルス幅８．０μ秒、マスクの貫通孔の
径１．０ｍｍ、２ショットの条件で樹脂複合体フィルム
層５０′に、直径６０μｍのバイアホール用開口４８を
形成し、層間樹脂絶縁層５０とした（図５（Ｂ）参
照）。
貫通孔が形成されたマスクを介して、波長１０．４μｍ
のＣＯ２ガスレーザにて、ビーム径４．０ｍｍ、トップ
ハットモード、パルス幅８．０μ秒、マスクの貫通孔の
径１．０ｍｍ、２ショットの条件で樹脂複合体フィルム
層５０′に、直径６０μｍのバイアホール用開口４８を
形成し、層間樹脂絶縁層５０とした（図５（Ｂ）参
照）。
【０１３８】（６）層間樹脂絶縁層５０を形成した基板
を、８００ｇ／ｌのクロム酸を含む７０℃の溶液に１９
分間浸漬し、層間樹脂絶縁層５０の表面に存在するエポ
キシ樹脂粒子を溶解除去することにより、バイアホール
用開口４８の内壁を含む層間樹脂絶縁層５０の表面に粗
化面５０αを形成した（図５（Ｃ）参照）。
を、８００ｇ／ｌのクロム酸を含む７０℃の溶液に１９
分間浸漬し、層間樹脂絶縁層５０の表面に存在するエポ
キシ樹脂粒子を溶解除去することにより、バイアホール
用開口４８の内壁を含む層間樹脂絶縁層５０の表面に粗
化面５０αを形成した（図５（Ｃ）参照）。
【０１３９】（７）次に、上記処理を終えた基板を、中
和溶液（シプレイ社製）に浸漬してから水洗いした。さ
らに、粗化面５０αが形成された層間樹脂絶縁層５０の
表面に、パラジウム触媒を付与することにより、層間樹
脂絶縁層５０の表面（バイアホール用開口４８の内壁面
を含む）に触媒核を付着させた（図示せず）。即ち、層
間樹脂絶縁層５０を形成した基板を塩化パラジウム（Ｐ
ｄＣｌ２）と塩化第一スズ（ＳｎＣｌ２）とを含む触媒
溶液中に浸漬し、パラジウム金属を析出させることによ
り触媒を付与した。
和溶液（シプレイ社製）に浸漬してから水洗いした。さ
らに、粗化面５０αが形成された層間樹脂絶縁層５０の
表面に、パラジウム触媒を付与することにより、層間樹
脂絶縁層５０の表面（バイアホール用開口４８の内壁面
を含む）に触媒核を付着させた（図示せず）。即ち、層
間樹脂絶縁層５０を形成した基板を塩化パラジウム（Ｐ
ｄＣｌ２）と塩化第一スズ（ＳｎＣｌ２）とを含む触媒
溶液中に浸漬し、パラジウム金属を析出させることによ
り触媒を付与した。
【０１４０】（８）次に、以下の組成の無電解銅めっき
液中に、層間樹脂絶縁層５０を形成した基板を浸漬し、
層間樹脂絶縁層５０の表面（バイアホール用開口４８の
内壁面を含む）に厚さ０．６〜３．０μｍの薄膜導体層
５２を形成した（図６（Ａ）参照）。 ［無電解めっき水溶液］ ＮｉＳＯ４ ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．２００ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピリジル １００ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ ［無電解めっき条件］ 液温度３４℃で４０分
液中に、層間樹脂絶縁層５０を形成した基板を浸漬し、
層間樹脂絶縁層５０の表面（バイアホール用開口４８の
内壁面を含む）に厚さ０．６〜３．０μｍの薄膜導体層
５２を形成した（図６（Ａ）参照）。 ［無電解めっき水溶液］ ＮｉＳＯ４ ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．２００ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピリジル １００ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ ［無電解めっき条件］ 液温度３４℃で４０分
【０１４１】（９）次に、市販の感光性ドライフィルム
を薄膜導体層５２に張り付け、マスクを載置して１００
ｍＪ／ｃｍ２で露光し、０．８％の炭酸ナトリウム水溶
液で現像処理することにより、厚さ２５μｍのめっきレ
ジスト５４を形成した（図６（Ｂ）参照）。その後、薄
膜導体層５２をめっきリードとして下記の条件で電解銅
めっきを行い、上記めっきレジスト非形成部に厚さ１８
μｍの電解銅めっき層５６を形成した（図６（Ｃ）参
照）。
を薄膜導体層５２に張り付け、マスクを載置して１００
ｍＪ／ｃｍ２で露光し、０．８％の炭酸ナトリウム水溶
液で現像処理することにより、厚さ２５μｍのめっきレ
ジスト５４を形成した（図６（Ｂ）参照）。その後、薄
膜導体層５２をめっきリードとして下記の条件で電解銅
めっきを行い、上記めっきレジスト非形成部に厚さ１８
μｍの電解銅めっき層５６を形成した（図６（Ｃ）参
照）。
【０１４２】〔電解銅めっき水溶液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤（アトテックジャパン社製、カパラシドＨＬ）
１９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ２
時間 ６５分
温度 ２２℃±２℃
【０１４３】（１０）次に、めっきレジスト５４を５％
ＫＯＨで剥離除去した後、そのめっきレジスト下に存在
していた薄膜導体層５２をエッチングにて溶解除去し、
薄膜導体層５２と電解めっき層５６からなる厚さ１５μ
ｍの導体回路５８およびバイアホール６０を形成した
（図７（Ａ）参照）。その後、導体回路５８（バイアホ
ール６０を含む）を形成した基板にエッチング液をスプ
レイで吹きつけ、導体回路５８の表面に粗化面５８αを
形成した（図７（Ｂ）参照）。ここで、エッチング液と
しては、イミダゾール銅（ＩＩ）錯体１０重量部、グリ
コール酸７重量部、塩化カリウム５重量部およびイオン
交換水７８重量部を混合したものを使用した。
ＫＯＨで剥離除去した後、そのめっきレジスト下に存在
していた薄膜導体層５２をエッチングにて溶解除去し、
薄膜導体層５２と電解めっき層５６からなる厚さ１５μ
ｍの導体回路５８およびバイアホール６０を形成した
（図７（Ａ）参照）。その後、導体回路５８（バイアホ
ール６０を含む）を形成した基板にエッチング液をスプ
レイで吹きつけ、導体回路５８の表面に粗化面５８αを
形成した（図７（Ｂ）参照）。ここで、エッチング液と
しては、イミダゾール銅（ＩＩ）錯体１０重量部、グリ
コール酸７重量部、塩化カリウム５重量部およびイオン
交換水７８重量部を混合したものを使用した。
【０１４４】（１１）次に、（４）〜（１０）の工程を
２回繰り返すことにより、さらに上層の層間樹脂絶縁層
５０および導体回路５８（バイアホール６０を含む）を
形成した（図７（Ｃ）参照）。
２回繰り返すことにより、さらに上層の層間樹脂絶縁層
５０および導体回路５８（バイアホール６０を含む）を
形成した（図７（Ｃ）参照）。
【０１４５】（１２）次に、ジエチレングリコールジメ
チルエーテル（ＤＭＤＧ）に６０重量％の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
（日本化薬社製）のエポキシ基５０％をアクリル化した
感光性付与のオリゴマー（分子量４０００）４６．６７
重量部、メチルエチルケトンに溶解させた８０重量％の
ビスフェノールＡ型エポキシ樹脂（油化シェル社製、商
品名：エピコート１００１）１５重量部、イミダゾール
硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）
１．６重量部、感光性モノマーである多官能アクリルモ
ノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、
同じく多価アクリルモノマー（共栄化学社製、商品名：
ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ
社製、商品名：Ｓ−６５）０．７１重量部を容器にと
り、攪拌、混合して混合組成物を調整し、この混合組成
物に対して光重量開始剤としてベンゾフェノン（関東化
学社製）２．０重量部、光増感剤としてのミヒラーケト
ン（関東化学社製）０．２重量部を加えて、粘度を２５
℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物
を得た。なお、粘度測定は、Ｂ型粘度計（東京計器社
製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターＮ
ｏ．４、６ｒｐｍの場合はローターＮｏ．３によった。
チルエーテル（ＤＭＤＧ）に６０重量％の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
（日本化薬社製）のエポキシ基５０％をアクリル化した
感光性付与のオリゴマー（分子量４０００）４６．６７
重量部、メチルエチルケトンに溶解させた８０重量％の
ビスフェノールＡ型エポキシ樹脂（油化シェル社製、商
品名：エピコート１００１）１５重量部、イミダゾール
硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）
１．６重量部、感光性モノマーである多官能アクリルモ
ノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、
同じく多価アクリルモノマー（共栄化学社製、商品名：
ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ
社製、商品名：Ｓ−６５）０．７１重量部を容器にと
り、攪拌、混合して混合組成物を調整し、この混合組成
物に対して光重量開始剤としてベンゾフェノン（関東化
学社製）２．０重量部、光増感剤としてのミヒラーケト
ン（関東化学社製）０．２重量部を加えて、粘度を２５
℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物
を得た。なお、粘度測定は、Ｂ型粘度計（東京計器社
製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターＮ
ｏ．４、６ｒｐｍの場合はローターＮｏ．３によった。
【０１４６】（１３）次に、基板３０に、上記ソルダー
レジスト組成物を２０μｍの厚さで塗布し、７０℃で２
０分間、７０℃で３０分間の条件で乾燥処理を行った
後、ソルダーレジストレジスト開口部のパターンが描画
された厚さ５ｍｍのフォトマスクを密着載置し、１００
０ｍＪ／ｃｍ２の紫外線で露光した後、ＤＭＴＧ溶液で
現像処理することにより、２００μｍの直径の開口７１
を有するソルダーレジスト層７０を形成した（図８
（Ａ）参照）。
レジスト組成物を２０μｍの厚さで塗布し、７０℃で２
０分間、７０℃で３０分間の条件で乾燥処理を行った
後、ソルダーレジストレジスト開口部のパターンが描画
された厚さ５ｍｍのフォトマスクを密着載置し、１００
０ｍＪ／ｃｍ２の紫外線で露光した後、ＤＭＴＧ溶液で
現像処理することにより、２００μｍの直径の開口７１
を有するソルダーレジスト層７０を形成した（図８
（Ａ）参照）。
【０１４７】（１４）次に、ソルダーレジスト層７０を
形成した基板を、塩化ニッケル（２．３×１０−１ｍｏ
ｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０−１ｍ
ｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０−１ｍ
ｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき
液に２０分間浸漬して、開口部７１に厚さ５μｍのニッ
ケルめっき層７２を形成した。さらに、その基板を、シ
アン化金カリウム（７．６×１０−３ｍｏｌ／ｌ）、塩
化アンモニウム（１．９×１０−１ｍｏｌ／ｌ）、クエ
ン酸ナトリウム（１．２×１０−１ｍｏｌ／ｌ）、次亜
リン酸ナトリウム（１．７×１０−１ｍｏｌ／ｌ）を含
む無電解めっき液に８０℃の条件で７．５分間浸漬し
て、ニッケルめっき層７２上に厚さ０．０３μｍの金め
っき層７４を形成することで、導体回路５８に半田パッ
ド７５を形成した（図８（Ｂ）参照）。
形成した基板を、塩化ニッケル（２．３×１０−１ｍｏ
ｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０−１ｍ
ｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０−１ｍ
ｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき
液に２０分間浸漬して、開口部７１に厚さ５μｍのニッ
ケルめっき層７２を形成した。さらに、その基板を、シ
アン化金カリウム（７．６×１０−３ｍｏｌ／ｌ）、塩
化アンモニウム（１．９×１０−１ｍｏｌ／ｌ）、クエ
ン酸ナトリウム（１．２×１０−１ｍｏｌ／ｌ）、次亜
リン酸ナトリウム（１．７×１０−１ｍｏｌ／ｌ）を含
む無電解めっき液に８０℃の条件で７．５分間浸漬し
て、ニッケルめっき層７２上に厚さ０．０３μｍの金め
っき層７４を形成することで、導体回路５８に半田パッ
ド７５を形成した（図８（Ｂ）参照）。
【０１４８】（１５）この後、ソルダーレジスト層７０
の開口部７１に、はんだペーストを印刷して、２００℃
でリフローすることにより、半田バンプ７６を形成し
た。これにより、半導体素子２０を内蔵し、半田バンプ
７６を有する多層プリント配線板１０を得た（図９参
照）。なお、本実施例で製造した多層プリント配線板で
は、半導体素子の直上の領域（図９中、Ｒ１の領域）に
は、半田バンプが形成されておらず、これ以外の領域
（図９中、Ｒ２の領域）に半田バンプが形成されてい
る。
の開口部７１に、はんだペーストを印刷して、２００℃
でリフローすることにより、半田バンプ７６を形成し
た。これにより、半導体素子２０を内蔵し、半田バンプ
７６を有する多層プリント配線板１０を得た（図９参
照）。なお、本実施例で製造した多層プリント配線板で
は、半導体素子の直上の領域（図９中、Ｒ１の領域）に
は、半田バンプが形成されておらず、これ以外の領域
（図９中、Ｒ２の領域）に半田バンプが形成されてい
る。
【０１４９】（実施例２）
Ａ．半導体素子の製造
実施例１のＡにおいて、（３）〜（５）の工程を行わな
かった以外は、実施例１のＡと同様にして、パッド部分
にトランジション層を有さない半導体素子を作製した。
かった以外は、実施例１のＡと同様にして、パッド部分
にトランジション層を有さない半導体素子を作製した。
【０１５０】Ｂ．層間樹脂絶縁層形成用フィルムの作製
実施例１のＢと同様の方法により行った。
【０１５１】Ｃ．ＩＣ内蔵多層プリント配線板の製造
（１）厚さ０．８μｍのビスマレイミドトリアジン樹脂
基板（コア基板）１３０を出発材料とした（図１０
（Ａ）参照）。次に、コア基板１３０の片面に、ザクリ
加工により半導体素子収納用の凹部１３２を形成した
（図１０（Ｂ）参照）。
基板（コア基板）１３０を出発材料とした（図１０
（Ａ）参照）。次に、コア基板１３０の片面に、ザクリ
加工により半導体素子収納用の凹部１３２を形成した
（図１０（Ｂ）参照）。
【０１５２】（２）次に、凹部１３２内に、接着剤を印
刷機を用いて塗布し、未硬化の接着剤１３４′の層を形
成した（図１０（Ｃ）参照）。ここで、接着剤として
は、熱硬化性樹脂としてエポキシ樹脂４５重量％、酸無
水物系硬化剤としてメチルテトラヒドロ無水フタル酸５
重量％、および、粒子としてシリカ粒子４０重量％を溶
剤（キシレン）中で均一に混合した樹脂組成物を用い
た。
刷機を用いて塗布し、未硬化の接着剤１３４′の層を形
成した（図１０（Ｃ）参照）。ここで、接着剤として
は、熱硬化性樹脂としてエポキシ樹脂４５重量％、酸無
水物系硬化剤としてメチルテトラヒドロ無水フタル酸５
重量％、および、粒子としてシリカ粒子４０重量％を溶
剤（キシレン）中で均一に混合した樹脂組成物を用い
た。
【０１５３】（３）次に、上記Ａで作製した半導体素子
１２０の壁面全体に、下記の条件で紫外線・オゾン洗浄
を施し、その後、半導体素子１２０を凹部１３２上に載
置し、その上面を押すことにより、半導体素子１２０を
凹部１３２内に収納した。続いて、１００℃で２時間お
よび１５０℃で５時間の条件で、未硬化の接着剤１３
４′の層に硬化処理を施すことにより半導体素子１２０
を充填樹脂層１３４を介して凹部１３２内に完全に内蔵
した（図１１（Ａ）参照）。
１２０の壁面全体に、下記の条件で紫外線・オゾン洗浄
を施し、その後、半導体素子１２０を凹部１３２上に載
置し、その上面を押すことにより、半導体素子１２０を
凹部１３２内に収納した。続いて、１００℃で２時間お
よび１５０℃で５時間の条件で、未硬化の接着剤１３
４′の層に硬化処理を施すことにより半導体素子１２０
を充填樹脂層１３４を介して凹部１３２内に完全に内蔵
した（図１１（Ａ）参照）。
【０１５４】上記紫外線・オゾン洗浄は、紫外線洗浄装
置（サムコインターナショナル研究所社製、ＵＶ−６６
００）を用い、波長２５４ｎｍの紫外線強度６０ｍＷ／
ｃｍ２、オゾン濃度１００ｖｏｌｐｐｍ、処理時間３分
間、半導体素子温度１００℃の条件で行った。
置（サムコインターナショナル研究所社製、ＵＶ−６６
００）を用い、波長２５４ｎｍの紫外線強度６０ｍＷ／
ｃｍ２、オゾン濃度１００ｖｏｌｐｐｍ、処理時間３分
間、半導体素子温度１００℃の条件で行った。
【０１５５】（４）次に、Ｚｎをターゲットにしたスパ
ッタリングを、日本真空技術株式会社製のＳＶ−４５４
０を用い、ガス圧０．６Ｐａ、温度８０℃、電力２００
Ｗ、時間５分間の条件で行い、半導体素子１２０を内蔵
したコア基板１３０の全面に厚さ０．１μｍのＺｎ膜を
形成し、さらに、Ｚｎ膜上に無電解銅めっきにより厚さ
０．７μｍの無電解銅めっき膜を形成することにより、
亜鉛と銅とからなる薄膜層１３３を形成した（図１１
（Ｂ）参照）。
ッタリングを、日本真空技術株式会社製のＳＶ−４５４
０を用い、ガス圧０．６Ｐａ、温度８０℃、電力２００
Ｗ、時間５分間の条件で行い、半導体素子１２０を内蔵
したコア基板１３０の全面に厚さ０．１μｍのＺｎ膜を
形成し、さらに、Ｚｎ膜上に無電解銅めっきにより厚さ
０．７μｍの無電解銅めっき膜を形成することにより、
亜鉛と銅とからなる薄膜層１３３を形成した（図１１
（Ｂ）参照）。
【０１５６】（５）次に、薄膜層１３３上に、感光性ド
ライフィルムを張り付け、その後、該感光性ドライフィ
ルム上に、パッド１２２に対応するパターンが形成され
たマスクを載置し、露光・現像処理を施すことにより、
パッド１２２の上部に開口を有するめっきレジスト１３
５を形成した。さらに、めっきレジスト１３５非形成部
に、以下の条件で電解銅めっきを施して電解銅めっき層
１３７を設けた（図１１（Ｃ）参照）。
ライフィルムを張り付け、その後、該感光性ドライフィ
ルム上に、パッド１２２に対応するパターンが形成され
たマスクを載置し、露光・現像処理を施すことにより、
パッド１２２の上部に開口を有するめっきレジスト１３
５を形成した。さらに、めっきレジスト１３５非形成部
に、以下の条件で電解銅めっきを施して電解銅めっき層
１３７を設けた（図１１（Ｃ）参照）。
【０１５７】〔電解銅めっき水溶液〕
硫酸 ２．２４ ｍｏｌ／ｌ
硫酸銅 ０．２６ ｍｏｌ／ｌ
添加剤（アトテックジャパン社製、カパラシドＨＬ）
１９．５ ｍｌ／ｌ
〔電解めっき条件〕
電流密度 １Ａ／ｄｍ２
時間 ６５分
温度 ２２℃±２℃
【０１５８】（６）さらに、めっきレジスト１３５を除
去した後、めっきレジスト１３５下の薄膜層１３３をエ
ッチングにより除去することにより、半導体素子のパッ
ド１２２上に直径６０μｍのトランジション層１３８を
形成した（図１２（Ａ）参照）。なお、エッチング液と
しては、硫酸と過酸化水素との混合液を用いた。
去した後、めっきレジスト１３５下の薄膜層１３３をエ
ッチングにより除去することにより、半導体素子のパッ
ド１２２上に直径６０μｍのトランジション層１３８を
形成した（図１２（Ａ）参照）。なお、エッチング液と
しては、硫酸と過酸化水素との混合液を用いた。
【０１５９】（７）次に、トランジション層１３８を形
成したコア基板１３０にエッチング液をスプレイで吹き
つけ、トランジション層１３８の表面に粗化面（図示せ
ず）を形成した。ここで、エッチング液としては、イミ
ダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重
量部、塩化カリウム５重量部およびイオン交換水７８重
量部を混合したものを使用した。
成したコア基板１３０にエッチング液をスプレイで吹き
つけ、トランジション層１３８の表面に粗化面（図示せ
ず）を形成した。ここで、エッチング液としては、イミ
ダゾール銅（ＩＩ）錯体１０重量部、グリコール酸７重
量部、塩化カリウム５重量部およびイオン交換水７８重
量部を混合したものを使用した。
【０１６０】（８）次に、半導体素子１２０を内蔵した
コア基板１３０上に、Ｂで作製した樹脂フィルムを、以
下の方法により真空ラミネータ装置を用いて張り付ける
ことにより樹脂複合体フィルム層１５０′を形成した
（図１２（Ｂ）参照）。即ち、樹脂フィルムを上記基板
上に載置し、真空度７５Ｐａ、圧力０．４ＭＰａ、温度
８０℃、圧着時間６０秒の条件で張り付け、その後、１
００℃で３０分、１５０度で１時間熱硬化させた。
コア基板１３０上に、Ｂで作製した樹脂フィルムを、以
下の方法により真空ラミネータ装置を用いて張り付ける
ことにより樹脂複合体フィルム層１５０′を形成した
（図１２（Ｂ）参照）。即ち、樹脂フィルムを上記基板
上に載置し、真空度７５Ｐａ、圧力０．４ＭＰａ、温度
８０℃、圧着時間６０秒の条件で張り付け、その後、１
００℃で３０分、１５０度で１時間熱硬化させた。
【０１６１】（９）次いで、樹脂複合体フィルム層１５
０′上に、貫通孔が形成されたマスクを介して、波長１
０．４μｍのＣＯ２ガスレーザにて、ビーム径４．０ｍ
ｍ、トップハットモード、パルス幅８．０μ秒、マスク
の貫通孔の径１．０ｍｍ、２ショットの条件で樹脂複合
体フィルム層１５０′に、直径６０μｍのバイアホール
用開口１４８を形成し、層間樹脂絶縁層１５０とした
（図１２（Ｃ）参照）。
０′上に、貫通孔が形成されたマスクを介して、波長１
０．４μｍのＣＯ２ガスレーザにて、ビーム径４．０ｍ
ｍ、トップハットモード、パルス幅８．０μ秒、マスク
の貫通孔の径１．０ｍｍ、２ショットの条件で樹脂複合
体フィルム層１５０′に、直径６０μｍのバイアホール
用開口１４８を形成し、層間樹脂絶縁層１５０とした
（図１２（Ｃ）参照）。
【０１６２】（１０）さらに、層間樹脂絶縁層１５０を
形成した基板を、８００ｇ／ｌのクロム酸を含む７０℃
の溶液に１９分間浸漬し、層間樹脂絶縁層５０の表面に
存在するエポキシ樹脂粒子を溶解除去することにより、
バイアホール用開口１４８の内壁を含む層間樹脂絶縁層
１５０の表面に粗化面（図示せず）を形成した。
形成した基板を、８００ｇ／ｌのクロム酸を含む７０℃
の溶液に１９分間浸漬し、層間樹脂絶縁層５０の表面に
存在するエポキシ樹脂粒子を溶解除去することにより、
バイアホール用開口１４８の内壁を含む層間樹脂絶縁層
１５０の表面に粗化面（図示せず）を形成した。
【０１６３】（１１）次に、上記処理を終えた基板を、
中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗化面を形成した層間樹脂絶縁層１５０の表面
に、パラジウム触媒（アトテック社製）を付与すること
により、層間樹脂絶縁層１５０の表面およびバイアホー
ル用開口１４８の内壁面に触媒核を付着させた。
中和溶液（シプレイ社製）に浸漬してから水洗いした。
さらに、粗化面を形成した層間樹脂絶縁層１５０の表面
に、パラジウム触媒（アトテック社製）を付与すること
により、層間樹脂絶縁層１５０の表面およびバイアホー
ル用開口１４８の内壁面に触媒核を付着させた。
【０１６４】（１２）続いて、以下の組成の無電解銅め
っき水溶液中に基板を浸漬して、層間樹脂絶縁層１５０
の表面全体（バイアホール用開口１４８の内壁面を含
む）に厚さ０．６〜０．９μｍの銅からなる薄膜導体層
１５２を形成した（図１３（Ａ）参照）。 〔無電解めっき水溶液〕 ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．０３０ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピリジル ４０ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ 〔無電解めっき条件〕 ３５℃の液温度で４０分
っき水溶液中に基板を浸漬して、層間樹脂絶縁層１５０
の表面全体（バイアホール用開口１４８の内壁面を含
む）に厚さ０．６〜０．９μｍの銅からなる薄膜導体層
１５２を形成した（図１３（Ａ）参照）。 〔無電解めっき水溶液〕 ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ 酒石酸 ０．２００ ｍｏｌ／ｌ 硫酸銅 ０．０３０ ｍｏｌ／ｌ ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ ＮａＯＨ ０．１００ ｍｏｌ／ｌ α、α′−ビピリジル ４０ ｍｇ／ｌ ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ 〔無電解めっき条件〕 ３５℃の液温度で４０分
【０１６５】（１３）次に、薄膜導体層１５２上の一部
にドライフィルムを用いてめっきレジスト１５４を形成
した（図１３（Ｂ）参照）。その後、薄膜導体層１５２
をめっきリードとして上記（５）と同様の条件で電解銅
めっきを行い、上記めっきレジスト非形成部に電解銅め
っき層１５６を形成した（図１３（Ｃ）参照）。
にドライフィルムを用いてめっきレジスト１５４を形成
した（図１３（Ｂ）参照）。その後、薄膜導体層１５２
をめっきリードとして上記（５）と同様の条件で電解銅
めっきを行い、上記めっきレジスト非形成部に電解銅め
っき層１５６を形成した（図１３（Ｃ）参照）。
【０１６６】（１４）次に、めっきレジスト１５４を５
％ＫＯＨで剥離除去した後、そのめっきレジスト下に存
在していた薄膜導体層１５２をエッチングにて溶解除去
し、薄膜導体層１５２と電解めっき層１５６からなる厚
さ１５μｍの導体回路１５８およびバイアホール１６０
を形成した（図１４（Ａ）参照）。その後、導体回路１
５８（バイアホール６０を含む）を形成した基板にエッ
チング液をスプレイで吹きつけ、導体回路１５８表面に
粗化面（図示せず）を形成した。エッチング液として
は、上記（７）の工程で、トランジション層の表面に粗
化面を形成する際に使用したエッチング液と同様のもの
を用いた。
％ＫＯＨで剥離除去した後、そのめっきレジスト下に存
在していた薄膜導体層１５２をエッチングにて溶解除去
し、薄膜導体層１５２と電解めっき層１５６からなる厚
さ１５μｍの導体回路１５８およびバイアホール１６０
を形成した（図１４（Ａ）参照）。その後、導体回路１
５８（バイアホール６０を含む）を形成した基板にエッ
チング液をスプレイで吹きつけ、導体回路１５８表面に
粗化面（図示せず）を形成した。エッチング液として
は、上記（７）の工程で、トランジション層の表面に粗
化面を形成する際に使用したエッチング液と同様のもの
を用いた。
【０１６７】（１５）次に、（８）〜（１４）の工程を
２回繰り返すことにより、さらに上層の層間樹脂絶縁層
１５０および導体回路１５８（バイアホール１６０を含
む）を形成した（図１４（Ｂ）参照）。
２回繰り返すことにより、さらに上層の層間樹脂絶縁層
１５０および導体回路１５８（バイアホール１６０を含
む）を形成した（図１４（Ｂ）参照）。
【０１６８】（１６）次に、実施例１の（１２）の工程
と同様にしてソルダーレジスト組成物を得た。さらに、
最外層に導体回路１５８の形成されたコア基板１３０
に、上記ソルダーレジスト組成物を２０μｍの厚さで塗
布し、７０℃で２０分間、７０℃で３０分間の条件で乾
燥処理を行った後、ソルダーレジストレジスト開口部の
パターンが描画された厚さ５ｍｍのフォトマスクを密着
載置し、さらに、１０００ｍＪ／ｃｍ２の紫外線で露光
し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開
口１７１を有するソルダーレジスト層１７０を形成した
（図１５（Ａ）参照）。
と同様にしてソルダーレジスト組成物を得た。さらに、
最外層に導体回路１５８の形成されたコア基板１３０
に、上記ソルダーレジスト組成物を２０μｍの厚さで塗
布し、７０℃で２０分間、７０℃で３０分間の条件で乾
燥処理を行った後、ソルダーレジストレジスト開口部の
パターンが描画された厚さ５ｍｍのフォトマスクを密着
載置し、さらに、１０００ｍＪ／ｃｍ２の紫外線で露光
し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開
口１７１を有するソルダーレジスト層１７０を形成した
（図１５（Ａ）参照）。
【０１６９】（１７）次に、ソルダーレジスト層１７０
を形成した基板を、塩化ニッケル（２．３×１０−１ｍ
ｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０−１
ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０−１
ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっ
き液に２０分間浸漬して、開口部１７１に厚さ５μｍの
ニッケルめっき層１７２を形成した。さらに、その基板
を、シアン化金カリウム（７．６×１０−３ｍｏｌ／
ｌ）、塩化アンモニウム（１．９×１０−１ｍｏｌ／
ｌ）、クエン酸ナトリウム（１．２×１０−１ｍｏｌ／
ｌ）、次亜リン酸ナトリウム（１．７×１０−１ｍｏｌ
／ｌ）を含む無電解めっき液に８０℃の条件で７．５分
間浸漬して、ニッケルめっき層１７２上に厚さ０．０３
μｍの金めっき層１７４を形成することで、導体回路１
５８に半田パッドを形成した。
を形成した基板を、塩化ニッケル（２．３×１０−１ｍ
ｏｌ／ｌ）、次亜リン酸ナトリウム（２．８×１０−１
ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０−１
ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっ
き液に２０分間浸漬して、開口部１７１に厚さ５μｍの
ニッケルめっき層１７２を形成した。さらに、その基板
を、シアン化金カリウム（７．６×１０−３ｍｏｌ／
ｌ）、塩化アンモニウム（１．９×１０−１ｍｏｌ／
ｌ）、クエン酸ナトリウム（１．２×１０−１ｍｏｌ／
ｌ）、次亜リン酸ナトリウム（１．７×１０−１ｍｏｌ
／ｌ）を含む無電解めっき液に８０℃の条件で７．５分
間浸漬して、ニッケルめっき層１７２上に厚さ０．０３
μｍの金めっき層１７４を形成することで、導体回路１
５８に半田パッドを形成した。
【０１７０】（１８）この後、ソルダーレジスト層１７
０の開口部１７１に、はんだペーストを印刷して、２０
０℃でリフローすることにより、半田バンプ１７６を形
成する。これにより、半導体素子１２０を内蔵し、半田
バンプ１７６を有する多層プリント配線板を得た（図１
５（Ｂ）参照）。
０の開口部１７１に、はんだペーストを印刷して、２０
０℃でリフローすることにより、半田バンプ１７６を形
成する。これにより、半導体素子１２０を内蔵し、半田
バンプ１７６を有する多層プリント配線板を得た（図１
５（Ｂ）参照）。
【０１７１】（比較例１）実施例１のＣの（３）の工程
において、紫外線・オゾン洗浄を行わなかった以外は、
実施例１と同様にして多層プリント配線板を製造した。
において、紫外線・オゾン洗浄を行わなかった以外は、
実施例１と同様にして多層プリント配線板を製造した。
【０１７２】（比較例２）実施例２のＣの（３）の工程
において、紫外線・オゾン洗浄を行わなかった以外は、
実施例１と同様にして多層プリント配線板を製造した。
において、紫外線・オゾン洗浄を行わなかった以外は、
実施例１と同様にして多層プリント配線板を製造した。
【０１７３】このようにして製造した実施例１、２、お
よび、比較例１、２の多層プリント配線板について、信
頼性試験およびヒートサイクル試験を行い、半導体素子
の内蔵状態、および、多層プリント配線板における短
絡、断線等の発生の有無を評価した。なお、これらの評
価は、下記の評価方法を用いて行った。
よび、比較例１、２の多層プリント配線板について、信
頼性試験およびヒートサイクル試験を行い、半導体素子
の内蔵状態、および、多層プリント配線板における短
絡、断線等の発生の有無を評価した。なお、これらの評
価は、下記の評価方法を用いて行った。
【０１７４】評価方法
（１）信頼性試験
得られた多層プリント配線板を相対湿度８５％、温度８
５℃の雰囲気下、１０００時間放置する条件で行った。
５℃の雰囲気下、１０００時間放置する条件で行った。
【０１７５】（２）ヒートサイクル試験
得られた多層プリント配線板を、−６５℃の雰囲気下に
３分間維持した後、１３０℃の雰囲気下に３分間維持す
るサイクルを１０００回繰り返した。
３分間維持した後、１３０℃の雰囲気下に３分間維持す
るサイクルを１０００回繰り返した。
【０１７６】（３）半導体素子の内蔵状態の評価
得られた多層プリント配線板を、半導体素子を通るよう
にカッターで切断し、その断面を顕微鏡で観察した。 （４）短絡、断線等の発生の有無の評価 得られた多層プリント配線板の導通試験を行い、モニタ
ーに表示された結果から短絡、断線等の発生の有無を評
価した。
にカッターで切断し、その断面を顕微鏡で観察した。 （４）短絡、断線等の発生の有無の評価 得られた多層プリント配線板の導通試験を行い、モニタ
ーに表示された結果から短絡、断線等の発生の有無を評
価した。
【０１７７】上記評価の結果、実施例１および２の多層
プリント配線板では、信頼性試験前後、および、ヒート
サイクル試験前後において、半導体素子と接着剤層との
間で剥離は発生していなかった。また、上記多層プリン
ト配線板では、ポップコーン現象も観察されず、半導体
素子は基板内に完全に内蔵されており、また、導通試験
において、短絡や断線の発生は観察されなかった。
プリント配線板では、信頼性試験前後、および、ヒート
サイクル試験前後において、半導体素子と接着剤層との
間で剥離は発生していなかった。また、上記多層プリン
ト配線板では、ポップコーン現象も観察されず、半導体
素子は基板内に完全に内蔵されており、また、導通試験
において、短絡や断線の発生は観察されなかった。
【０１７８】一方、比較例１および２の多層プリント配
線板では、信頼性試験後、および、ヒートサイクル試験
後において、半導体素子と接着剤層との間で剥離は発生
している部分があった。さらに、上記多層プリント配線
板では、信頼性試験後、および、ヒートサイクル試験後
にポップコーン現象や、短絡や断線による導通不良が発
生しているものがあった。これは、半導体素子と接着剤
層との間で剥離が発生したことに起因するものと推定さ
れる。
線板では、信頼性試験後、および、ヒートサイクル試験
後において、半導体素子と接着剤層との間で剥離は発生
している部分があった。さらに、上記多層プリント配線
板では、信頼性試験後、および、ヒートサイクル試験後
にポップコーン現象や、短絡や断線による導通不良が発
生しているものがあった。これは、半導体素子と接着剤
層との間で剥離が発生したことに起因するものと推定さ
れる。
【０１７９】
【発明の効果】以上説明したように、本発明の多層プリ
ント配線板の製造方法では、半導体素子を基板に内蔵す
る前に、該半導体素子の壁面に紫外線・オゾン洗浄を施
すため、基板に内蔵した半導体素子の壁面にはゴミや異
物が付着しておらず、そのため、半導体素子の壁面の異
物の存在に起因した不都合（接着剤層の剥離やポップコ
ーン現象）が発生せず、信頼性に優れる多層プリント配
線板を製造することができる。また、本発明の製造方法
では、製造時に半導体素子を実装するため、経済的に有
利である。
ント配線板の製造方法では、半導体素子を基板に内蔵す
る前に、該半導体素子の壁面に紫外線・オゾン洗浄を施
すため、基板に内蔵した半導体素子の壁面にはゴミや異
物が付着しておらず、そのため、半導体素子の壁面の異
物の存在に起因した不都合（接着剤層の剥離やポップコ
ーン現象）が発生せず、信頼性に優れる多層プリント配
線板を製造することができる。また、本発明の製造方法
では、製造時に半導体素子を実装するため、経済的に有
利である。
【図１】（Ａ）〜（Ｃ）は、トランジション層が形成さ
れた半導体素子を作製する工程の一部を模式的に示す断
面図である。
れた半導体素子を作製する工程の一部を模式的に示す断
面図である。
【図２】（Ａ）〜（Ｃ）は、トランジション層が形成さ
れた半導体素子を作製する工程の一部を模式的に示す断
面図である。
れた半導体素子を作製する工程の一部を模式的に示す断
面図である。
【図３】（Ａ）〜（Ｂ）は、トランジション層が形成さ
れた半導体素子を作製する工程の一部を模式的に示す断
面図である。
れた半導体素子を作製する工程の一部を模式的に示す断
面図である。
【図４】（Ａ）〜（Ｄ）は、本発明の多層プリント配線
板の製造方法の工程の一部を模式的に示す断面図であ
る。
板の製造方法の工程の一部を模式的に示す断面図であ
る。
【図５】（Ａ）〜（Ｃ）は、本発明の多層プリント配線
板の製造方法の工程の一部を模式的に示す断面図であ
る。
板の製造方法の工程の一部を模式的に示す断面図であ
る。
【図６】（Ａ）〜（Ｃ）は、本発明の多層プリント配線
板の製造方法の工程の一部を模式的に示す断面図であ
る。
板の製造方法の工程の一部を模式的に示す断面図であ
る。
【図７】（Ａ）〜（Ｃ）は、本発明の多層プリント配線
板の製造方法の工程の一部を模式的に示す断面図であ
る。
板の製造方法の工程の一部を模式的に示す断面図であ
る。
【図８】（Ａ）〜（Ｂ）は、本発明の多層プリント配線
板の製造方法の工程の一部を模式的に示す断面図であ
る。
板の製造方法の工程の一部を模式的に示す断面図であ
る。
【図９】本発明の多層プリント配線板の製造方法の工程
の一部を模式的に示す断面図である。
の一部を模式的に示す断面図である。
【図１０】（Ａ）〜（Ｃ）は、本発明の多層プリント配
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
【図１１】（Ａ）〜（Ｃ）は、本発明の多層プリント配
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
【図１２】（Ａ）〜（Ｃ）は、本発明の多層プリント配
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
【図１３】（Ａ）〜（Ｃ）は、本発明の多層プリント配
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
【図１４】（Ａ）〜（Ｂ）は、本発明の多層プリント配
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
【図１５】（Ａ）〜（Ｂ）は、本発明の多層プリント配
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
線板の製造方法の工程の一部を模式的に示す断面図であ
る。
２０、１２０ 半導体素子
２４、１２４ パッド
３０、１３０ 基板
３４、１３４ 充填樹脂層
３８、１３８ トランジション層
５０、１５０ 層間樹脂絶縁層
５８、１５８ 導体回路
６０、１６０ バイアホール
７０、１７０ ソルダーレジスト層
７６、１７６ 半田バンプ
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 23/12 Ｎ
Claims (5)
- 【請求項１】 基板に形成した凹部に半導体素子を内蔵
または収納した後、前記基板上に層間樹脂絶縁層と導体
回路とを積層形成するとともに、前記半導体素子と導体
回路、および、上下の導体回路を接続するバイアホール
を形成する多層プリント配線板の製造方法であって、前
記凹部に内蔵または収納する半導体素子の壁面に、予
め、紫外線・オゾン洗浄を施しておくことを特徴とする
多層プリント配線板の製造方法。 - 【請求項２】 前記紫外線・オゾン洗浄においては、波
長２５４ｎｍの紫外線を２０〜７０ｍＷ／ｃｍ２強度で
照射する請求項１に記載の多層プリント配線板の製造方
法。 - 【請求項３】 前記紫外線・オゾン洗浄におけるオゾン
濃度は、５０〜２００ｖｏｌｐｐｍである請求項１また
は２に記載の多層プリント配線板の製造方法。 - 【請求項４】 前記紫外線・オゾン洗浄の処理時間は、
２〜２０分間である請求項１〜３のいずれか１に記載の
多層プリント配線板の製造方法。 - 【請求項５】 前記紫外線・オゾン洗浄における半導体
素子の温度は、５０〜３００℃である請求項１〜４のい
ずれか１に記載の多層プリント配線板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228207A JP4321980B2 (ja) | 2001-07-27 | 2001-07-27 | 多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001228207A JP4321980B2 (ja) | 2001-07-27 | 2001-07-27 | 多層プリント配線板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003046028A true JP2003046028A (ja) | 2003-02-14 |
| JP4321980B2 JP4321980B2 (ja) | 2009-08-26 |
Family
ID=19060749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001228207A Expired - Lifetime JP4321980B2 (ja) | 2001-07-27 | 2001-07-27 | 多層プリント配線板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4321980B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311240A (ja) * | 2004-04-26 | 2005-11-04 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| WO2009054414A1 (ja) * | 2007-10-22 | 2009-04-30 | Nec Corporation | 半導体装置 |
| JP2009246397A (ja) * | 2009-07-27 | 2009-10-22 | Oki Semiconductor Co Ltd | 半導体装置内蔵基板の製造方法 |
| JP2012156316A (ja) * | 2011-01-26 | 2012-08-16 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US8373073B2 (en) | 2009-05-29 | 2013-02-12 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| JP2017221918A (ja) * | 2016-06-17 | 2017-12-21 | ウシオ電機株式会社 | 光学素子洗浄装置及び光学素子洗浄方法 |
| JP2020161781A (ja) * | 2019-03-28 | 2020-10-01 | Tdk株式会社 | 電子部品内蔵構造体 |
-
2001
- 2001-07-27 JP JP2001228207A patent/JP4321980B2/ja not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005311240A (ja) * | 2004-04-26 | 2005-11-04 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4528018B2 (ja) * | 2004-04-26 | 2010-08-18 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| WO2009054414A1 (ja) * | 2007-10-22 | 2009-04-30 | Nec Corporation | 半導体装置 |
| US8344498B2 (en) | 2007-10-22 | 2013-01-01 | Nec Corporation | Semiconductor device |
| JP5644107B2 (ja) * | 2007-10-22 | 2014-12-24 | 日本電気株式会社 | 半導体装置 |
| US8373073B2 (en) | 2009-05-29 | 2013-02-12 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
| JP2009246397A (ja) * | 2009-07-27 | 2009-10-22 | Oki Semiconductor Co Ltd | 半導体装置内蔵基板の製造方法 |
| JP2012156316A (ja) * | 2011-01-26 | 2012-08-16 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JP2017221918A (ja) * | 2016-06-17 | 2017-12-21 | ウシオ電機株式会社 | 光学素子洗浄装置及び光学素子洗浄方法 |
| JP2020161781A (ja) * | 2019-03-28 | 2020-10-01 | Tdk株式会社 | 電子部品内蔵構造体 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4321980B2 (ja) | 2009-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4016078B2 (ja) | プリント配線板の製造方法および多層プリント配線板 | |
| JP4108285B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2003023252A (ja) | 多層プリント配線板 | |
| JP2003133477A (ja) | 半導体チップおよびその製造方法 | |
| JP2003110245A (ja) | 光学素子実装用基板の製造方法、光学素子実装用基板及び光学素子 | |
| JP2002246756A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP4601158B2 (ja) | 多層プリント配線板およびその製造方法 | |
| JP4321980B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2002170840A (ja) | 半導体素子及び半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4475836B2 (ja) | 半導体素子の製造方法 | |
| JP4703067B2 (ja) | Ｉｃチップ実装用基板の製造方法 | |
| JP2003007896A (ja) | 多層プリント配線板 | |
| JP2003023251A (ja) | 多層プリント配線板 | |
| JP4707273B2 (ja) | 多層プリント配線板の製造方法 | |
| JP2003101244A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
| JP2002151841A (ja) | 多層プリント配線板の製造方法 | |
| JP4321978B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP2003101080A (ja) | Ｉｃチップ実装用基板 | |
| JP2003051650A (ja) | プリント配線板、多層プリント配線板およびその製造方法 | |
| JP4535598B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4722961B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4656737B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4521947B2 (ja) | 無電解めっき用前処理液、無電解めっき用処理液、および、多層プリント配線板の製造方法 | |
| JP4522079B2 (ja) | Ｉｃチップ実装用基板 | |
| JP3850260B2 (ja) | 半導体チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040324 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090602 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090602 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4321980 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |