JP2003045972A - マスクレイアウト自動配置配線方法 - Google Patents

Abstract

(57)【要約】 【課題】 タイミング修正時に配置まで修正が必要であ
った。配置まで修正すると全ての層の修正を行なわない
といけないため、プロセスを途中まで終わっているスラ
イスが使用できなくなってしまい、修正から商品の完成
までに時間がかかってしまう。また、配線修正だけのタ
イミング修正も配線長が確保できなかったために計算が
大変であったりする不都合があった。さらに階層設計時
にはＴＯＰ階層だけでなくＢＬＯＣＫ階層まで修正しな
ければならなかった。 【解決手段】 リピーターセルの入力端子と出力端子が
ある位置にダミー端子を持つフィードセルを作成し、初
期配置検討工程時にリピータを挿入しなくても良いと判
断した限界値付近のネットに対して、自動配置配線工程
で配線の下にフィードセルを挿入を行い、タイミングエ
ラー時には自動配置配線修正工程でリピーターセルと入
れ替えてタイミングを満足させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体集積回路のマ
スクレイアウト設計工程において自動的に配置配線を行
うマスクレイアウト自動配置配線方法に関する。

【０００２】

【従来の技術】従来の半導体集積回路設計ＣＡＤは、図
１３に示す手順でマスクレイアウト設計されている。

【０００３】１３０１は論理設計工程で、ユニットセル
やマクロセルの接続情報を決定する。１３０２は初期配
置検討工程で、論理設計工程１３０１の結果生成される
配置検討用論理回路接続情報１３０８をもとに各セルの
配置位置を検討し各配線の長さを見積もる。

【０００４】１３０３は第１の論理設計修正工程で、配
置検討用論理回路接続情報１３０８を初期配置検討工程
１３０２の結果生成された配線長見積り情報１３０９を
もとに修正する。

【０００５】１３０４は自動配置配線工程で、第１の論
理設計修正工程１３０３の結果生成された自動配置配線
用論理回路接続情報１３１０に自動配置配線する。１３
０５はタイミング検証工程で、自動配置配線工程１３０
４の結果生成された自動配置配線情報１３１１を自動配
置配線用論理回路接続情報１３１０に反映させてタイミ
ングの検証を行う。

【０００６】１３０６は第２の論理設計修正工程で、タ
イミング検証工程１３０５の結果生成されたタイミング
エラー情報をもとに自動配置配線用論理回路接続情報１
３１０を修正する。

【０００７】１３０７は自動配置配線修正工程で、第２
の論理設計修正工程１３０６の結果生成された自動配置
配線用論理回路接続修正情報をもとに自動配置配線を修
正するものである。

【０００８】実現すべき機能が決定すると、図１３の手
順に従って次のようにしてマスクレイアウト設計され
る。実現すべき機能が決定すると、それを回路図上で実
現するように論理設計工程１３０１において、ユニット
セルやマクロセルを用いて設計を行う。ユニットセルや
マクロセルの組み合わせで目的とする機能が実現される
と、その組み合わせ機能回路と配線情報からなる配置検
討用論理回路接続情報１３０８が生成される。

【０００９】生成された配置検討用論理回路接続情報１
３０８をもとに、初期配置検討工程１３０２において、
各セルの配置位置を予測して各配線長を見積もり配線長
見積り情報１３０９が生成される。

【００１０】生成された配線長見積り情報１３０９をも
とに第１の論理設計修正工程１３０３では配線長の長く
なる配線にリピーターセルを挿入するように配置検討用
論理回路接続情報１３０８を修正し、自動配置配線用論
理回路接続情報１３１０を生成する。

【００１１】生成された自動配置配線用論理回路接続情
報１３１０に記載された通りのセルを配置し配線を行う
自動配置配線工程１３０４では、その配置配線の結果を
自動配置配線情報１３１１として生成する。

【００１２】生成された自動配置配線情報１３１１をも
とにタイミング検証工程１３０５にてタイミングの検証
を行う。このときにタイミング検証がＮＧの時はそのタ
イミング情報１３１２を生成する。その生成されたタイ
ミング情報１３１２をもとにタイミングを収束させる様
に論理の見直しを行う第２の論理設計修正工程１３０６
で自動配置配線修正工程１３０７用の自動配置配線用論
理回路接続修正情報１３１３を生成する。

【００１３】自動配置配線修正工程１３０７にて自動配
置配線情報１３１１を再度生成してタイミング検証工程
１３０５にてタイミング検証を行い、ＯＫが出るまでタ
イミング検証工程１３０５から自動配置配線修正工程１
３０７までを繰り返す。

【００１４】図１４は、従来の半導体集積回路を階層設
計する方法の手順の一例を示す。１４０１は論理設計工
程で、ユニットセルやマクロセルの接続情報を決定す
る。

【００１５】１４０２は初期配置検討工程で、論理設計
工程１４０１の結果生成される配置検討用論理回路接続
情報１４１１をもとに各セルの配置位置を検討し各配線
の長さを見積もる。

【００１６】１４０３は第１の論理設計修正工程で、配
置検討用論理回路接続情報１４１１を初期配置検討工程
１４０２の結果生成された配線長見積り情報１４１０を
もとに修正する。

【００１７】１４０４はブロック自動配置配線工程で、
第１の論理設計修正工程１４０３の結果生成されたブロ
ック自動配置配線用論理回路接続情報８１２をもとに自
動配置配線する。

【００１８】１４０５はチップ自動配置配線工程で、第
１の論理設計修正工程１４０３の結果生成されたチップ
自動配置配線用論理回路接続情報８１３をもとに自動配
置配線する。

【００１９】１４０６はタイミング検証工程で、ブロッ
ク自動配置配線工程１４０４の結果生成されたブロック
自動配置配線情報１４１４とチップ自動配置配線工程１
４０５の結果生成されたチップ自動配置配線情報１４１
５を自動配置配線用論理回路接続情報１４１１に反映さ
せてタイミングの検証を行う。

【００２０】１４０７は第２の論理設計修正工程で、タ
イミング検証工程１４０６の結果生成されたタイミング
情報１４１６をもとに自動配置配線用論理回路接続情報
８１０を修正する。

【００２１】１４０８はブロック自動配置配線修正工程
で、第２の論理設計修正工程１４０７の結果生成された
ブロック自動配置配線用論理回路接続修正情報１４１７
をもとにブロック自動配置配線を修正する。

【００２２】１４０９はチップ自動配置配線修正工程
で、第２の論理設計修正工程１４０７の結果生成された
ブロック自動配置配線用論理回路接続修正情報１４１８
をもとにチップ自動配置配線を修正する。

【００２３】実現すべき機能が決定すると、図１４の手
順に従って次のようにしてマスクレイアウト設計され
る。実現すべき機能が決定すると、それを回路図上で実
現するように論理設計工程１４０１においてユニットセ
ルやマクロセルを用いて設計を行う。ユニットセルやマ
クロセルの組み合わせで目的とする機能が実現される
と、その組み合わせ機能回路と配線情報からなる配置検
討用論理回路接続情報１４１１が生成される。

【００２４】生成された配置検討用論理回路接続情報１
４１１をもとに、初期配置検討工程１４０２において、
各セルの配置位置を予測して各配線長を見積もり、配線
長見積り情報１４１０が生成される。

【００２５】生成された配線長見積り情報１４１０をも
とに第１の論理設計修正工程１４０３では、配線長の長
くなる配線にリピーターセルを挿入するように配置検討
用論理回路接続情報１４１１を修正し、ブロック自動配
置配線用論理回路接続情報１４１２を生成する。

【００２６】生成されたブロック自動配置配線用論理回
路接続情報１４１２に記載された通りのセルを配置し配
線を行うブロック自動配置配線工程１４０４では、その
配置配線の結果をブロック自動配置配線情報１４１４と
して生成する。

【００２７】このブロック自動配置配線工程１４０４で
は、論理設計工程１４０１で生成されたブロックの数だ
け実行される。全てのブロックがブロック自動配置配線
工程１４０４にて生成されると、それらのブロック間の
接続を第１の論理設計修正工程１４０３で生成されたチ
ップ自動配置配線用論理回路接続修正情報１４１３の通
りに行うチップ自動配置配線工程１４０５を行い、その
結果生成されたチップ自動配置配線情報１４１５と、ブ
ロック自動配置配線工程１４０４で生成されたブロック
自動配置配線情報１４１４とをもとに、タイミング検証
工程１４０６にてタイミングの検証を行う。このときに
タイミング検証がＮＧの時は、そのタイミング情報１４
１６を生成する。

【００２８】その生成されたタイミング情報１４１６を
もとにタイミングを収束させる様に論理の見直しを行う
第２の論理設計修正工程１４０７で、ブロック自動配置
配線修正工程１４０８用のブロック自動配置配線用論理
回路接続修正情報１４１７と、チップ自動配置配線修正
工程１４０９用のブロック自動配置配線用論理回路接続
修正情報１４１８とを生成する。

【００２９】ブロック自動配置配線修正工程１４０８に
てブロック自動配置配線情報１４１４を再度生成し、チ
ップ自動配置配線修正工程１４０９にてチップ自動配置
配線情報１４１５を再度生成し、ブロック自動配置配線
修正工程１４０８にて生成されたブロック自動配置配線
情報１４１４とチップ自動配置配線修正工程１４０９に
て生成されたチップ自動配置配線情報１４１５をもとに
タイミング検証工程１４０６にてタイミング検証を行
い、ＯＫが出るまでタイミング検証工程１４０６からチ
ップ自動配置配線修正工程１４０９までを繰り返す。

【００３０】

【発明が解決しようとする課題】従来のレイアウト設計
システムでは、タイミング修正時に配置まで修正を行わ
ないと言う問題がある。

【００３１】配置まで修正すると全ての層の修正を行な
わないといけないため、プロセスを途中まで終わってい
るスライスが使用できなくなってしまい、修正から商品
の完成までに時間がかかってしまう。

【００３２】また、配線修正だけのタイミング修正も配
線長が確保できなかったために計算が大変であったりす
る不都合がある。さらに階層設計時には、ＴＯＰ階層だ
けでなくＢＬＯＣＫ階層まで修正しなければならないの
が現状である。

【００３３】本発明は、配線修正を容易にかつ短時間で
終了できるマスクレイアウト自動配置配線方法を提供す
ることを目的とする。

【００３４】

【課題を解決するための手段】従来の課題を解決する本
発明は、リピーターセルの入力端子と出力端子がある位
置にダミー端子を持つフィードセルを作成し、初期配置
検討工程時にリピータを挿入しなくても良いと判断した
限界値付近のネットに対して、自動配置配線工程で配線
の下にフィードセルを挿入を行い、タイミングエラー時
には自動配置配線修正工程でリピーターセルと入れ替え
てタイミングを満足させる。

【００３５】また、本発明はリピータとフィードスルー
の２つの機能を持つスタンダードセルを使用し、タイミ
ング検証後の配線修正時にはそのセルの接続を変えるこ
とによって配線のタイミングを変化させ、タイミングを
満足させる。

【００３６】また、本発明はリピータとフィードスルー
の２つの機能を持つスタンダードセルを使用し、ダミー
配線にて２つの機能を繋いでおいて出力時に切り替えて
遅延値情報とマスク図を２通り出力してより良いほうを
採用する。

【００３７】また、本発明はリピータが配置できないと
きには電源下に配置を行い、電源配線にスリットを入れ
てリピータの入出力端子に接続を行う。

【００３８】

【発明の実施の形態】本発明の請求項１に記載のマスク
レイアウト自動配置配線方法は、半導体集積回路の論理
回路接続情報に従ってマスクレイアウトを自動配置配線
するに際し、フィードスルーの機能を持ったスタンダー
ドセルを配線の最下層に配置しておき、タイミング検証
後に適正でない場合には前記スタンダードセルのデータ
をリピータ機能を持ったスタンダードセルのデータに入
れ替えてタイミングを満たすように配線修正することを
特徴とし、配線修正を容易にかつ短時間で終了できる。

【００３９】本発明の請求項２に記載のマスクレイアウ
ト自動配置配線方法は、半導体集積回路の論理回路接続
情報に従ってマスクレイアウトを自動配置配線するに際
し、タイミング検証対象の配線の最下層に、フィードス
ルー機能とリピータ機能に切り換え可能なセルをフィー
ドスルー機能の状態を選択して配置し、タイミング検証
後に適正でない場合には前記セルの機能選択データを修
正して前記セルをリピータ機能の状態に切り換えること
を特徴とし、配線修正を行わず、配置入れ替えのみで短
時間で終了できる。

【００４０】本発明の請求項３に記載のマスクレイアウ
ト自動配置配線方法は、半導体集積回路の論理回路接続
情報に従ってマスクレイアウトを自動配置配線するに際
し、下位階層の機能ブロックにダミーリピータを挿入し
てこのリピータが機能しないように上位階層まで引き上
げて入力固定しておき、タイミング検証後に適正でない
場合には、前記機能ブロックとは別の機能ブロックの相
互間を接続するチップ配線に前記ダミーリピータを挿入
するように、前記ダミーリピータの入出力端子を上位階
層まで引き上げて上位層の接続変更のみで前記チップ配
線の配線を修正することを特徴とし、これによってタイ
ミング検証後の配線修正を上位層の接続変更のみで行
い、短時間で終了できる。

【００４１】本発明の請求項４に記載のマスクレイアウ
ト自動配置配線方法は、導体集積回路の論理回路接続情
報に従ってマスクレイアウトを自動配置配線するに際
し、リピータ機能またはフィードスルー機能を持つセル
を電源配線の下層に配置し、タイミング検証後に適正で
ない場合には、前記電源配線に前記セルの入出力端子が
覗くようにスリットを入れ、タイミング検証対象の配線
に前記スリットを介して前記セルの入出力端子を接続し
て配線修正することを特徴とする。

【００４２】以下、本発明のマスクレイアウト自動配置
配線方法を具体的な各実施の形態について説明する。 （実施の形態１）図１〜図３は本発明の（実施の形態
１）を示す。

【００４３】図１は本発明における処理の流れ、および
データの流れを示す。なお、この図１に示した処理はコ
ンピュータを主要部としたＣＡＤ装置で実現されてい
る。

【００４４】１０１は論理設計工程で、ユニットセルや
ダミーセルの接続情報を決定する。１０２は初期配置検
討工程で、論理設計工程１０１の結果生成される配置検
討用論理回路接続情報１０８をもとに各セルの配置位置
を検討し各配線の長さを見積もる。

【００４５】１０３は第１の論理設計修正工程で、配置
検討用論理回路接続情報１０８を初期配置検討工程１０
２の結果生成された配線長見積り情報１０９をもとに修
正する。

【００４６】１０４は自動配置配線工程で、第１の論理
設計修正工程１０３の結果生成された自動配置配線用論
理回路接続情報１１０のとおりに自動配置配線する。１
０５はタイミング検証工程で、自動配置配線工程１０４
の結果生成された自動配置配線情報１１１を自動配置配
線用論理回路接続情報１１０に反映させてタイミングの
検証を行う。

【００４７】１０６は第２の論理設計修正工程で、タイ
ミング検証工程１０５の結果生成されたタイミングエラ
ー情報をもとに自動配置配線用論理回路接続情報１１０
を修正する。

【００４８】１０７は第２の論理設計修正工程１０６の
結果生成された自動配置修正用論理回路接続修正情報を
もとに自動配置を修正する自動配置修正工程を表してい
る。図１をさらに詳しく説明する。

【００４９】実現すべき機能が決定すると、それを回路
図上で実現するように論理設計工程１０１において、ユ
ニットセルを用いて設計を行う。ユニットセルの組み合
わせで目的とする機能を実現すると、配置検討用論理回
路接続情報１０８が生成される。

【００５０】そして初期配置検討工程１０２にて、配置
検討用論理回路接続情報１０８をもとに各ユニットセル
を配置し、それぞれにつながる配線長を見積もり、配線
長見積もり情報１０９が生成される。

【００５１】第１の論理設計修正工程１０３では、配線
長見積もり情報１０９より配線長がチップにおける周波
数で許容できる配線長を超えた配線に対しては、図３に
示すリピーターセル３０１を挿入する。また、タイミン
グ検証対象の配線（具体的には、配線長が微妙な配線も
しくは動作周波数が速い配線）に対して図２に示すダミ
ーセルを途中に配置するように配置検討用論理回路接続
情報１０８を修正して自動配置配線用論理回路接続情報
１１０を生成する。

【００５２】図３に示すリピーターセル３０１は、第１
配線３０２がリピーターセル３０１の入力端子３０４に
つながっている。第２配線３０３がリピーターセル３０
１の出力端子３０５につながっている。

【００５３】図２に示すダミーセル２０１は、フィール
ドスルー機能を持ったスタンダードセルで、第１配線２
０２と第２配線２０３がダミー端子２０４につながって
いる。

【００５４】自動配置配線工程１０４では、自動配置配
線用論理回路接続情報１１０のとおりにユニットセル、
リピーターセル、ダミーセルを自動で配置、配線し、自
動配置配線情報１１１を生成する。なお、タイミング検
証対象の配線に対してダミーセル２０１は、タイミング
検証対象の配線の最下層に配置する。

【００５５】タイミング検証工程１０５では、その自動
配置配線情報１１１にてタイミング検証を行い、タイミ
ング違反の情報をタイミング情報１１２として出力す
る。第２の論理設計修正工程１０６では、タイミング情
報１１２をもとにタイミング違反箇所のネットに対して
ダミーセル２０１が配置されている個所に対して、ダミ
ーセル２０１のデータをリピーターセル３０１のデータ
に入れ替えるように指示をする情報を自動配置修正用論
理回路接続情報１１３を出力する。

【００５６】自動配置修正工程１０７では自動配置修正
用論理回路接続情報１１３のとおりにダミーセル２０１
をリピーターセル３０１に入れ替える。さらに具体的に
は、図２と図３に示すように、ダミーセル２０１の第１
配線２０２はリピーターセル３０１の第１配線３０２と
同じ位置になるように、また、ダミーセル２０１の第２
配線２０３はリピーターセル３０１の第２配線３０３と
同じ位置になるように、ダミーセル２０１のデータをリ
ピーターセル３０１のデータは予め作成されており、タ
イミング違反箇所のネットに対してダミーセル２０１と
リピーターセル３０１を入れ替えてタイミングを変化さ
せることによりタイミング検証を満たすものである。

【００５７】（実施の形態２）図４〜図７は本発明の
（実施の形態２）を示す。図４は本発明における処理の
流れ、およびデータの流れを示す。

【００５８】なお、この図４に示した処理はコンピュー
タを主要部としたＣＡＤ装置で実現されている。４０１
は論理設計工程で、ユニットセルやダミーセルの接続情
報である配置検討用論理回路接続情報４０６を決定す
る。

【００５９】４０２は初期配置検討工程で、論理設計工
程４０１の結果生成される配置検討用論理回路接続情報
４０８をもとに各セルの配置位置を検討し各配線の長さ
を見積もる。

【００６０】４０３は論理設計修正工程で、配置検討用
論理回路接続情報４０８を初期配置検討工程４０２の結
果生成された配線長見積り情報４０７をもとに修正す
る。４０４は自動配置配線工程で、論理設計修正工程４
０３の結果生成された自動配置配線用論理回路接続情報
４０８のとおりに自動配置配線する。

【００６１】４０５はタイミング検証工程で、自動配置
配線工程４０４の結果生成された第１の自動配置配線情
報４０９と第２の自動配置配線情報４１０をタイミング
検証する。

【００６２】図４をさらに詳しく説明する。実現すべき
機能が決定すると、それを回路図上で実現するように論
理設計工程４０１において、ユニットセルを用いて設計
を行う。ユニットセルの組み合わせで目的とする機能を
実現すると、配置検討用論理回路接続情報４０８が生成
される。そして初期配置検討工程４０２にて配置検討用
論理回路接続情報４０６をもとに、各ユニットセルを配
置し、それぞれにつながる配線長を見積もり、配線長見
積もり情報４０７が生成される。論理設計修正工程４０
３では配線長見積もり情報４０７より、配線長がチップ
における周波数で許容できる配線長を超えた配線に対し
てはリピーターセルを挿入する。またタイミング検証対
象の配線（具体的には、配線長が微妙な配線もしくは動
作周波数が速い配線）に対して図５に示す切り替え機能
を持つリピーターセル５０１を途中に配置するように配
置検討用論理回路接続情報４０６を修正して第２の自動
配置配線情報４１０を生成する。

【００６３】切り替え機能を持つリピーターセル５０１
は、第１配線５０２がダミー入力端子５０４につながっ
ている。第２配線５０３はダミー出力端子５０５につな
がっている。ダミー入力端子５０４とダミー出力端子５
０５はダミー配線５０６でつながっている。入力端子５
０７はセル内第１配線５０９にてダミー入力端子５０４
と、セル内第２配線５１２にて電源端子５１１とつなが
っている。電源端子５１１は上位階層で電源に接続され
ている。出力端子５０８はセル内第３配線５１０にてダ
ミー出力端子５０５とつながっている。

【００６４】この切り替え機能を持つリピーターセル５
０１の切り替え機能について説明する。リピーターセル
５０１は、フィールドスルー機能とリピータ機能の何れ
にも切り換えられる主データと、使用する機能を決定す
る機能選択データとで構成されており、論理設計修正工
程４０３ではリピーターセル５０１について、配置検討
用論理回路接続情報４０８が前記主データとフィールド
スルー機能にする機能選択データとで構成されている。

【００６５】フィールドスルー機能が選ばれたリピータ
ーセル５０１は、図６に示すように前記セル内第２配線
５１２とセル内第３配線５１３が無くなり、データ上で
はダミー配線５０６が有効になっている。

【００６６】自動配置配線工程４０４では、タイミング
検証対象の配線に対して図５に示す切り替え機能を持つ
リピーターセル５０１を、タイミング検証対象の配線内
で最下層に配置し、タイミング検証工程４０５の実行に
よってタイミングが適正でない場合には、図６のフィー
ルドスルー機能になっているリピーターセル５０１を図
７に示すリピータ機能になるように前記機能選択データ
の内容だけを変更して、マスクレイアウトにおけるリピ
ーターセル５０１の配置自体の変更は実施しない。リピ
ータ機能が選ばれたリピーターセル５０１は、図７に示
すようにダミー配線５０６とセル内第２配線５１２とが
無くなっている。

【００６７】このように、マスクレイアウトにおけるリ
ピーターセル５０１の配置自体の変更は実施せずに、リ
ピータ機能になるように前記機能選択データの内容だけ
を変更して修正するので、短時間で終了できる。

【００６８】（実施の形態３）図８〜図１０は本発明の
（実施の形態３）を示す。図８は本発明における処理の
流れ、およびデータの流れを示す。

【００６９】なお、この図８に示した処理はコンピュー
タを主要部としたＣＡＤ装置で実現されている。８０１
は論理設計工程で、ユニットセルやマクロセルの接続情
報を決定する。

【００７０】８０２は初期配置検討工程で、論理設計工
程８０１の結果生成される配置検討用論理回路接続情報
８１１をもとに各セルの配置位置を検討し各配線の長さ
を見積もる。

【００７１】８０３は第１の論理設計修正工程で、配置
検討用論理回路接続情報８１１を初期配置検討工程８０
２の結果生成された配線長見積り情報８１０をもとに修
正する。

【００７２】８０４はブロック自動配置配線工程で、第
１の論理設計修正工程８０３の結果生成されたブロック
自動配置配線用論理回路接続情報８１２をもとに自動配
置配線する。

【００７３】８０５はチップ自動配置配線工程で、第１
の論理設計修正工程８０３の結果生成されたチップ自動
配置配線用論理回路接続情報８１３をもとに自動配置配
線する。

【００７４】８０６はタイミング検証工程で、ブロック
自動配置配線工程８０４の結果生成されたブロック自動
配置配線情報８１２とチップ自動配置配線工程８０５の
結果生成されたチップ自動配置配線情報８１３を自動配
置配線用論理回路接続情報８１１に反映させてタイミン
グの検証を行う。

【００７５】８０７は第２の論理設計修正工程で、タイ
ミング検証工程８０５の結果生成されたタイミングエラ
ー情報８１６をもとに自動配置配線用論理回路接続情報
８１０を修正する。

【００７６】８０９はチップ自動配置配線修正工程で、
第２の論理設計修正工程８０７の結果生成されたチップ
自動配置配線用論理回路接続修正情報８１８をもとにチ
ップ自動配置配線を修正する。

【００７７】図９は本発明の半導体集積回路のダミーリ
ピーターセルを使ったブロック配線及びチップ配線の初
期状態を示す。半導体集積回路は複数の機能ブロックで
構成されており、ここでは第１機能ブロック９００Ａ
と、第２機能ブロック９００Ｂと、第３機能ブロック９
００Ｃを例として挙げる。図９では第２機能ブロック９
００Ｂを中央にして第１，第３機能ブロック９００Ａ，
９００Ｃが配置されており、第１機能ブロック９００Ａ
と第３機能ブロック９００Ｃをつなぐチップ配線９０１
は、第２機能ブロック９００Ｂを避けて敷設されてい
る。

【００７８】９０２は第２機能ブロック９００Ｂに設け
られたダミーリピーターセル、９０４はダミーリピータ
ーセル９０２の出力につながるブロック内第２配線、９
０５は機能ブロック９０１の入力ピンで、第２機能ブロ
ック９００Ｂ内でダミーリピーターセル９０２の入力端
子にブロック内第１配線９０３につながっている。第２
機能ブロック９００Ｂ内でダミーリピーターセル９０２
の入力端子にブロック内第１配線９０３につながってい
る。入力ピン９０５は第２機能ブロック９００Ｂ外で電
源ライン９０７に接続されており、ダミーリピーターセ
ル９０２は入力ピン９０５を介して電源ライン９０７に
接続されることによって機能しない状態にセットされて
いる。

【００７９】９０６は出力ピンで、第２機能ブロック９
００Ｂの内でダミーリピーターセル９０２の出力端子に
ブロック内第２配線９０４でつながっている。図８をさ
らに詳しく説明する。

【００８０】実現すべき機能が決定すると、それを回路
図上で実現するように論理設計工程８０１において、ユ
ニットセルやマクロセルを用いて設計を行う。ユニット
セルやマクロセルの組み合わせで目的とする機能が実現
されると、その組み合わせ機能回路と配線情報からな
る、配置検討用論理回路接続情報８１１が生成される。
生成された配置検討用論理回路接続情報８１１をもと
に、初期配置検討工程８０２において、各セルの配置位
置を予測して各配線長を見積もり配線長見積り情報８１
０が生成される。生成された配線長見積り情報８１０を
もとに第１の論理設計修正工程８０３では配線長の長く
なる配線にリピーターセルを挿入し、またダミーのリピ
ーターセルを複数挿入して上位のチップ配線にて電源固
定を行うように配置検討用論理回路接続情報８１１を修
正し自動配置配線用論理回路接続情報８１２を生成す
る。生成された自動配置配線用論理回路接続情報８１２
に記載された通りのセルを配置し配線して、ダミーのリ
ピーターセルを複数配置し、その入力と出力端子をブロ
ックの入出力端子に配線するブロック自動配置配線工程
８０４ではその配置配線の結果をブロック自動配置配線
情報８１２として生成する。このブロック自動配置配線
工程８０４では、論理設計工程８０１で生成されたブロ
ックの数だけ実行される。全てのブロックがブロック自
動配置配線工程８０４にて生成されるとそれらのブロッ
ク間の接続とダミーのリピーターセル用の入力端子の電
源固定を第１の論理設計修正工程８０３で生成されたチ
ップ自動配置配線情報８１３の通りに行うチップ自動配
置配線工程８０５を行い、その結果生成されたチップ自
動配置配線情報８１５とブロック自動配置配線工程８０
４で生成されたブロック自動配置配線情報８１２をもと
にタイミング検証工程８０６にてタイミングの検証を行
う。

【００８１】このときにタイミング検証がＮＧの時はそ
のタイミング情報８１６を生成する。その生成されたタ
イミング情報８１６をもとにタイミングを収束させる様
に論理の見直しを行う第２の論理工程修正工程８０７
で、図１０に示すように変更する。

【００８２】さらに詳しくは、第１機能ブロック９００
Ａと第３機能ブロック９００Ｃをつなぐチップ配線９０
１を次のように変更されている。ここでは、入力ピン９
０５を電源ライン９０７から外して、第１機能ブロック
９００Ａを入力ピン９０５に接続し、出力ピン９０６を
第３機能ブロック９００Ｃに接続し、第１機能ブロック
９００Ａと第３機能ブロック９００Ｃの間をつなぐチッ
プ配線１００８，１００９の間にダミーリピーターセル
９０２を挿入してタイミングの修正を行い、チップ自動
配置配線用論理回路接続修正情報８１８を生成する。８
０９のチップ自動配置配線修正工程にてチップ自動配置
配線用論理回路接続修正情報８１８のとおりにチップ自
動配置配線を修正する。

【００８３】このように構成することによって、これに
よってタイミング検証後の配線修正を上位層の接続変更
のみで行い、短時間で終了できる。 （実施の形態４）図１１と図１２は本発明の（実施の形
態４）を示す。

【００８４】図１１は本発明における処理の流れ、およ
びデータの流れを示す。なお、この図１１に示した処理
はコンピュータを主要部としたＣＡＤ装置で実現されて
いる。

【００８５】１１０１は論理設計工程で、ユニットセル
やマクロセルの接続情報を決定する。１１０２は初期配
置検討工程で、論理設計工程１１０１の結果生成される
配置検討用論理回路接続情報１１０８をもとに各セルの
配置位置を検討し各配線の長さを見積もる。

【００８６】１１０３は第１の論理設計修正工程で、配
置検討用論理回路接続情報１１０８を初期配置検討工程
１１０２の結果生成された配線長見積り情報１１０９を
もとに修正する。

【００８７】１１０４は自動配置配線工程で、第１の論
理設計修正工程１１０３の結果生成された自動配置配線
用論理回路接続情報１１１０に自動配置配線する。１１
０５はタイミング検証工程で、自動配置配線工程１１０
４の結果生成された自動配置配線情報１１１１を自動配
置配線用論理回路接続情報１１１０に反映させてタイミ
ングの検証を行う。

【００８８】１１０６は第２の論理設計修正工程で、タ
イミング検証工程１１０５の結果生成されたタイミング
エラー情報をもとに自動配置配線用論理回路接続情報１
１１０を修正する。

【００８９】１１０７は自動配置配線修正工程で、第２
の論理設計修正工程１１０６の結果生成された自動配置
配線用論理回路接続修正情報をもとに自動配置配線を修
正する。

【００９０】図１１をさらに詳しく説明する。実現すべ
き機能が決定すると、それを回路図上で実現するように
論理設計工程１１０１において、ユニットセルやマクロ
セルを用いて設計を行う。ユニットセルやマクロセルの
組み合わせで目的とする機能が実現されると、その組み
合わせ機能回路と配線情報からなる、配置検討用論理回
路接続情報１１０８が生成される。

【００９１】生成された配置検討用論理回路接続情報１
１０８をもとに、初期配置検討工程１１０２において、
各セルの配置位置を予測して各配線長を見積もり配線長
見積り情報１１０９が生成される。

【００９２】生成された配線長見積り情報１１０９をも
とに第１の論理設計修正工程１１０３では配線長の長く
なる配線にリピーターセルを挿入するように配置検討用
論理回路接続情報１１０８を修正し自動配置配線用論理
回路接続情報１１１０を生成する。

【００９３】生成された自動配置配線用論理回路接続情
報１１１０に記載された通りのセルを配置し配線を行う
自動配置配線工程１１０４ではその配置配線の結果を自
動配置配線情報１１１１として生成する。

【００９４】生成された自動配置配線情報１１１１をも
とにタイミング検証工程１１０５にてタイミングの検証
を行う。このときにタイミング検証がＮＧの時はそのタ
イミング情報１１１２を生成する。

【００９５】その生成されたタイミング情報１１１２を
もとにタイミングを収束させる様に論理の見直しを行う
第２の論理設計修正工程１１０６で自動配置配線修正工
程１１０７用の自動配置配線用論理回路接続修正情報１
１１３を生成する。

【００９６】自動配置配線修正工程１１０７にて自動配
置配線用論理回路接続修正情報１１１３のとおりに配置
配線を行うが、配線や配置が混雑して置けない場合には
図１２のようにセルを電源配線の下層に配置する。

【００９７】図１２を詳しく説明する。１２０１はユニ
ットセル群を配置したもの、１２０２Ａ，１２０２Ｂは
ユニットセル群１２０１に電源を供給する電源配線スト
ラップで、例えば、ＶＤＤとＶＳＳ用である。

【００９８】３０１はユニットセル群１２０１内に配置
できなかったリピーターセルで、電源配線である電源配
線ストラップ１２０２Ａ，１２０２Ｂの下層に配置され
ている。電源配線ストラップ１２０２Ａ，１２０２Ｂに
は、リピーターセル３０１の入出力端子３０４，３０５
が覗くようにスリット１２０４を入れて形成されてお
り、タイミング検証対象の配線に前記スリット１２０４
を介して前記セル３０１の入出力端子３０４，３０５を
接続して配線修正する。

【００９９】このように、電源配線内にリピーターセル
を配置し、電源配線にリピーターセルの入出力端子の部
分スリットを入れて接続するので、配線や配置が混雑し
て置けない場合であってもセル３０１を設けることがで
きる。

【０１００】なお、この例では、リピータセルの場合を
例に挙げて説明したが、フールドスルー機能を有するダ
ミーセル２０１の場合も同様であって、電源配線ストラ
ップ１２０２Ａ，１２０２Ｂに形成された前記スリット
１２０４を介してダミー端子をタイミング検証対象の配
線に接続して配線修正する。

【０１０１】

【発明の効果】以上のように本発明によれば、自動配置
配線ツールを用いても、論理回路の修正が容易にでき、
自動配置配線修正工程において短期間で終了させること
が出来る。また本発明では配線遅延値の修正時にも短期
間で目的の配線遅延値を求めることができる。

【図面の簡単な説明】

【図１】本発明の（実施の形態１）による自動配置配線
方法を示す処理とデータのフロー図

【図２】同実施の形態のダミーセル配置配線の拡大平面
図

【図３】同実施の形態のリピーターセル配置配線の拡大
平面図

【図４】本発明の（実施の形態２）による自動配置配線
方法を示す処理とデータのフロー図

【図５】同実施の形態の切り替え機能を持つリピーター
セル配置配線の拡大平面図

【図６】同実施の形態のフィールドスルー機能状態のリ
ピーターセル配置配線の拡大平面図

【図７】同実施の形態のリピータ機能状態のリピーター
セル配置配線の拡大平面図

【図８】本発明の（実施の形態３）による自動配置配線
方法を示す処理とデータのフロー図

【図９】同実施の形態のダミーリピーターセルを使った
ブロック配線及びチップ配線の初期状態の拡大平面図

【図１０】同実施の形態のダミーリピーターセルを使っ
たブロック配線及びチップ配線の修正状態の拡大平面図

【図１１】本発明の（実施の形態３）による自動配置配
線方法を示す処理とデータのフロー図

【図１２】同実施の形態の半導体集積回路の要部の配置
配線の拡大平面図

【図１３】従来技術における処理とデータのフロー図

【図１４】従来技術における階層チップの処理とデータ
のフロー図

【符号の説明】

１０３ 第１の論理設計修正工程 １０４ 自動配置配線工程 １０５ タイミング検証工程 １０６ 第２の論理設計修正工程 ２０１ ダミーセル ３０１ リピーターセル ４０３ 論理設計修正工程 ４０４ 自動配置配線工程 ４０５ タイミング検証工程 ５０１ 切り替え機能付きリピーターセル ５０６ ダミー配線 ８０３ 第１の論理設計修正工程 ８０６ タイミング検証工程 ８０７ 第２の論理設計修正工程 ９００Ａ〜９００Ｃ 第１〜第３機能ブロック ９０１ チップ配線 ９０２ ダミーリピーターセル ９０５ 入力ピン ９０６ 出力ピン ９０７ 電源ライン １２０１ ユニットセル群 １２０２Ａ，１２０２Ｂ 電源配線ストラップ １２０４ スリット

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B046 AA08 BA05 BA06 JA03 5F038 BE09 CA17 CA18 CD02 CD03 CD12 CD13 EZ20 5F064 AA04 BB02 DD26 DD33 DD44 EE02 EE08 HH06 HH10

Claims (8)

【特許請求の範囲】
1. 【請求項１】半導体集積回路の論理回路接続情報に従っ
   てマスクレイアウトを自動配置配線するに際し、 フィードスルーの機能を持ったスタンダードセルを配線
   の最下層に配置しておき、 タイミング検証後に適正でない場合には前記スタンダー
   ドセルのデータをリピータ機能を持ったスタンダードセ
   ルのデータに入れ替えてタイミングを満たすように配線
   修正するマスクレイアウト自動配置配線方法。
2. 【請求項２】半導体集積回路の論理回路接続情報に従っ
   てマスクレイアウトを自動配置配線するに際し、 タイミング検証対象の配線の最下層に、フィードスルー
   機能とリピータ機能に切り換え可能なセルをフィードス
   ルー機能の状態を選択して配置し、 タイミング検証後に適正でない場合には前記セルの機能
   選択データを修正して前記セルをリピータ機能の状態に
   切り換えるマスクレイアウト自動配置配線方法。
3. 【請求項３】半導体集積回路の論理回路接続情報に従っ
   てマスクレイアウトを自動配置配線するに際し、 下位階層の機能ブロックにダミーリピータを挿入してこ
   のリピータが機能しないように上位階層まで引き上げて
   入力固定しておき、 タイミング検証後に適正でない場合には、前記機能ブロ
   ックとは別の機能ブロックの相互間を接続するチップ配
   線に前記ダミーリピータを挿入するように、前記ダミー
   リピータの入出力端子を上位階層まで引き上げて上位層
   の接続変更のみで前記チップ配線の配線を修正するマス
   クレイアウト自動配置配線方法。
4. 【請求項４】半導体集積回路の論理回路接続情報に従っ
   てマスクレイアウトを自動配置配線するに際し、 リピータ機能またはフィードスルー機能を持つセルを電
   源配線の下層に配置し、 タイミング検証後に適正でない場合には、前記電源配線
   に前記セルの入出力端子が覗くようにスリットを入れ、 タイミング検証対象の配線に前記スリットを介して前記
   セルの入出力端子を接続して配線修正するマスクレイア
   ウト自動配置配線方法。
5. 【請求項５】半導体集積回路の論理回路接続情報に従っ
   てマスクレイアウトを自動配置配線するマスクレイアウ
   ト自動配置配線装置であって、 フィードスルーの機能を持ったスタンダードセルを配線
   の最下層に配置する処理手段と、 タイミング検証結果に基づいて前記スタンダードセルの
   データをリピータ機能を持ったスタンダードセルのデー
   タに入れ替えてタイミングを満たすように配線修正する
   処理手段とを設けたマスクレイアウト自動配置配線装
   置。
6. 【請求項６】半導体集積回路の論理回路接続情報に従っ
   てマスクレイアウトを自動配置配線するマスクレイアウ
   ト自動配置配線装置であって、 タイミング検証対象の配線の最下層に、フィードスルー
   機能とリピータ機能に切り換え可能なセルをフィードス
   ルー機能の状態を選択して配置する処理手段と、 タイミング検証結果に基づいて前記セルの機能選択デー
   タを修正して前記セルをリピータ機能の状態に切り換え
   る処理手段とを設けたマスクレイアウト自動配置配線装
   置。
7. 【請求項７】半導体集積回路の論理回路接続情報に従っ
   てマスクレイアウトを自動配置配線するマスクレイアウ
   ト自動配置配線装置であって、 下位階層の機能ブロックにダミーリピータを挿入してこ
   のリピータが機能しないように上位階層まで引き上げて
   入力固定する処理手段と、 タイミング検証結果に基づいて前記機能ブロックとは別
   の機能ブロックの相互間を接続するチップ配線に前記ダ
   ミーリピータを挿入するように、前記ダミーリピータの
   入出力端子を上位階層まで引き上げて上位層の接続変更
   のみで前記チップ配線の配線を修正する処理手段とを設
   けたマスクレイアウト自動配置配線装置。
8. 【請求項８】半導体集積回路の論理回路接続情報に従っ
   てマスクレイアウトを自動配置配線するマスクレイアウ
   ト自動配置配線装置であって、 リピータ機能またはフィードスルー機能を持つセルを電
   源配線の下層に配置する処理手段と、 タイミング検証結果に基づいて前記電源配線に前記セル
   の入出力端子が覗くようにスリットを入れ、タイミング
   検証対象の配線に前記スリットを介して前記セルの入出
   力端子を接続して配線修正するする処理手段とを設けた
   マスクレイアウト自動配置配線装置。