JP2003037203A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2003037203A
JP2003037203A JP2001224111A JP2001224111A JP2003037203A JP 2003037203 A JP2003037203 A JP 2003037203A JP 2001224111 A JP2001224111 A JP 2001224111A JP 2001224111 A JP2001224111 A JP 2001224111A JP 2003037203 A JP2003037203 A JP 2003037203A
Authority
JP
Japan
Prior art keywords
semiconductor element
weight
copper
radiator
tungsten
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001224111A
Other languages
English (en)
Inventor
Yoshihiro Basho
義博 芭蕉
Masaaki Iguchi
公明 井口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001224111A priority Critical patent/JP2003037203A/ja
Publication of JP2003037203A publication Critical patent/JP2003037203A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】半導体素子が作動時に発する熱を外部に効率よ
く放散することができず、半導体素子に熱破壊が発生す
る。 【解決手段】上面に半導体素子4が載置される載置部1
aを有し、該載置部1aより外部にかけて導出する半導
体素子4の各電極が接続される配線層6を有する絶縁基
体1と、前記絶縁基体1の上面に取着され、前記半導体
素子4が載置される載置部1aを封止する蓋体2と、前
記絶縁基体1の下面に取着されている放熱体3とからな
る半導体素子収納用パッケージであって、前記絶縁基体
1は熱伝導率が70W/m・k以上のセラミックス焼結
体からなり、かつ放熱体3はタングステンと銅とから成
り、タングステンが80乃至95重量%、銅が5乃至2
0重量%から成る中間層3bの上下両面にタングステン
が35乃至65重量%、銅が35乃至65重量%から成
る上下層3a、3cを配した3層構造を有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はLSI(大規模集積
回路素子)等の半導体素子を収容するための半導体素子
収納用パッケージに関するものである。
【0002】
【従来の技術】従来、半導体素子を収容するための半導
体素子収納用パッケージは、酸化アルミニウム質焼結体
から成り、上面に半導体素子が載置される載置部を有
し、該載置部から外部にかけて導出するタングステンや
モリブデン等から成る複数個の配線層を有する絶縁基体
と、前記絶縁基体の上面に取着され、前記半導体素子が
載置される載置部を封止する蓋体と、前記絶縁基体の下
面に取着されている放熱体とにより構成されており、絶
縁基体の半導体素子載置部に半導体素子をガラス、樹
脂、ロウ材等の接着剤を介して接着固定するとともに該
半導体素子の各電極をボンディングワイヤを介して配線
層に電気的に接続し、しかる後、絶縁基体の上面に蓋体
をガラス、樹脂、ロウ材等からなる封止材を介して接合
させ、絶縁基体と蓋体とからなる容器内部に半導体素子
を気密に収容することによって製品としての半導体装置
となる。
【0003】また前記絶縁基体の下面には銅−タングス
テン合金や銅−モリブデン合金等の金属材料からなる放
熱体が取着されており、半導体素子の作動時に発する熱
を外部に良好に放散させて半導体素子を常に適温とし半
導体素子に熱破壊が発生したり、特性に熱劣化が発生し
たりするのを有効に防止している。
【0004】なお上述の半導体素子収納用パッケージの
放熱体として使用される銅−タングステン合金や銅−モ
リブデン合金はタングステン粉末やモリブデン粉末を焼
成して焼結多孔体をを得、次に前記焼結多孔体の空孔内
に溶融させた銅を含浸させることによって製作されてお
り、例えば、タングステンから成る焼結多孔体の空孔内
に溶融させた銅を含浸させる場合は焼結多孔体が80乃
至95重量%、銅が5乃至20重量%の範囲に、モリブ
デンから成る焼結多孔体に銅を含浸させる場合は焼結多
孔体が85乃至95重量%、銅が5乃至15重量%の範
囲となっている。
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
が酸化アルミニウム質焼結体から成り、熱伝導率が70
W/m・Kと低いこと、放熱体がタングステン粉末やモ
リブデン粉末を焼成して焼結多孔体を得るとともに該焼
結多孔体の空孔内に溶融させた銅を含浸させることによ
って形成されており、熱伝導率が約180W/m・K程
度であること等から半導体素子収納用パッケージ内に近
時の高密度化、高集積化が大きく進み、作動時に多量の
熱を発する半導体素子を収容した場合、半導体素子が作
動時に発する熱は絶縁基体及び放熱体を介して外部に完
全に放出させることができなくなり、その結果、半導体
素子が該素子自身の発する熱によって高温となり、半導
体素子に熱破壊を招来させたり、特性にばらつきを生じ
安定に作動させることができないという欠点を有してい
た。
【0006】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体及び放熱体の熱伝導率を高いも
のとし、半導体素子が作動時に発する多量の熱を絶縁基
体及び放熱体を介して外部に良好に放出させて半導体素
子を常に適温となし半導体素子を常に正常、かつ安定に
作動させることができる半導体素子収納用パッケージを
提供することにある。
【0007】
【課題を解決するための手段】本発明は、上面に半導体
素子が載置される載置部を有し、該載置部より外部にか
けて導出する半導体素子の各電極が接続される配線層を
有する絶縁基体と、前記絶縁基体の上面に取着され、前
記半導体素子が載置される載置部を封止する蓋体と、前
記絶縁基体の下面に取着されている放熱体とからなる半
導体素子収納用パッケージであって、前記絶縁基体は熱
伝導率が70W/m・K以上のセラミックス焼結体から
なり、かつ放熱体はタングステンと銅とから成り、タン
グステンが80乃至95重量%、銅が5乃至20重量%
から成る中間層の上下両面にタングステンが35乃至6
5重量%、銅が35乃至65重量%から成る上下層を配
した3層構造を有していることを特徴とするものであ
る。
【0008】また本発明は、上面に半導体素子が載置さ
れる載置部を有し、該載置部より外部にかけて導出する
半導体素子の各電極が接続される配線層を有する絶縁基
体と、前記絶縁基体の上面に取着され、前記半導体素子
が載置される載置部を封止する蓋体と、前記絶縁基体の
下面に取着されている放熱体とからなる半導体素子収納
用パッケージであって、前記絶縁基体は熱伝導率が70
W/m・K以上のセラミックス焼結体からなり、かつ放
熱体はモリブデンと銅とから成り、モリブデンが85乃
至95重量%、銅が5乃至15重量%から成る中間層の
上下両面にモリブデンが40乃至60重量%、銅が40
乃至60重量%から成る上下層を配した3層構造を有し
ていることを特徴とするものである。
【0009】本発明の半導体素子収納用パッケージによ
れば、絶縁基体を熱伝導率が70W/m・K以上のセラ
ミックス焼結体で形成したことから半導体素子の作動時
に発する熱は放熱体に効率よく伝達させることができ、
また放熱体をタングステンが80乃至95重量%、銅が
5乃至20重量%から成る中間層の上下両面にタングス
テンが35乃至65重量%、銅が35乃至65重量%か
ら成る上下層を配した3層構造、もしくはモリブデンが
85乃至95重量%、銅が5乃至15重量%から成る中
間層の上下両面にモリブデンが40乃至60重量%、銅
が40乃至60重量%から成る上下層を配した3層構造
としたことから絶縁基体を介して伝達された半導体素子
の熱は放熱体を介して外部に効率よく放散され、これに
よって半導体素子は常に適温となり、半導体素子を長期
間にわたり安定かつ正常に作動させることが可能とな
る。
【0010】また本発明の半導体素子収納用パッケージ
によれば、放熱体をタングステンが80乃至95重量
%、銅が5乃至20重量%から成る中間層の上下両面に
タングステンが35乃至65重量%、銅が35乃至65
重量%から成る上下層を配した3層構造、もしくはモリ
ブデンが85乃至95重量%、銅が5乃至15重量%か
ら成る中間層の上下両面にモリブデンが40乃至60重
量%、銅が40乃至60重量%から成る上下層を配した
3層構造としたことから、放熱体の線熱膨張係数を熱伝
導率が70W/m・K以上のセラミックス焼結体からな
る絶縁基体の線熱膨張係数に近似させたことから絶縁基
体の下面に放熱体を取着させる際や半導体素子が作動し
た際等において絶縁基体と放熱体の両者に熱が作用した
としても絶縁基体と放熱体との間には両者の線熱膨張係
数の相違に起因する大きな熱応力が発生することはな
く、これによって放熱体を絶縁基体に割れやクラックを
発生させることなく強固に取着させて半導体素子が作動
時に発する熱を常に外部に良好に放出させることが可能
となる。
【0011】
【発明の実施の形態】次に、本発明を添付図面に示す実
施例に基づき詳細に説明する。図1は本発明の半導体素
子収納用パッケージの一実施例を示す断面図である。図
1において、1は絶縁基体、2は蓋体、3は放熱体であ
る。この絶縁基体1と蓋体2とにより内部に半導体素子
4を気密に収容する容器5が構成される。
【0012】前記絶縁基体1はその上面に半導体素子3
が載置される載置部1aを有する凹部が形成されてお
り、該凹部底面の載置部1aに半導体素子4がガラス、
樹脂、ロウ材等の接着材を介して接着固定される。
【0013】前記絶縁基体1は半導体素子4を支持する
支持部材として作用するとともに半導体素子4が作動時
に発する熱を吸収して後述する放熱体3に良好に伝達さ
せる作用をなし、窒化アルミニウム質焼結体や炭化珪素
質焼結体、窒化珪素質焼結体等の熱伝導率が70W/m
・K以上のセラミックス焼結体により形成されている。
【0014】前記絶縁基体1は例えば、窒化アルミニウ
ム質焼結体から成る場合には窒化アルミニウム、酸化珪
素、酸化マグネシウム、酸化カルシウム、酸化イットリ
ウム等の原料粉末に適当な有機バインダー、可塑剤、溶
剤を添加混合して泥漿状となすとともに該泥漿物を従来
周知のドクターブレード法やカレンダーロール法を採用
することによってセラミックグリーンシート(セラミッ
ク生シート)を形成し、次に前記セラミックグリーンシ
ートに適当な打ち抜き加工を施し、所定形状となすとと
もに必要に応じて複数枚を積層して成形体となし、しか
る後、これを1600℃の温度で焼成することによって
製作される。
【0015】また前記絶縁基体1は凹部の内側から外側
にかけて導出する複数個の配線層6が形成されており、
凹部内側の領域には半導体素子4の電極がボンディング
ワイヤ7を介して電気的に接続され、また外側に導出す
る領域には外部電気回路に接続される外部リード端子8
が銀ロウ等のロウ材を介してロウ付け取着されている。
【0016】前記配線層6は半導体素子4の各電極を外
部電気回路に接続する際の導電路として作用し、タング
ステン、モリブデン、マンガン、銅、銀等の金属粉末に
より形成されている。
【0017】前記配線層6はタングステン、モリブデ
ン、マンガン、銅、銀等の金属粉末に適当な有機バイン
ダー、溶剤等を添加混合して得られた金属ペーストを絶
縁基体1となるセラミックグリーンシートに予め従来周
知のスクリーン印刷法等の印刷法を用いることにより所
定パターンに印刷塗布しておくことによって絶縁基体1
の凹部内側から外側にかけて被着形成される。
【0018】なお前記配線層6はその露出する表面にニ
ッケル、金等の耐蝕性に優れ、かつロウ材との濡れ性に
優れる金属を1μm〜20μmの厚みにメッキ法により
被着させておくと、配線層6の酸化腐蝕を有効に防止す
ることができるとともに配線層6への外部リード端子8
のロウ付けを強固となすことができる。従って、前記配
線層6はその露出する表面にニッケル、金等の耐蝕性に
優れ、かつロウ材との濡れ性に優れる金属を1μm〜2
0μmの厚みに被着させておくことが好ましい。
【0019】また前記配線層6には外部リード端子8が
銀ロウ等のロウ材を介してロウ付け取着されており、該
外部リード端子8は容器5内部に収容する半導体素子4
の各電極を外部電気回路に電気的に接続する作用をな
し、外部リード端子8を外部電気回路に接続することに
よって容器5内部に収容される半導体素子4は配線層6
および外部リード端子8を介して外部電気回路に電気的
に接続されることとなる。
【0020】前記外部リード端子8は鉄−ニッケル−コ
バルト合金や鉄−ニッケル合金等の金属材料から成り、
例えば、鉄−ニッケル−コバルト合金等の金属から成る
インゴット(塊)に圧延加工法や打ち抜き加工法等、従
来周知の金属加工法を施すことによって所定形状に形成
される。
【0021】更に前記絶縁基体1はその下面に放熱体3
が取着されており、該放熱体3は半導体素子4が作動時
に発した熱を絶縁基体1を介して吸収し、該吸収した熱
を大気中に放出する作用をなし、銅−タングステン合金
により形成されている。
【0022】前記銅−タングステン合金より成る放熱体
3はタングステン粉末を焼成して得られる焼結多孔体の
空孔内に溶融させた銅を含浸させることによって製作さ
れている。
【0023】また前記放熱体3の絶縁基体1下面への取
着は絶縁基体1の下面に予め金属層を形成しておき、該
金属層と放熱体3とを銀ロウ等のロウ材を介しロウ付け
することによって行われる。
【0024】また更に前記絶縁基体1はその上面に蓋体
2がガラス、樹脂、ロウ材等の封止材を介して接合さ
れ、これによって絶縁基体1と蓋体2とから成る容器5
内部に半導体素子4が気密に収容されることとなる。
【0025】前記蓋体2はセラミックス製の板材や鉄−
ニッケル−コバルト合金や鉄−ニッケル合金等の金属材
から成る板材により形成されている。
【0026】かくして上述の半導体素子収納用パッケー
ジによれば、絶縁基体1の半導体素子載置部1a上に半
導体素子4をガラス、樹脂、ロウ材等の接着剤を介して
接着固定するとともに該半導体素子4の各電極をボンデ
ィングワイヤ7を介して所定の配線層6に接続させ、し
かる後、前記絶縁基体1の上面に蓋体2をガラス、樹
脂、ロウ材等から成る封止材を介して接合させ、絶縁基
体1と蓋体2とから成る容器5内部に半導体素子4を気
密に収容することによって製品としての半導体装置とな
る。
【0027】本発明の半導体素子収納用パッケージにお
いては、絶縁基体1を熱伝導率が70W/m・K以上の
セラミックス焼結体で形成しておくことが重要である。
【0028】前記絶縁基体1を熱伝導率が70W/m・
K以上のセラミックス焼結体で形成しておくと半導体素
子4が作動時に発した多量の熱は絶縁基体1を介して放
熱体3に効率よく伝達させることができる。
【0029】なお、前記絶縁基体1はその熱伝導率が7
0W/m・K未満となると半導体素子4が作動時に発し
た多量の熱を放熱体3に効率よく伝達させることができ
なくなり、その結果、半導体素子4が該素子自身の発す
る熱によって高温となり、熱破壊や特性に熱劣化等を招
来してしまう。従って、前記絶縁基体1はその熱伝導率
が70W/m・K以上のセラミックス焼結体に特定され
る。
【0030】また本発明の半導体素子収納用パッケージ
においては、前記放熱体3をタングステンが80乃至9
5重量%、銅が5乃至20重量%から成る中間層3bの
上下両面にタングステンが35乃至65重量%、銅が3
5乃至65重量%から成る上下層3a、3cを配した3
層構造としておくことが重要である。
【0031】前記放熱体3をタングステンが80乃至9
5重量%、銅が5乃至20重量%から成る中間層3bの
上下両面にタングステンが35乃至65重量%、銅が3
5乃至65重量%から成る上下層3a、3cを配した3
層構造とした場合、放熱体3の絶縁基体1と当接する上
層3aの熱伝導率を250W/m・K以上の高いものと
し、絶縁基体1から伝達された半導体素子4の熱は放熱
体3の上層3aで平面方向に素早く広がらせるとともに
放熱体3の上層3a、中間層3b、下層3cを順次介し
て外部に効率よく確実に放散させることができ、これに
よって半導体素子4は常に適温となり、半導体素子4を
長期間にわたり安定かつ正常に作動させることが可能と
なる。
【0032】更に前記放熱体3はタングステンが80乃
至95重量%、銅が5乃至20重量%から成る中間層3
bの上下両面にタングステンが35乃至65重量%、銅
が35乃至65重量%から成る上下層3a、3cを配し
た3層構造となし、線熱膨張係数が小さい中間層3bを
線熱膨張係数の大きい上下層3a、3cで挟み込み放熱
体3全体の線熱膨張係数を絶縁基体1の線熱膨張係数に
近似する5ppm/℃乃至7.5ppm/℃(室温〜8
00℃)となしたことから、絶縁基体1に放熱体3を取
着させる際や半導体素子4が作動した際において絶縁基
体1と放熱体3の両者に熱が作用したとしても絶縁基体
1と放熱体3との間には両者の線熱膨張係数の相違に起
因する大きな熱応力が発生することはなく、これによっ
て放熱体3を絶縁基体1に割れやクラックを発生させる
ことなく強固に取着させて半導体素子4が作動時に発す
る熱を常に外部に良好に放出させることができる。
【0033】なお前記放熱体3はその中間層3bのタン
グステンの量が80重量%未満の場合、或いは95重量
%を超えた場合、放熱体3の線熱膨張係数が絶縁基体1
の線熱膨張係数に対して大きく相違することとなり、そ
の結果、絶縁基体1に放熱体3を強固に取着させておく
ことができなくなってしまう。従って、前記放熱体3の
中間層3bはそれを形成するタングステンの量は80乃
至95重量%の範囲に特定される。
【0034】また前記上下層3a、3cのタングステン
の量が35重量%未満となると、言い換えれば銅が65
重量%を超えると、放熱体3の線熱膨張係数が絶縁基体
1の線熱膨張係数に対して大きく相違することとなり、
その結果、絶縁基体1に放熱体3を強固に取着させてお
くことができなくなってしまい、またタングステンの量
が65重量%を超えると、言い換えれば銅が35重量%
未満となると上下層3a、3cの熱伝導率を250W/
m・K以上の高いものと成すことができなくなり、パッ
ケージ内に近時の高密度化、高集積化が大きく進み、作
動時に多量の熱を発する半導体素子4を収容した場合、
半導体素子4が作動時に発する熱は放熱体3を介して外
部に完全に放散させることができなくなり、その結果、
半導体素子4を高温として半導体素子4に熱破壊を招来
させたり、特性にばらつきを生じ安定に作動させること
ができなくなる。従って前記放熱体3の上下層3a、3
cはタングステンが35乃至65重量%、銅が35乃至
65重量%に特定される。
【0035】更に前記上下層3a、3cはその組成、厚
みを略同一に形成しておくと上層3aと中間層3bの間
に発生する応力と下層3cと中間層3bの間に発生する
応力が相殺されて放熱体3の平坦度が良好となり、その
結果、絶縁基体1に放熱体3を極めて強固に接合させる
ことができ、容器5の気密封止の信頼性がより確実なも
のとなり、容器5内部に収納する半導体素子4の作動信
頼性をより安定、確実なものと成すことができる。
【0036】また更に前記上下層3a、3cと中間層3
bの厚みは前記上下層3a、3cの厚みをX、中間層3
bの厚みをYとした場合、0.5Y≦X≦Yの範囲とし
ておくと放熱体3を介して半導体素子4の発する熱をよ
り良好に外部に放散することができる。前記上下層3
a、3cの厚みをX、中間層3bの厚みをYとした場
合、0.5Y>Xとなると250W/m・K以上の高熱
伝導率である上下層3a、3cが薄くなり半導体素子4
の発する熱を外部に効率よく放散することができなくな
る危険性があり、Y<Xとなると線熱膨張係数の大きな
上下層の放熱体3全体に及ぼす影響が大きくなり、放熱
体3の線熱膨張係数を前記絶縁基体1の線熱膨張係数と
近似させることが困難となる危険性があることから、前
記上下層3a、3cと中間層3bの厚みは前記上下層3
a、3cの厚みをX、中間層3bの厚みをYとした場
合、0.5Y≦X≦Yの範囲が望ましい。
【0037】なお前記3層構造の放熱体3は、中間層3
bとなる所定量のタングステン焼結体に所定量の銅を含
浸させた所定厚みの板体と、上下層3a、3cとなる所
定量のタングステン焼結体に所定量の銅を含浸させた所
定厚みの板体とを準備し、前記中間層3bとなる板体の
上下を上下層となる板体で挟み込んだ後、銅の溶融温度
(1083℃)より20℃程度高い温度にて真空中もし
くは中性、還元雰囲気中で加圧しながら積層することに
よって製作される。
【0038】次に本発明の他の実施例について説明す
る。上述の半導体素子収納用パッケージでは放熱体3を
タングステンが80乃至95重量%、銅が5乃至20重
量%から成る中間層3bの上下両面にタングステンが3
5乃至65重量%、銅が35乃至65重量%から成る上
下層3a、3cを配した3層構造としたが、これをモリ
ブデンが85乃至95重量%、銅が5乃至15重量%か
ら成る中間層3bの上下両面にモリブデンが40乃至6
0重量%、銅が40乃至60重量%から成る上下層3
a、3cを配した3層構造としてもよい。
【0039】前記放熱体3をモリブデンが85乃至95
重量%、銅が5乃至15重量%から成る中間層3bの上
下両面にモリブデンが40乃至60重量%、銅が40乃
至60重量%から成る上下層3a、3cを配した3層構
造とした場合、放熱体3の絶縁基体1に当接する上層3
aの熱伝導率を250W/m・K以上の高いものとし、
絶縁基体1から伝達された半導体素子4の熱は放熱体3
の上層3aで平面方向に素早く広がらせるとともに放熱
体3の上層3a、中間層3b、下層3cを順次介して外
部に効率よく確実に放散させることができ、これによっ
て半導体素子4は常に適温となり、半導体素子4を長期
間にわたり安定かつ正常に作動させることが可能とな
る。
【0040】また前記モリブデンが85乃至95重量
%、銅が5乃至15重量%から成る中間層3bの上下両
面にモリブデンが40乃至60重量%、銅が40乃至6
0重量%から成る上下層3a、3cを配した3層構造の
放熱体3は線熱膨張係数が小さい中間層3bを線熱膨張
係数の大きい上下層3a、3cで挟み込み、放熱体3全
体の線熱膨張係数を絶縁基体1の線熱膨張係数に近似す
る5ppm/℃乃至7.5ppm/℃(室温〜800
℃)となしたことから絶縁基体1に放熱体3を取着させ
る際や半導体素子4が作動した際において絶縁基体1と
放熱体3の両者に熱が作用したとしても絶縁基体1と放
熱体3との間には両者の線熱膨張係数の相違に起因する
大きな熱応力が発生することはなく、これによって放熱
体3を絶縁基体1に割れやクラックを発生させることな
く強固に取着させて半導体素子4が作動時に発する熱を
常に外部に良好に放出させることができる。
【0041】なお前記放熱体3はその中間層3bのモリ
ブデンの量が85重量%未満の場合、或いは95重量%
を超えた場合、放熱体3の線熱膨張係数が絶縁基体1の
線熱膨張係数に対して大きく相違することとなり、その
結果、絶縁基体3に放熱体3を強固に取着させておくこ
とができなくなってしまう。従って、前記放熱体3の中
間層3bはそれを形成するモリブデンの量は85乃至9
5重量%の範囲に特定される。
【0042】また前記上下層3a、3cのモリブデンの
量が40重量%未満となると、言い換えれば銅が60重
量%を超えると、放熱体3の線熱膨張係数が絶縁基体1
の線熱膨張係数に対して大きく相違することとなり、そ
の結果、絶縁基体1に放熱体3を強固に取着させておく
ことができなくなってしまい、またモリブデンの量が6
0重量%を超えると、言い換えれば銅が40重量%未満
となると上下層3a、3cの熱伝導率を250W/m・
K以上の高いものと成すことができなくなり、パッケー
ジ内に近時の高密度化、高集積化が大きく進み、作動時
に多量の熱を発する半導体素子4を収容した場合、半導
体素子4が作動時に発する熱は放熱体3を介して外部に
完全に放散させることができなくなり、その結果、半導
体素子4を高温として、半導体素子4に熱破壊を招来さ
せたり、特性にばらつきが生じ安定に作動させることが
できなくなる。従って前記放熱体3の上下層3a、3c
はモリブデンが40乃至60重量%、銅が40乃至60
重量%に特定される。
【0043】更に前記上下層3a、3cはその組成、厚
みを略同一に形成しておくと上層3aと中間層3bの間
に発生する応力と下層3cと中間層3bの間に発生する
応力とが相殺されて放熱体3の平坦度が良好となり、絶
縁基体1に放熱体3を極めて強固に接合させることがで
き、容器5の気密封止の信頼性がより確実なものとな
り、容器5内部に収納する半導体素子4の作動信頼性を
より安定、確実なものと成すことができる。
【0044】また更に前記上下層3a、3cと中間層3
bの厚みは前記上下層3a、3cの厚みをX、中間層3
bの厚みをYとした場合、0.5Y≦X≦Yの範囲とし
ておくと放熱体3を介して半導体素子4の発する熱をよ
り良好に外部に放散することができる。前記上下層3
a、3cの厚みをX、中間層3bの厚みをYとした場
合、0.5Y>Xとなると250W/m・K以上の高熱
伝導率である上下層3a、3cが薄くなり半導体素子4
の発する熱を外部に効率よく放散することができなくな
る危険性があり、Y<Xとなると線熱膨張係数の大きな
上下層の放熱体3全体に及ぼす影響が大きくなり、放熱
体3の線熱膨張係数を前記絶縁基体1の線熱膨張係数と
近似させることが困難となる危険性があることから、前
記上下層3a、3cと中間層3bの厚みは前記上下層3
a、3cの厚みをX、中間層3bの厚みをYとした場
合、0.5Y≦X≦Yの範囲が望ましい。
【0045】なお前記3層構造の放熱体3は、中間層3
bとなる所定量のモリブデン焼結体に所定量の銅を含浸
させた所定厚みの板体と、上下層3a、3cとなる所定
量のモリブデン焼結体に所定量の銅を含浸させた所定厚
みの板体とを準備し、前記中間層となる板体の上下を上
下層となる板体で挟み込んだ後、銅の溶融温度(108
3℃)より20℃程度高い温度にて真空中もしくは中
性、還元雰囲気中で加圧しながら積層することによって
製作される。
【0046】また、本発明は上述の実施例に限定される
ものではなく、本発明の要旨を逸脱しない範囲であれば
種々の変更は可能である。
【0047】
【発明の効果】本発明の半導体素子収納用パッケージに
よれば、絶縁基体を熱伝導率が70W/m・K以上のセ
ラミックス焼結体で形成したことから半導体素子の作動
時に発する熱は放熱体に効率よく伝達させることがで
き、また放熱体をタングステンが80乃至95重量%、
銅が5乃至20重量%から成る中間層の上下両面にタン
グステンが35乃至65重量%、銅が35乃至65重量
%から成る上下層を配した3層構造、もしくはモリブデ
ンが85乃至95重量%、銅が5乃至15重量%から成
る中間層の上下両面にモリブデンが40乃至60重量
%、銅が40乃至60重量%から成る上下層を配した3
層構造としたことから絶縁基体を介して伝達された半導
体素子の熱は放熱体を介して外部に効率よく放散され、
これによって半導体素子は常に適温となり、半導体素子
を長期間にわたり安定かつ正常に作動させることが可能
となる。
【0048】また本発明の半導体素子収納用パッケージ
によれば、放熱体をタングステンが80乃至95重量
%、銅が5乃至20重量%から成る中間層の上下両面に
タングステンが35乃至65重量%、銅が35乃至65
重量%から成る上下層を配した3層構造、もしくはモリ
ブデンが85乃至95重量%、銅が5乃至15重量%か
ら成る中間層の上下両面にモリブデンが40乃至60重
量%、銅が40乃至60重量%から成る上下層を配した
3層構造としたことから、放熱体の線熱膨張係数を熱伝
導率が70W/m・K以上のセラミックス焼結体からな
る絶縁基体の線熱膨張係数に近似させたことから絶縁基
体の下面に放熱体を取着させる際や半導体素子が作動し
た際等において絶縁基体と放熱体の両者に熱が作用した
としても絶縁基体と放熱体との間には両者の線熱膨張係
数の相違に起因する大きな熱応力が発生することはな
く、これによって放熱体を絶縁基体に割れやクラックを
発生させることなく強固に取着させて半導体素子が作動
時に発する熱を常に外部に良好に放出させることが可能
となる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。
【符号の説明】
1・・・・・絶縁基体 1a・・・・載置部 2・・・・・蓋体 3・・・・・放熱体 3a・・・・上層 3b・・・・中間層 3c・・・・下層 4・・・・・半導体素子 5・・・・・容器 6・・・・・配線層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成13年8月27日(2001.8.2
7)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0005
【補正方法】変更
【補正内容】
【0005】
【発明が解決しようとする課題】しかしながら、この従
来の半導体素子収納用パッケージにおいては、絶縁基体
が酸化アルミニウム質焼結体から成り、熱伝導率が20
W/m・Kと低いこと、放熱体がタングステン粉末やモ
リブデン粉末を焼成して焼結多孔体を得るとともに該焼
結多孔体の空孔内に溶融させた銅を含浸させることによ
って形成されており、熱伝導率が約180W/m・K程
度であること等から半導体素子収納用パッケージ内に近
時の高密度化、高集積化が大きく進み、作動時に多量の
熱を発する半導体素子を収容した場合、半導体素子が作
動時に発する熱は絶縁基体及び放熱体を介して外部に完
全に放出させることができなくなり、その結果、半導体
素子が該素子自身の発する熱によって高温となり、半導
体素子に熱破壊を招来させたり、特性にばらつきを生じ
安定に作動させることができないという欠点を有してい
た。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子が載置される載置部を有
    し、該載置部より外部にかけて導出する半導体素子の各
    電極が接続される配線層を有する絶縁基体と、前記絶縁
    基体の上面に取着され、前記半導体素子が載置される載
    置部を封止する蓋体と、前記絶縁基体の下面に取着され
    ている放熱体とからなる半導体素子収納用パッケージで
    あって、前記絶縁基体は熱伝導率が70W/m・k以上
    のセラミックス焼結体からなり、かつ放熱体はタングス
    テンと銅とから成り、タングステンが80乃至95重量
    %、銅が5乃至20重量%から成る中間層の上下両面に
    タングステンが35乃至65重量%、銅が35乃至65
    重量%から成る上下層を配した3層構造を有しているこ
    とを特徴とする半導体素子収納用パッケージ。
  2. 【請求項2】上面に半導体素子が載置される載置部を有
    し、該載置部より外部にかけて導出する半導体素子の各
    電極が接続される配線層を有する絶縁基体と、前記絶縁
    基体の上面に取着され、前記半導体素子が載置される載
    置部を封止する蓋体と、前記絶縁基体の下面に取着され
    ている放熱体とからなる半導体素子収納用パッケージで
    あって、前記絶縁基体は熱伝導率が70W/m・k以上
    のセラミックス焼結体からなり、かつ放熱体はモリブデ
    ンと銅とから成り、モリブデンが85乃至95重量%、
    銅が5乃至15重量%から成る中間層の上下両面にモリ
    ブデンが40乃至60重量%、銅が40乃至60重量%
    から成る上下層を配した3層構造を有していることを特
    徴とする半導体素子収納用パッケージ。
JP2001224111A 2001-07-25 2001-07-25 半導体素子収納用パッケージ Pending JP2003037203A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001224111A JP2003037203A (ja) 2001-07-25 2001-07-25 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001224111A JP2003037203A (ja) 2001-07-25 2001-07-25 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JP2003037203A true JP2003037203A (ja) 2003-02-07

Family

ID=19057333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001224111A Pending JP2003037203A (ja) 2001-07-25 2001-07-25 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP2003037203A (ja)

Similar Documents

Publication Publication Date Title
JP2003037204A (ja) 半導体素子収納用パッケージ
JP2006013420A (ja) 電子部品収納用パッケージおよび電子装置
JP2003037203A (ja) 半導体素子収納用パッケージ
JP3659306B2 (ja) 半導体素子収納用パッケージ
JP3659467B2 (ja) 半導体素子収納用パッケージ
JP3971592B2 (ja) 半導体素子収納用パッケージ
JP2006041288A (ja) 電子部品収納用パッケージおよび電子装置
JP2003100933A (ja) 半導体素子収納用パッケージ
JP3659304B2 (ja) 半導体素子収納用パッケージ
JP3659300B2 (ja) 半導体素子収納用パッケージ
JP3346655B2 (ja) 半導体素子収納用パッケージ
JP3559458B2 (ja) ロウ材
JP3752440B2 (ja) 半導体素子収納用パッケージ
JP4548978B2 (ja) 半導体素子収納用パッケージ
JP4360567B2 (ja) 半導体素子収納用パッケージ
JP3792561B2 (ja) 半導体素子収納用パッケージ
JP2003068950A (ja) 半導体素子収納用パッケージ
JP2515660Y2 (ja) 半導体素子収納用パッケージ
JP3752447B2 (ja) 半導体素子収納用パッケージ
JP2005340560A (ja) 電子部品収納用パッケージおよび電子装置
JP2000133753A (ja) 半導体素子収納用パッケージ
JPH06188341A (ja) 半導体素子収納用パッケージ
JP2003037200A (ja) 半導体素子収納用パッケージ
JP2003037229A (ja) 半導体素子収納用パッケージ
JPH08316353A (ja) 半導体素子収納用パッケージ