JP2003031589A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003031589A5 JP2003031589A5 JP2002117416A JP2002117416A JP2003031589A5 JP 2003031589 A5 JP2003031589 A5 JP 2003031589A5 JP 2002117416 A JP2002117416 A JP 2002117416A JP 2002117416 A JP2002117416 A JP 2002117416A JP 2003031589 A5 JP2003031589 A5 JP 2003031589A5
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- concentration
- type impurity
- semiconductor layer
- impurity element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (12)
- 半導体層、前記半導体層上のゲート絶縁膜、前記ゲート絶縁膜上のゲート電極を含み、
前記半導体層は、チャネル形成領域、第1の濃度の不純物元素を含む領域、第2の濃度の不純物元素を含む領域および第3の濃度の不純物元素を含む領域を含み、
前記ゲート電極は電極(A)および電極(B)が積層されており、
前記電極(A)の端部の一方は前記第2の濃度の不純物元素を含む領域と前記ゲート絶縁膜を介して重なり、前記電極(A)の端部の他方は前記チャネル形成領域と前記ゲート絶縁膜を介して重なっていることを特徴とする半導体装置。 - 半導体層、前記半導体層上のゲート絶縁膜、前記ゲート絶縁膜上の第1のゲート電極および第2のゲート電極を含み、
前記半導体層は、チャネル形成領域、第1の濃度の不純物元素を含む領域、第2の濃度の不純物元素を含む領域および第3の濃度の不純物元素を含む領域を含み、
前記第1のゲート電極および前記第2のゲート電極は電極(A)および電極(B)が積層されており、
前記第1のゲート電極及び前記第2のゲート電極の電極(A)の端部の一方は前記第2の濃度の不純物元素を含む領域と前記ゲート絶縁膜を介して重なり、前記第1のゲート電極及び前記第2のゲート電極の電極(A)の端部の他方は前記チャネル形成領域と前記ゲート絶縁膜を介して重なっており、
前記第1のゲート電極の電極(A)と重なる第2の濃度の不純物領域および前記第2のゲート電極の電極(A)と重なる第2の濃度の不純物領域との間に、前記第3の濃度の不純物元素を含む領域を有していることを特徴とする半導体装置。 - 半導体層、前記半導体層上のゲート絶縁膜、前記ゲート絶縁膜上の第1のゲート電極および第2のゲート電極を含み、
前記半導体層は、チャネル形成領域、第1の濃度の不純物元素を含む領域、第2の濃度の不純物元素を含む領域および第3の濃度の不純物元素を含む領域を含み、
前記第1のゲート電極および前記第2のゲート電極は電極(A)および電極(B)が積層されており、
前記電極(A)の端部の一方は前記第2の濃度の不純物元素を含む領域と前記ゲート絶縁膜を介して重なり、前記電極(A)の端部の他方は前記チャネル形成領域と前記ゲート絶縁膜を介して重なり、
前記チャネル形成領域は、第1の濃度のn型不純物元素を含むn型不純物領域および第2の濃度のn型不純物元素を含むn型不純物領域に挟まれており、
前記第1の濃度の不純物元素を含むn型不純物領域に隣接する前記第3の濃度のn型不純物元素を含むn型不純物領域および前記第2の濃度のn型不純物元素を含むn型不純物領域に隣接した前記第3の濃度のn型不純物元素を含むn型不純物領域を有し、
前記第1のゲート電極の電極(A)と重なる第2の濃度の不純物領域および前記第2のゲート電極の電極(A)と重なる第2の濃度の不純物領域との間に、前記第3の濃度の不純物元素を含む領域を有し、
前記第1の濃度のn型不純物元素を含むn型不純物領域に隣接する前記第3の濃度の不純物元素を含むn型不純物領域は、ソース領域またはドレイン領域として機能することを特徴とする半導体装置。 - 請求項1乃至請求項3のいずれか一項において、前記第1の濃度の不純物元素を含む領域は、n型不純物元素を1×1015〜1×1017/cm3の濃度で含み、前記第2の濃度の不純物元素を含む領域は、n型不純物元素を1×1017〜1×1019/cm3の濃度で含み、前記第3の濃度の不純物元素を含む領域は、n型不純物元素を1×1020〜1×1021/cm3の濃度で含むことを特徴とする半導体装置。
- 請求項1乃至請求項3のいずれか一において、前記電極(A)は、W、Mo、Ta、Tiから選ばれた元素からなる導電膜、前記元素を主成分とする化合物からなる導電膜、もしくは前記元素を主成分とする合金からなる導電膜であることを特徴とする半導体装置。
- 請求項1乃至請求項3のいずれか一において、前記電極(B)は、Al、Cuから選ばれた元素からなる導電膜、前記元素を主成分とする化合物からなる導電膜、もしくは前記元素を主成分とする合金からなる導電膜であることを特徴とする半導体装置。
- 請求項1乃至請求項6のいずれか一に記載の半導体装置を有する液晶表示装置、カメラ、プロジェクター、ヘッドマウントディスプレイ、パーソナルコンピュータ又は携帯情報端末。
- 絶縁表面に半導体層を形成する工程と、
前記半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に第1の導電膜および第2の導電膜を形成する工程と、
前記第1の導電膜および前記第2の導電膜をエッチングして、前記半導体層上に第1の電極および第2の電極からなる第1の形状のゲート電極を形成する工程と、
前記第1の電極および前記第2の電極をエッチングして、第3の電極および第4の電極からなる第2の形状のゲート電極を形成する工程と、
前記第2の形状のゲート電極をマスクにして自己整合的に前記半導体層にn型不純物元素を添加して第1の濃度のn型不純物元素を含むn型不純物領域を形成する工程と、
前記半導体層の一部を覆うマスクを形成し、前記第3の電極を介して前記半導体層にチャネル形成領域に隣接する第2の濃度のn型不純物元素を含むn型不純物領域、前記第1の濃度のn型不純物元素を含むn型不純物領域に隣接する第3の濃度のn型不純物元素を含むn型不純物領域および前記第2の濃度のn型不純物元素を含むn型不純物領域に隣接する第3の濃度のn型不純物元素を含むn型不純物領域を形成する工程と、
を含むことを特徴とする半導体装置の作製方法。 - 絶縁表面に第1の半導体層、第2の半導体層、第3の半導体層および第4の半導体層を形成する工程と、
前記第1乃至4の半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に第1の導電膜および第2の導電膜を形成する工程と、
前記第1の導電膜および前記第2の導電膜をエッチングして、前記第1乃至4の半導体層上に第1の電極および第2の電極からなる第1の形状のゲート電極を形成する工程と、
前記第1の電極および前記第2の電極をエッチングして、第3の電極および第4の電極からなる第2の形状のゲート電極を形成する工程と、
前記第2の形状のゲート電極をマスクにして自己整合的に前記第1乃至4の半導体層にn型不純物元素を添加して第1の濃度のn型不純物元素を含むn型不純物領域を形成する工程と、
前記第2の半導体層および第4の半導体層の全体を覆う第1のマスクと前記第3の半導体層の一部を覆う第2のマスクを形成し、前記第1の半導体層上の前記第4の電極をマスクとし、前記第3の電極を通して前記第1の半導体層に第2の濃度の不純物領域および第3の濃度のn型不純物元素を含むn型不純物領域を形成し、前記第4の電極および第2のマスクをマスクとし、前記第3の電極を介して第3の半導体層に第2の濃度のn型不純物元素を含むn型不純物領域および第3の濃度のn型不純物元素を含むn型不純物領域を形成する工程と、
前記第1の半導体層および前記第3の半導体層を覆う第3のマスクを形成し、前記第2の半導体層および前記第4の半導体層にp型不純物元素を添加して第1の濃度のp型不純物元素を含むp型不純物領域および第2の濃度のp型不純物元素を含むp型不純物領域を形成する工程と、
を含むことを特徴とする半導体装置の作製方法。 - 絶縁表面に第1の半導体層、第2の半導体層、第3の半導体層および第4の半導体層を形成する工程と、
前記第1乃至4の半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に第1の導電膜および第2の導電膜を形成する工程と、
前記第1の導電膜および前記第2の導電膜をエッチングして、前記第1乃至4の半導体層上に第1の電極および第2の電極からなる第1の形状のゲート電極を形成する工程と、
前記第1の形状のゲート電極をマスクとして前記第1乃至4の半導体層にn型不純物元素を添加して、第1の濃度のn型不純物元素を含むn型不純物領域を形成する工程と、
前記第1の電極および前記第2の電極をエッチングして、第3の電極および第4の電極からなる第2の形状のゲート電極を形成する工程と、
前記第2の半導体層および第4の半導体層の全体を覆う第1のマスクと前記第3の半導体層の一部を覆う第2のマスクを形成し、前記第1の半導体層上の前記第4の電極をマスクとし、前記第3の電極を通して前記第1の半導体層に第2の濃度の不純物領域および第3の濃度のn型不純物元素を含むn型不純物領域を形成し、前記第4の電極および第2のマスクをマスクとし、前記第3の電極を介して第3の半導体層に第2の濃度のn型不純物元素を含むn型不純物領域および第3の濃度のn型不純物元素を含むn型不純物領域を形成する工程と、
前記第1の半導体層および前記第3の半導体層を覆う第3のマスクを形成し、前記第2の半導体層および前記第4の半導体層にp型不純物元素を添加して第1の濃度のp型不純物元素を含むp型不純物領域および第2の濃度のp型不純物元素を含むp型不純物領域を形成する工程と、
を含むことを特徴とする半導体装置の作製方法。 - 請求項8乃至請求項10のいずれか一において、前記第1の導電膜は、W、Mo、Ta、Tiから選ばれた元素からなる導電膜、前記元素を主成分とする化合物からなる導電膜、もしくは前記元素を主成分とする合金からなる導電膜であることを特徴とする半導体装置の作製方法。
- 請求項8乃至請求項10のいずれか一において、前記第2の導電膜は、Al、Cuから選ばれた元素からなる導電膜、前記元素を主成分とする化合物からなる導電膜、もしくは前記元素を主成分とする合金からなる導電膜であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002117416A JP4044360B2 (ja) | 2001-04-19 | 2002-04-19 | 半導体装置およびその作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-121819 | 2001-04-19 | ||
JP2001121819 | 2001-04-19 | ||
JP2002117416A JP4044360B2 (ja) | 2001-04-19 | 2002-04-19 | 半導体装置およびその作製方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2003031589A JP2003031589A (ja) | 2003-01-31 |
JP2003031589A5 true JP2003031589A5 (ja) | 2005-08-04 |
JP4044360B2 JP4044360B2 (ja) | 2008-02-06 |
Family
ID=26613889
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002117416A Expired - Fee Related JP4044360B2 (ja) | 2001-04-19 | 2002-04-19 | 半導体装置およびその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4044360B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4554286B2 (ja) * | 2004-06-23 | 2010-09-29 | 株式会社半導体エネルギー研究所 | 薄膜トランジスタの作製方法 |
JP5207052B2 (ja) * | 2008-08-22 | 2013-06-12 | 株式会社豊田中央研究所 | 接合体およびその製造方法 |
JP2014165310A (ja) * | 2013-02-25 | 2014-09-08 | Japan Display Inc | 表示装置 |
CN109147576A (zh) * | 2018-09-05 | 2019-01-04 | 福建华佳彩有限公司 | 异形切割显示面板的像素切边区域的切边方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100267755B1 (ko) * | 1993-03-18 | 2000-10-16 | 김영환 | 박막트랜지스터 제조방법 |
JP4531175B2 (ja) * | 1998-12-03 | 2010-08-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
2002
- 2002-04-19 JP JP2002117416A patent/JP4044360B2/ja not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7068538B2 (ja) | 表示装置、電子機器 | |
TW494447B (en) | Semiconductor device and manufacturing method thereof | |
TW501282B (en) | Method of manufacturing semiconductor device | |
JP2000156504A5 (ja) | ||
JP2000183356A5 (ja) | ||
US8304778B2 (en) | Thin film transistor and pixel structure having the thin film transistor | |
JP2003273361A (ja) | 半導体装置およびその製造方法 | |
JP2001313397A (ja) | 半導体装置およびその作製方法 | |
JP2007241314A (ja) | センサ付き表示装置及び電子機器 | |
JP2000196093A5 (ja) | ||
JP2000194014A5 (ja) | ||
JP2000228527A5 (ja) | ||
JP2008112136A (ja) | 表示装置及びその製造方法 | |
JP2008281932A (ja) | 液晶表示装置 | |
TW200837958A (en) | Semiconductor structure and fabricating method thereof for liquid crystal display device | |
JP2000216399A5 (ja) | ||
JP2000216396A5 (ja) | ||
TW200941106A (en) | System for displaying images and fabrication method thereof | |
TWI316763B (en) | Lcd pixel array structure and fabrication method thereof | |
JP2000236097A5 (ja) | ||
JP5437895B2 (ja) | 表示装置及びその製造方法 | |
US9923039B2 (en) | Display panels, methods of manufacturing the same and organic light emitting display devices having the same | |
JP4682278B2 (ja) | 低温ポリシリコン薄膜トランジスタ液晶ディスプレイ装置に用いられる積層蓄積容量構造 | |
JP2003031589A5 (ja) | ||
JP2000243975A5 (ja) |