JP2003029419A - パターン描画装置、パターン描画体の製造方法、該パターン描画体を備えた装置の製造方法。 - Google Patents
パターン描画装置、パターン描画体の製造方法、該パターン描画体を備えた装置の製造方法。Info
- Publication number
- JP2003029419A JP2003029419A JP2001217152A JP2001217152A JP2003029419A JP 2003029419 A JP2003029419 A JP 2003029419A JP 2001217152 A JP2001217152 A JP 2001217152A JP 2001217152 A JP2001217152 A JP 2001217152A JP 2003029419 A JP2003029419 A JP 2003029419A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- track
- cluster
- data
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
- B41J2/44—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using single radiation source per colour, e.g. lighting beams or shutter arrangements
- B41J2/442—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using single radiation source per colour, e.g. lighting beams or shutter arrangements using lasers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J19/00—Character- or line-spacing mechanisms
- B41J19/16—Special spacing mechanisms for circular, spiral, or diagonal-printing apparatus
Landscapes
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Record Information Processing For Printing (AREA)
Abstract
(57)【要約】
【課題】 ＣＰＵの演算処理負担が少ない描画を可能と
するパターン描画装置を提供する。 【解決手段】 パターン描画装置は、パターンを描画す
べき基板(32)上に同心円状に配列される複数のトラック
を形成してパターンを描画するパターン描画装置におい
て、１のトラック上の少なくとも２箇所に各トラック毎
の基本となる基本画素列(軌跡１、軌跡２)を正あるいは
逆に並べることを繰り返し、これを連続な複数トラック
について行うことによって、パターンを形成する。
するパターン描画装置を提供する。 【解決手段】 パターン描画装置は、パターンを描画す
べき基板(32)上に同心円状に配列される複数のトラック
を形成してパターンを描画するパターン描画装置におい
て、１のトラック上の少なくとも２箇所に各トラック毎
の基本となる基本画素列(軌跡１、軌跡２)を正あるいは
逆に並べることを繰り返し、これを連続な複数トラック
について行うことによって、パターンを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、集積回路、表示装置、
光学素子等の製造過程において、基板上のの薄膜などに
微細なパターン形成を行うパターン描画装置に関する。
光学素子等の製造過程において、基板上のの薄膜などに
微細なパターン形成を行うパターン描画装置に関する。
【０００２】
【従来の技術】半導体基板や光学素子等の製造過程にお
いては、薄膜のパターニング工程が不可欠である。パタ
ーニングは、例えば、被処理膜にフォトレジストを塗布
し、該フォトレジストにパターンを露光し、露光したレ
ジストの現像処理を行い、残ったレジストをマスクとし
て被処理膜のエッチング処理を行うことによって行われ
る。上記パターンの露光にはパターン描画装置が使用さ
れる。パターン描画には、フォトマスクを使用する面露
光の他に、光ビームによる線走査によって露光を行うも
のがある。後者は光ディスクの原盤の作成や自由なパタ
ーンの描画に使用される。例えば、特開昭５９−１７１
１１９号、特開平１０−１１８１４号などには、回転走
査系によるパターン描画装置が記載されている。これ等
のパターン描画装置は、フォトレジストが塗布された基
板をターンテーブルに載置し、パターンデータで変調さ
れたレーザ光で回転走査することによって該基板にパタ
ーンを描画している。
いては、薄膜のパターニング工程が不可欠である。パタ
ーニングは、例えば、被処理膜にフォトレジストを塗布
し、該フォトレジストにパターンを露光し、露光したレ
ジストの現像処理を行い、残ったレジストをマスクとし
て被処理膜のエッチング処理を行うことによって行われ
る。上記パターンの露光にはパターン描画装置が使用さ
れる。パターン描画には、フォトマスクを使用する面露
光の他に、光ビームによる線走査によって露光を行うも
のがある。後者は光ディスクの原盤の作成や自由なパタ
ーンの描画に使用される。例えば、特開昭５９−１７１
１１９号、特開平１０−１１８１４号などには、回転走
査系によるパターン描画装置が記載されている。これ等
のパターン描画装置は、フォトレジストが塗布された基
板をターンテーブルに載置し、パターンデータで変調さ
れたレーザ光で回転走査することによって該基板にパタ
ーンを描画している。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た回転走査系のパターン描画装置では、スキャナなどに
よってＸ−Ｙ座標系で取り込まれた元のパターンデータ
をｒ−θ座標系のデータに変換し、これを一旦メモリに
記憶する。そして、基板の回転に同期してメモリから画
素データを呼び出して光ビームを変調することによっ
て、基板上に塗布されたフォトレジストを露光してパタ
ーンを描画している。従って、記憶した描画すべきパタ
ーンを少なくとも一回転走査（１トラック分）する毎に
ｒ−θ座標系のデータに変換する。高解像度のパターン
を描画しなければならいな場合は、１トラックの円周の
全ての描画点に対してＸ−Ｙ座標系からｒ−θ座標系に
データ変換をしなければならないので、演算量が増大し
て変換時間が長くなり、高速の描画が制限される。ま
た、ＣＰＵの演算処理能力が相対的に低い場合には、高
解像度や多値レベルのパターンの描画が制限される。こ
れに伴って、大容量のメモリも必要となる。
た回転走査系のパターン描画装置では、スキャナなどに
よってＸ−Ｙ座標系で取り込まれた元のパターンデータ
をｒ−θ座標系のデータに変換し、これを一旦メモリに
記憶する。そして、基板の回転に同期してメモリから画
素データを呼び出して光ビームを変調することによっ
て、基板上に塗布されたフォトレジストを露光してパタ
ーンを描画している。従って、記憶した描画すべきパタ
ーンを少なくとも一回転走査（１トラック分）する毎に
ｒ−θ座標系のデータに変換する。高解像度のパターン
を描画しなければならいな場合は、１トラックの円周の
全ての描画点に対してＸ−Ｙ座標系からｒ−θ座標系に
データ変換をしなければならないので、演算量が増大し
て変換時間が長くなり、高速の描画が制限される。ま
た、ＣＰＵの演算処理能力が相対的に低い場合には、高
解像度や多値レベルのパターンの描画が制限される。こ
れに伴って、大容量のメモリも必要となる。
【０００４】よって、本発明は、同程度の処理能力のＣ
ＰＵであってもより高速の描画を可能とするパターン描
画装置を提供することを目的とする。
ＰＵであってもより高速の描画を可能とするパターン描
画装置を提供することを目的とする。
【０００５】また、本発明は、同程度の処理能力のＣＰ
Ｕであってもより高解像度の描画を可能とするパターン
描画装置を提供することを目的とする。
Ｕであってもより高解像度の描画を可能とするパターン
描画装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に本発明のパターン描画装置は、パターンを描画すべき
基板上に同心円状に配列される複数のトラックを形成し
てパターンを描画するパターン描画装置において、１の
トラック上の少なくとも２箇所に各トラック毎の基本と
なる基本画素列を正あるいは逆に並べることを繰り返
し、これを連続な複数トラックについて行うことによっ
て、上記パターンを形成する。
に本発明のパターン描画装置は、パターンを描画すべき
基板上に同心円状に配列される複数のトラックを形成し
てパターンを描画するパターン描画装置において、１の
トラック上の少なくとも２箇所に各トラック毎の基本と
なる基本画素列を正あるいは逆に並べることを繰り返
し、これを連続な複数トラックについて行うことによっ
て、上記パターンを形成する。
【０００７】かかる構成とすることによって、より少な
いＸ−Ｙ座標系からｒ−θ座標系への変換画素データで
パターンを描画することが可能となる。
いＸ−Ｙ座標系からｒ−θ座標系への変換画素データで
パターンを描画することが可能となる。
【０００８】好ましくは、上記基板は周方向において分
割した複数のセクタ領域とこのセクタ領域の１つ又は連
続する複数を組み合わせたクラスタ領域とに画定されて
前記クラスタ領域を複数含み、上記基本画素列が前記ク
ラスタ領域のトラック上に並べられる。
割した複数のセクタ領域とこのセクタ領域の１つ又は連
続する複数を組み合わせたクラスタ領域とに画定されて
前記クラスタ領域を複数含み、上記基本画素列が前記ク
ラスタ領域のトラック上に並べられる。
【０００９】かかる構成とすることによって、全体のパ
ターン形成の制御プログラムが容易となる。
ターン形成の制御プログラムが容易となる。
【００１０】好ましくは、上記基本画素列の間にパター
ンを形成しない疑似画素列を並べる。それにより、パタ
ーンデータの変換を不要として描画処理の演算負担を軽
減する。
ンを形成しない疑似画素列を並べる。それにより、パタ
ーンデータの変換を不要として描画処理の演算負担を軽
減する。
【００１１】好ましくは、上記クラスタ領域以外のセク
タ領域のトラック上にパターンを形成しない疑似画素列
が並べられる。それにより、セクタ単位で描画の有無を
設定可能となり、パターン形成のプログラムを容易化す
ることが可能となる。
タ領域のトラック上にパターンを形成しない疑似画素列
が並べられる。それにより、セクタ単位で描画の有無を
設定可能となり、パターン形成のプログラムを容易化す
ることが可能となる。
【００１２】好ましくは、上記トラックは、画素データ
によって変調された描画ビームによって基板を回転走査
した軌跡である。例えば、光ビームと感光膜とによるパ
ターン描画が容易に行える。
によって変調された描画ビームによって基板を回転走査
した軌跡である。例えば、光ビームと感光膜とによるパ
ターン描画が容易に行える。
【００１３】本発明のパターン描画体の製造方法は、パ
ターンを描画すべき基板上に同心円状に配列される複数
のトラックを形成してパターンを描画するパターン描画
体の製造方法において、１のトラック上の少なくとも２
箇所に各トラック毎の基本となる基本画素列を正あるい
は逆に並べることを繰り返し、これを連続な複数トラッ
クについて行うことによって、上記パターンを形成す
る。
ターンを描画すべき基板上に同心円状に配列される複数
のトラックを形成してパターンを描画するパターン描画
体の製造方法において、１のトラック上の少なくとも２
箇所に各トラック毎の基本となる基本画素列を正あるい
は逆に並べることを繰り返し、これを連続な複数トラッ
クについて行うことによって、上記パターンを形成す
る。
【００１４】好ましくは、上記基板を周方向において分
割した複数のセクタ領域とこのセクタ領域の１つ又は連
続する複数を組み合わせたクラスタ領域とに画定し、上
記基板に上記クラスタ領域を複数含め、上記基本画素列
を上記クラスタ領域のトラック上に並べる。
割した複数のセクタ領域とこのセクタ領域の１つ又は連
続する複数を組み合わせたクラスタ領域とに画定し、上
記基板に上記クラスタ領域を複数含め、上記基本画素列
を上記クラスタ領域のトラック上に並べる。
【００１５】好ましくは、上記クラスタ領域以外のセク
タ領域のトラック上にパターンを形成しない疑似画素列
が並べられる。
タ領域のトラック上にパターンを形成しない疑似画素列
が並べられる。
【００１６】また、本発明のパターン描画体を備えた装
置の製造方法は、上述したパターン描画体の製造方法の
いずれかに記載の方法により該パターン描画体を得るよ
うにした装置の製造方法であることを特徴とする。
置の製造方法は、上述したパターン描画体の製造方法の
いずれかに記載の方法により該パターン描画体を得るよ
うにした装置の製造方法であることを特徴とする。
【００１７】上述したパターン描画装置、描画方法は、
集積回路等の半導体装置、ＬＣＤ表示装置、電気泳動表
示装置等の表示装置、フォトマスク、反射板、導光板、
回折格子等の光学装置、等のパターン描画体を備えた装
置の製造に使用される。
集積回路等の半導体装置、ＬＣＤ表示装置、電気泳動表
示装置等の表示装置、フォトマスク、反射板、導光板、
回折格子等の光学装置、等のパターン描画体を備えた装
置の製造に使用される。
【００１８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００１９】図１は、本発明のパターン描画装置の全体
構成を説明するブロック図である。
構成を説明するブロック図である。
【００２０】同図において、光ビーム光源としてのレー
ザ光発生装置１１から出射された光ビーム（レーザ光）
１２は電気光学変調器（ＥＯＭ）１３を経てハーフミラ
ー１４に至る。光ビーム１２はその一部がハーフミラー
１４を通過して第１の光検出器１５に入射し、その他は
反射して音響光学変調器（ＡＯＭ）１７に入射する。光
ビーム１２は光検出器１５によってその強度が検出され
る。検出された光強度はレベル信号に変換され、光検出
器１５からレベル調整器１６に供給される。レベル調整
器１６は、光ビームスポット２１のターンテーブル３１
の径方向における位置ｒに応じて電気光学変調器１３に
印加する制御信号を制御して透過量を設定し、光ビーム
の強度を調整する。それにより、ターンテーブル３１の
回転制御を角速度一定（ＣＡＶ）で行った場合に、フォ
トレジストを走査する光ビームの露光エネルギ密度が常
に一定となるようにする。上述した、電気光学変調器１
３、第１の光検出器１５、レベル調整器１６等はレベル
調整ループを構成する。
ザ光発生装置１１から出射された光ビーム（レーザ光）
１２は電気光学変調器（ＥＯＭ）１３を経てハーフミラ
ー１４に至る。光ビーム１２はその一部がハーフミラー
１４を通過して第１の光検出器１５に入射し、その他は
反射して音響光学変調器（ＡＯＭ）１７に入射する。光
ビーム１２は光検出器１５によってその強度が検出され
る。検出された光強度はレベル信号に変換され、光検出
器１５からレベル調整器１６に供給される。レベル調整
器１６は、光ビームスポット２１のターンテーブル３１
の径方向における位置ｒに応じて電気光学変調器１３に
印加する制御信号を制御して透過量を設定し、光ビーム
の強度を調整する。それにより、ターンテーブル３１の
回転制御を角速度一定（ＣＡＶ）で行った場合に、フォ
トレジストを走査する光ビームの露光エネルギ密度が常
に一定となるようにする。上述した、電気光学変調器１
３、第１の光検出器１５、レベル調整器１６等はレベル
調整ループを構成する。
【００２１】ハーフミラー１４で反射した光ビーム１２
は、上述した、レベル調整ループで所定強度に調整され
て、音響光学変調器（ＡＯＭ）１７、反射ミラー１８、
反射ミラー１９、及び対物レンズ２０を経てターンテー
ブル３１に上に導出される。音響光学変調器１７は、後
述のパターンジェネレータ４０から供給されるパターン
信号に応じて透過率を変えることによって光ビーム１２
を強度変調する。対物レンズ２０は、光ビーム１２を基
板３２上に集光し、光スポット２１を形成する。光スポ
ット２１は、図示しない、フォーカスサーボによって一
定の径（あるいは焦点深度）になるように制御されてい
る。フォーカスサーボとしては、例えば、スキュー法を
採用することができる。また、基板に複数の積層膜が形
成されている場合、当該複数の積層膜の特定の膜に焦点
を合わせるように調整することも可能である。光スポッ
ト２１の径は、一回転走査の径方向の幅（トラックの
幅）に相当し、パターンの書込み（描画）に使用され
る。
は、上述した、レベル調整ループで所定強度に調整され
て、音響光学変調器（ＡＯＭ）１７、反射ミラー１８、
反射ミラー１９、及び対物レンズ２０を経てターンテー
ブル３１に上に導出される。音響光学変調器１７は、後
述のパターンジェネレータ４０から供給されるパターン
信号に応じて透過率を変えることによって光ビーム１２
を強度変調する。対物レンズ２０は、光ビーム１２を基
板３２上に集光し、光スポット２１を形成する。光スポ
ット２１は、図示しない、フォーカスサーボによって一
定の径（あるいは焦点深度）になるように制御されてい
る。フォーカスサーボとしては、例えば、スキュー法を
採用することができる。また、基板に複数の積層膜が形
成されている場合、当該複数の積層膜の特定の膜に焦点
を合わせるように調整することも可能である。光スポッ
ト２１の径は、一回転走査の径方向の幅（トラックの
幅）に相当し、パターンの書込み（描画）に使用され
る。
【００２２】基板３２を載置するターンテーブル３１
は、スピンドルモータ３５によって回転駆動される。こ
の回転は図示しない駆動回路によって行われるが、該回
路はパターンジェネレータ４０から供給されるクロック
信号に従って駆動信号を発生する。また、ターンテーブ
ル３１は、その径方向に移動するスライダ３４に載置さ
れ、スライダ３４は送りモータ３３によって駆動され
る。ターンテーブル３１の一回転でスライダが１ピッチ
送られるようにすることで光スポット２１による渦巻き
状の回転走査軌跡が得られる。送りモータ３３の送り量
はパターンジェネレータ４０によって制御される。な
お、ターンテーブル３１を移動するのでなく、別途のス
ライダによって結像光学系（１８〜２１）をターンテー
ブルの径方向に移動することとしても良い。
は、スピンドルモータ３５によって回転駆動される。こ
の回転は図示しない駆動回路によって行われるが、該回
路はパターンジェネレータ４０から供給されるクロック
信号に従って駆動信号を発生する。また、ターンテーブ
ル３１は、その径方向に移動するスライダ３４に載置さ
れ、スライダ３４は送りモータ３３によって駆動され
る。ターンテーブル３１の一回転でスライダが１ピッチ
送られるようにすることで光スポット２１による渦巻き
状の回転走査軌跡が得られる。送りモータ３３の送り量
はパターンジェネレータ４０によって制御される。な
お、ターンテーブル３１を移動するのでなく、別途のス
ライダによって結像光学系（１８〜２１）をターンテー
ブルの径方向に移動することとしても良い。
【００２３】図２は、パターンジェネレータ４０の構成
を説明する機能ブロック図である。パターンジェネレー
タ４０は、描画点座標生成部４０１、描画点座標データ
生成部４０２、パターン記憶部４０３、メモリ４０４、
メモリコントローラ４０５、Ｄ／Ａ変換器４０６、発振
器４０７等によって構成される。これ等機能は、コンピ
ュータシステムによって実現することが可能である。
を説明する機能ブロック図である。パターンジェネレー
タ４０は、描画点座標生成部４０１、描画点座標データ
生成部４０２、パターン記憶部４０３、メモリ４０４、
メモリコントローラ４０５、Ｄ／Ａ変換器４０６、発振
器４０７等によって構成される。これ等機能は、コンピ
ュータシステムによって実現することが可能である。
【００２４】描画点座標生成部４０１は、メモリコント
ローラ４０５から供給されるデータ転送要求信号に従っ
て、描画するトラックの各画素のアドレスをターンテー
ブルに対応した極座標（ｒｉ，θｉ）形式で出力する。
例えば、１トラック分の画素アドレス群を連続的に発生
する。描画データ生成部４０２は、極座標で表される各
画素（ｒｉ，θｉ）のアドレスを、これに対応するＸ−
Ｙ座標系の位置（ｘｉ，ｙｉ）のパターンデータのアド
レスに変換する。極座標（ｒｉ，θｉ）とＸ−Ｙ座標
（ｘｉ，ｙｉ）との座標の変換は、ｘｉ＝ｒｉcos
θｉ、ｙｉ＝ｒｉsinθ ｉの関係式により行える。ここ
で、ｒｉは、Ｘ−Ｙ座標の原点位置Ｏ（０，０）から任
意の位置Ｐ（ｘｉ，ｙｉ）の画素までの距離ＯＰ（トラ
ック番号ｒｉに相当する）であり、θｉはＸ軸と線分Ｏ
Ｐとがなす角度である。基板上に描画すべきパターンの
データは、例えば、スキャナ等によって二次元表示され
るビットマップデータとして予めパターン記憶部４０３
に保持されている。また、ＣＡＤデータ（コンピュータ
によるパターン設計データ）等を変換したものであって
も良い。記憶部４０３には、描画すべき前記パターンの
形成に関する情報も記憶される。この情報は、メモリ４
０４を介してメモリコントローラ４０５に提供される。
描画データ生成部４２は、上述した、描画点座標生成部
４０１から供給される一連の極座標アドレス（ｒｉ，θ
ｉ）に対応するＸ−Ｙ座標系のアドレス（ｘｉ，ｙｉ）
でパターン記憶装置４０３から描画すべきパターンの画
素データを読み出し、メモリ４０４に記憶させる。例え
ば、１トラック分の画素データがメモリ４０４に記憶さ
れる。
ローラ４０５から供給されるデータ転送要求信号に従っ
て、描画するトラックの各画素のアドレスをターンテー
ブルに対応した極座標（ｒｉ，θｉ）形式で出力する。
例えば、１トラック分の画素アドレス群を連続的に発生
する。描画データ生成部４０２は、極座標で表される各
画素（ｒｉ，θｉ）のアドレスを、これに対応するＸ−
Ｙ座標系の位置（ｘｉ，ｙｉ）のパターンデータのアド
レスに変換する。極座標（ｒｉ，θｉ）とＸ−Ｙ座標
（ｘｉ，ｙｉ）との座標の変換は、ｘｉ＝ｒｉcos
θｉ、ｙｉ＝ｒｉsinθ ｉの関係式により行える。ここ
で、ｒｉは、Ｘ−Ｙ座標の原点位置Ｏ（０，０）から任
意の位置Ｐ（ｘｉ，ｙｉ）の画素までの距離ＯＰ（トラ
ック番号ｒｉに相当する）であり、θｉはＸ軸と線分Ｏ
Ｐとがなす角度である。基板上に描画すべきパターンの
データは、例えば、スキャナ等によって二次元表示され
るビットマップデータとして予めパターン記憶部４０３
に保持されている。また、ＣＡＤデータ（コンピュータ
によるパターン設計データ）等を変換したものであって
も良い。記憶部４０３には、描画すべき前記パターンの
形成に関する情報も記憶される。この情報は、メモリ４
０４を介してメモリコントローラ４０５に提供される。
描画データ生成部４２は、上述した、描画点座標生成部
４０１から供給される一連の極座標アドレス（ｒｉ，θ
ｉ）に対応するＸ−Ｙ座標系のアドレス（ｘｉ，ｙｉ）
でパターン記憶装置４０３から描画すべきパターンの画
素データを読み出し、メモリ４０４に記憶させる。例え
ば、１トラック分の画素データがメモリ４０４に記憶さ
れる。
【００２５】メモリ４０４は、例えば、図３に示すよう
に、バンクＡとバンクＢの２つの領域を備えており、一
方の領域を読み出しあるいは書込み中に他方の領域を書
込みあるいは読み出すことが可能である。バンクＡは、
メモリのアドレス［０］〜［SizeBank-1］の領域が割り
当てられ、バンクＢは、メモリのアドレス［SizeBank］
〜［2×SizeBank］の領域が割り当てられる。メモリコ
ントローラ４０５がバンクＡの現在の読み出しアドレ
ス、アドレス［adrCrrnt］のデータＤ［adrCrrnt］を読
み出し中に、バンクＢのデータが更新される。従って、
１のトラック分の画素データ群を読み出し中に、次のト
ラックの画素データ群を書き込むことができ、ＦＩＦＯ
（First In First Out）の動作を行うことができる。
に、バンクＡとバンクＢの２つの領域を備えており、一
方の領域を読み出しあるいは書込み中に他方の領域を書
込みあるいは読み出すことが可能である。バンクＡは、
メモリのアドレス［０］〜［SizeBank-1］の領域が割り
当てられ、バンクＢは、メモリのアドレス［SizeBank］
〜［2×SizeBank］の領域が割り当てられる。メモリコ
ントローラ４０５がバンクＡの現在の読み出しアドレ
ス、アドレス［adrCrrnt］のデータＤ［adrCrrnt］を読
み出し中に、バンクＢのデータが更新される。従って、
１のトラック分の画素データ群を読み出し中に、次のト
ラックの画素データ群を書き込むことができ、ＦＩＦＯ
（First In First Out）の動作を行うことができる。
【００２６】メモリコントローラ４０５は、メモリ４０
４から各トラックの画素データを逐次読み出してＤ／Ａ
変換器４０６に供給し、音響光学変調器１７の変調入力
を得る。音響光学変調器１７の透過率を画素データに応
じて設定することによって光ビームを画素データで変調
する。
４から各トラックの画素データを逐次読み出してＤ／Ａ
変換器４０６に供給し、音響光学変調器１７の変調入力
を得る。音響光学変調器１７の透過率を画素データに応
じて設定することによって光ビームを画素データで変調
する。
【００２７】メモリコントローラ４０５は、メモリ４０
４の一方のバンクから１トラック分の画素データの読み
出しが終了すると、他方のバンクから次の１トラックの
画素データの読み出しを行うと共に、描画点座標生成部
分４０１にデータ転送要求信号を発し、更に、次のトラ
ックの画素データのアドレスを出力させる。これを繰り
返して、描画点座標生成部分４０１が第１のトラックの
画素データのアドレスから最終トラックの画素データの
アドレスまでを発生すると、基板上のパターンを描画す
べき領域の画素のアドレスが読み出される。画素データ
を供給するメモリコントローラ４０５及びＤ／Ａ変換器
４０６は発振器４０７から供給されるクロック信号に同
期して動作するが、この発振器４０７の出力するクロッ
クはスピンドルモータ３５及び送りモータ３３の回転制
御にも使用され、ターンテーブル３１の回転、スライダ
３４の径方向移動が画素データの送りと同期するように
なされる。従って、ターンテーブル３１及びスライダ３
４の回転制御系の各送り３３とデータの送りとが同期
し、ｒ−θ系座標の回転走査によってパターンが描画さ
れる。
４の一方のバンクから１トラック分の画素データの読み
出しが終了すると、他方のバンクから次の１トラックの
画素データの読み出しを行うと共に、描画点座標生成部
分４０１にデータ転送要求信号を発し、更に、次のトラ
ックの画素データのアドレスを出力させる。これを繰り
返して、描画点座標生成部分４０１が第１のトラックの
画素データのアドレスから最終トラックの画素データの
アドレスまでを発生すると、基板上のパターンを描画す
べき領域の画素のアドレスが読み出される。画素データ
を供給するメモリコントローラ４０５及びＤ／Ａ変換器
４０６は発振器４０７から供給されるクロック信号に同
期して動作するが、この発振器４０７の出力するクロッ
クはスピンドルモータ３５及び送りモータ３３の回転制
御にも使用され、ターンテーブル３１の回転、スライダ
３４の径方向移動が画素データの送りと同期するように
なされる。従って、ターンテーブル３１及びスライダ３
４の回転制御系の各送り３３とデータの送りとが同期
し、ｒ−θ系座標の回転走査によってパターンが描画さ
れる。
【００２８】本発明の実施例においては、前述した、描
画点座標生成、描画データ生成における座標変換などの
演算処理量を減らすべく、パターンジェネレータ４０
は、以下に述べるような、メモリに記録されたデータの
繰り返し利用、非描画領域におけるゼロデータ生成等を
行う機能を更に備える。
画点座標生成、描画データ生成における座標変換などの
演算処理量を減らすべく、パターンジェネレータ４０
は、以下に述べるような、メモリに記録されたデータの
繰り返し利用、非描画領域におけるゼロデータ生成等を
行う機能を更に備える。
【００２９】図４は、実施例において基板３２に描くパ
ターンの例を示している。このパターンは、円形の基板
３２の中心より上側の右半分の領域に描かれる描画パタ
ーン１、該基板の上側の左半分の領域に描かれる描画パ
ターン２、該基板の下側半分の領域に描かれる非描画領
域で構成されている。描画パターン１及び２は、基板の
中心を通る線に対して線対称の図形であり、図示の例で
は、描画パターン１及び２は、四角の中に矢印が描かれ
ている。また、描画パターン１を形成する走査軌跡を軌
跡１、描画パターン２を形成する走査軌跡を軌跡２、非
描画領域を走査する軌跡を軌跡３として図４中に示して
いる。
ターンの例を示している。このパターンは、円形の基板
３２の中心より上側の右半分の領域に描かれる描画パタ
ーン１、該基板の上側の左半分の領域に描かれる描画パ
ターン２、該基板の下側半分の領域に描かれる非描画領
域で構成されている。描画パターン１及び２は、基板の
中心を通る線に対して線対称の図形であり、図示の例で
は、描画パターン１及び２は、四角の中に矢印が描かれ
ている。また、描画パターン１を形成する走査軌跡を軌
跡１、描画パターン２を形成する走査軌跡を軌跡２、非
描画領域を走査する軌跡を軌跡３として図４中に示して
いる。
【００３０】このようなパターンを描画する、パターン
ジェネレータ４０の動作について説明する。前述したよ
うに、メモリ４０４はバンクＡ及びＢの２つのバンクを
含み、各バンクの記憶容量（サイズ）はSizeBankである
が、この記憶容量は軌跡１でパターン１を描画するに必
要な容量よりも大きい容量が確保されている。アドレス
［adrCrrnt］のデータをＤ［adrCrrnt］で表す。
ジェネレータ４０の動作について説明する。前述したよ
うに、メモリ４０４はバンクＡ及びＢの２つのバンクを
含み、各バンクの記憶容量（サイズ）はSizeBankである
が、この記憶容量は軌跡１でパターン１を描画するに必
要な容量よりも大きい容量が確保されている。アドレス
［adrCrrnt］のデータをＤ［adrCrrnt］で表す。
【００３１】パターンジェネレータ４０は、図５に示す
ように、描画領域を同サイズの扇形の領域のセクタに分
割して処理を行う。この例では、一周の走査軌跡（１ト
ラック）を２４のセクタに分割している。セクタ数は描
画パターンに応じて適宜に選定される。このセクタを単
一又は連続した複数でまとめてクラスタを構成する。図
示の例では、描画パターン１、描画パターン２、非描画
領域に対応してクラスタ＋（セクタ０〜５）、クラスタ
−（セクタ６〜１１）、ダミークラスタ（セクタ１２〜
２３）として各セクタを割り当てている。クラスタ＋で
は、描画パターン１に対応してメモリアドレスを順方向
に走査する。それにより、基板上に基本画素列を描画す
る。クラスタ−では、描画パターン２に対応してメモリ
アドレスを逆方向に走査する。それにより、基板上に上
記基本画素列を逆の並びで描画する。クラスタ＋及びク
ラスタ−のセクタ数は同じである。非描画領域では、ア
ドレスは変化せず疑似（零）データを生成する。
ように、描画領域を同サイズの扇形の領域のセクタに分
割して処理を行う。この例では、一周の走査軌跡（１ト
ラック）を２４のセクタに分割している。セクタ数は描
画パターンに応じて適宜に選定される。このセクタを単
一又は連続した複数でまとめてクラスタを構成する。図
示の例では、描画パターン１、描画パターン２、非描画
領域に対応してクラスタ＋（セクタ０〜５）、クラスタ
−（セクタ６〜１１）、ダミークラスタ（セクタ１２〜
２３）として各セクタを割り当てている。クラスタ＋で
は、描画パターン１に対応してメモリアドレスを順方向
に走査する。それにより、基板上に基本画素列を描画す
る。クラスタ−では、描画パターン２に対応してメモリ
アドレスを逆方向に走査する。それにより、基板上に上
記基本画素列を逆の並びで描画する。クラスタ＋及びク
ラスタ−のセクタ数は同じである。非描画領域では、ア
ドレスは変化せず疑似（零）データを生成する。
【００３２】この場合のメモリコントローラ４０５の処
理をフローチャートを参照して説明する。図６は、メモ
リコントローラ４０５のメインルーチンを説明するフロ
ーチャートである。図７は、データ出力サブルーチンを
示すフローチャートである。図８は、セクタ以外のドッ
ト（画素）処理を行うサブルーチンを説明するフローチ
ャートである。図９は、トラックの最終ドット処理のサ
ブルーチンを説明するフローチャートである。図１０
は、クラスタの最終ドット処理のサブルーチンを説明す
るフローチャートである。図１１は、クラスタ以外の最
終ドットを処理するサブルーチンを説明するフローチャ
ートである。
理をフローチャートを参照して説明する。図６は、メモ
リコントローラ４０５のメインルーチンを説明するフロ
ーチャートである。図７は、データ出力サブルーチンを
示すフローチャートである。図８は、セクタ以外のドッ
ト（画素）処理を行うサブルーチンを説明するフローチ
ャートである。図９は、トラックの最終ドット処理のサ
ブルーチンを説明するフローチャートである。図１０
は、クラスタの最終ドット処理のサブルーチンを説明す
るフローチャートである。図１１は、クラスタ以外の最
終ドットを処理するサブルーチンを説明するフローチャ
ートである。
【００３３】各フローチャートにおいて使用される演算
子、変数、定数は、次のように定義される。これ等変数
等は、装置の動作状態をモニタするコンピュータによっ
て随時更新される。
子、変数、定数は、次のように定義される。これ等変数
等は、装置の動作状態をモニタするコンピュータによっ
て随時更新される。
【００３４】＜＝：右辺から左辺への代入
++：インクリメント
--：デクリメント
＝ ？：比較
cntDot_Sect：セクタ内（かつ１トラック内）で何番目
のドットを処理するかを示す変数。
のドットを処理するかを示す変数。
【００３５】cntSect_Rev：トラック内で何番目のセク
タを処理するかを示す変数。
タを処理するかを示す変数。
【００３６】cntSect_Clst：クラスタ内で何番目のセク
タを処理するかを示す変数。
タを処理するかを示す変数。
【００３７】cntTrack：描画領域内で何番目のトラック
を処理するかを示す変数。
を処理するかを示す変数。
【００３８】adrCrrnt：メモリコントローラがメモリに
アクセスするためのアドレス。
アクセスするためのアドレス。
【００３９】NDot_Clst：１トラック上の１セクタを構
成するドットの数。
成するドットの数。
【００４０】NSect_Rev：１トラックを構成するセクタ
の数。本例では、２４である。
の数。本例では、２４である。
【００４１】NSect_Clst：１クラスタを構成するセクタ
の数。本例では、６である。
の数。本例では、６である。
【００４２】adrFrnt：次のクラスタ＋の先頭ドットに
対応するアドレス。
対応するアドレス。
【００４３】変数adrCrrntは、サイズ２×SizeBankで巡
回する。すなわち、adrCrrnt＝２SizeBank-1のとき、ad
rCrrntをインクメントすると、adrCrrnt＝０となる。逆
に、adrCrrnt＝０のときに、adrCrrntをデクリメントす
ると、adrCrrnt＝２SizeBank-1となる。
回する。すなわち、adrCrrnt＝２SizeBank-1のとき、ad
rCrrntをインクメントすると、adrCrrnt＝０となる。逆
に、adrCrrnt＝０のときに、adrCrrntをデクリメントす
ると、adrCrrnt＝２SizeBank-1となる。
【００４４】図６に示すように、メモリコントローラ
は、描画開始が指令されると初期化を行う。すなわち、
変数cntDot_Sect、cntSelect_Rev、cntSect_Clst、cntT
rack、adrCrrntをそれぞれ０に設定する。また、描画領
域にクラスタ＋を選択し、描画領域の該当フラグを設定
する（Ｓ１２）。
は、描画開始が指令されると初期化を行う。すなわち、
変数cntDot_Sect、cntSelect_Rev、cntSect_Clst、cntT
rack、adrCrrntをそれぞれ０に設定する。また、描画領
域にクラスタ＋を選択し、描画領域の該当フラグを設定
する（Ｓ１２）。
【００４５】次に、描画中のトラックの番号が描画終了
のトラック番号になったかどうかを、変数cntTrackの値
が描画トラックの終了を示す終了値NTrackになったどう
かによって判別する（Ｓ１４）。描画トラックの終了に
該当する場合には（Ｓ１４；Ｙｅｓ）、描画処理を終了
する（Ｓ１６）。
のトラック番号になったかどうかを、変数cntTrackの値
が描画トラックの終了を示す終了値NTrackになったどう
かによって判別する（Ｓ１４）。描画トラックの終了に
該当する場合には（Ｓ１４；Ｙｅｓ）、描画処理を終了
する（Ｓ１６）。
【００４６】初期状態では、まだ、最終描画トラックの
終了には該当しないので（Ｓ１４；Ｎｏ）、メモリ４０
４に記憶された画素データのデータ出力を行う（Ｓ１
８）。現在のセクタの処理ドット番号が該セクタの最終
ドット番号であるかどうかを、変数cntDot_SectがNDot_
Clst-1と等しいかどうかによって判別する。なお、変数
は「０」より始まるので、最後のドット番号はNDot_Cls
t-1となる（Ｓ２０）。まだ、セクタの最終ドットに至
らない場合には（Ｓ２０；Ｎｏ）、セクタの読み出しド
ットの番号を「１」増加し（Ｓ２２）、セクタの最終ド
ット以外の処理を行う（Ｓ２４）。
終了には該当しないので（Ｓ１４；Ｎｏ）、メモリ４０
４に記憶された画素データのデータ出力を行う（Ｓ１
８）。現在のセクタの処理ドット番号が該セクタの最終
ドット番号であるかどうかを、変数cntDot_SectがNDot_
Clst-1と等しいかどうかによって判別する。なお、変数
は「０」より始まるので、最後のドット番号はNDot_Cls
t-1となる（Ｓ２０）。まだ、セクタの最終ドットに至
らない場合には（Ｓ２０；Ｎｏ）、セクタの読み出しド
ットの番号を「１」増加し（Ｓ２２）、セクタの最終ド
ット以外の処理を行う（Ｓ２４）。
【００４７】セクタの最終ドット以外の処理は、図８に
示すように、現在の描画領域が、ダミー領域、クラスタ
＋領域、クラスタ−のいずれであるかを判別する（Ｓ２
４２）。ダミー領域であるときは、このサブルーチンを
終了してステップＳ１４に戻る。クラスタ＋領域である
ときは、メモリ４０４にアクセスするアドレスを「１」
増加して（Ｓ２４４）、ステップＳ１４に戻る。クラス
タ−であるときはメモリ４０４にアクセスするアドレス
を「１」減少し（Ｓ２４６）、ステップＳ１４に戻って
処理手順を繰り返す。
示すように、現在の描画領域が、ダミー領域、クラスタ
＋領域、クラスタ−のいずれであるかを判別する（Ｓ２
４２）。ダミー領域であるときは、このサブルーチンを
終了してステップＳ１４に戻る。クラスタ＋領域である
ときは、メモリ４０４にアクセスするアドレスを「１」
増加して（Ｓ２４４）、ステップＳ１４に戻る。クラス
タ−であるときはメモリ４０４にアクセスするアドレス
を「１」減少し（Ｓ２４６）、ステップＳ１４に戻って
処理手順を繰り返す。
【００４８】セクタの処理ドット番号が該セクタの最終
ドット番号であるとき（Ｓ２０；Ｙｅｓ）、描画点の次
セクタへの移動に対応してセクタのドット番号を示す変
数cntDot_Sectを「０」に設定（リセット）する（Ｓ２
０）。
ドット番号であるとき（Ｓ２０；Ｙｅｓ）、描画点の次
セクタへの移動に対応してセクタのドット番号を示す変
数cntDot_Sectを「０」に設定（リセット）する（Ｓ２
０）。
【００４９】次に、セクタの番号がトラックの最後のセ
クタ番号かどうかを、変数cntSect_Revと変数NSect_Rev
-1とを比較して判別する（Ｓ２８）。まだ、最後のセク
タではないとき（Ｓ２８；Ｎｏ）、変数cntSect_Revを
増加し、セクタ番号を「１」増加する（Ｓ３０）。
クタ番号かどうかを、変数cntSect_Revと変数NSect_Rev
-1とを比較して判別する（Ｓ２８）。まだ、最後のセク
タではないとき（Ｓ２８；Ｎｏ）、変数cntSect_Revを
増加し、セクタ番号を「１」増加する（Ｓ３０）。
【００５０】現在の描画点の領域がダミー領域であるか
どうかを判別する（Ｓ３２）。ダミー領域であるときは
（Ｓ３２；Ｙｅｓ）、後述するように、「０」データを
出力することとし、メモリ４０４からの読み出しを行わ
ないので、ステップＳ１４に戻って処理手順を繰り返
す。
どうかを判別する（Ｓ３２）。ダミー領域であるときは
（Ｓ３２；Ｙｅｓ）、後述するように、「０」データを
出力することとし、メモリ４０４からの読み出しを行わ
ないので、ステップＳ１４に戻って処理手順を繰り返
す。
【００５１】ダミー領域でないときは（Ｓ３２；Ｎ
ｏ）、現在の描画点のセクタが該当クラスタ内の最後の
セクタかどうかを、変数cntSect_Clstと変数NSect_Clst
-1とを比較して判別する（Ｓ４０）。最後のセクタでは
ない場合（Ｓ４０；Ｎｏ）、セクタの最終ドットになっ
ているので（Ｓ２０；Ｙｅｓ）、変数cntSect_Clstを
「１」増加し（Ｓ４２）、クラスタの最終ドット以外の
処理を行う（Ｓ４４）。
ｏ）、現在の描画点のセクタが該当クラスタ内の最後の
セクタかどうかを、変数cntSect_Clstと変数NSect_Clst
-1とを比較して判別する（Ｓ４０）。最後のセクタでは
ない場合（Ｓ４０；Ｎｏ）、セクタの最終ドットになっ
ているので（Ｓ２０；Ｙｅｓ）、変数cntSect_Clstを
「１」増加し（Ｓ４２）、クラスタの最終ドット以外の
処理を行う（Ｓ４４）。
【００５２】このクラスタの最終ドット以外の処理は、
図９に示すように、現在の描画領域が、クラスタ＋領
域、クラスタ−のいずれであるかを判別する（Ｓ４４
２）。クラスタ＋領域であるときは、メモリ４０４にア
クセスするアドレスを「１」増加して（Ｓ４４４）、ス
テップＳ１４に戻る。クラスタ−であるときはメモリ４
０４にアクセスするアドレスを「１」減少し（Ｓ４４
６）、ステップＳ１４に戻って処理手順を繰り返す。
図９に示すように、現在の描画領域が、クラスタ＋領
域、クラスタ−のいずれであるかを判別する（Ｓ４４
２）。クラスタ＋領域であるときは、メモリ４０４にア
クセスするアドレスを「１」増加して（Ｓ４４４）、ス
テップＳ１４に戻る。クラスタ−であるときはメモリ４
０４にアクセスするアドレスを「１」減少し（Ｓ４４
６）、ステップＳ１４に戻って処理手順を繰り返す。
【００５３】次に、現在の描画点のセクタが該当クラス
タ内の最後のセクタである場合（Ｓ４０；Ｙｅｓ）、変
数cntSect_Clstに「０」を設定してカウントをリセット
する（Ｓ４２）。クラスタの最終ドットの処理を行う
（Ｓ４４）。
タ内の最後のセクタである場合（Ｓ４０；Ｙｅｓ）、変
数cntSect_Clstに「０」を設定してカウントをリセット
する（Ｓ４２）。クラスタの最終ドットの処理を行う
（Ｓ４４）。
【００５４】クラスタの最終ドットの処理は、図１０に
示すように、現在の描画領域が、クラスタ＋領域、クラ
スタ−のいずれであるかを判別する（Ｓ４４２）。クラ
スタ＋領域であるときは、次のクラスタの先頭ドットの
アドレスAdrFrntとして現在のメモリ４０４にアクセス
するアドレスadrCrrntに「１」を加えたものを設定する
（Ｓ４８４）。領域フラグをクラスタ−に設定し（Ｓ４
８６）、ステップＳ１４に戻る。現在の描画領域がクラ
スタ−であるときは変数adrCrrntに変数adrFrntを設定
する（Ｓ４４８）。領域フラグをダミーに設定し（Ｓ４
９０）、ステップＳ１４に戻って処理手順を繰り返す。
示すように、現在の描画領域が、クラスタ＋領域、クラ
スタ−のいずれであるかを判別する（Ｓ４４２）。クラ
スタ＋領域であるときは、次のクラスタの先頭ドットの
アドレスAdrFrntとして現在のメモリ４０４にアクセス
するアドレスadrCrrntに「１」を加えたものを設定する
（Ｓ４８４）。領域フラグをクラスタ−に設定し（Ｓ４
８６）、ステップＳ１４に戻る。現在の描画領域がクラ
スタ−であるときは変数adrCrrntに変数adrFrntを設定
する（Ｓ４４８）。領域フラグをダミーに設定し（Ｓ４
９０）、ステップＳ１４に戻って処理手順を繰り返す。
【００５５】次に、トラックの最後のセクタである場合
（Ｓ２８；Ｙｅｓ）、変数cntSect_Revに「０」を設定
して、セクタ番号をリセットし（Ｓ５０）、変数cntTra
ckを「１」増加して、処理トラックを次トラックに設定
する（Ｓ５２）。トラックの最終ドット処理を行う（Ｓ
５４）。
（Ｓ２８；Ｙｅｓ）、変数cntSect_Revに「０」を設定
して、セクタ番号をリセットし（Ｓ５０）、変数cntTra
ckを「１」増加して、処理トラックを次トラックに設定
する（Ｓ５２）。トラックの最終ドット処理を行う（Ｓ
５４）。
【００５６】トラックの最終ドット処理は、図１１に示
すように、現在の描画領域が、ダミー領域、クラスタ＋
領域、クラスタ−のいずれであるかを判別する（Ｓ５４
２）。ダミー領域であるときは、領域フラグにクラスタ
＋を設定し（Ｓ５４８）、ステップＳ１４に戻って処理
手順を繰り返す。
すように、現在の描画領域が、ダミー領域、クラスタ＋
領域、クラスタ−のいずれであるかを判別する（Ｓ５４
２）。ダミー領域であるときは、領域フラグにクラスタ
＋を設定し（Ｓ５４８）、ステップＳ１４に戻って処理
手順を繰り返す。
【００５７】現在の領域がクラスタ＋領域であるとき
は、変数adrCrrntに「１」を加えて、メモリのアクセス
アドレスを増加し（Ｓ５４４）、領域フラグにクラスタ
＋を設定し（Ｓ５４８）、ステップＳ１４に戻って処理
手順を繰り返す。
は、変数adrCrrntに「１」を加えて、メモリのアクセス
アドレスを増加し（Ｓ５４４）、領域フラグにクラスタ
＋を設定し（Ｓ５４８）、ステップＳ１４に戻って処理
手順を繰り返す。
【００５８】現在の描画領域がクラスタ−であるときは
変数adrCrrntに変数AdrFrntを設定し（Ｓ５４６）、領
域フラグにクラスタ＋を設定し（Ｓ５４８）、ステップ
Ｓ１４に戻って処理手順を繰り返す。
変数adrCrrntに変数AdrFrntを設定し（Ｓ５４６）、領
域フラグにクラスタ＋を設定し（Ｓ５４８）、ステップ
Ｓ１４に戻って処理手順を繰り返す。
【００５９】ステップ１４から上述した手順を繰り返し
てメモリ４０４のアドレス指定を行ってデータの読み出
しを繰り返す。
てメモリ４０４のアドレス指定を行ってデータの読み出
しを繰り返す。
【００６０】このようにして、メモリコントローラ４０
５がメモリ４０４のアドレス指定を行ってドット（画
素）データを読み出し、パターンを描画する。
５がメモリ４０４のアドレス指定を行ってドット（画
素）データを読み出し、パターンを描画する。
【００６１】図１２は、メモリコントローラ４０５のデ
ータ送信要求信号の生成を説明するフローチャートであ
る。前述したように、メモリコントローラ４０５は、メ
モリ４０４のバンクＡのデータを読み終えると、データ
転送要求信号を描画点座標生成部４０１に送信する。こ
のルーチンでは、描画点座標生成部４０１はSizeBank分
の座標を生成し、描画データ生成部４０２は各描画点の
データをバンクＡに送信する。バンクＢのデータを読み
終えたときも同様の処理を行う。
ータ送信要求信号の生成を説明するフローチャートであ
る。前述したように、メモリコントローラ４０５は、メ
モリ４０４のバンクＡのデータを読み終えると、データ
転送要求信号を描画点座標生成部４０１に送信する。こ
のルーチンでは、描画点座標生成部４０１はSizeBank分
の座標を生成し、描画データ生成部４０２は各描画点の
データをバンクＡに送信する。バンクＢのデータを読み
終えたときも同様の処理を行う。
【００６２】データ転送要求処理は、まず、データ転送
要求フラグbankReqに「０」を設定し、リセットする
（Ｓ６２）。次に、現在の読み出し位置が所定位置、す
なわち、トラック内のセクタが０番でセクタ内のドット
番号も０番であるトラックの先頭セクタのセクタ先頭位
置であるかを、変数cntSect_Revが「０」で、かつ変数c
ntDot_Sectも「０」であるかを判別する（Ｓ６４）。
要求フラグbankReqに「０」を設定し、リセットする
（Ｓ６２）。次に、現在の読み出し位置が所定位置、す
なわち、トラック内のセクタが０番でセクタ内のドット
番号も０番であるトラックの先頭セクタのセクタ先頭位
置であるかを、変数cntSect_Revが「０」で、かつ変数c
ntDot_Sectも「０」であるかを判別する（Ｓ６４）。
【００６３】このトラックのセクタ先頭位置である場合
には（Ｓ６４；Ｙｅｓ）、メモリコントローラ４０５が
メモリ４０４のＡ又はＢバンクの最終アドレスにアクセ
スしたかどうかを後述する変数crossBorderの値によっ
て判別する（Ｓ６６）。変数crossBorderの値が「１」
ではなく、まだ、最終のアドレスにアクセスしていない
場合（Ｓ６６；Ｎｏ）、データ転送要求を発生すること
なく、ステップ６４に戻り、処理を繰り返す。最終のア
ドレスにアクセスした場合（Ｓ６６；Ｙｅｓ）、データ
転送要求フラグbankReqに「１」を設定し、データ転送
要求信号を描画点座標生成部４０１に送出して（Ｓ６
８）、ステップＳ６４に戻り、処理を繰り返す。
には（Ｓ６４；Ｙｅｓ）、メモリコントローラ４０５が
メモリ４０４のＡ又はＢバンクの最終アドレスにアクセ
スしたかどうかを後述する変数crossBorderの値によっ
て判別する（Ｓ６６）。変数crossBorderの値が「１」
ではなく、まだ、最終のアドレスにアクセスしていない
場合（Ｓ６６；Ｎｏ）、データ転送要求を発生すること
なく、ステップ６４に戻り、処理を繰り返す。最終のア
ドレスにアクセスした場合（Ｓ６６；Ｙｅｓ）、データ
転送要求フラグbankReqに「１」を設定し、データ転送
要求信号を描画点座標生成部４０１に送出して（Ｓ６
８）、ステップＳ６４に戻り、処理を繰り返す。
【００６４】一方、現在の読み出し位置がトラックのセ
クタ先頭位置ではないとき（Ｓ６４；Ｎｏ）、データ転
送要求が発生しているかどうかを、変数bankReqが
「１」であるかどうかによってを判別する（Ｓ７０）。
データ転送要求が発生していないときは（Ｓ７０；Ｎ
ｏ）、ステップＳ６４に戻り、処理を繰り返す。データ
転送要求が発生していないときは（Ｓ７０；Ｙｅｓ）、
変数bankReqに「０」を設定して、変数bankReqをリセッ
トし（Ｓ７２）、ステップＳ６４に戻る。変数bankReq
はリセットされてデータ転送要求は消滅する（Ｓ６
２）。処理ステップ６４〜ステップＳ７２の各一つのル
ープは発振器４０７のクロックに同期している。データ
転送要求信号bankReqはメモリ上の必要なデータの上書
きを防止するために、ターンテーブルの回転と同期して
転送される。描画データの再利用は１周内で繰り返し行
うことができる。
クタ先頭位置ではないとき（Ｓ６４；Ｎｏ）、データ転
送要求が発生しているかどうかを、変数bankReqが
「１」であるかどうかによってを判別する（Ｓ７０）。
データ転送要求が発生していないときは（Ｓ７０；Ｎ
ｏ）、ステップＳ６４に戻り、処理を繰り返す。データ
転送要求が発生していないときは（Ｓ７０；Ｙｅｓ）、
変数bankReqに「０」を設定して、変数bankReqをリセッ
トし（Ｓ７２）、ステップＳ６４に戻る。変数bankReq
はリセットされてデータ転送要求は消滅する（Ｓ６
２）。処理ステップ６４〜ステップＳ７２の各一つのル
ープは発振器４０７のクロックに同期している。データ
転送要求信号bankReqはメモリ上の必要なデータの上書
きを防止するために、ターンテーブルの回転と同期して
転送される。描画データの再利用は１周内で繰り返し行
うことができる。
【００６５】図１３は、バンク切換りの検出を行う変数
crossBorderを説明するフローチャートである。変数cro
ssBorderは、メモリコントローラがバンクＡ又はＢの最
終のアドレスにアクセスすると「１」となり、変数bank
Req信号の出力後「０」になる。
crossBorderを説明するフローチャートである。変数cro
ssBorderは、メモリコントローラがバンクＡ又はＢの最
終のアドレスにアクセスすると「１」となり、変数bank
Req信号の出力後「０」になる。
【００６６】まず、バンク切換りの検出処理は、メモリ
コントローラが変数crossBorderをリセットする（Ｓ８
２）。現在のメモリ４０４の読み出しアドレスがＡバン
クの最大アドレスになっているか、あるいはＢバンクの
最大アドレスになっているかどうかを、読み出しアドレ
スを示す変数adrCrrntの値がSizeBank-1あるいは2SizeB
ank-1と等しいかどうかによって判別する（Ｓ８４）。
メモリ４０４の読み出しアドレスがＡ又はＢバンクの最
終アドレスとなっている場合には（Ｓ８４；Ｙｅｓ）、
片バンクの読み出し終了、あるいはメモリバンクの境界
に読み出し位置があることを示す変数crossBorderを
「１」に設定し（Ｓ８６）、ステップ６４に戻って処理
を繰り返す。
コントローラが変数crossBorderをリセットする（Ｓ８
２）。現在のメモリ４０４の読み出しアドレスがＡバン
クの最大アドレスになっているか、あるいはＢバンクの
最大アドレスになっているかどうかを、読み出しアドレ
スを示す変数adrCrrntの値がSizeBank-1あるいは2SizeB
ank-1と等しいかどうかによって判別する（Ｓ８４）。
メモリ４０４の読み出しアドレスがＡ又はＢバンクの最
終アドレスとなっている場合には（Ｓ８４；Ｙｅｓ）、
片バンクの読み出し終了、あるいはメモリバンクの境界
に読み出し位置があることを示す変数crossBorderを
「１」に設定し（Ｓ８６）、ステップ６４に戻って処理
を繰り返す。
【００６７】メモリ４０４の読み出しアドレスがＡ又は
Ｂバンクの最終アドレスではない場合には（Ｓ８４；Ｎ
ｏ）、データ転送要求が発生しているかどうかを、変数
bankReqが「１」であるかどうかによってを判別する
（Ｓ８８）。データ転送要求が発生していないときは
（Ｓ８８；Ｎｏ）、ステップＳ８４に戻り、処理を繰り
返す。データ転送要求が発生しているときは（Ｓ８８；
Ｙｅｓ）、変数crossBorderを「０」を設定して、変数c
rossBorderをリセットし（Ｓ９０）、ステップＳ８４に
戻る。変数crossBorderはリセットされてバンク切換り
信号は消滅する（Ｓ６２）。処理ステップ８４〜ステッ
プＳ９０の各一つのループは発振器４０７のクロックに
同期している。このように、変数crossBorderはバンク
の境界を読み出しアドレスが通過すると、「１」とな
り、変数bankReqが「１」になり、データ転送要求信号
が発生すると「０」にリセットされる。
Ｂバンクの最終アドレスではない場合には（Ｓ８４；Ｎ
ｏ）、データ転送要求が発生しているかどうかを、変数
bankReqが「１」であるかどうかによってを判別する
（Ｓ８８）。データ転送要求が発生していないときは
（Ｓ８８；Ｎｏ）、ステップＳ８４に戻り、処理を繰り
返す。データ転送要求が発生しているときは（Ｓ８８；
Ｙｅｓ）、変数crossBorderを「０」を設定して、変数c
rossBorderをリセットし（Ｓ９０）、ステップＳ８４に
戻る。変数crossBorderはリセットされてバンク切換り
信号は消滅する（Ｓ６２）。処理ステップ８４〜ステッ
プＳ９０の各一つのループは発振器４０７のクロックに
同期している。このように、変数crossBorderはバンク
の境界を読み出しアドレスが通過すると、「１」とな
り、変数bankReqが「１」になり、データ転送要求信号
が発生すると「０」にリセットされる。
【００６８】これ等の一連の動作を動作を繰り返すこと
によって描画点データを生成する処理が従来よりも半減
し、高速描画可能となる。
によって描画点データを生成する処理が従来よりも半減
し、高速描画可能となる。
【００６９】図１４は、他の実施例を説明する説明図で
ある。この例では、「Ｊ」状の矢印の１のパターンデー
タを用いて４つのパターンを描画する例を示している。
１トラックの軌跡を形成する、互いに等しい長さの軌跡
１、２、３及び４を同じ描画データで描くことによっ
て、４つのパターンを形成している。
ある。この例では、「Ｊ」状の矢印の１のパターンデー
タを用いて４つのパターンを描画する例を示している。
１トラックの軌跡を形成する、互いに等しい長さの軌跡
１、２、３及び４を同じ描画データで描くことによっ
て、４つのパターンを形成している。
【００７０】図１５は、この場合のクラスタのレイアウ
トを示している。描画領域は、２４セクタに分割され、
セクタ０〜５がクラスタ０＋、セクタ６〜１１がクラス
タ１＋、セクタ１２〜１７がクラスタ２＋、セクタ１８
〜２３がクラスタ３＋となっている。ここで、クラスタ
の「＋」は、アドレス指定が増加（順）方向に読み出さ
れることを示している。
トを示している。描画領域は、２４セクタに分割され、
セクタ０〜５がクラスタ０＋、セクタ６〜１１がクラス
タ１＋、セクタ１２〜１７がクラスタ２＋、セクタ１８
〜２３がクラスタ３＋となっている。ここで、クラスタ
の「＋」は、アドレス指定が増加（順）方向に読み出さ
れることを示している。
【００７１】この実施例では、図６に示した処理のサブ
ルーチンの内容が図１６乃至２０のように変更される。
ルーチンの内容が図１６乃至２０のように変更される。
【００７２】すなわち、図１６に示されるように、セク
タの最終ドット以外の処理（Ｓ２４）は、メモリコント
ローラ４０５がメモリ４０４にアクセスするアドレスを
「１」増加して（Ｓ２４４）、ステップＳ１４に戻る。
また、図１７に示されるように、トラックの最終ドット
の処理（Ｓ５４）は、メモリコントローラ４０５がメモ
リ４０４にアクセスするアドレスを「１」増加する（Ｓ
５４４）。更に、クラスタの先頭ドットに対応するメモ
リアドレスを示す変数adrBackに現在アドレスのadrCrrn
tの値を設定し（Ｓ５４５）、ステップＳ１４に戻る。
クラスタの最終ドットの処理（Ｓ４８）は、図１８に示
されるように、メモリコントローラ４０５がメモリ４０
４にアクセスするアドレスをadrBackに設定して「１」
増加して（Ｓ２４４）、ステップＳ１４に戻る。クラス
タの最終ドット以外の処理（Ｓ４４）は、図１９に示す
ように、メモリコントローラ４０５がメモリ４０４にア
クセスするアドレスを「１」増加して（Ｓ２４４）、ス
テップＳ１４に戻る。
タの最終ドット以外の処理（Ｓ２４）は、メモリコント
ローラ４０５がメモリ４０４にアクセスするアドレスを
「１」増加して（Ｓ２４４）、ステップＳ１４に戻る。
また、図１７に示されるように、トラックの最終ドット
の処理（Ｓ５４）は、メモリコントローラ４０５がメモ
リ４０４にアクセスするアドレスを「１」増加する（Ｓ
５４４）。更に、クラスタの先頭ドットに対応するメモ
リアドレスを示す変数adrBackに現在アドレスのadrCrrn
tの値を設定し（Ｓ５４５）、ステップＳ１４に戻る。
クラスタの最終ドットの処理（Ｓ４８）は、図１８に示
されるように、メモリコントローラ４０５がメモリ４０
４にアクセスするアドレスをadrBackに設定して「１」
増加して（Ｓ２４４）、ステップＳ１４に戻る。クラス
タの最終ドット以外の処理（Ｓ４４）は、図１９に示す
ように、メモリコントローラ４０５がメモリ４０４にア
クセスするアドレスを「１」増加して（Ｓ２４４）、ス
テップＳ１４に戻る。
【００７３】この第２の実施例では、描画点座標生成部
４０１、描画データ生成部４０２が全面の描画点データ
を生成するようにした場合に比べて、同じデータを４回
使用するので約１／４の処理データ量となる。
４０１、描画データ生成部４０２が全面の描画点データ
を生成するようにした場合に比べて、同じデータを４回
使用するので約１／４の処理データ量となる。
【００７４】このように、本発明の実施例によれば、所
定のトラック範囲において、基本となるパターンのデー
タを繰り返し使用し、あるいはダミーデータを使用して
全体のパターンを描画するので、全体のパターンデータ
をデータ変換する場合に比べてデータ変換に要する演算
の負担が減少する。
定のトラック範囲において、基本となるパターンのデー
タを繰り返し使用し、あるいはダミーデータを使用して
全体のパターンを描画するので、全体のパターンデータ
をデータ変換する場合に比べてデータ変換に要する演算
の負担が減少する。
【００７５】
【発明の効果】以上説明したように、本発明のパターン
描画装置によれば、Ｒ−θ座標系にデータ変換されたデ
ータを繰り返し使用してパターンを描画するようにした
ので、データ変換の演算処理量が減少し、より高速な描
画が可能となる。また、解像度の向上も可能となる。
描画装置によれば、Ｒ−θ座標系にデータ変換されたデ
ータを繰り返し使用してパターンを描画するようにした
ので、データ変換の演算処理量が減少し、より高速な描
画が可能となる。また、解像度の向上も可能となる。
【図１】図１は、本発明のパターン描画装置の全体構成
を説明する機能ブロック図である。
を説明する機能ブロック図である。
【図２】図２は、パターンジェネレータ４０の構成例を
説明するブロック図である。
説明するブロック図である。
【図３】図３は、メモリ４０４の内部領域の使用例を説
明する説明図である。
明する説明図である。
【図４】図４は、第１のパターンの描画例を説明する説
明図である。
明図である。
【図５】図５は、第１のパターンを描画する際の、セク
タ、クラスタの構成例を説明する説明図である。
タ、クラスタの構成例を説明する説明図である。
【図６】図６は、メモリコントローラ４０５の、メモリ
４０４からのデータ読み出し動作を説明するフローチャ
ートである。
４０４からのデータ読み出し動作を説明するフローチャ
ートである。
【図７】図７は、データ出力の処理を説明するフローチ
ャートである。
ャートである。
【図８】図８は、セクタの最終ドット以外の処理を説明
するフローチャートである。
するフローチャートである。
【図９】図９は、クラスタの最終ドット以外の処理を説
明するフローチャートである。
明するフローチャートである。
【図１０】図１０は、クラスタの最終ドットの処理を説
明するフローチャートである。
明するフローチャートである。
【図１１】図１１は、トラックの最終ドットの処理を説
明するフローチャートである。
明するフローチャートである。
【図１２】図１２は、データ転送要求信号の生成を説明
するフローチャートである。
するフローチャートである。
【図１３】図１３は、メモリ内の読み出しバンクの切替
を説明するフローチャートである。
を説明するフローチャートである。
【図１４】図１４は、第２のパターンの描画例を説明す
る説明図である。
る説明図である。
【図１５】図１５は、第２のパターンを描画する際の、
セクタ、クラスタの構成例を説明する説明図である。
セクタ、クラスタの構成例を説明する説明図である。
【図１６】図１６は、第２のパターンの描画における、
セクタの最終ドット以外の処理を説明するフローチャー
トである。
セクタの最終ドット以外の処理を説明するフローチャー
トである。
【図１７】図１７は、第２のパターンの描画における、
トラックの最終ドットの処理を説明するフローチャート
である。
トラックの最終ドットの処理を説明するフローチャート
である。
【図１８】図１８は、第２のパターンの描画における、
クラスタの最終ドットの処理を説明するフローチャート
である。
クラスタの最終ドットの処理を説明するフローチャート
である。
【図１９】図１９は、第２のパターンの描画における、
クラスタの最終ドット以外の処理を説明するフローチャ
ートである。
クラスタの最終ドット以外の処理を説明するフローチャ
ートである。
４０１ 描画点座標生成部
４０２ 描画データ生成部
４０４ メモリ
４０５ メモリコントローラ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 藤井 永一
長野県諏訪市大和３丁目３番５号 セイコ
ーエプソン株式会社内
Ｆターム(参考） 2H097 AA03 AB07 AB10 BB10 CA03
CA05 CA17 FA09 LA20
5F046 BA07
Claims (9)
- 【請求項１】パターンを描画すべき基板上に同心円状に
配列される複数のトラックを形成してパターンを描画す
るパターン描画装置であって、 １のトラック上の少なくとも２箇所に各トラック毎の基
本となる基本画素列を正あるいは逆に並べることを繰り
返し、これを連続な複数トラックについて行うことによ
って、前記パターンを形成する、パターン描画装置。 - 【請求項２】前記基板は周方向において分割した複数の
セクタ領域とこのセクタ領域の１つ又は連続する複数を
組み合わせたクラスタ領域とに画定されて前記クラスタ
領域を複数含み、 前記基本画素列が前記クラスタ領域のトラック上に並べ
られる、請求項１に記載のパターン描画装置。 - 【請求項３】前記基本画素列の間にパターンを形成しな
い疑似画素列を並べる、請求項１記載のパターン描画装
置。 - 【請求項４】前記クラスタ領域以外のセクタ領域のトラ
ック上にパターンを形成しない疑似画素列が並べられ
る、請求項２記載のパターン描画装置。 - 【請求項５】前記トラックは、画素データによって変調
された描画ビームによって基板を回転走査した軌跡であ
る、請求項１乃至４のいずれかに記載のパターン描画装
置。 - 【請求項６】パターンを描画すべき基板上に同心円状に
配列される複数のトラックを形成してパターンを描画す
るパターン描画体の製造方法であって、 １のトラック上の少なくとも２箇所に各トラック毎の基
本となる基本画素列を正あるいは逆に並べることを繰り
返し、これを連続な複数トラックについて行うことによ
って、前記パターンを形成する、パターン描画体の製造
方法。 - 【請求項７】前記基板を周方向において分割した複数の
セクタ領域とこのセクタ領域の１つ又は連続する複数を
組み合わせたクラスタ領域とに画定し、 前記基板に前記クラスタ領域を複数含め、 前記基本画素列を前記クラスタ領域のトラック上に並べ
る、請求項６に記載のパターン描画体の製造方法。 - 【請求項８】前記クラスタ領域以外のセクタ領域のトラ
ック上にパターンを形成しない疑似画素列が並べられ
る、請求項８記載のパターン描画体の製造方法。 - 【請求項９】パターン描画体を備えた装置の製造方法で
あって、 請求項６乃至８のいずれかに記載の方法により該パター
ン描画体を得ることを特徴とする、パターン描画体を備
えた装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001217152A JP4013498B2 (ja) | 2001-07-17 | 2001-07-17 | パターン描画装置及びパターン描画体の製造方法 |
| TW091113294A TW577827B (en) | 2001-07-17 | 2002-06-18 | Pattern drawing device and manufacturing method of pattern drawing body |
| CN02126238.1A CN1251025C (zh) | 2001-07-17 | 2002-07-17 | 图案描绘方法及图案描绘体的制造方法 |
| US10/197,640 US6872498B2 (en) | 2001-07-17 | 2002-07-17 | Pattern drawing device and manufacturing method of pattern drawing body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001217152A JP4013498B2 (ja) | 2001-07-17 | 2001-07-17 | パターン描画装置及びパターン描画体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003029419A true JP2003029419A (ja) | 2003-01-29 |
| JP4013498B2 JP4013498B2 (ja) | 2007-11-28 |
Family
ID=19051531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001217152A Expired - Fee Related JP4013498B2 (ja) | 2001-07-17 | 2001-07-17 | パターン描画装置及びパターン描画体の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6872498B2 (ja) |
| JP (1) | JP4013498B2 (ja) |
| CN (1) | CN1251025C (ja) |
| TW (1) | TW577827B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6915024B1 (en) * | 2000-09-29 | 2005-07-05 | Hewlett-Packard Development Company, L.P. | Image sharpening by variable contrast mapping |
| WO2010119607A1 (ja) * | 2009-04-13 | 2010-10-21 | パナソニック株式会社 | 光ディスク記録装置、及び光ディスク描画方法 |
| JP5914064B2 (ja) * | 2012-03-12 | 2016-05-11 | 株式会社エルエーシー | プリント装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171119A (ja) | 1983-03-18 | 1984-09-27 | Hitachi Ltd | レ−ザパタ−ン形成装置 |
| JPH1011814A (ja) | 1996-06-27 | 1998-01-16 | Pioneer Electron Corp | 光ディスク原盤記録方法 |
-
2001
- 2001-07-17 JP JP2001217152A patent/JP4013498B2/ja not_active Expired - Fee Related
-
2002
- 2002-06-18 TW TW091113294A patent/TW577827B/zh not_active IP Right Cessation
- 2002-07-17 CN CN02126238.1A patent/CN1251025C/zh not_active Expired - Fee Related
- 2002-07-17 US US10/197,640 patent/US6872498B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW577827B (en) | 2004-03-01 |
| US6872498B2 (en) | 2005-03-29 |
| CN1397842A (zh) | 2003-02-19 |
| CN1251025C (zh) | 2006-04-12 |
| US20030020800A1 (en) | 2003-01-30 |
| JP4013498B2 (ja) | 2007-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6886154B2 (en) | Multiple-exposure drawing apparatus and method thereof | |
| JP3299765B2 (ja) | 収束レーザビーム照射による感光性処理された基体の表面構造とこの表面構造を形成する方法および装置 | |
| JP2003195512A (ja) | 多重露光描画装置および多重露光描画方法 | |
| TWI620038B (zh) | 曝光方法和系統以及雷射直接成像系統 | |
| JP4324645B2 (ja) | 多重露光描画装置および多重露光描画方法 | |
| JPS6333145B2 (ja) | ||
| JP3310400B2 (ja) | 電子ビーム露光方法および露光装置 | |
| JP2000292934A (ja) | レーザ描画装置及びレーザ描画方法 | |
| JP2003029419A (ja) | パターン描画装置、パターン描画体の製造方法、該パターン描画体を備えた装置の製造方法。 | |
| JPH10282684A (ja) | レーザ描画装置 | |
| JP4273291B2 (ja) | 多重露光描画装置および多重露光描画方法 | |
| JPS6219047B2 (ja) | ||
| JP3819985B2 (ja) | レーザ描画装置 | |
| JP2000267295A (ja) | 露光方法及びその装置 | |
| US5493325A (en) | Graduation reproduction in optical recording | |
| JP4179478B2 (ja) | 描画データ取得方法および装置並びに描画方法および装置 | |
| JPS6230491B2 (ja) | ||
| JPH0367214A (ja) | 走査線スキップ型非同期式描画装置及び方法 | |
| US20090284788A1 (en) | Image forming apparatus and control method thereof | |
| JPH0397364A (ja) | 画像走査記録装置 | |
| JP2003029420A (ja) | パターン描画装置 | |
| JPS61284992A (ja) | 露光ビ−ム制御方法 | |
| JPH058822B2 (ja) | ||
| JPS6059732A (ja) | 電子ビ−ム描画法 | |
| JP3295292B2 (ja) | 光偏向走査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120921 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130921 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |