JP2003023000A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2003023000A5 JP2003023000A5 JP2001210149A JP2001210149A JP2003023000A5 JP 2003023000 A5 JP2003023000 A5 JP 2003023000A5 JP 2001210149 A JP2001210149 A JP 2001210149A JP 2001210149 A JP2001210149 A JP 2001210149A JP 2003023000 A5 JP2003023000 A5 JP 2003023000A5
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- manufacturing
- gas
- semiconductor device
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 claims description 40
- 239000007789 gas Substances 0.000 claims description 33
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- 238000004380 ashing Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 claims 9
- 229910052786 argon Inorganic materials 0.000 claims 5
- 239000004020 conductor Substances 0.000 claims 5
- 229910052734 helium Inorganic materials 0.000 claims 5
- 238000001312 dry etching Methods 0.000 claims 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims 2
- 229910001882 dioxygen Inorganic materials 0.000 claims 2
- 238000009434 installation Methods 0.000 claims 2
- 239000011229 interlayer Substances 0.000 claims 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims 1
- 229910052743 krypton Inorganic materials 0.000 claims 1
- 230000035515 penetration Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Description
【0020】
上記実施態様によれば、還元性ガスを用いてコンタクトホールが形成された半導体基板を洗浄もしくは加工を行うことで、コンタクトホール形成時に下地層に形成される高抵抗層、例えばシリコン基板の場合SiC、SiOxを含有する高抵抗層からC、Oを引き抜きぬく、もしくは高抵抗層自体を除去することで、コンタクト抵抗の増大を抑制できる。また、同一装置を用いて処理を行うことで、スループットの向上および構成装置の低減を図ることが可能となる。
(2)本発明の実施態様の一つは、真空排気手段により真空排気される真空容器と真空容器に原料ガスを導入するためのガス導入手段と被加工試料設置手段と高周波電力導入手段とを有する半導体処理装置を用いた半導体装置の製造方法であって、
前記被加工試料設置手段に主面に絶縁膜を有する半導体基板を配置する工程と、ガス導入手段により真空容器内に導入されたガスを高周波電力でプラズマ化し、プラズマにより前記絶縁膜を選択的にエッチングし、そのエッチングの過程でイオンのエネルギーを低減させる前記絶縁膜にコンタクトホールを形成する工程とを含む。
イオンのエネルギーの低減は、エッチング時にコンタクトホール底部に存在している堆積膜の膜厚がイオンのエネルギーの進入距離に対し1/3より薄くなったところで実行される。
上記実施態様によれば、コンタクトホール底部に存在している堆積膜の膜厚がイオンのエネルギーの進入距離に対し1/3より薄くなったところでイオンのエネルギーを低減してもエッチング停止は発生せず、能動領域表面のダメージを低減できると同時にイオンのエネルギーに律速されるマスク肩部の選択比を向上することが可能となる。
(3)本発明の実施態様の一つは、上記(2)において、絶縁膜のエッチング深さが600nm以上のところでイオンのエネルギーを低減させる。
上記実施態様によれば、エッチング深さが600nmよりも深くなったところでは、ホール底部に堆積する堆積膜厚がイオンのエネルギーが進入する深さに比べ十分薄くなるため、イオンのエネルギーを低減してもエッチング停止は発生せず、下地ダメージを低減できると同時にイオンのエネルギーに律速されるマスク肩部の選択比を向上することが可能となる。
(4)本発明の実施態様の一つは、上記(1)において、絶縁膜を選択的にエッチングする工程、続いて、酸素を主体とするガスによるアッシング工程、そして還元性ガスを用いて前記絶縁膜を洗浄もしくは加工する工程を含む。
上記実施態様によれば、還元性ガスを用いてコンタクトホールが形成された半導体基板を洗浄もしくは加工を行うことで、コンタクトホール形成時に下地層に形成される高抵抗層、例えばシリコン基板の場合SiC、SiOxを含有する高抵抗層からC、Oを引き抜きぬく、もしくは高抵抗層自体を除去することで、コンタクト抵抗の増大を抑制できる。また、同一装置を用いて処理を行うことで、スループットの向上および構成装置の低減を図ることが可能となる。
(2)本発明の実施態様の一つは、真空排気手段により真空排気される真空容器と真空容器に原料ガスを導入するためのガス導入手段と被加工試料設置手段と高周波電力導入手段とを有する半導体処理装置を用いた半導体装置の製造方法であって、
前記被加工試料設置手段に主面に絶縁膜を有する半導体基板を配置する工程と、ガス導入手段により真空容器内に導入されたガスを高周波電力でプラズマ化し、プラズマにより前記絶縁膜を選択的にエッチングし、そのエッチングの過程でイオンのエネルギーを低減させる前記絶縁膜にコンタクトホールを形成する工程とを含む。
イオンのエネルギーの低減は、エッチング時にコンタクトホール底部に存在している堆積膜の膜厚がイオンのエネルギーの進入距離に対し1/3より薄くなったところで実行される。
上記実施態様によれば、コンタクトホール底部に存在している堆積膜の膜厚がイオンのエネルギーの進入距離に対し1/3より薄くなったところでイオンのエネルギーを低減してもエッチング停止は発生せず、能動領域表面のダメージを低減できると同時にイオンのエネルギーに律速されるマスク肩部の選択比を向上することが可能となる。
(3)本発明の実施態様の一つは、上記(2)において、絶縁膜のエッチング深さが600nm以上のところでイオンのエネルギーを低減させる。
上記実施態様によれば、エッチング深さが600nmよりも深くなったところでは、ホール底部に堆積する堆積膜厚がイオンのエネルギーが進入する深さに比べ十分薄くなるため、イオンのエネルギーを低減してもエッチング停止は発生せず、下地ダメージを低減できると同時にイオンのエネルギーに律速されるマスク肩部の選択比を向上することが可能となる。
(4)本発明の実施態様の一つは、上記(1)において、絶縁膜を選択的にエッチングする工程、続いて、酸素を主体とするガスによるアッシング工程、そして還元性ガスを用いて前記絶縁膜を洗浄もしくは加工する工程を含む。
Claims (20)
- 半導体基板主面上設けられた絶縁膜にコンタクトホールを形成する工程を含む半導体装置の製造方法であって、
ドライエッチングにより前記絶縁膜にコンタクトホールを形成する工程と、
続いて半導体基板に高周波電力を印加し、還元性ガスを用いて前記コンタクトホール内を洗浄する工程とからなることを特徴とする半導体装置の製造方法。 - 前記還元性ガスは、NH3、H2、N2H4の少なくとも1種類か、もしくはNH3、H2、N2H4の少なくとも1種類と、Ar、He、Xe、Ne、Krの少なくとも1種類の混合ガスより成ることを特徴とする請求項1に記載の半導体装置の製造方法。
- NH3の混合比が10から80%である混合ガスを用いて前記コンタクトホールを洗浄もしくは加工することを特徴とする請求項2に記載の半導体装置の製造方法。
- 半導体基板内に能動領域が形成され、前記能動領域に絶縁膜が形成された半導体ウエハを準備する工程、
ドライエッチングにより前記絶縁膜にコンタクトホールを形成する工程、
半導体基板に高周波電力を印加し、還元性ガスを用いて前記コンタクトホール内を洗浄する工程と、からなることを特徴とする半導体装置の製造方法。 - 前記還元性ガスは、NH3、H2、N2H4の少なくとも1種類か、もしくはNH3、H2、N2H4の少なくとも1種類と、Ar、He、Xe、Ne、Krの少なくとも1種類の混合ガスより成ることを特徴とする請求項4に記載の半導体装置の製造方法。
- 前記絶縁膜は酸化膜より成ることを特徴とする請求項5に記載の半導体装置の製造方法。
- 主面に半導体層または導体層を有する基板に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記半導体層または導体層上に位置して開口を有するマスクを形成する工程と、
フロロカーボンガスおよび酸素ガスを含むガスをプラズマ状態に励起した雰囲気内において前記マスクの開口を通して前記絶縁膜を選択的にエッチングし、
前記半導体層または導体層の表面が露出する絶縁膜の開口を形成する工程と、
還元性ガスをプラズマ状態に励起した雰囲気内において、前記基板に該雰囲気内のイオンを加速させるバイアスを印加し、前記開口内の露出した半導体層または導体層の表面を処理する工程と、
前記開口内に半導体または導体を埋め込む工程とから成ることを特徴とする半導体装置の製造方法。 - 前記還元性ガスは、NH3、H2、N2H4の少なくとも1種類か、もしくはNH3、H2、N2H4の少なくとも1種類と、Ar、He、Xe、Ne、Krの少なくとも1種類の混合ガスより成ることを特徴とする請求項7に記載の半導体装置の製造方法。
- 真空排気手段により真空排気される真空容器と真空容器に原料ガスを導入するためのガス導入手段と被加工試料設置手段と高周波電力導入手段とを有する半導体処理装置を用いた半導体装置の製造方法であって、
前記被加工試料設置手段に主面に絶縁膜を有する半導体基板を配置する工程と、
ガス導入手段により真空容器内に導入されたガスを高周波電力でプラズマ化し、
プラズマにより前記絶縁膜を選択的にエッチングし、前記絶縁膜にコンタクトホールを形成する工程と、しかる後、前記半導体基板に高周波バイアスを印加させ、前記コンタクトホールが形成された半導体基板を、還元性ガスを用いて洗浄もしくは加工する工程と、から成ることを特徴とする半導体装置の製造方法。 - 前記還元性ガスは、NH3、H2、N2H4の少なくとも1種類か、もしくはNH3、H2、N2H4の少なくとも1種類と、Ar、He、Xe、Ne、Krの少なくとも1種類の混合ガスより成ることを特徴とする請求項9に記載の半導体装置の製造方法。
- 真空排気手段により真空排気される真空容器と真空容器に原料ガスを導入するためのガス導入手段と被加工試料設置手段と高周波電力導入手段とを有する半導体処理装置を用いた半導体装置の製造方法であって、
前記被加工試料設置手段に主面に絶縁膜を有する半導体基板を配置する工程と、
ガス導入手段により真空容器内に導入されたガスを高周波電力でプラズマ化し、
プラズマにより前記絶縁膜を選択的にエッチングし、そのエッチングの過程でイオンのエネルギーを低減させる前記絶縁膜にコンタクトホールを形成する工程とから成ることを特徴とする半導体装置の製造方法。 - 前記イオンのエネルギーの低減は、エッチング時にコンタクトホール底部に存在している堆積膜の膜厚がイオンのエネルギーの進入距離に対し1/3より薄くなったところで実行されることを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記絶縁膜のエッチング深さが600nm以上のところでイオンのエネルギーを低減させることを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記絶縁膜を選択的にエッチングする工程、続いて、酸素を主体とするガスによるアッシング工程、そして還元性ガスを用いて前記絶縁膜を洗浄もしくは加工する工程を含むことを特徴とする請求項11に記載の半導体装置の製造方法。
- 選択的なエッチングにより前記絶縁膜にスルーホールを形成する期間に、前記基板に印加する高周波バイアス電力を処理時間の進行と伴に変化させることにより、前記絶縁膜に入射するイオンエネルギーを調節することを特徴とする請求項11に記載の半導体装置の製造方法。
- 選択的なエッチングにより前記絶縁膜をエッチングする際に処理時間の進行と伴にプラズマ中のラジカル量を調節することを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記高周波電力導入手段として電極もしくはアンテナを有し、前記電極もしくはアンテナに第2の高周波を印加する手段を有し、選択的なエッチングにより被加工試料をエッチングする際に、第2の高周波バイアス電力を処理時間と伴に変化させることによりプラズマ中のラジカル量を調節することを特徴とする請求項11に記載の半導体装置の製造方法。
- 前記高周波電力の周波数が10MHzから900MHzであることを特徴とする請求項11に記載の半導体装置の製造方法。
- 半導体基板主面上設けられた絶縁膜にマスクを用いてコンタクトホールを形成する工程を含む半導体装置の製造方法であって、
ドライエッチングにより前記マスクが形成されていないところの絶縁膜にコンタクトホールを形成する第1の工程と、アッシングにより前記マスクを除去する第2工程と、
前記コンタクトホールの底部に露出する高抵抗層を除去する第3の工程と、から成る半導体装置の製造方法。 - 前記第2の工程は、酸素ガスが用いられ、前記第3の工程は、NH3、H2、N2H4の少なくとも1種類か、もしくはNH3、H2、N2H4の少なくとも1種類と、Ar、He、
Xe、Ne、Krの少なくとも1種類の混合ガスが用いられることを特徴とする請求項19に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001210149A JP2003023000A (ja) | 2001-07-11 | 2001-07-11 | 半導体装置の製造方法 |
KR1020010046814A KR100762524B1 (ko) | 2001-07-11 | 2001-08-02 | 반도체장치의 제조방법 |
TW090119543A TW511163B (en) | 2001-07-11 | 2001-08-09 | Manufacturing method of semiconductor device |
US09/928,500 US6645870B2 (en) | 2001-07-11 | 2001-08-14 | Process for fabricating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001210149A JP2003023000A (ja) | 2001-07-11 | 2001-07-11 | 半導体装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007106656A Division JP4577328B2 (ja) | 2007-04-16 | 2007-04-16 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003023000A JP2003023000A (ja) | 2003-01-24 |
JP2003023000A5 true JP2003023000A5 (ja) | 2005-03-03 |
Family
ID=19045667
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001210149A Withdrawn JP2003023000A (ja) | 2001-07-11 | 2001-07-11 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6645870B2 (ja) |
JP (1) | JP2003023000A (ja) |
KR (1) | KR100762524B1 (ja) |
TW (1) | TW511163B (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6483736B2 (en) | 1998-11-16 | 2002-11-19 | Matrix Semiconductor, Inc. | Vertically stacked field programmable nonvolatile memory and method of fabrication |
US8575719B2 (en) | 2000-04-28 | 2013-11-05 | Sandisk 3D Llc | Silicon nitride antifuse for use in diode-antifuse memory arrays |
US6951823B2 (en) * | 2001-05-14 | 2005-10-04 | Axcelis Technologies, Inc. | Plasma ashing process |
US20040108573A1 (en) * | 2002-03-13 | 2004-06-10 | Matrix Semiconductor, Inc. | Use in semiconductor devices of dielectric antifuses grown on silicide |
DE10226603A1 (de) * | 2002-06-14 | 2004-01-08 | Infineon Technologies Ag | Verfahren zum Strukturieren einer Siliziumschicht sowie dessen Verwendung zur Herstellung einer integrierten Halbleiterschaltung |
JP2006351887A (ja) * | 2005-06-17 | 2006-12-28 | Hitachi High-Technologies Corp | プラズマ処理装置 |
US7700492B2 (en) * | 2005-06-22 | 2010-04-20 | Tokyo Electron Limited | Plasma etching method and apparatus, control program and computer-readable storage medium storing the control program |
JP5179219B2 (ja) * | 2008-02-20 | 2013-04-10 | 東京エレクトロン株式会社 | 付着物除去方法及び基板処理方法 |
KR20100046909A (ko) * | 2008-10-28 | 2010-05-07 | 주성엔지니어링(주) | 정전 흡착 장치와 그의 제조방법 |
KR101496149B1 (ko) * | 2008-12-08 | 2015-02-26 | 삼성전자주식회사 | 결정질 실리콘 제조 방법 |
JP4968861B2 (ja) | 2009-03-19 | 2012-07-04 | 東京エレクトロン株式会社 | 基板のエッチング方法及びシステム |
JP2010272758A (ja) * | 2009-05-22 | 2010-12-02 | Hitachi High-Technologies Corp | 被エッチング材のプラズマエッチング方法 |
JP2012114156A (ja) * | 2010-11-22 | 2012-06-14 | Ulvac Japan Ltd | 圧電素子の製造方法 |
JP2013125796A (ja) * | 2011-12-13 | 2013-06-24 | Hitachi High-Technologies Corp | プラズマ処理方法および装置 |
WO2014092856A1 (en) | 2012-12-14 | 2014-06-19 | The Penn State Research Foundation | Ultra-high speed anisotropic reactive ion etching |
JP6573325B2 (ja) * | 2013-12-17 | 2019-09-11 | 東京エレクトロン株式会社 | プラズマ密度を制御するシステムおよび方法 |
US10395896B2 (en) | 2017-03-03 | 2019-08-27 | Applied Materials, Inc. | Method and apparatus for ion energy distribution manipulation for plasma processing chambers that allows ion energy boosting through amplitude modulation |
JP2019050305A (ja) * | 2017-09-11 | 2019-03-28 | 東芝メモリ株式会社 | プラズマエッチング方法、及び、半導体装置の製造方法 |
US11195923B2 (en) * | 2018-12-21 | 2021-12-07 | Applied Materials, Inc. | Method of fabricating a semiconductor device having reduced contact resistance |
US10593518B1 (en) * | 2019-02-08 | 2020-03-17 | Applied Materials, Inc. | Methods and apparatus for etching semiconductor structures |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5292393A (en) | 1986-12-19 | 1994-03-08 | Applied Materials, Inc. | Multichamber integrated process system |
JPH04286115A (ja) | 1991-03-15 | 1992-10-12 | Fujitsu Ltd | 半導体装置の製造方法 |
US6036878A (en) * | 1996-02-02 | 2000-03-14 | Applied Materials, Inc. | Low density high frequency process for a parallel-plate electrode plasma reactor having an inductive antenna |
JPH11145282A (ja) * | 1997-11-06 | 1999-05-28 | Nec Corp | エッチング方法 |
JPH11251294A (ja) * | 1998-02-27 | 1999-09-17 | Sony Corp | 半導体装置の製造方法 |
-
2001
- 2001-07-11 JP JP2001210149A patent/JP2003023000A/ja not_active Withdrawn
- 2001-08-02 KR KR1020010046814A patent/KR100762524B1/ko active IP Right Grant
- 2001-08-09 TW TW090119543A patent/TW511163B/zh not_active IP Right Cessation
- 2001-08-14 US US09/928,500 patent/US6645870B2/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003023000A5 (ja) | ||
US9570317B2 (en) | Microelectronic method for etching a layer | |
TWI323487B (en) | Plasma etching method | |
US7622394B2 (en) | Method of fabricating semiconductor device including forming a protective layer and removing after etching a trench | |
US6693043B1 (en) | Method for removing photoresist from low-k films in a downstream plasma system | |
KR100708493B1 (ko) | 반도체 제조 시의 개구 형성 방법 | |
TW201626434A (zh) | 被處理體之處理方法 | |
JP7401593B2 (ja) | 空隙を形成するためのシステム及び方法 | |
US6121154A (en) | Techniques for etching with a photoresist mask | |
JP2003023000A (ja) | 半導体装置の製造方法 | |
US6955177B1 (en) | Methods for post polysilicon etch photoresist and polymer removal with minimal gate oxide loss | |
KR20190073463A (ko) | 탄소계 막들을 위한 자기 제한 순환 에칭 방법 | |
KR100310835B1 (ko) | 실리사이드층의 형성방법 및 반도체장치의 제조방법 | |
JPH06177092A (ja) | 半導体装置の製造方法 | |
US9773674B2 (en) | Method for forming patterns by implanting | |
TW201001535A (en) | Method of semiconductor processing | |
KR100549204B1 (ko) | 실리콘 이방성 식각 방법 | |
JP5642427B2 (ja) | プラズマ処理方法 | |
TWI495009B (zh) | A Plasma Etching Method with Silicon Insulating Layer | |
JP4577328B2 (ja) | 半導体装置の製造方法 | |
JP4343379B2 (ja) | 基板処理方法および基板処理装置ならびにデバイス製造方法 | |
JP3362093B2 (ja) | エッチングダメージの除去方法 | |
JPH0485928A (ja) | ドライエッチング方法 | |
JP7202489B2 (ja) | プラズマ処理方法 | |
JP2000012521A (ja) | プラズマアッシング方法 |