JP2003017562A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2003017562A JP2003017562A JP2001202228A JP2001202228A JP2003017562A JP 2003017562 A JP2003017562 A JP 2003017562A JP 2001202228 A JP2001202228 A JP 2001202228A JP 2001202228 A JP2001202228 A JP 2001202228A JP 2003017562 A JP2003017562 A JP 2003017562A
- Authority
- JP
- Japan
- Prior art keywords
- resistance component
- diffusion
- integrated circuit
- semiconductor integrated
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 電流が最も多く流れるエミッタ部の拡散４９
の温度が上昇して２次降伏を招くことがあり、最悪の場
合にはＡＳＯ破壊を招くおそれがあるなどの課題があっ
た。 【解決手段】 複数のトランジスタの拡散上に形状が相
互に異なるスルーホールやコンタクトをそれぞれ配置す
る。即ち、幅や長さが相互に異なるスルーホールやコン
タクトをそれぞれ配置することにより、各拡散に付随す
る抵抗値を同じにする。これにより、電流の均一化を図
り、各拡散のＶＢＥを同一にすることにより、電流集中
によるＡＳＯ破壊を防止する。
の温度が上昇して２次降伏を招くことがあり、最悪の場
合にはＡＳＯ破壊を招くおそれがあるなどの課題があっ
た。 【解決手段】 複数のトランジスタの拡散上に形状が相
互に異なるスルーホールやコンタクトをそれぞれ配置す
る。即ち、幅や長さが相互に異なるスルーホールやコン
タクトをそれぞれ配置することにより、各拡散に付随す
る抵抗値を同じにする。これにより、電流の均一化を図
り、各拡散のＶＢＥを同一にすることにより、電流集中
によるＡＳＯ破壊を防止する。
Description
【０００１】
【発明の属する技術分野】この発明は、トランジスタを
内蔵している半導体集積回路（以下、ＩＣと称する）に
関するものである。
内蔵している半導体集積回路（以下、ＩＣと称する）に
関するものである。
【０００２】
【従来の技術】近年、ＩＣの小型化や、ＩＣによる被制
御器（例えば、多相モータ）の高速回転化の需要が高ま
るに伴って、ＩＣの高耐圧化や高電流化を実現する必要
が生じている。ＩＣの高耐圧化や高電流化を行うと、Ｉ
Ｃの消費電力が増加するため、ＩＣ内部の素子に電流集
中が発生して、ＡＳＯ（Ａｒｅａ ｏｆ Ｓａｆｅｔｙ
Ｏｐｅｒａｔｉｏｎ）破壊に至る可能性が高くなる。
御器（例えば、多相モータ）の高速回転化の需要が高ま
るに伴って、ＩＣの高耐圧化や高電流化を実現する必要
が生じている。ＩＣの高耐圧化や高電流化を行うと、Ｉ
Ｃの消費電力が増加するため、ＩＣ内部の素子に電流集
中が発生して、ＡＳＯ（Ａｒｅａ ｏｆ Ｓａｆｅｔｙ
Ｏｐｅｒａｔｉｏｎ）破壊に至る可能性が高くなる。
【０００３】このＡＳＯ破壊を回避するためには、素子
のサイズを大きくして消費電力を下げる必要がある。も
しくは、素子内に起こる電流集中を低減する必要があ
る。素子のサイズを大きくし、単位面積当たりの消費電
力を低減することは、近年要求されるＩＣの小型化に反
するため現実的ではない。したがって、同一素子サイズ
において、電流集中を低減することが必要となる。
のサイズを大きくして消費電力を下げる必要がある。も
しくは、素子内に起こる電流集中を低減する必要があ
る。素子のサイズを大きくし、単位面積当たりの消費電
力を低減することは、近年要求されるＩＣの小型化に反
するため現実的ではない。したがって、同一素子サイズ
において、電流集中を低減することが必要となる。
【０００４】図９は従来の半導体集積回路を示す上面図
であり、図１０は図９のＡ−Ａ’断面図である。図にお
いて、１，２，３は拡散、４，５，６はコンタクト、
７，８，９は下層配線、１０，１１，１２はスルーホー
ル、１３は上層配線、１４は出力パッドである。図１１
は拡散と出力パッド間の電気抵抗を示す説明図であり、
図において、２１，２２，２３はコンタクト４，５，６
の抵抗成分、２４，２５，２６は下層配線７，８，９の
抵抗成分、２７，２８，２９はスルーホール１０，１
１，１２の抵抗成分、３１，３２，３３は上層配線１３
の抵抗成分である。
であり、図１０は図９のＡ−Ａ’断面図である。図にお
いて、１，２，３は拡散、４，５，６はコンタクト、
７，８，９は下層配線、１０，１１，１２はスルーホー
ル、１３は上層配線、１４は出力パッドである。図１１
は拡散と出力パッド間の電気抵抗を示す説明図であり、
図において、２１，２２，２３はコンタクト４，５，６
の抵抗成分、２４，２５，２６は下層配線７，８，９の
抵抗成分、２７，２８，２９はスルーホール１０，１
１，１２の抵抗成分、３１，３２，３３は上層配線１３
の抵抗成分である。
【０００５】次に動作について説明する。まず、拡散１
から出力パッド１４に電流が流れる場合、電流は拡散１
→コンタクト４→下層配線７→スルーホール１０→上層
配線１３→パッド１４の経路（以下、経路Ａと称する）
で流れる。経路Ａの回路抵抗は、上層配線１３の抵抗成
分３１，３２，３３を除外すると、コンタクト４の抵抗
成分２１と、下層配線７の抵抗成分２４と、スルーホー
ル１０の抵抗成分２７との合計になる。
から出力パッド１４に電流が流れる場合、電流は拡散１
→コンタクト４→下層配線７→スルーホール１０→上層
配線１３→パッド１４の経路（以下、経路Ａと称する）
で流れる。経路Ａの回路抵抗は、上層配線１３の抵抗成
分３１，３２，３３を除外すると、コンタクト４の抵抗
成分２１と、下層配線７の抵抗成分２４と、スルーホー
ル１０の抵抗成分２７との合計になる。
【０００６】また、拡散２から出力パッド１４に電流が
流れる場合、電流は拡散２→コンタクト５→下層配線８
→スルーホール１１→上層配線１３→パッド１４の経路
（以下、経路Ｂと称する）で流れる。経路Ｂの回路抵抗
は、上層配線１３の抵抗成分３２，３３を除外すると、
コンタクト５の抵抗成分２２と、下層配線８の抵抗成分
２５と、スルーホール１１の抵抗成分２８との合計にな
る。
流れる場合、電流は拡散２→コンタクト５→下層配線８
→スルーホール１１→上層配線１３→パッド１４の経路
（以下、経路Ｂと称する）で流れる。経路Ｂの回路抵抗
は、上層配線１３の抵抗成分３２，３３を除外すると、
コンタクト５の抵抗成分２２と、下層配線８の抵抗成分
２５と、スルーホール１１の抵抗成分２８との合計にな
る。
【０００７】さらに、拡散３から出力パッド１４に電流
が流れる場合、電流は拡散３→コンタクト６→下層配線
９→スルーホール１２→上層配線１３→パッド１４の経
路（以下、経路Ｃと称する）で流れる。経路Ｃの回路抵
抗は、上層配線１３の抵抗成分３３を除外すると、コン
タクト６の抵抗成分２３と、下層配線９の抵抗成分２６
と、スルーホール１２の抵抗成分２９との合計になる。
が流れる場合、電流は拡散３→コンタクト６→下層配線
９→スルーホール１２→上層配線１３→パッド１４の経
路（以下、経路Ｃと称する）で流れる。経路Ｃの回路抵
抗は、上層配線１３の抵抗成分３３を除外すると、コン
タクト６の抵抗成分２３と、下層配線９の抵抗成分２６
と、スルーホール１２の抵抗成分２９との合計になる。
【０００８】このとき、経路Ａ，Ｂ，Ｃの回路抵抗は、
コンタクト・スルーホール・下層配線の形状に依存し、
従来のトランジスタは同一の形状にて構成されているの
で、同一抵抗値になる。即ち、コンタクト４，５，６の
形状、スルーホール１０，１１，１２の形状及び下層配
線７，８，９の形状をそれぞれ同一にすると、経路Ａ，
Ｂ，Ｃの回路抵抗は同一抵抗値になる。
コンタクト・スルーホール・下層配線の形状に依存し、
従来のトランジスタは同一の形状にて構成されているの
で、同一抵抗値になる。即ち、コンタクト４，５，６の
形状、スルーホール１０，１１，１２の形状及び下層配
線７，８，９の形状をそれぞれ同一にすると、経路Ａ，
Ｂ，Ｃの回路抵抗は同一抵抗値になる。
【０００９】しかし、出力パッド１４が図中右端に位置
する関係上、拡散１から出力パッド１４までの距離と、
拡散２から出力パッド１４までの距離と、拡散３から出
力パッド１４までの距離とが相互に異なる。このため、
上層配線１３の抵抗成分３１，３２，３３を考慮する
と、経路Ａ，Ｂ，Ｃの回路抵抗に相違が生じる。経路Ａ
の回路抵抗 ＞ 経路Ｂの回路抵抗 ＞ 経路Ｃの回路
抵抗
する関係上、拡散１から出力パッド１４までの距離と、
拡散２から出力パッド１４までの距離と、拡散３から出
力パッド１４までの距離とが相互に異なる。このため、
上層配線１３の抵抗成分３１，３２，３３を考慮する
と、経路Ａ，Ｂ，Ｃの回路抵抗に相違が生じる。経路Ａ
の回路抵抗 ＞ 経路Ｂの回路抵抗 ＞ 経路Ｃの回路
抵抗
【００１０】したがって、経路Ａが最も電流の流れにく
い経路になり、経路Ｃが最も電流の流れ易い経路にな
る。このような場合、電流が最も多く流れる拡散３の温
度が上昇し、拡散３を含むトランジスタのＶＢＥ（ベー
ス・エミッタ間の電圧）が低下する。このため更に電流
が増える正帰還を招くことがある。
い経路になり、経路Ｃが最も電流の流れ易い経路にな
る。このような場合、電流が最も多く流れる拡散３の温
度が上昇し、拡散３を含むトランジスタのＶＢＥ（ベー
ス・エミッタ間の電圧）が低下する。このため更に電流
が増える正帰還を招くことがある。
【００１１】ここで、図１２は従来の半導体集積回路が
ＮＰＮ型のパワートランジスタを搭載した場合の構成図
である。図において、４１，４２，４３はコレクタ部の
拡散、４４，４５はベース部の拡散、４６，４７，４
８，４９はエミッタ部の拡散、５０，５１，５２，５３
はエミッタ部の拡散４６，４７，４８，４９上のコンタ
クト、５４，５５，５６，５７はエミッタ部の拡散４
６，４７，４８，４９上の下層配線、５８，５９，６
０，６１はエミッタ部の拡散４６，４７，４８，４９上
のスルーホール、６２は上層配線、６３は入力パッド、
６４は出力パッドである。
ＮＰＮ型のパワートランジスタを搭載した場合の構成図
である。図において、４１，４２，４３はコレクタ部の
拡散、４４，４５はベース部の拡散、４６，４７，４
８，４９はエミッタ部の拡散、５０，５１，５２，５３
はエミッタ部の拡散４６，４７，４８，４９上のコンタ
クト、５４，５５，５６，５７はエミッタ部の拡散４
６，４７，４８，４９上の下層配線、５８，５９，６
０，６１はエミッタ部の拡散４６，４７，４８，４９上
のスルーホール、６２は上層配線、６３は入力パッド、
６４は出力パッドである。
【００１２】図１３はパワートランジスタのエミッタ部
と出力パッド６４間の電気抵抗を示す説明図であり、図
において、７１，７２，７３，７４はコンタクト５０，
５１，５２，５３の抵抗成分、７５，７６，７７，７８
は下層配線５４，５５，５６，５７の抵抗成分、７９，
８０，８１，８２はスルーホール５８，５９，６０，６
１の抵抗成分、９１，９２，９３，９４は上層配線６２
の抵抗成分である。
と出力パッド６４間の電気抵抗を示す説明図であり、図
において、７１，７２，７３，７４はコンタクト５０，
５１，５２，５３の抵抗成分、７５，７６，７７，７８
は下層配線５４，５５，５６，５７の抵抗成分、７９，
８０，８１，８２はスルーホール５８，５９，６０，６
１の抵抗成分、９１，９２，９３，９４は上層配線６２
の抵抗成分である。
【００１３】図１２の半導体集積回路の場合、コンタク
ト５０，５１，５２，５３の形状、スルーホール５８，
５９，６０，６１の形状及び下層配線５４，５５，５
６，５７の形状がそれぞれ同一であれば、図１３から明
らかなように、各エミッタ部の拡散４６〜４９から出力
パッド６４に至る経路のうち、エミッタ部の拡散４６か
ら出力パッド６４に至る経路の抵抗値が最も大きくな
り、エミッタ部の拡散４９から出力パッド６４に至る経
路の抵抗値が最も小さくなる。したがって、エミッタ部
の拡散４９から出力パッド６４に至る経路が最も電流の
流れ易い経路になる。このような場合、電流が最も多く
流れるエミッタ部の拡散４９の温度が上昇し、拡散４９
のＶＢＥが低下する。このため更に電流が増える正帰還
を招くことがある。
ト５０，５１，５２，５３の形状、スルーホール５８，
５９，６０，６１の形状及び下層配線５４，５５，５
６，５７の形状がそれぞれ同一であれば、図１３から明
らかなように、各エミッタ部の拡散４６〜４９から出力
パッド６４に至る経路のうち、エミッタ部の拡散４６か
ら出力パッド６４に至る経路の抵抗値が最も大きくな
り、エミッタ部の拡散４９から出力パッド６４に至る経
路の抵抗値が最も小さくなる。したがって、エミッタ部
の拡散４９から出力パッド６４に至る経路が最も電流の
流れ易い経路になる。このような場合、電流が最も多く
流れるエミッタ部の拡散４９の温度が上昇し、拡散４９
のＶＢＥが低下する。このため更に電流が増える正帰還
を招くことがある。
【００１４】
【発明が解決しようとする課題】従来の半導体集積回路
は以上のように構成されているので、電流が最も多く流
れるエミッタ部の拡散４９の温度が上昇して２次降伏を
招くことがあり、最悪の場合にはＡＳＯ破壊を招くおそ
れがあるなどの課題があった。
は以上のように構成されているので、電流が最も多く流
れるエミッタ部の拡散４９の温度が上昇して２次降伏を
招くことがあり、最悪の場合にはＡＳＯ破壊を招くおそ
れがあるなどの課題があった。
【００１５】この発明は上記のような課題を解決するた
めになされたもので、ＡＳＯ破壊の発生を回避すること
ができる半導体集積回路を得ることを目的とする。
めになされたもので、ＡＳＯ破壊の発生を回避すること
ができる半導体集積回路を得ることを目的とする。
【００１６】
【課題を解決するための手段】この発明に係る半導体集
積回路は、複数のトランジスタの拡散上に形状が相互に
異なるスルーホールをそれぞれ配置するようにしたもの
である。
積回路は、複数のトランジスタの拡散上に形状が相互に
異なるスルーホールをそれぞれ配置するようにしたもの
である。
【００１７】この発明に係る半導体集積回路は、幅が相
互に異なるスルーホールをそれぞれ配置するようにした
ものである。
互に異なるスルーホールをそれぞれ配置するようにした
ものである。
【００１８】この発明に係る半導体集積回路は、長さが
相互に異なるスルーホールをそれぞれ配置するようにし
たものである。
相互に異なるスルーホールをそれぞれ配置するようにし
たものである。
【００１９】この発明に係る半導体集積回路は、エミッ
タ部の拡散上に形状が相互に異なるスルーホールをそれ
ぞれ配置するようにしたものである。
タ部の拡散上に形状が相互に異なるスルーホールをそれ
ぞれ配置するようにしたものである。
【００２０】この発明に係る半導体集積回路は、ベース
部の拡散上に形状が相互に異なるスルーホールをそれぞ
れ配置するようにしたものである。
部の拡散上に形状が相互に異なるスルーホールをそれぞ
れ配置するようにしたものである。
【００２１】この発明に係る半導体集積回路は、コレク
タ部の拡散上に形状が相互に異なるスルーホールをそれ
ぞれ配置するようにしたものである。
タ部の拡散上に形状が相互に異なるスルーホールをそれ
ぞれ配置するようにしたものである。
【００２２】この発明に係る半導体集積回路は、複数の
トランジスタの拡散上に形状が相互に異なるコンタクト
をそれぞれ配置するようにしたものである。
トランジスタの拡散上に形状が相互に異なるコンタクト
をそれぞれ配置するようにしたものである。
【００２３】この発明に係る半導体集積回路は、幅が相
互に異なるコンタクトをそれぞれ配置するようにしたも
のである。
互に異なるコンタクトをそれぞれ配置するようにしたも
のである。
【００２４】この発明に係る半導体集積回路は、長さが
相互に異なるコンタクトをそれぞれ配置するようにした
ものである。
相互に異なるコンタクトをそれぞれ配置するようにした
ものである。
【００２５】この発明に係る半導体集積回路は、エミッ
タ部の拡散上に形状が相互に異なるコンタクトをそれぞ
れ配置するようにしたものである。
タ部の拡散上に形状が相互に異なるコンタクトをそれぞ
れ配置するようにしたものである。
【００２６】この発明に係る半導体集積回路は、ベース
部の拡散上に形状が相互に異なるコンタクトをそれぞれ
配置するようにしたものである。
部の拡散上に形状が相互に異なるコンタクトをそれぞれ
配置するようにしたものである。
【００２７】この発明に係る半導体集積回路は、コレク
タ部の拡散上に形状が相互に異なるコンタクトをそれぞ
れ配置するようにしたものである。
タ部の拡散上に形状が相互に異なるコンタクトをそれぞ
れ配置するようにしたものである。
【００２８】この発明に係る半導体集積回路は、コンタ
クトとスルーホール間の下層配線の長さを調整するよう
にしたものである。
クトとスルーホール間の下層配線の長さを調整するよう
にしたものである。
【００２９】この発明に係る半導体集積回路は、トラン
ジスタがバイポーラ型のトランジスタであるようにした
ものである。
ジスタがバイポーラ型のトランジスタであるようにした
ものである。
【００３０】この発明に係る半導体集積回路は、トラン
ジスタがＭＯＳ型のトランジスタであるようにしたもの
である。
ジスタがＭＯＳ型のトランジスタであるようにしたもの
である。
【００３１】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体集積回路を示す構成図であり、図において、１０
１，１０２，１０３はコレクタ部の拡散、１０４，１０
５はベース部の拡散、１０６，１０７，１０８，１０９
はエミッタ部の拡散、１１０，１１１，１１２，１１３
はエミッタ部の拡散１０６，１０７，１０８，１０９上
のコンタクト、１１４，１１５，１１６，１１７はエミ
ッタ部の拡散１０６，１０７，１０８，１０９上の下層
配線、１１８，１１９，１２０，１２１はエミッタ部の
拡散１０６，１０７，１０８，１０９上のスルーホー
ル、１２２は上層配線、１２３は入力パッド、１２４は
出力パッドである。
説明する。 実施の形態１．図１はこの発明の実施の形態１による半
導体集積回路を示す構成図であり、図において、１０
１，１０２，１０３はコレクタ部の拡散、１０４，１０
５はベース部の拡散、１０６，１０７，１０８，１０９
はエミッタ部の拡散、１１０，１１１，１１２，１１３
はエミッタ部の拡散１０６，１０７，１０８，１０９上
のコンタクト、１１４，１１５，１１６，１１７はエミ
ッタ部の拡散１０６，１０７，１０８，１０９上の下層
配線、１１８，１１９，１２０，１２１はエミッタ部の
拡散１０６，１０７，１０８，１０９上のスルーホー
ル、１２２は上層配線、１２３は入力パッド、１２４は
出力パッドである。
【００３２】図２はＮＰＮ型のパワートランジスタのエ
ミッタ部と出力パッド１２４間の電気抵抗を示す説明図
であり、図において、１３１，１３２，１３３，１３４
はコンタクト１１０，１１１，１１２，１１３の抵抗成
分、１３５，１３６，１３７，１３８は下層配線１１
４，１１５，１１６，１１７の抵抗成分、１３９，１４
０，１４１，１４２はスルーホール１１８，１１９，１
２０，１２１の抵抗成分、１５１，１５２，１５３，１
５４は上層配線１２２の抵抗成分である。
ミッタ部と出力パッド１２４間の電気抵抗を示す説明図
であり、図において、１３１，１３２，１３３，１３４
はコンタクト１１０，１１１，１１２，１１３の抵抗成
分、１３５，１３６，１３７，１３８は下層配線１１
４，１１５，１１６，１１７の抵抗成分、１３９，１４
０，１４１，１４２はスルーホール１１８，１１９，１
２０，１２１の抵抗成分、１５１，１５２，１５３，１
５４は上層配線１２２の抵抗成分である。
【００３３】次に動作について説明する。この実施の形
態１では、スルーホール１１８，１１９，１２０，１２
１の幅と、コンタクト１１０，１１１，１１２，１１３
の幅を調整することにより、エミッタ部の拡散１０６，
１０７，１０８，１０９に付随する抵抗値を調整する。
態１では、スルーホール１１８，１１９，１２０，１２
１の幅と、コンタクト１１０，１１１，１１２，１１３
の幅を調整することにより、エミッタ部の拡散１０６，
１０７，１０８，１０９に付随する抵抗値を調整する。
【００３４】例えば、出力パッド１２４から最も近く
て、上層配線１２２の抵抗成分が小さいエミッタ部の拡
散１０９上のスルーホール１２１とコンタクト１１３の
幅を狭く（＝面積を小さくする）することにより、スル
ーホール１２１の抵抗成分１４２とコンタクト１１３の
抵抗成分１３４を大きくする。逆に、出力パッド１２４
から最も遠くて、上層配線１２２の抵抗成分が大きいエ
ミッタ部の拡散１０６上のスルーホール１１８とコンタ
クト１１０の幅を広く（＝面積を大きくする）すること
により、スルーホール１１８の抵抗成分１３９とコンタ
クト１１０の抵抗成分１３１を小さくする。
て、上層配線１２２の抵抗成分が小さいエミッタ部の拡
散１０９上のスルーホール１２１とコンタクト１１３の
幅を狭く（＝面積を小さくする）することにより、スル
ーホール１２１の抵抗成分１４２とコンタクト１１３の
抵抗成分１３４を大きくする。逆に、出力パッド１２４
から最も遠くて、上層配線１２２の抵抗成分が大きいエ
ミッタ部の拡散１０６上のスルーホール１１８とコンタ
クト１１０の幅を広く（＝面積を大きくする）すること
により、スルーホール１１８の抵抗成分１３９とコンタ
クト１１０の抵抗成分１３１を小さくする。
【００３５】このように、スルーホール１１８，１１
９，１２０，１２１の幅と、コンタクト１１０，１１
１，１１２，１１３の幅を調整することにより、エミッ
タ部の拡散１０６に付随する抵抗値（＝抵抗成分１３１
＋抵抗成分１３５＋抵抗成分１３９＋抵抗成分１５１＋
抵抗成分１５２＋抵抗成分１５３＋抵抗成分１５４）
と、エミッタ部の拡散１０７に付随する抵抗値（＝抵抗
成分１３２＋抵抗成分１３６＋抵抗成分１４０＋抵抗成
分１５２＋抵抗成分１５３＋抵抗成分１５４）と、エミ
ッタ部の拡散１０８に付随する抵抗値（＝抵抗成分１３
３＋抵抗成分１３７＋抵抗成分１４１＋抵抗成分１５３
＋抵抗成分１５４）と、エミッタ部の拡散１０９に付随
する抵抗値（＝抵抗成分１３４＋抵抗成分１３８＋抵抗
成分１４２＋抵抗成分１５４）とを同じにする。
９，１２０，１２１の幅と、コンタクト１１０，１１
１，１１２，１１３の幅を調整することにより、エミッ
タ部の拡散１０６に付随する抵抗値（＝抵抗成分１３１
＋抵抗成分１３５＋抵抗成分１３９＋抵抗成分１５１＋
抵抗成分１５２＋抵抗成分１５３＋抵抗成分１５４）
と、エミッタ部の拡散１０７に付随する抵抗値（＝抵抗
成分１３２＋抵抗成分１３６＋抵抗成分１４０＋抵抗成
分１５２＋抵抗成分１５３＋抵抗成分１５４）と、エミ
ッタ部の拡散１０８に付随する抵抗値（＝抵抗成分１３
３＋抵抗成分１３７＋抵抗成分１４１＋抵抗成分１５３
＋抵抗成分１５４）と、エミッタ部の拡散１０９に付随
する抵抗値（＝抵抗成分１３４＋抵抗成分１３８＋抵抗
成分１４２＋抵抗成分１５４）とを同じにする。
【００３６】これにより、各トランジスタ（拡散）に流
れる電流を均一化することができる。また、電流集中に
よる発熱を抑制することで各トランジスタのＶＢＥが均
一となり、ＶＢＥの低下による電流集中のＡＳＯ破壊を
防止することができる効果を奏する。
れる電流を均一化することができる。また、電流集中に
よる発熱を抑制することで各トランジスタのＶＢＥが均
一となり、ＶＢＥの低下による電流集中のＡＳＯ破壊を
防止することができる効果を奏する。
【００３７】実施の形態２．図３はこの発明の実施の形
態２による半導体集積回路を示す構成図であり、図にお
いて、図１と同一符号は同一または相当部分を示すので
説明を省略する。１６０，１６１，１６２，１６３はエ
ミッタ部の拡散１０６，１０７，１０８，１０９上のコ
ンタクト、１６４，１６５，１６６，１６７はエミッタ
部の拡散１０６，１０７，１０８，１０９上の下層配
線、１６８，１６９，１７０，１７１はエミッタ部の拡
散１０６，１０７，１０８，１０９上のスルーホールで
ある。
態２による半導体集積回路を示す構成図であり、図にお
いて、図１と同一符号は同一または相当部分を示すので
説明を省略する。１６０，１６１，１６２，１６３はエ
ミッタ部の拡散１０６，１０７，１０８，１０９上のコ
ンタクト、１６４，１６５，１６６，１６７はエミッタ
部の拡散１０６，１０７，１０８，１０９上の下層配
線、１６８，１６９，１７０，１７１はエミッタ部の拡
散１０６，１０７，１０８，１０９上のスルーホールで
ある。
【００３８】図４はＮＰＮ型のパワートランジスタのエ
ミッタ部と出力パッド１２４間の電気抵抗を示す説明図
であり、図において、１８１，１８２，１８３，１８４
はコンタクト１６０，１６１，１６２，１６３の抵抗成
分、１８５，１８６，１８７，１８８は下層配線１６
４，１６５，１６６，１６７の抵抗成分、１８９，１９
０，１９１，１９２はスルーホール１６８，１６９，１
７０，１７１の抵抗成分、２０１，２０２，２０３，２
０４は上層配線１２２の抵抗成分である。
ミッタ部と出力パッド１２４間の電気抵抗を示す説明図
であり、図において、１８１，１８２，１８３，１８４
はコンタクト１６０，１６１，１６２，１６３の抵抗成
分、１８５，１８６，１８７，１８８は下層配線１６
４，１６５，１６６，１６７の抵抗成分、１８９，１９
０，１９１，１９２はスルーホール１６８，１６９，１
７０，１７１の抵抗成分、２０１，２０２，２０３，２
０４は上層配線１２２の抵抗成分である。
【００３９】次に動作について説明する。この実施の形
態２では、スルーホール１６８，１６９，１７０，１７
１の長さを調整することにより、エミッタ部の拡散１０
６，１０７，１０８，１０９に付随する抵抗値を調整す
る。
態２では、スルーホール１６８，１６９，１７０，１７
１の長さを調整することにより、エミッタ部の拡散１０
６，１０７，１０８，１０９に付随する抵抗値を調整す
る。
【００４０】例えば、出力パッド１２４から最も近く
て、上層配線１２２の抵抗成分が小さいエミッタ部の拡
散１０９上のスルーホール１７１を短く（＝面積を小さ
くする）することにより、スルーホール１７１の抵抗成
分１９２を大きくする。逆に、出力パッド１２４から最
も遠くて、上層配線１２２の抵抗成分が大きいエミッタ
部の拡散１０６上のスルーホール１６８を長く（＝面積
を大きくする）することにより、スルーホール１６８の
抵抗成分１８９を小さくする。
て、上層配線１２２の抵抗成分が小さいエミッタ部の拡
散１０９上のスルーホール１７１を短く（＝面積を小さ
くする）することにより、スルーホール１７１の抵抗成
分１９２を大きくする。逆に、出力パッド１２４から最
も遠くて、上層配線１２２の抵抗成分が大きいエミッタ
部の拡散１０６上のスルーホール１６８を長く（＝面積
を大きくする）することにより、スルーホール１６８の
抵抗成分１８９を小さくする。
【００４１】このように、スルーホール１６８，１６
９，１７０，１７１の長さを調整することにより、エミ
ッタ部の拡散１０６に付随する抵抗値（＝抵抗成分１８
１＋抵抗成分１８５＋抵抗成分１８９＋抵抗成分２０１
＋抵抗成分２０２＋抵抗成分２０３＋抵抗成分２０４）
と、エミッタ部の拡散１０７に付随する抵抗値（＝抵抗
成分１８２＋抵抗成分１８６＋抵抗成分１９０＋抵抗成
分２０２＋抵抗成分２０３＋抵抗成分２０４）と、エミ
ッタ部の拡散１０８に付随する抵抗値（＝抵抗成分１８
３＋抵抗成分１８７＋抵抗成分１９１＋抵抗成分２０３
＋抵抗成分２０４）と、エミッタ部の拡散１０９に付随
する抵抗値（＝抵抗成分１８４＋抵抗成分１８８＋抵抗
成分１９２＋抵抗成分２０４）とを同じにする。
９，１７０，１７１の長さを調整することにより、エミ
ッタ部の拡散１０６に付随する抵抗値（＝抵抗成分１８
１＋抵抗成分１８５＋抵抗成分１８９＋抵抗成分２０１
＋抵抗成分２０２＋抵抗成分２０３＋抵抗成分２０４）
と、エミッタ部の拡散１０７に付随する抵抗値（＝抵抗
成分１８２＋抵抗成分１８６＋抵抗成分１９０＋抵抗成
分２０２＋抵抗成分２０３＋抵抗成分２０４）と、エミ
ッタ部の拡散１０８に付随する抵抗値（＝抵抗成分１８
３＋抵抗成分１８７＋抵抗成分１９１＋抵抗成分２０３
＋抵抗成分２０４）と、エミッタ部の拡散１０９に付随
する抵抗値（＝抵抗成分１８４＋抵抗成分１８８＋抵抗
成分１９２＋抵抗成分２０４）とを同じにする。
【００４２】これにより、各トランジスタ（拡散）に流
れる電流を均一化することができる。また、電流集中に
よる発熱を抑制することで各トランジスタのＶＢＥが均
一となり、ＶＢＥの低下による電流集中のＡＳＯ破壊を
防止することができる効果を奏する。
れる電流を均一化することができる。また、電流集中に
よる発熱を抑制することで各トランジスタのＶＢＥが均
一となり、ＶＢＥの低下による電流集中のＡＳＯ破壊を
防止することができる効果を奏する。
【００４３】実施の形態３．図５はこの発明の実施の形
態３による半導体集積回路を示す構成図であり、図にお
いて、図１と同一符号は同一または相当部分を示すので
説明を省略する。２１０，２１１，２１２，２１３はエ
ミッタ部の拡散１０６，１０７，１０８，１０９上のコ
ンタクト、２１４，２１５，２１６，２１７はエミッタ
部の拡散１０６，１０７，１０８，１０９上の下層配
線、２１８，２１９，２２０，２２１はエミッタ部の拡
散１０６，１０７，１０８，１０９上のスルーホールで
ある。
態３による半導体集積回路を示す構成図であり、図にお
いて、図１と同一符号は同一または相当部分を示すので
説明を省略する。２１０，２１１，２１２，２１３はエ
ミッタ部の拡散１０６，１０７，１０８，１０９上のコ
ンタクト、２１４，２１５，２１６，２１７はエミッタ
部の拡散１０６，１０７，１０８，１０９上の下層配
線、２１８，２１９，２２０，２２１はエミッタ部の拡
散１０６，１０７，１０８，１０９上のスルーホールで
ある。
【００４４】図６はＮＰＮ型のパワートランジスタのエ
ミッタ部と出力パッド１２４間の電気抵抗を示す説明図
であり、図において、２３１，２３２，２３３，２３４
はコンタクト２１０，２１１，２１２，２１３の抵抗成
分、２３５，２３６，２３７，２３８は下層配線２１
４，２１５，２１６，２１７の抵抗成分、２３９，２４
０，２４１，２４２はスルーホール２１８，２１９，２
２０，２２１の抵抗成分、２５１，２５２，２５３，２
５４は上層配線１２２の抵抗成分である。
ミッタ部と出力パッド１２４間の電気抵抗を示す説明図
であり、図において、２３１，２３２，２３３，２３４
はコンタクト２１０，２１１，２１２，２１３の抵抗成
分、２３５，２３６，２３７，２３８は下層配線２１
４，２１５，２１６，２１７の抵抗成分、２３９，２４
０，２４１，２４２はスルーホール２１８，２１９，２
２０，２２１の抵抗成分、２５１，２５２，２５３，２
５４は上層配線１２２の抵抗成分である。
【００４５】次に動作について説明する。この実施の形
態３では、コンタクト２１０，２１１，２１２，２１３
の長さを調整することにより、エミッタ部の拡散１０
６，１０７，１０８，１０９に付随する抵抗値を調整す
る。
態３では、コンタクト２１０，２１１，２１２，２１３
の長さを調整することにより、エミッタ部の拡散１０
６，１０７，１０８，１０９に付随する抵抗値を調整す
る。
【００４６】例えば、出力パッド１２４から最も近く
て、上層配線１２２の抵抗成分が小さいエミッタ部の拡
散１０９上のコンタクト２１３を短く（＝面積を小さく
する）することにより、コンタクト２１３の抵抗成分２
３４を大きくする。逆に、出力パッド１２４から最も遠
くて、上層配線１２２の抵抗成分が大きいエミッタ部の
拡散１０６上のコンタクト２１０を長く（＝面積を大き
くする）することにより、コンタクト２１０の抵抗成分
２３１を小さくする。
て、上層配線１２２の抵抗成分が小さいエミッタ部の拡
散１０９上のコンタクト２１３を短く（＝面積を小さく
する）することにより、コンタクト２１３の抵抗成分２
３４を大きくする。逆に、出力パッド１２４から最も遠
くて、上層配線１２２の抵抗成分が大きいエミッタ部の
拡散１０６上のコンタクト２１０を長く（＝面積を大き
くする）することにより、コンタクト２１０の抵抗成分
２３１を小さくする。
【００４７】このように、コンタクト２１０，２１１，
２１２，２１３の長さを調整することにより、エミッタ
部の拡散１０６に付随する抵抗値（＝抵抗成分２３１＋
抵抗成分２３５＋抵抗成分２３９＋抵抗成分２５１＋抵
抗成分２５２＋抵抗成分２５３＋抵抗成分２５４）と、
エミッタ部の拡散１０７に付随する抵抗値（＝抵抗成分
２３２＋抵抗成分２３６＋抵抗成分２４０＋抵抗成分２
５２＋抵抗成分２５３＋抵抗成分２５４）と、エミッタ
部の拡散１０８に付随する抵抗値（＝抵抗成分２３３＋
抵抗成分２３７＋抵抗成分２４１＋抵抗成分２５３＋抵
抗成分２５４）と、エミッタ部の拡散１０９に付随する
抵抗値（＝抵抗成分２３４＋抵抗成分２３８＋抵抗成分
２４２＋抵抗成分２５４）とを同じにする。
２１２，２１３の長さを調整することにより、エミッタ
部の拡散１０６に付随する抵抗値（＝抵抗成分２３１＋
抵抗成分２３５＋抵抗成分２３９＋抵抗成分２５１＋抵
抗成分２５２＋抵抗成分２５３＋抵抗成分２５４）と、
エミッタ部の拡散１０７に付随する抵抗値（＝抵抗成分
２３２＋抵抗成分２３６＋抵抗成分２４０＋抵抗成分２
５２＋抵抗成分２５３＋抵抗成分２５４）と、エミッタ
部の拡散１０８に付随する抵抗値（＝抵抗成分２３３＋
抵抗成分２３７＋抵抗成分２４１＋抵抗成分２５３＋抵
抗成分２５４）と、エミッタ部の拡散１０９に付随する
抵抗値（＝抵抗成分２３４＋抵抗成分２３８＋抵抗成分
２４２＋抵抗成分２５４）とを同じにする。
【００４８】これにより、各トランジスタ（拡散）に流
れる電流を均一化することができる。また、電流集中に
よる発熱を抑制することで各トランジスタのＶＢＥが均
一となり、ＶＢＥの低下による電流集中のＡＳＯ破壊を
防止することができる効果を奏する。
れる電流を均一化することができる。また、電流集中に
よる発熱を抑制することで各トランジスタのＶＢＥが均
一となり、ＶＢＥの低下による電流集中のＡＳＯ破壊を
防止することができる効果を奏する。
【００４９】実施の形態４．図７はこの発明の実施の形
態４による半導体集積回路を示す構成図であり、図にお
いて、図１と同一符号は同一または相当部分を示すので
説明を省略する。２６０，２６１，２６２，２６３はエ
ミッタ部の拡散１０６，１０７，１０８，１０９上のコ
ンタクト、２６４，２６５，２６６，２６７はエミッタ
部の拡散１０６，１０７，１０８，１０９上の下層配
線、２６８，２６９，２７０，２７１はエミッタ部の拡
散１０６，１０７，１０８，１０９上のスルーホールで
ある。
態４による半導体集積回路を示す構成図であり、図にお
いて、図１と同一符号は同一または相当部分を示すので
説明を省略する。２６０，２６１，２６２，２６３はエ
ミッタ部の拡散１０６，１０７，１０８，１０９上のコ
ンタクト、２６４，２６５，２６６，２６７はエミッタ
部の拡散１０６，１０７，１０８，１０９上の下層配
線、２６８，２６９，２７０，２７１はエミッタ部の拡
散１０６，１０７，１０８，１０９上のスルーホールで
ある。
【００５０】図８はＮＰＮ型のパワートランジスタのエ
ミッタ部と出力パッド１２４間の電気抵抗を示す説明図
であり、図において、２８１，２８２，２８３，２８４
はコンタクト２６０，２６１，２６２，２６３の抵抗成
分、２８５，２８６，２８７，２８８は下層配線２６
４，２６５，２６６，２６７の抵抗成分、２８９，２９
０，２９１，２９２はスルーホール２６８，２６９，２
７０，２７１の抵抗成分、３０１，３０２，３０３，３
０４は上層配線１２２の抵抗成分である。
ミッタ部と出力パッド１２４間の電気抵抗を示す説明図
であり、図において、２８１，２８２，２８３，２８４
はコンタクト２６０，２６１，２６２，２６３の抵抗成
分、２８５，２８６，２８７，２８８は下層配線２６
４，２６５，２６６，２６７の抵抗成分、２８９，２９
０，２９１，２９２はスルーホール２６８，２６９，２
７０，２７１の抵抗成分、３０１，３０２，３０３，３
０４は上層配線１２２の抵抗成分である。
【００５１】次に動作について説明する。この実施の形
態４では、スルーホール２６８，２６９，２７０，２７
１及びコンタクト２６０，２６１，２６２，２６３の長
さを調整するとともに、下層配線２６４，２６５，２６
６，２６７の長さを調整することにより、エミッタ部の
拡散１０６，１０７，１０８，１０９に付随する抵抗値
を調整する。
態４では、スルーホール２６８，２６９，２７０，２７
１及びコンタクト２６０，２６１，２６２，２６３の長
さを調整するとともに、下層配線２６４，２６５，２６
６，２６７の長さを調整することにより、エミッタ部の
拡散１０６，１０７，１０８，１０９に付随する抵抗値
を調整する。
【００５２】例えば、出力パッド１２４から最も近く
て、上層配線１２２の抵抗成分が小さいエミッタ部の拡
散１０９上のスルーホール２７１とコンタクト２６３を
短く（＝面積を小さくする）することにより、スルーホ
ール２７１の抵抗成分２９２とコンタクト２６３の抵抗
成分２８４を大きくする。また、下層配線２６７を長く
することにより、スルーホール２７１とコンタクト２６
３間の距離を長くして、下層配線２６７の抵抗成分２８
８を大きくする。逆に、出力パッド１２４から最も遠く
て、上層配線１２２の抵抗成分が大きいエミッタ部の拡
散１０６上のスルーホール２６８とコンタクト２６０を
長く（＝面積を大きくする）することにより、スルーホ
ール２６８の抵抗成分２８９とコンタクト２６０の抵抗
成分２８１を小さくする。また、下層配線２６４を長く
することにより、スルーホール２６８とコンタクト２６
０間の距離を短くして、下層配線２６４の抵抗成分２８
５を小さくする。
て、上層配線１２２の抵抗成分が小さいエミッタ部の拡
散１０９上のスルーホール２７１とコンタクト２６３を
短く（＝面積を小さくする）することにより、スルーホ
ール２７１の抵抗成分２９２とコンタクト２６３の抵抗
成分２８４を大きくする。また、下層配線２６７を長く
することにより、スルーホール２７１とコンタクト２６
３間の距離を長くして、下層配線２６７の抵抗成分２８
８を大きくする。逆に、出力パッド１２４から最も遠く
て、上層配線１２２の抵抗成分が大きいエミッタ部の拡
散１０６上のスルーホール２６８とコンタクト２６０を
長く（＝面積を大きくする）することにより、スルーホ
ール２６８の抵抗成分２８９とコンタクト２６０の抵抗
成分２８１を小さくする。また、下層配線２６４を長く
することにより、スルーホール２６８とコンタクト２６
０間の距離を短くして、下層配線２６４の抵抗成分２８
５を小さくする。
【００５３】このように、スルーホール２６８，２６
９，２７０，２７１、コンタクト２６０，２６１，２６
２，２６３、及び下層配線２６４，２６５，２６６，２
６７の長さを調整することにより、エミッタ部の拡散１
０６に付随する抵抗値（＝抵抗成分２８１＋抵抗成分２
８５＋抵抗成分２８９＋抵抗成分３０１＋抵抗成分３０
２＋抵抗成分３０３＋抵抗成分３０４）と、エミッタ部
の拡散１０７に付随する抵抗値（＝抵抗成分２８２＋抵
抗成分２８６＋抵抗成分２９０＋抵抗成分３０２＋抵抗
成分３０３＋抵抗成分３０４）と、エミッタ部の拡散１
０８に付随する抵抗値（＝抵抗成分２８３＋抵抗成分２
８７＋抵抗成分２９１＋抵抗成分３０３＋抵抗成分３０
４）と、エミッタ部の拡散１０９に付随する抵抗値（＝
抵抗成分２８４＋抵抗成分２８８＋抵抗成分２９２＋抵
抗成分３０４）とを同じにする。
９，２７０，２７１、コンタクト２６０，２６１，２６
２，２６３、及び下層配線２６４，２６５，２６６，２
６７の長さを調整することにより、エミッタ部の拡散１
０６に付随する抵抗値（＝抵抗成分２８１＋抵抗成分２
８５＋抵抗成分２８９＋抵抗成分３０１＋抵抗成分３０
２＋抵抗成分３０３＋抵抗成分３０４）と、エミッタ部
の拡散１０７に付随する抵抗値（＝抵抗成分２８２＋抵
抗成分２８６＋抵抗成分２９０＋抵抗成分３０２＋抵抗
成分３０３＋抵抗成分３０４）と、エミッタ部の拡散１
０８に付随する抵抗値（＝抵抗成分２８３＋抵抗成分２
８７＋抵抗成分２９１＋抵抗成分３０３＋抵抗成分３０
４）と、エミッタ部の拡散１０９に付随する抵抗値（＝
抵抗成分２８４＋抵抗成分２８８＋抵抗成分２９２＋抵
抗成分３０４）とを同じにする。
【００５４】これにより、各トランジスタ（拡散）に流
れる電流を均一化することができる。また、電流集中に
よる発熱を抑制することで各トランジスタのＶＢＥが均
一となり、ＶＢＥの低下による電流集中のＡＳＯ破壊を
防止することができる効果を奏する。
れる電流を均一化することができる。また、電流集中に
よる発熱を抑制することで各トランジスタのＶＢＥが均
一となり、ＶＢＥの低下による電流集中のＡＳＯ破壊を
防止することができる効果を奏する。
【００５５】実施の形態５．上記実施の形態１〜４で
は、エミッタ部の拡散上に形状が相互に異なるスルーホ
ールやコンタクトをそれぞれ配置するものについて示し
たが、ベース部やコレクタ部の拡散上に形状が相互に異
なるスルーホールやコンタクトをそれぞれ配置するよう
にしてもよく、上記実施の形態１〜４と同様の効果を奏
する。
は、エミッタ部の拡散上に形状が相互に異なるスルーホ
ールやコンタクトをそれぞれ配置するものについて示し
たが、ベース部やコレクタ部の拡散上に形状が相互に異
なるスルーホールやコンタクトをそれぞれ配置するよう
にしてもよく、上記実施の形態１〜４と同様の効果を奏
する。
【００５６】実施の形態６．上記実施の形態１〜５で
は、トランジスタがＮＰＮ型のパワートランジスタ（バ
イポーラ型のトランジスタ）であるものについて示した
が、これに限るものではなく、ＰＮＰ型のパワートラン
ジスタ（バイポーラ型のトランジスタ）であってもよ
い。また、トランジスタがＭＯＳ型のトランジスタであ
ってもよい。
は、トランジスタがＮＰＮ型のパワートランジスタ（バ
イポーラ型のトランジスタ）であるものについて示した
が、これに限るものではなく、ＰＮＰ型のパワートラン
ジスタ（バイポーラ型のトランジスタ）であってもよ
い。また、トランジスタがＭＯＳ型のトランジスタであ
ってもよい。
【００５７】
【発明の効果】以上のように、この発明によれば、複数
のトランジスタの拡散上に形状が相互に異なるスルーホ
ールをそれぞれ配置するように構成したので、ＡＳＯ破
壊の発生を回避することができる効果がある。
のトランジスタの拡散上に形状が相互に異なるスルーホ
ールをそれぞれ配置するように構成したので、ＡＳＯ破
壊の発生を回避することができる効果がある。
【００５８】この発明によれば、幅が相互に異なるスル
ーホールをそれぞれ配置するように構成したので、各拡
散に流れる電流の均一化を図り、各拡散を含むトランジ
スタのＶＢＥを均一化することができる効果がある。
ーホールをそれぞれ配置するように構成したので、各拡
散に流れる電流の均一化を図り、各拡散を含むトランジ
スタのＶＢＥを均一化することができる効果がある。
【００５９】この発明によれば、長さが相互に異なるス
ルーホールをそれぞれ配置するように構成したので、各
拡散に流れる電流の均一化を図り、各拡散を含むトラン
ジスタのＶＢＥを均一化することができる効果がある。
ルーホールをそれぞれ配置するように構成したので、各
拡散に流れる電流の均一化を図り、各拡散を含むトラン
ジスタのＶＢＥを均一化することができる効果がある。
【００６０】この発明によれば、エミッタ部の拡散上に
形状が相互に異なるスルーホールをそれぞれ配置するよ
うに構成したので、エミッタ部の拡散に流れる電流の均
一化を図り、各拡散を含むトランジスタのＶＢＥを均一
化することができる効果がある。
形状が相互に異なるスルーホールをそれぞれ配置するよ
うに構成したので、エミッタ部の拡散に流れる電流の均
一化を図り、各拡散を含むトランジスタのＶＢＥを均一
化することができる効果がある。
【００６１】この発明によれば、ベース部の拡散上に形
状が相互に異なるスルーホールをそれぞれ配置するよう
に構成したので、ベース部の拡散に流れる電流の均一化
を図り、各拡散を含むトランジスタのＶＢＥを均一化す
ることができる効果がある。
状が相互に異なるスルーホールをそれぞれ配置するよう
に構成したので、ベース部の拡散に流れる電流の均一化
を図り、各拡散を含むトランジスタのＶＢＥを均一化す
ることができる効果がある。
【００６２】この発明によれば、コレクタ部の拡散上に
形状が相互に異なるスルーホールをそれぞれ配置するよ
うに構成したので、コレクタ部に付随する抵抗値を調整
し、電流の均一化を図ることができる効果がある。
形状が相互に異なるスルーホールをそれぞれ配置するよ
うに構成したので、コレクタ部に付随する抵抗値を調整
し、電流の均一化を図ることができる効果がある。
【００６３】この発明によれば、複数のトランジスタの
拡散上に形状が相互に異なるコンタクトをそれぞれ配置
するように構成したので、ＡＳＯ破壊の発生を回避する
ことができる効果がある。
拡散上に形状が相互に異なるコンタクトをそれぞれ配置
するように構成したので、ＡＳＯ破壊の発生を回避する
ことができる効果がある。
【００６４】この発明によれば、幅が相互に異なるコン
タクトをそれぞれ配置するように構成したので、各拡散
に付随する抵抗値を調整し、電流の均一化を図ることが
できるとともに、各トランジスタのＶＢＥの均一化を図
ることができる効果がある。
タクトをそれぞれ配置するように構成したので、各拡散
に付随する抵抗値を調整し、電流の均一化を図ることが
できるとともに、各トランジスタのＶＢＥの均一化を図
ることができる効果がある。
【００６５】この発明によれば、長さが相互に異なるコ
ンタクトをそれぞれ配置するように構成したので、各拡
散に付随する抵抗値を調整し、電流の均一化を図ること
ができるとともに、各トランジスタのＶＢＥの均一化を
図ることができる効果がある。
ンタクトをそれぞれ配置するように構成したので、各拡
散に付随する抵抗値を調整し、電流の均一化を図ること
ができるとともに、各トランジスタのＶＢＥの均一化を
図ることができる効果がある。
【００６６】この発明によれば、エミッタ部の拡散上に
形状が相互に異なるコンタクトをそれぞれ配置するよう
に構成したので、エミッタ部に付随する抵抗値を調整
し、電流の均一化を図ることで、各トランジスタのＶＢ
Ｅの均一化を図ることができる効果がある。
形状が相互に異なるコンタクトをそれぞれ配置するよう
に構成したので、エミッタ部に付随する抵抗値を調整
し、電流の均一化を図ることで、各トランジスタのＶＢ
Ｅの均一化を図ることができる効果がある。
【００６７】この発明によれば、ベース部の拡散上に形
状が相互に異なるコンタクトをそれぞれ配置するように
構成したので、ベース部に付随する抵抗値を調整するこ
とで、各ベース部を含むトランジスタのＶＢＥの均一化
を図ることができる効果がある。
状が相互に異なるコンタクトをそれぞれ配置するように
構成したので、ベース部に付随する抵抗値を調整するこ
とで、各ベース部を含むトランジスタのＶＢＥの均一化
を図ることができる効果がある。
【００６８】この発明によれば、コレクタ部の拡散上に
形状が相互に異なるコンタクトをそれぞれ配置するよう
に構成したので、コレクタ部に付随する抵抗値を調整
し、電流の均一化を図ることができる効果がある。
形状が相互に異なるコンタクトをそれぞれ配置するよう
に構成したので、コレクタ部に付随する抵抗値を調整
し、電流の均一化を図ることができる効果がある。
【００６９】この発明によれば、コンタクトとスルーホ
ール間の下層配線の長さを調整するように構成したの
で、各拡散に付随する電流の均一化を図り、各拡散を含
むトランジスタのＶＢＥの均一化を図ることができる効
果がある。
ール間の下層配線の長さを調整するように構成したの
で、各拡散に付随する電流の均一化を図り、各拡散を含
むトランジスタのＶＢＥの均一化を図ることができる効
果がある。
【００７０】この発明によれば、トランジスタがバイポ
ーラ型のトランジスタであるように構成したので、バイ
ポーラ型のトランジスタのＡＳＯ破壊の発生を回避する
ことができる効果がある。
ーラ型のトランジスタであるように構成したので、バイ
ポーラ型のトランジスタのＡＳＯ破壊の発生を回避する
ことができる効果がある。
【００７１】この発明によれば、トランジスタがＭＯＳ
型のトランジスタであるように構成したので、ＭＯＳ型
のトランジスタのＡＳＯ破壊の発生を回避することがで
きる効果がある。
型のトランジスタであるように構成したので、ＭＯＳ型
のトランジスタのＡＳＯ破壊の発生を回避することがで
きる効果がある。
【図１】 この発明の実施の形態１による半導体集積回
路を示す構成図である。
路を示す構成図である。
【図２】 ＮＰＮ型のパワートランジスタのエミッタ部
と出力パッド間の電気抵抗を示す説明図である。
と出力パッド間の電気抵抗を示す説明図である。
【図３】 この発明の実施の形態２による半導体集積回
路を示す構成図である。
路を示す構成図である。
【図４】 ＮＰＮ型のパワートランジスタのエミッタ部
と出力パッド間の電気抵抗を示す説明図である。
と出力パッド間の電気抵抗を示す説明図である。
【図５】 この発明の実施の形態３による半導体集積回
路を示す構成図である。
路を示す構成図である。
【図６】 ＮＰＮ型のパワートランジスタのエミッタ部
と出力パッド間の電気抵抗を示す説明図である。
と出力パッド間の電気抵抗を示す説明図である。
【図７】 この発明の実施の形態４による半導体集積回
路を示す構成図である。
路を示す構成図である。
【図８】 ＮＰＮ型のパワートランジスタのエミッタ部
と出力パッド間の電気抵抗を示す説明図である。
と出力パッド間の電気抵抗を示す説明図である。
【図９】 従来の半導体集積回路を示す上面図である。
【図１０】 図９のＡ−Ａ’断面図である。
【図１１】 拡散と出力パッド間の電気抵抗を示す説明
図である。
図である。
【図１２】 従来の半導体集積回路がＮＰＮ型のパワー
トランジスタを搭載した場合の構成図である。
トランジスタを搭載した場合の構成図である。
【図１３】 パワートランジスタのエミッタ部と出力パ
ッド間の電気抵抗を示す説明図である。
ッド間の電気抵抗を示す説明図である。
１０１，１０２，１０３ コレクタ部の拡散、１０４，
１０５ ベース部の拡散、１０６，１０７，１０８，１
０９ エミッタ部の拡散、１１０，１１１，１１２，１
１３ コンタクト、１１４，１１５，１１６，１１７
下層配線、１１８，１１９，１２０，１２１ スルーホ
ール、１２２ 上層配線、１２３ 入力パッド、１２４
出力パッド、１３１，１３２，１３３，１３４ コン
タクトの抵抗成分、１３５，１３６，１３７，１３８
下層配線の抵抗成分、１３９，１４０，１４１，１４２
スルーホールの抵抗成分、１５１，１５２，１５３，
１５４ 上層配線の抵抗成分、１６０，１６１，１６
２，１６３ コンタクト、１６４，１６５，１６６，１
６７ 下層配線、１６８，１６９，１７０，１７１スル
ーホール、１８１，１８２，１８３，１８４ コンタク
トの抵抗成分、１８５，１８６，１８７，１８８ 下層
配線の抵抗成分、１８９，１９０，１９１，１９２ ス
ルーホールの抵抗成分、２０１，２０２，２０３，２０
４ 上層配線の抵抗成分、２１０，２１１，２１２，２
１３ コンタクト、２１４，２１５，２１６，２１７
下層配線、２１８，２１９，２２０，２２１ スルーホ
ール、２３１，２３２，２３３，２３４ コンタクトの
抵抗成分、２３５，２３６，２３７，２３８ 下層配線
の抵抗成分、２３９，２４０，２４１，２４２ スルー
ホールの抵抗成分、２５１，２５２，２５３，２５４
上層配線の抵抗成分、２６０，２６１，２６２，２６３
コンタクト、２６４，２６５，２６６，２６７下層配
線、２６８，２６９，２７０，２７１ スルーホール、
２８１，２８２，２８３，２８４ コンタクトの抵抗成
分、２８５，２８６，２８７，２８８下層配線の抵抗成
分、２８９，２９０，２９１，２９２ スルーホールの
抵抗成分、３０１，３０２，３０３，３０４ 上層配線
の抵抗成分。
１０５ ベース部の拡散、１０６，１０７，１０８，１
０９ エミッタ部の拡散、１１０，１１１，１１２，１
１３ コンタクト、１１４，１１５，１１６，１１７
下層配線、１１８，１１９，１２０，１２１ スルーホ
ール、１２２ 上層配線、１２３ 入力パッド、１２４
出力パッド、１３１，１３２，１３３，１３４ コン
タクトの抵抗成分、１３５，１３６，１３７，１３８
下層配線の抵抗成分、１３９，１４０，１４１，１４２
スルーホールの抵抗成分、１５１，１５２，１５３，
１５４ 上層配線の抵抗成分、１６０，１６１，１６
２，１６３ コンタクト、１６４，１６５，１６６，１
６７ 下層配線、１６８，１６９，１７０，１７１スル
ーホール、１８１，１８２，１８３，１８４ コンタク
トの抵抗成分、１８５，１８６，１８７，１８８ 下層
配線の抵抗成分、１８９，１９０，１９１，１９２ ス
ルーホールの抵抗成分、２０１，２０２，２０３，２０
４ 上層配線の抵抗成分、２１０，２１１，２１２，２
１３ コンタクト、２１４，２１５，２１６，２１７
下層配線、２１８，２１９，２２０，２２１ スルーホ
ール、２３１，２３２，２３３，２３４ コンタクトの
抵抗成分、２３５，２３６，２３７，２３８ 下層配線
の抵抗成分、２３９，２４０，２４１，２４２ スルー
ホールの抵抗成分、２５１，２５２，２５３，２５４
上層配線の抵抗成分、２６０，２６１，２６２，２６３
コンタクト、２６４，２６５，２６６，２６７下層配
線、２６８，２６９，２７０，２７１ スルーホール、
２８１，２８２，２８３，２８４ コンタクトの抵抗成
分、２８５，２８６，２８７，２８８下層配線の抵抗成
分、２８９，２９０，２９１，２９２ スルーホールの
抵抗成分、３０１，３０２，３０３，３０４ 上層配線
の抵抗成分。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 菅田 由加
東京都千代田区大手町二丁目６番２号 三
菱電機エンジニアリング株式会社内
Ｆターム(参考） 5F003 AP01 AP06 BB09 BE05 BE09
BH01
5F033 KK01 NN34 QQ37 XX00
5F082 AA40 DA05
Claims (15)
- 【請求項１】 複数のトランジスタが入力パッドと出力
パッドの間に並列に接続された半導体集積回路におい
て、上記複数のトランジスタの拡散上に形状が相互に異
なるスルーホールをそれぞれ配置することを特徴とする
半導体集積回路。 - 【請求項２】 幅が相互に異なるスルーホールをそれぞ
れ配置することを特徴とする請求項１記載の半導体集積
回路。 - 【請求項３】 長さが相互に異なるスルーホールをそれ
ぞれ配置することを特徴とする請求項１記載の半導体集
積回路。 - 【請求項４】 エミッタ部の拡散上に形状が相互に異な
るスルーホールをそれぞれ配置することを特徴とする請
求項１から請求項３のうちのいずれか１項記載の半導体
集積回路。 - 【請求項５】 ベース部の拡散上に形状が相互に異なる
スルーホールをそれぞれ配置することを特徴とする請求
項１から請求項３のうちのいずれか１項記載の半導体集
積回路。 - 【請求項６】 コレクタ部の拡散上に形状が相互に異な
るスルーホールをそれぞれ配置することを特徴とする請
求項１から請求項３のうちのいずれか１項記載の半導体
集積回路。 - 【請求項７】 複数のトランジスタが入力パッドと出力
パッドの間に並列に接続された半導体集積回路におい
て、上記複数のトランジスタの拡散上に形状が相互に異
なるコンタクトをそれぞれ配置することを特徴とする半
導体集積回路。 - 【請求項８】 幅が相互に異なるコンタクトをそれぞれ
配置することを特徴とする請求項７記載の半導体集積回
路。 - 【請求項９】 長さが相互に異なるコンタクトをそれぞ
れ配置することを特徴とする請求項７記載の半導体集積
回路。 - 【請求項１０】 エミッタ部の拡散上に形状が相互に異
なるコンタクトをそれぞれ配置することを特徴とする請
求項７から請求項９のうちのいずれか１項記載の半導体
集積回路。 - 【請求項１１】 ベース部の拡散上に形状が相互に異な
るコンタクトをそれぞれ配置することを特徴とする請求
項７から請求項９のうちのいずれか１項記載の半導体集
積回路。 - 【請求項１２】 コレクタ部の拡散上に形状が相互に異
なるコンタクトをそれぞれ配置することを特徴とする請
求項７から請求項９のうちのいずれか１項記載の半導体
集積回路。 - 【請求項１３】 コンタクトとスルーホール間の下層配
線の長さを調整することを特徴とする請求項１から請求
項１２のうちのいずれか１項記載の半導体集積回路。 - 【請求項１４】 トランジスタがバイポーラ型のトラン
ジスタであることを特徴とする請求項１から請求項１３
のうちのいずれか１項記載の半導体集積回路。 - 【請求項１５】 トランジスタがＭＯＳ型のトランジス
タであることを特徴とする請求項１から請求項１３のう
ちのいずれか１項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001202228A JP2003017562A (ja) | 2001-07-03 | 2001-07-03 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001202228A JP2003017562A (ja) | 2001-07-03 | 2001-07-03 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017562A true JP2003017562A (ja) | 2003-01-17 |
Family
ID=19039070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001202228A Withdrawn JP2003017562A (ja) | 2001-07-03 | 2001-07-03 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017562A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101416677B1 (ko) * | 2013-04-09 | 2014-07-09 | 에이피반도체 주식회사 | 에미터 안정 저항의 파워 비제이티 |
-
2001
- 2001-07-03 JP JP2001202228A patent/JP2003017562A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101416677B1 (ko) * | 2013-04-09 | 2014-07-09 | 에이피반도체 주식회사 | 에미터 안정 저항의 파워 비제이티 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4170210B2 (ja) | 半導体装置 | |
| JP4807768B2 (ja) | パワートランジスタ装置及びそれを用いたパワー制御システム | |
| JP2010239119A (ja) | Ｅｓｄ保護素子 | |
| JP2003017562A (ja) | 半導体集積回路 | |
| JP2006278677A (ja) | 半導体装置 | |
| JP4295370B2 (ja) | 半導体素子 | |
| JPH1065146A (ja) | 半導体集積回路装置 | |
| JP2001028423A (ja) | 半導体集積回路装置 | |
| JP2009295764A (ja) | Ｅｓｄ保護回路及び半導体装置 | |
| JP2006114823A (ja) | 半導体集積装置 | |
| JP2000040788A (ja) | 半導体装置 | |
| JP2008021852A (ja) | 半導体装置 | |
| WO2023037467A1 (ja) | 半導体集積回路装置 | |
| JP6622352B2 (ja) | 半導体装置 | |
| JP2012248588A (ja) | 半導体装置 | |
| JP2895327B2 (ja) | トランジスタ | |
| JP2926801B2 (ja) | 半導体集積装置 | |
| JP2003152183A (ja) | 半導体装置 | |
| JPH11284128A (ja) | 保護回路 | |
| US7049698B1 (en) | Semiconductor integrated circuit having transistor with reduced resistance | |
| US20060261373A1 (en) | Transistor structure and electronics device | |
| JP2982435B2 (ja) | 抵抗器 | |
| JP2878765B2 (ja) | 半導体装置 | |
| JP2009177066A (ja) | トランジスタ構造および半導体装置 | |
| KR20040067827A (ko) | 집적 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060314 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060410 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071214 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081007 |