JP2002543661A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2002543661A5 JP2002543661A5 JP2000614574A JP2000614574A JP2002543661A5 JP 2002543661 A5 JP2002543661 A5 JP 2002543661A5 JP 2000614574 A JP2000614574 A JP 2000614574A JP 2000614574 A JP2000614574 A JP 2000614574A JP 2002543661 A5 JP2002543661 A5 JP 2002543661A5
- Authority
- JP
- Japan
- Prior art keywords
- path
- arrangement according
- electrode band
- trace
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 1
- 230000001105 regulatory Effects 0.000 description 1
Description
【特許請求の範囲】
【請求項1】
エネルギー源と、エネルギーを利用する負荷とを少なくとも有する回路と、
前記回路の前記エネルギー源から前記回路の前記エネルギーを利用する負荷へのエネルギー源経路として動作する第1の経路と、前記回路の前記エネルギーを利用する負荷から前記回路の前記エネルギー源へのエネルギー帰還経路として動作する第2の経路と、前記第1の経路及び前記第2の経路から絶縁された伝導性領域と、第1、第2、第3、第4、第5及び第6の電極バンドを少なくとも有する電極配置を有するフィルタとを有する集積回路パッケージとを有し、
前記第1の電極バンド及び前記第3の電極バンドは、前記第2の電極バンド及び前記第4の電極バンドとは絶縁され、
前記第1の電極バンド、前記第3の電極バンド、前記第2の電極バンド及び前記第4の電極バンドは、前記第5の電極バンド及び前記第6の電極バンドとは絶縁され、
前記第1の経路は、前記第1の電極バンド及び前記第3の電極バンドへ導電結合をなされ、前記第2の経路は、前記第2の電極バンド及び前記第4の電極バンドへ導電結合をなされ、前記伝導性領域は、前記第5の電極バンド及び前記第6の電極バンドへ導電結合をなされ、
前記第1の経路及び前記第2の経路は、互いに絶縁され、
前記伝導性領域は、内部グラウンド領域を有し、前記基板の面に垂直な平面において、前記第1の経路は、電源バストレースを有し、該電源バストレースは、実質上前記内部グラウンド領域を囲み、前記第2の経路は、リターンバストレースを有し、該リターンバストレースは、実質上前記内部グラウンド領域を囲むエネルギー調整配置。
【請求項2】
前記第1の経路は、前記電源トレースバスの一部に沿って、前記第1の電極バンドへ物理的に接続される、請求項1記載の配置。
【請求項3】
前記第2の経路は、前記リターントレースバスの一部に沿って、前記第2の電極バンドへ物理的に接続される、請求項2記載の配置。
【請求項4】
前記伝導性領域は、前記内部グラウンド領域を囲むグラウンドトレースを有し、前記第5の電極バンドは、前記グラウンドトレースの一部に沿って、前記伝導性領域へ物理的に接続される、請求項1乃至3のうちいずれか一項記載の配置。
【請求項5】
前記グラウンドトレースは、前記電源バストレースと前記リターンバストレースとの間にある、請求項4記載の配置。
【請求項6】
前記電源バストレース、前記リターンバストレース、及び前記伝導性領域のうちの少なくとも2つは、互いに異なる面にある、請求項1乃至5のうちいずれか一項記載の配置。
【請求項7】
前記電源バストレース、前記リターンバストレース、及び前記伝導性領域は、全て、互いに異なる面にある、請求項1乃至5のうちいずれか一項記載の配置。
【請求項8】
前記電源バストレース及び前記リターンバストレースは、実質上前記フィルタを囲む、請求項1記載の配置。
【請求項9】
前記基板は、集積回路を受け入れるよう設計される第1の主要表面と、該第1の主要表面に対向する第2の主要表面とを有し、
前記フィルタは前記第2の主要表面上にある、請求項1記載の配置。
【請求項10】
PCボードを更に有し、
前記PCボードは、前記フィルタが当該PCボードと前記基板との間にあるように配置される、請求項9記載の配置。
【請求項11】
前記電源バストレースは45度の角度を定める、請求項1乃至10のうちいずれか一項記載の配置。
【請求項12】
前記電源バストレースは円形又は楕円形である、請求項1乃至10のうちいずれか一項記載の配置。
【請求項13】
前記第1の経路、前記第2の経路、及び伝導性領域のうちの少なくとも1つへ伝導性バンドの少なくとも1つを導電接続する伝導性材料を有する少なくとも1つのビアを更に有する、請求項1乃至12のうちいずれか一項記載の配置。
【請求項14】
前記集積回路パッケージは、前記エネルギー源から前記第1の伝導性経路へ接続する唯1つのピンと、前記エネルギー源から前記第2の伝導性経路へ接続する唯1つのピンとを有する、請求項1乃至13のうちいずれか一項記載の配置。
【請求項15】
前記フィルタは長軸及び短軸を有し、前記フィルタの長軸は、当該フィルタが重なる前記電源バストレースの部分に沿って配置される、請求項1乃至5のうちいずれか一項記載の配置。
【請求項16】
前記フィルタは長軸及び短軸を有し、前記フィルタの短軸は、当該フィルタが重なる前記電源バストレースの部分に沿って配置される、請求項1乃至5のうちいずれか一項記載の配置。
【請求項17】
前記電源バストレース及び前記リターンバストレースは、互いの上部に配置される、請求項6又は7記載の配置。
【請求項1】
エネルギー源と、エネルギーを利用する負荷とを少なくとも有する回路と、
前記回路の前記エネルギー源から前記回路の前記エネルギーを利用する負荷へのエネルギー源経路として動作する第1の経路と、前記回路の前記エネルギーを利用する負荷から前記回路の前記エネルギー源へのエネルギー帰還経路として動作する第2の経路と、前記第1の経路及び前記第2の経路から絶縁された伝導性領域と、第1、第2、第3、第4、第5及び第6の電極バンドを少なくとも有する電極配置を有するフィルタとを有する集積回路パッケージとを有し、
前記第1の電極バンド及び前記第3の電極バンドは、前記第2の電極バンド及び前記第4の電極バンドとは絶縁され、
前記第1の電極バンド、前記第3の電極バンド、前記第2の電極バンド及び前記第4の電極バンドは、前記第5の電極バンド及び前記第6の電極バンドとは絶縁され、
前記第1の経路は、前記第1の電極バンド及び前記第3の電極バンドへ導電結合をなされ、前記第2の経路は、前記第2の電極バンド及び前記第4の電極バンドへ導電結合をなされ、前記伝導性領域は、前記第5の電極バンド及び前記第6の電極バンドへ導電結合をなされ、
前記第1の経路及び前記第2の経路は、互いに絶縁され、
前記伝導性領域は、内部グラウンド領域を有し、前記基板の面に垂直な平面において、前記第1の経路は、電源バストレースを有し、該電源バストレースは、実質上前記内部グラウンド領域を囲み、前記第2の経路は、リターンバストレースを有し、該リターンバストレースは、実質上前記内部グラウンド領域を囲むエネルギー調整配置。
【請求項2】
前記第1の経路は、前記電源トレースバスの一部に沿って、前記第1の電極バンドへ物理的に接続される、請求項1記載の配置。
【請求項3】
前記第2の経路は、前記リターントレースバスの一部に沿って、前記第2の電極バンドへ物理的に接続される、請求項2記載の配置。
【請求項4】
前記伝導性領域は、前記内部グラウンド領域を囲むグラウンドトレースを有し、前記第5の電極バンドは、前記グラウンドトレースの一部に沿って、前記伝導性領域へ物理的に接続される、請求項1乃至3のうちいずれか一項記載の配置。
【請求項5】
前記グラウンドトレースは、前記電源バストレースと前記リターンバストレースとの間にある、請求項4記載の配置。
【請求項6】
前記電源バストレース、前記リターンバストレース、及び前記伝導性領域のうちの少なくとも2つは、互いに異なる面にある、請求項1乃至5のうちいずれか一項記載の配置。
【請求項7】
前記電源バストレース、前記リターンバストレース、及び前記伝導性領域は、全て、互いに異なる面にある、請求項1乃至5のうちいずれか一項記載の配置。
【請求項8】
前記電源バストレース及び前記リターンバストレースは、実質上前記フィルタを囲む、請求項1記載の配置。
【請求項9】
前記基板は、集積回路を受け入れるよう設計される第1の主要表面と、該第1の主要表面に対向する第2の主要表面とを有し、
前記フィルタは前記第2の主要表面上にある、請求項1記載の配置。
【請求項10】
PCボードを更に有し、
前記PCボードは、前記フィルタが当該PCボードと前記基板との間にあるように配置される、請求項9記載の配置。
【請求項11】
前記電源バストレースは45度の角度を定める、請求項1乃至10のうちいずれか一項記載の配置。
【請求項12】
前記電源バストレースは円形又は楕円形である、請求項1乃至10のうちいずれか一項記載の配置。
【請求項13】
前記第1の経路、前記第2の経路、及び伝導性領域のうちの少なくとも1つへ伝導性バンドの少なくとも1つを導電接続する伝導性材料を有する少なくとも1つのビアを更に有する、請求項1乃至12のうちいずれか一項記載の配置。
【請求項14】
前記集積回路パッケージは、前記エネルギー源から前記第1の伝導性経路へ接続する唯1つのピンと、前記エネルギー源から前記第2の伝導性経路へ接続する唯1つのピンとを有する、請求項1乃至13のうちいずれか一項記載の配置。
【請求項15】
前記フィルタは長軸及び短軸を有し、前記フィルタの長軸は、当該フィルタが重なる前記電源バストレースの部分に沿って配置される、請求項1乃至5のうちいずれか一項記載の配置。
【請求項16】
前記フィルタは長軸及び短軸を有し、前記フィルタの短軸は、当該フィルタが重なる前記電源バストレースの部分に沿って配置される、請求項1乃至5のうちいずれか一項記載の配置。
【請求項17】
前記電源バストレース及び前記リターンバストレースは、互いの上部に配置される、請求項6又は7記載の配置。
Applications Claiming Priority (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13138699P | 1999-04-28 | 1999-04-28 | |
US13554299P | 1999-05-24 | 1999-05-24 | |
US13645199P | 1999-05-28 | 1999-05-28 | |
US13918299P | 1999-06-15 | 1999-06-15 | |
US60/139,182 | 1999-06-15 | ||
US14698799P | 1999-08-03 | 1999-08-03 | |
US60/146,987 | 1999-08-03 | ||
US16503599P | 1999-11-12 | 1999-11-12 | |
US60/165,035 | 1999-11-12 | ||
US18010100P | 2000-02-03 | 2000-02-03 | |
US60/180,101 | 2000-02-03 | ||
US18532000P | 2000-02-28 | 2000-02-28 | |
US60/185,320 | 2000-02-28 | ||
US60/135,542 | 2000-02-28 | ||
US60/136,451 | 2000-02-28 | ||
US60/131,386 | 2000-02-28 | ||
PCT/US2000/011409 WO2000065740A1 (en) | 1999-04-28 | 2000-04-28 | Energy conditioning circuit assembly |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002543661A JP2002543661A (ja) | 2002-12-17 |
JP2002543661A5 true JP2002543661A5 (ja) | 2008-03-13 |
Family
ID=27574898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000614574A Pending JP2002543661A (ja) | 1999-04-28 | 2000-04-28 | エネルギー調整回路アセンブリ |
Country Status (7)
Country | Link |
---|---|
EP (1) | EP1177641A4 (ja) |
JP (1) | JP2002543661A (ja) |
KR (1) | KR100427111B1 (ja) |
CN (1) | CN1223107C (ja) |
AU (1) | AU4805700A (ja) |
HK (1) | HK1045915A1 (ja) |
WO (1) | WO2000065740A1 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US20020122286A1 (en) * | 2000-10-17 | 2002-09-05 | X2Y Attenuators, Llc | Energy pathway arrangement |
US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
US7356050B2 (en) | 2003-12-17 | 2008-04-08 | Siemens Aktiengesellschaft | System for transmission of data on a bus |
WO2005065097A2 (en) * | 2003-12-22 | 2005-07-21 | X2Y Attenuators, Llc | Internally shielded energy conditioner |
GB2439861A (en) | 2005-03-01 | 2008-01-09 | X2Y Attenuators Llc | Internally overlapped conditioners |
US10363425B2 (en) * | 2015-06-01 | 2019-07-30 | Avx Corporation | Discrete cofired feedthrough filter for medical implanted devices |
CN106527600A (zh) * | 2016-12-21 | 2017-03-22 | 北京灵铱科技有限公司 | 一种调节滑块式三屏显示设备 |
CN108665944A (zh) * | 2018-04-19 | 2018-10-16 | 常州利明屏蔽有限公司 | MR屏蔽室专用集成pp板 |
CN113556872A (zh) * | 2021-08-23 | 2021-10-26 | 环旭(深圳)电子科创有限公司 | 设有阻抗敏感电子元件的多层电路板及其制造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5142430A (en) * | 1990-03-28 | 1992-08-25 | Anthony Anthony A | Power line filter and surge protection circuit components and circuits |
US5337028A (en) * | 1992-05-27 | 1994-08-09 | Sundstrand Corporation | Multilayered distributed filter |
JP2965831B2 (ja) * | 1992-12-10 | 1999-10-18 | ティーディーケイ株式会社 | 積層電子部品 |
US5555150A (en) * | 1995-04-19 | 1996-09-10 | Lutron Electronics Co., Inc. | Surge suppression system |
US6018448A (en) * | 1997-04-08 | 2000-01-25 | X2Y Attenuators, L.L.C. | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
JP3470566B2 (ja) * | 1997-09-19 | 2003-11-25 | 株式会社村田製作所 | 積層型電子部品 |
DE69937677T2 (de) * | 1998-04-07 | 2008-11-20 | X2Y Attenuators, L.L.C. | Bauelementeträger |
-
2000
- 2000-04-28 KR KR10-2001-7013786A patent/KR100427111B1/ko not_active IP Right Cessation
- 2000-04-28 AU AU48057/00A patent/AU4805700A/en not_active Abandoned
- 2000-04-28 CN CNB008094039A patent/CN1223107C/zh not_active Expired - Fee Related
- 2000-04-28 EP EP00930194A patent/EP1177641A4/en not_active Withdrawn
- 2000-04-28 WO PCT/US2000/011409 patent/WO2000065740A1/en active IP Right Grant
- 2000-04-28 JP JP2000614574A patent/JP2002543661A/ja active Pending
-
2002
- 2002-08-01 HK HK02105664.2A patent/HK1045915A1/zh unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0717443B1 (en) | Integrated circuit device | |
WO2002063688A1 (fr) | Dispositif a circuit integre hybride, son procede de fabrication et dispositif electronique | |
JP2002543661A5 (ja) | ||
EP1612860A3 (en) | Interposer, method of fabricating the same, and semiconductor device using the same | |
MY122959A (en) | Stacked microelectronic packages | |
TW200730051A (en) | Wiring board | |
JPWO2021111604A5 (ja) | ||
TW200518270A (en) | Semiconductor device, and wiring-layout design system for automatically designing wiring-layout in such semiconductor device | |
JP2002093949A5 (ja) | ||
US11749589B2 (en) | Module | |
MY126602A (en) | Electronic device and manufacture thereof | |
US6118182A (en) | Integrated circuit package with rectangular contact pads | |
WO2003073814A3 (en) | Laminated socket contacts | |
FR2837983B1 (fr) | Circuit integre en hyperfrequences comprenant une pastille semiconductrice | |
KR980007895A (ko) | 플라스틱 볼 그리드 어레이 모듈 | |
JP4083142B2 (ja) | 半導体装置 | |
JP2021057867A (ja) | 通信モジュール | |
WO2003049183A3 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
JPH07162225A (ja) | アンテナ | |
WO2023053762A1 (ja) | モジュール | |
WO2002067291A3 (de) | Anordnung eines halbleiterchips auf einem substrat | |
US8139369B2 (en) | Printed wiring board solder pad arrangement | |
KR100374242B1 (ko) | 반도체 장치 | |
JPH0510399Y2 (ja) | ||
JPH0271676U (ja) |