CN113556872A - 设有阻抗敏感电子元件的多层电路板及其制造方法 - Google Patents

设有阻抗敏感电子元件的多层电路板及其制造方法 Download PDF

Info

Publication number
CN113556872A
CN113556872A CN202110967702.7A CN202110967702A CN113556872A CN 113556872 A CN113556872 A CN 113556872A CN 202110967702 A CN202110967702 A CN 202110967702A CN 113556872 A CN113556872 A CN 113556872A
Authority
CN
China
Prior art keywords
board
circuit board
inductor
hole
impedance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110967702.7A
Other languages
English (en)
Inventor
黄世昌
邱俊吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huanxu Shenzhen Electronic Technology Innovation Co ltd
Original Assignee
Huanxu Shenzhen Electronic Technology Innovation Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huanxu Shenzhen Electronic Technology Innovation Co ltd filed Critical Huanxu Shenzhen Electronic Technology Innovation Co ltd
Priority to CN202110967702.7A priority Critical patent/CN113556872A/zh
Priority to TW110139314A priority patent/TWI773565B/zh
Publication of CN113556872A publication Critical patent/CN113556872A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1003—Non-printed inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies

Abstract

本发明说明了设有阻抗敏感电子元件的多层电路板及其制造方法，该多层电路板包含有下主板、内电路板层以及上主板；其中，下主板的顶面设有电感器；内电路板层位于上、下主板之间并具有围绕电感器的至少一个内电路板，内电路板层的顶面高于或等于电感器的顶面；上主板设有至少一个阻抗敏感电子元件、以及电镀通孔结构；电感器的电极插接于电镀通孔结构并且电连接电镀通孔结构；通过上述多层电路板的设计，可有效地缩短阻抗敏感电子元件到电感器之间的距离，有效地降低了线路布局的阻抗。

Description

设有阻抗敏感电子元件的多层电路板及其制造方法
技术领域
本发明涉及一种多层电路板及其制造方法，尤其涉及一种设有阻抗敏感电子元件的多层电路板。
背景技术
部分电路板因为功能上的需求而设有阻抗敏感电子元件(例如电源模块)，阻抗敏感电子元件是指其特性或表现会受到线路布局的阻抗严重影响的电子元件，其中就以电源模块为例，在电路板的线路布局上，会希望电源模块与其所电耦接的电容器或电感器之间的线路能尽可能地缩短，由此降低线路布局的整体阻抗并提升电源输出效率。然而，惯用的电路板的设计，只是单纯将上述阻抗敏感电子元件设置在多层电路板中的其中一层电路板上，其线路布局与电子元件的配置方式并无法有效地降低整体阻抗，可见惯用的电路板的设计未臻完善而尚有可改善的空间。
发明内容
本发明的其中一个目的在于针对现有技术的缺失进行改良，进而提出一种设有阻抗敏感电子元件的多层电路板及其制造方法，其阻抗敏感电子元件与电感器之间的线路布局的距离较短，从而能有效地降低线路布局的整体阻抗。
于是，根据本发明所提供的一种设有阻抗敏感电子元件的多层电路板的结构，其包含有下主板、内电路板层以及上主板。其中，下主板的顶面设有电感器，并且电感器的顶面具有电极。内电路板层设于下主板上方并具有至少一个内电路板，上述至少一个内电路板围绕电感器并且电连接下主板，上述内电路板层的顶面高于或等于电感器的顶面。上主板电连接内电路板层并且顶面设有至少一个阻抗敏感电子元件、以及第一电镀通孔结构。上述第一电镀通孔结构贯穿上主板的顶、底两面并且电连接上述至少一个阻抗敏感电子元件。电感器的电极插接于上述第一电镀通孔结构并且电连接第一电镀通孔结构。
通过上述多层电路板的设计，由于电感器是通过其电极而插接于上述第一电镀通孔结构并与其形成电耦接，如此可有效地缩短阻抗敏感电子元件到电感器之间的线路布局的距离，遂能有效地降低线路布局上的整体阻抗。
在其中一个方面，为了有效调整上主板与下主板之间的高度差，上述至少一个内电路板可为多个内电路板，并且这些内电路板彼此相互堆叠且电连接。
在另一个方面，各个内电路板都包含有第二电镀通孔结构，第二电镀通孔结构包含有一个贯孔和两个焊接垫，贯孔贯穿各个内电路板的顶、底两面，贯孔的孔壁铺设有金属层，两个焊接垫分别设于各个内电路板的顶、底两面并且覆盖贯孔，两个焊接垫电连接金属层，并且各个内电路板都通过第二电镀通孔结构而彼此电连接。
在另一个方面，阻抗敏感电子元件可为但不限于智能功率级模块(Smart PowerStage)芯片。
本发明还提供一种设有阻抗敏感电子元件的多层电路板的结构，其包含有下主板、内电路板层以及上主板。其中，下主板的顶面设有电感器。内电路板层设于下主板的上方并具有多组成对的电连接组件，上述多组电连接组件围绕电感器并且电连接下主板，上述多组电连接组件中的每一组都包含有板对板连接器以及内电路板，板对板连接器包含有连接器本体和连接了连接器本体的插销。每一个内电路板都包含有电镀通孔结构，电镀通孔结构包含有贯孔和焊接垫，贯孔贯穿内电路板的顶、底两面，贯孔的孔壁铺设有金属层，焊接垫设于内电路板的一侧并且覆盖该侧的贯孔，插销插接于贯孔内，上述多组电连接组件中的每一组的顶面均与电感器的顶面共平面。上主板电连接内电路板层并且顶面设有至少一个阻抗敏感电子元件，上述至少一个阻抗敏感电子元件电连接电感器。
在其中一个方面，内电路板位于板对板连接器的上方，在某些情况下，内电路板与板对板连接器二者也可颠倒设置。
本发明另提供一种多层电路板的制造方法，其步骤包含有：准备多个彼此相互堆叠且电连接的内电路板；准备一个下主板，机械地且电性地耦接顶面具有电极的电感器于上述下主板的顶面，将上述多个内电路板配置于电感器的外围并围绕电感器，机械地且电性地耦接上述多个内电路板于下主板上；准备具有第一电镀通孔结构的一个上主板，机械地且电性地耦接至少一个阻抗敏感电子元件于第一电镀通孔结构的两侧；以电感器的电极插入上主板的第一电镀通孔结构，电耦接电感器的电极与第一电镀通孔结构并且电耦接上述多个内电路板与上主板。
在其中一个方面，在将电感器的电极插入上主板的第一电镀通孔结构之前，还倒置设有上述多个内电路板和电感器的下主板以及设有上述至少一个阻抗敏感电子元件的上主板。
本发明还提供一种多层电路板的制造方法，其步骤包含有：准备多个内电路板，其中各个内电路板都包含有电镀通孔结构，电镀通孔结构包含有贯孔和焊接垫，贯孔贯穿了内电路板的顶、底两面，贯孔的孔壁铺设有金属层，焊接垫设于内电路板的一侧并且覆盖该侧的贯孔，准备一个下主板，将电感器以及多个配置于电感器外围的板对板连接器机械地且电性地耦接于上述下主板的顶面，其中各个板对板连接器都包含有连接器本体和连接了连接器本体的插销，置放上述多个内电路板于上述多个板对板连接器上并使各个内电路板的电镀通孔结构对应地面向各个板对板连接器的插销，以压配插入(press-fitinsertion)的方式下压上述多个内电路板直到上述多个内电路板的顶面均与电感器的顶面共平面；准备一个上主板，机械地且电性地耦接至少一个阻抗敏感电子元件于上主板的顶面；电连接上主板与上述多个内电路板，并且通过上主板而电耦接上述至少一个阻抗敏感电子元件与电感器。
附图说明
有关上述设有阻抗敏感电子元件的多层电路板的详细构造、特点、及其制造方法将于以下的实施例予以说明，然而，应能理解的是，以下将说明的实施例以及附图仅作为示例性的说明，其不应用来限制本发明的权利要求范围，其中：
图1是第一实施例的多层电路板的剖面示意图；
图2是第一实施例的电感器的立体图；
图3是第一实施例的内电路板的剖面示意图，用于说明第二电镀通孔结构；
图4是第一实施例的多层电路板的制造方法的步骤流程图；
图5A至图5P是对应于图4的各步骤的剖面示意图；
图6是第二实施例的多层电路板的剖面示意图；
图7是第二实施例的板对板连接件的外观示意图；
图8是第二实施例的内电路板的剖面示意图，用于说明电镀通孔结构；
图9是第二实施例的多层电路板的制造方法的步骤流程图；以及
图10A至图10K是对应于图9的各步骤的剖面示意图。
(符号说明)
1、1’…多层电路板 10…下主板
10B…下主板连片 11…焊接垫
12、12’…电感器 13…本体
14…电极 20…内电路板层
21…内电路板 22…板对板连接器
221…连接器本体 222…插销
23…贯孔 24…焊接垫
25…金属层 26…树脂
30…上主板 30B…上主板连片
31…焊接垫 32…阻抗敏感电子元件
33…贯孔 34…金属层
36…热界面材料 21B…内电路板连片
27B…第一内电路板连片 21a…第一内电路板
28B…第二内电路板连片 21b…第二内电路板
29B…第三内电路板连片 21c…第三内电路板
G1、G2…内电路板群组 G3…电连接组件
P1、P2、P3…电镀通孔结构
具体实施方式
以下通过所列举的若干实施例结合附图，详细说明本发明的技术内容及特征，本说明书内容所提及的“上”、“下”、“内”、“外”、“顶”、“底”等方向性形容用语，只是以正常使用方向为基准的例示描述用语，并非作为限制主张范围的用意。
为了详细说明本发明的技术特点所在，兹举以下的两个实施例并结合附图说明如后。
如图1所示，第一实施例提供了一种设有阻抗敏感电子元件的多层电路板1，其包含有下主板10、内电路板层20以及上主板30。
下主板10的顶面铺设有若干个焊接垫11，下主板10的顶面的中央设有电感器12。如图2所示，电感器12在结构上包含有一个本体13和两个电极14，本体13的底部电连接下主板10，两个电极14设于本体13的顶面并且向上地延伸。
内电路板层20设于下主板10的上方并包含有多个内电路板21，这些内电路板21成组地配置，每一组内电路板21都是由多个内电路板21上下堆叠而构成，在本实施例中，每一组内电路板21的数量为三。这些内电路板21围绕着电感器12，并且每一组内电路板21都是电连接至下主板10。请参考图3，各个内电路板21都包含有电镀通孔结构P2(PlatingThrough Hole)，电镀通孔结构P2在结构上包含有一个贯孔23和两个焊接垫24，贯孔23贯穿各个内电路板21的顶、底两面，贯孔23的孔壁铺设有金属层25并且贯孔23内还设有树脂26，两个焊接垫24分别设于各个内电路板21的顶、底两面并且覆盖贯孔23，两个焊接垫24电连接金属层25。通过电镀通孔结构P2，可有效地使堆叠的各个内电路板21能彼此电性连接，并控制内电路板层20的顶面的高度，使内电路板层20的顶面高于或等于电感器12的顶面。
请回到图1，上主板30设于内电路板层20的上方，并且顶面与底面都铺设有若干个焊接垫31，使得上主板30能够通过焊接垫31而电连接内电路板层20。上主板30的顶面设有呈间隔设置的两个阻抗敏感电子元件32以及设于该两个阻抗敏感电子元件32之间的两个电镀通孔结构P1(图1仅绘示其中一个)。在本实施例中，阻抗敏感电子元件32为智能功率级模块(Smart Power Stage)芯片。在某些情况下，阻抗敏感电子元件32的数量也可能只有一个。上主板30的电镀通孔结构P1的结构是不同于内电路板21的电镀通孔结构P2，具体而言，上主板30的电镀通孔结构P1贯穿上主板30的顶、底两面并且通过导线而电连接该两个阻抗敏感电子元件32，贯孔33的孔壁铺设有金属层34，电感器12的电极14插接于电镀通孔结构P1的贯孔33内并且电连接电镀通孔结构P1，使得该两个阻抗敏感电子元件32能够通过上主板30的电镀通孔结构P1而电连接至电感器12。
通过上述多层电路板1的设计，由于电感器12是通过其电极14而插接于上述电镀通孔结构P1并与上主板30的电镀通孔结构P1形成电耦接，使得阻抗敏感电子元件32能够通过上主板30的电镀通孔结构P1而以较短的线路布局的距离电连接至电感器12，如此可有效地缩短阻抗敏感电子元件32到电感器12之间的线路布局的距离，并能有效地降低线路布局上的整体阻抗，提升阻抗敏感电子元件32的输出效率。
以下将说明第一实施例的多层电路板1的制造方法，请参考图4、图5A至图5P，上述制造方法包含有以下步骤。
步骤S1.1：准备多个彼此相互堆叠且电连接的内电路板。具体而言，准备一个第一内电路板连片27B(如图5A)，第一内电路板连片27B包含有多个横向连接的第一内电路板21a，并且每一个第一内电路板21a都设有电镀通孔结构P2。执行切割制程(routing)而分离出各个第一内电路板21a(如图5B)。接着，准备一个第二内电路板连片28B，第二内电路板连片28B同样具有多个横向连接的第二内电路板21b，并且第二内电路板21b同样设有电镀通孔结构P2(如图5C)，将上述分离出的各个第一内电路板21a置放于第二内电路板连片28B的焊接垫24上，并以表面黏着制程(SMT)而将这些第一内电路板21a与第二内电路板连片28B机械地且电性地耦接为一体(如图5D)，接着再执行切割制程(routing)以切割第二内电路板连片28B，如此将形成多组由第一内电路板21a与第二内电路板21b上下叠合的内电路板群组G1(如图5E)。之后，再准备一个第三内电路板连片29B，第三内电路板连片29B也具有多个横向连接的第三内电路板21c，并且第三内电路板21c同样设有电镀通孔结构P2(如图5F)，将上述切割出的内电路板群组G1置放于第三内电路板连片29B的焊接垫24上，并以表面黏着制程(SMT)而将这些内电路板群组G1机械地且电性地耦接于第三内电路板连片29B(如图5G)，最后执行切割制程(routing)以切割第三内电路板连片29B，如此将形成多组由第一至第三内电路板21a～21c上下叠合的内电路板群组G2(如图5H)。
接着，准备一个下主板连片10B，下主板连片10B包含有多个横向连接的下主板10，在下主板连片10B的顶面铺设若干个焊接垫11(如图5I)，准备多个顶面具有电极14的电感器12，执行点胶制程而将电感器12粘在下主板连片10B的顶面的焊接垫11上，将上述多组由第一至第三内电路板21a～21c上下叠合的内电路板群组G2配置于下主板连片10B的顶面的焊接垫11上且位于电感器12的外围，由此围绕电感器12。以表面黏着制程(SMT)将电感器12与上述内电路板群组G2(即这些内电路板21a～21c)机械地且电性地耦接于下主板10的顶面(如图5J)。执行激光切割制程(laser Cutting)而分离出多个设有电感器12和这些内电路板21a～21c的下主板10(如图5K)。
步骤S1.2：准备一个上主板连片30B，上主板连片30B包含有多个横向连接的上主板30，每个上主板30都具有一个电镀通孔结构P1并且顶面设有若干个焊接垫31(如图5L)。将多个阻抗敏感电子元件32配置于每个电镀通孔结构P1的两侧，以表面黏着制程(SMT)将阻抗敏感电子元件32机械地且电性地耦接于上主板30的顶面(如图5M)，并在各个阻抗敏感电子元件32上铺设一层热界面材料36(Thermal Interface Material；TIM；如图5N)。
步骤S1.3：倒置设有这些内电路板21a～21c和电感器12的下主板10以及设有阻抗敏感电子元件32的上主板连片30B，以使电感器12的电极14插入上主板30的电镀通孔结构P1，以表面黏着制程(SMT)将电感器12与电镀通孔结构P1机械地且电性地耦接为一体，并且电耦接这些内电路板21a～21c与上主板30(如图5O)。最后，再执行激光切割制程(laserCutting)而切割各个设有电感器12、阻抗敏感电子元件32以及这些内电路板21a～21c的上主板连片30B，即可制出本发明第一实施例的多个设有阻抗敏感电子元件32的多层电路板1(如图5P)。
需说明的是，步骤S1.2可以在步骤S1.1之前执行，步骤S1.2甚至可能和步骤S1.1同时执行。
本发明另提供一第二实施例，请参考图6。第二实施例同样提供了一种设有阻抗敏感电子元件的多层电路板1’，其可应用于表面贴装型(SMD)的电感器12’。第二实施例的多层电路板1’在结构上包含有下主板10、内电路板层20以及上主板30。
下主板10的顶面铺设有若干个焊接垫11，下主板10的顶面的中央设有电感器12’。电感器12’的顶面和底面都设有电极14，电感器12’通过底面的电极14与下主板10电连接。
内电路板层20设于下主板10上方并具有多组成对的电连接组件G3，多组电连接组件G3围绕电感器12’并且电连接下主板10。每一组电连接组件G3都包含有板对板连接器22(board-to-board connector；如图7)以及设置于板对板连接器22上方的内电路板21(如图8)。其中，板对板连接器22包含有连接器本体221和连接了连接器本体221的插销222。内电路板21包含有电镀通孔结构P3，电镀通孔结构P3包含有贯孔23和焊接垫24，贯孔23贯穿内电路板21的顶、底两面，贯孔23的孔壁铺设有金属层25，焊接垫24设于内电路板21的顶面并且覆盖贯孔23。板对板连接器22的插销222向上地插接于内电路板21的电镀通孔结构P3的贯孔23内，并且板对板连接器22通过插销222与内电路板21形成电耦接。另外，通过压配插入(press-fit insertion)的方式，每一组的电连接组件G3的顶面均与该电感器12’的顶面共平面，以利于内电路板层20以及电感器12’后续能与上主板30顺利地形成电耦接。
上主板30设置于内电路板层20的上方，并且上主板30的顶面与底面也都铺设有若干的焊接垫31。上主板30的顶面设有呈间隔设置的两个阻抗敏感电子元件32(在本实施例中阻抗敏感电子元件32为智能功率级模块(Smart Power Stage)芯片。并且，在某些情况下，上主板30的阻抗敏感电子元件32也可能只有一个)。上主板30电连接内电路板层20，并且两个阻抗敏感电子元件32通过上主板30而电连接电感器12’，由此缩短两个阻抗敏感电子元件32与电感器12’之间的线路布局的距离。
通过第二实施例的多层电路板1’的设计，同样也能缩短阻抗敏感电子元件32到电感器12’之间的线路布局的距离，并能有效地降低线路布局上的整体阻抗，提升阻抗敏感电子元件32的输出效率。
以下将说明第二实施例的多层电路板1’的制造方法，请参考图9、图10A至图10K，上述制造方法包含有以下步骤。
步骤S2.1：准备多个内电路板。具体而言，准备一个内电路板连片21B(如图10A)，内电路板连片21B包含有多个横向连接的内电路板21，各个内电路板21都包含有电镀通孔结构P3(请参考图8)，电镀通孔结构P3包含有贯孔23和焊接垫24，贯孔23贯穿内电路板21的顶、底两面，贯孔23的孔壁铺设有金属层25，焊接垫24设于内电路板21的顶面并且覆盖贯孔23。之后，执行切割制程(routing)，以从内电路板连片21B中分离出每一个内电路板21(如图10B)。
步骤S2.2：准备一个下主板连片10B，下主板连片10B包含有多个横向连接的下主板10，在下主板连片10B的顶面铺设若干个焊接垫11(如图10C)。准备多个表面贴装型(SMD)的电感器12’以及多个板对板连接器22。以表面黏着制程(SMT)将电感器12’与上述板对板连接器22机械地且电性地耦接于下主板连片10B的顶面(如图10D)，并且将这些板对板连接器22配置于电感器12’外围并且围绕电感器12’。其中，各个板对板连接器22都包含有连接器本体221和连接了连接器本体221的插销222(请参考图7)，插销222呈向上地延伸。执行激光切割制程(laser Cutting)而分离出各个设有电感器12’和板对板连接器22的下主板10(如图10E)。将这些内电路板21置放于这些板对板连接器22上，并使各个内电路板21的电镀通孔结构P3对应地面向各个板对板连接器22的插销222，使用压配插入机器(Press-fitinsertion machine)，以压配插入(press-fit insertion)的方式下压这些内电路板21直到这些内电路板21的顶面均与电感器12’的顶面共平面(如图10F)。
步骤S2.3：准备一个上主板连片30B，上主板连片30B包含有多个横向连接的上主板30，准备多个阻抗敏感电子元件32，在对应每一个上主板30的位置上都配置至少一个上述阻抗敏感电子元件32，以表面黏着制程(SMT)将这些阻抗敏感电子元件32机械地且电性地耦接于上主板连片30B的顶面(如图10H)。
步骤S2.4：倒置设有板对板连接器22、内电路板21及电感器12’的下主板10和设有多个阻抗敏感电子元件32的上主板连片30B，将上述倒置后的下主板10配置于上述倒置后的上主板连片30B的上方，以表面黏着制程(SMT)将这些内电路板21机械地且电性地耦接于上主板连片30B的底面(如图10I)，并且使这些阻抗敏感电子元件32通过上主板连片30B而电耦接电感器12’。之后，在各个阻抗敏感电子元件32上铺设一层热界面材料36(ThermalInterface Material；TIM；如图10J)。最后再执行激光切割制程(laser Cutting)而切割上主板连片30B，即可制出本发明第二实施例的多个设有阻抗敏感电子元件32的多层电路板1’(如图10K)。
需说明的是，步骤S2.3可以在步骤S2.1之前执行，步骤S2.3甚至可能和步骤S2.1同时执行。
最后，必须再次说明的是，本发明于前述实施例中所公开的方法及构成元件仅为举例说明，并非用来限制本发明的专利范围，凡是未脱离本发明精神所作的简易结构润饰或变化，或与其他等效元件的更替，仍应属于本发明权利要求涵盖的范畴。

Claims (12)

1.一种设有阻抗敏感电子元件的多层电路板，其特征在于，包含有：
下主板，该下主板的顶面设有电感器，该电感器的顶面具有电极；
内电路板层，该内电路板层设于所述下主板上方并具有至少一个内电路板，所述至少一个内电路板围绕所述电感器并且电连接所述下主板，所述内电路板层的顶面高于或等于所述电感器的顶面；以及
上主板，该上主板电连接所述内电路板层并且顶面设有至少一个阻抗敏感电子元件、以及第一电镀通孔结构，该第一电镀通孔结构贯穿所述上主板的顶、底两面并且电连接所述至少一个阻抗敏感电子元件，所述电感器的所述电极插接于所述第一电镀通孔结构并且电连接所述第一电镀通孔结构。
2.如权利要求1所述的设有阻抗敏感电子元件的多层电路板，其特征在于，
所述至少一个内电路板为多个内电路板，所述多个内电路板彼此相互堆叠且电连接。
3.如权利要求2所述的设有阻抗敏感电子元件的多层电路板，其特征在于，
各所述内电路板都包含有第二电镀通孔结构，该第二电镀通孔结构包含有一个贯孔和两个焊接垫，所述贯孔贯穿各所述内电路板的顶、底两面，所述贯孔的孔壁铺设有金属层，所述两个焊接垫分别设于各所述内电路板的顶、底两面并且覆盖所述贯孔，所述两个焊接垫电连接所述金属层，并且各所述内电路板都通过所述第二电镀通孔结构而彼此电连接。
4.如权利要求1至3中任一项所述的设有阻抗敏感电子元件的多层电路板，其特征在于，
所述至少一个阻抗敏感电子元件为智能功率级模块芯片。
5.一种设有阻抗敏感电子元件的多层电路板，其特征在于，包含有：
下主板，该下主板的顶面设有电感器；
内电路板层，该内电路板层设于所述下主板上方并具有多组成对的电连接组件，所述多组电连接组件围绕所述电感器并且电连接所述下主板，所述多组电连接组件中的每一组都包含有板对板连接器以及内电路板，所述板对板连接器包含有连接器本体和连接该连接器本体的插销，所述内电路板包含有电镀通孔结构，所述电镀通孔结构包含有贯孔和焊接垫，所述贯孔贯穿所述内电路板的顶、底两面，所述贯孔的孔壁铺设有金属层，所述焊接垫设于所述内电路板的一侧并且覆盖所述贯孔，所述插销插接于所述贯孔内，所述多组电连接组件中的每一组的顶面均与所述电感器的顶面共平面；以及
上主板，该上主板电连接所述内电路板层并且顶面设有至少一个阻抗敏感电子元件，所述阻抗敏感电子元件电连接所述电感器。
6.如权利要求5所述的设有阻抗敏感电子元件的多层电路板，其特征在于，
所述内电路板位于所述板对板连接器的上方。
7.如权利要求5或6所述的设有阻抗敏感电子元件的多层电路板，其特征在于，
所述至少一个阻抗敏感电子元件为智能功率级模块芯片。
8.一种多层电路板的制造方法，其特征在于，包含有以下步骤：
准备多个彼此相互堆叠且电连接的内电路板；准备一个下主板，机械地且电性地耦接顶面具有电极的电感器于该下主板的顶面，将所述多个内电路板配置于所述电感器的外围并围绕所述电感器，机械地且电性地耦接所述多个内电路板于所述下主板上；
准备具有第一电镀通孔结构的一个上主板，机械地且电性地耦接至少一个阻抗敏感电子元件于所述第一电镀通孔结构；
以所述电感器的所述电极插入所述上主板的所述第一电镀通孔结构，电耦接所述电极与所述第一电镀通孔结构并且电耦接所述多个内电路板与所述上主板。
9.如权利要求8所述的多层电路板的制造方法，其特征在于，
在将所述电感器的所述电极插入所述上主板的所述第一电镀通孔结构之前，还倒置设有所述多个内电路板和所述电感器的所述下主板以及设有所述阻抗敏感电子元件的所述上主板。
10.如权利要求8所述的多层电路板的制造方法，其特征在于，
各所述内电路板都包含有第二电镀通孔结构，该第二电镀通孔结构包含有一个贯孔和两个焊接垫，所述贯孔贯穿各所述内电路板的顶、底两面，所述贯孔的孔壁铺设有金属层，所述两个焊接垫分别设于各所述内电路板的顶、底两面并且覆盖所述贯孔，所述两个焊接垫电连接所述金属层，并且各所述内电路板都通过所述第二电镀通孔结构而彼此电连接。
11.一种多层电路板的制造方法，其特征在于，包含有以下步骤：
准备多个内电路板，其中各所述内电路板都包含有电镀通孔结构，该电镀通孔结构包含有贯孔和焊接垫，所述贯孔贯穿所述内电路板的顶、底两面，所述贯孔的孔壁铺设有金属层，所述焊接垫设于所述内电路板的一侧并且覆盖所述贯孔；
准备一个下主板，将电感器以及多个配置于该电感器外围的板对板连接器机械地且电性地耦接于该下主板的顶面，其中各所述板对板连接器都包含有连接器本体和连接该连接器本体的插销；置放所述多个内电路板于所述多个板对板连接器上并使各所述内电路板的所述电镀通孔结构对应地面向各所述板对板连接器的所述插销，以压配插入的方式下压所述多个内电路板直到所述多个内电路板的顶面均与所述电感器的顶面共平面；
准备一个上主板，机械地且电性地耦接至少一个阻抗敏感电子元件于该上主板的顶面；
电耦接所述上主板与所述多个内电路板，并且通过所述上主板而电耦接所述至少一个阻抗敏感电子元件与所述电感器。
12.如权利要求11所述的多层电路板的制造方法，其特征在于，
还包含铺设一层热界面材料于所述至少一个阻抗敏感电子元件上。
CN202110967702.7A 2021-08-23 2021-08-23 设有阻抗敏感电子元件的多层电路板及其制造方法 Pending CN113556872A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110967702.7A CN113556872A (zh) 2021-08-23 2021-08-23 设有阻抗敏感电子元件的多层电路板及其制造方法
TW110139314A TWI773565B (zh) 2021-08-23 2021-10-22 設有阻抗敏感電子元件的多層電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110967702.7A CN113556872A (zh) 2021-08-23 2021-08-23 设有阻抗敏感电子元件的多层电路板及其制造方法

Publications (1)

Publication Number Publication Date
CN113556872A true CN113556872A (zh) 2021-10-26

Family

ID=78134155

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110967702.7A Pending CN113556872A (zh) 2021-08-23 2021-08-23 设有阻抗敏感电子元件的多层电路板及其制造方法

Country Status (2)

Country Link
CN (1) CN113556872A (zh)
TW (1) TWI773565B (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427111B1 (ko) * 1999-04-28 2004-04-17 엑스2와이 어테뉴에이터스, 엘.엘.씨 에너지 조절 회로 조립체
US10034379B2 (en) * 2016-01-29 2018-07-24 Cyntec Co., Ltd. Stacked electronic structure
CN112448561B (zh) * 2019-08-30 2022-04-15 台达电子企业管理（上海）有限公司 电源模块及电源模块的制备方法

Also Published As

Publication number Publication date
TWI773565B (zh) 2022-08-01
TW202310696A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
US6521984B2 (en) Semiconductor module with semiconductor devices attached to upper and lower surface of a semiconductor substrate
US6892451B2 (en) Method of making an interposer sub-assembly in a printed wiring board
US9814140B2 (en) Printed circuit board edge connector
CN1685508B (zh) 具有盖板型载体的电子模块
US5613033A (en) Laminated module for stacking integrated circuits
EP0817267A1 (en) Semiconductor package having pins connected to inner layers of multilayer structure
US7002808B2 (en) Assembling structure of electronic apparatus and assembling method thereof
KR20020064165A (ko) 반도체 모듈
CN103166019A (zh) 电连接器组件
CN100527412C (zh) 电子电路模块及其制造方法
EP2284887A2 (en) Module comprising semiconductor devices and module manufacturing method
CN101682133A (zh) 用于互连表面安装设备和电路基片的连接器
CN111106074B (zh) 功率模块及其制造方法
CN215499762U (zh) 设有阻抗敏感电子元件的多层电路板
US7794287B1 (en) Electrical connector configured by wafer having coupling foil and method for making the same
CN113556872A (zh) 设有阻抗敏感电子元件的多层电路板及其制造方法
CN115050716A (zh) 一种高频高功率密度模块电源及其制作方法
JP3321050B2 (ja) 基板間の電気的接続をとるためのコネクタおよびそのコネクタを用いた基板間の電気的接続をとるための方法
CN114731763A (zh) 内埋电路板及其制造方法
CN117810092A (zh) 封装结构及其制造方法
JPH04280696A (ja) 高集積半導体装置
CN210928126U (zh) Pcb板组件
CN211656529U (zh) 一种可更换芯片的多层电路板结构
US20230413450A1 (en) Assembling method of electronic module
EP4343976A1 (en) Electric power converting device, and board-to-board connecting portion

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination