JP2002533927A - 開放形キャビティの半導体ダイパッケージ - Google Patents

開放形キャビティの半導体ダイパッケージ

Info

Publication number
JP2002533927A
JP2002533927A JP2000590210A JP2000590210A JP2002533927A JP 2002533927 A JP2002533927 A JP 2002533927A JP 2000590210 A JP2000590210 A JP 2000590210A JP 2000590210 A JP2000590210 A JP 2000590210A JP 2002533927 A JP2002533927 A JP 2002533927A
Authority
JP
Japan
Prior art keywords
semiconductor die
housing
cover plate
cavity
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000590210A
Other languages
English (en)
Inventor
スタンフォード， ダブリュー． クレイン，
ラクシュミナラシンハ クリシュナプラ，
ユン リ，
Original Assignee
シリコン バンドウィドス， インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シリコン バンドウィドス， インコーポレイテッド filed Critical シリコン バンドウィドス， インコーポレイテッド
Publication of JP2002533927A publication Critical patent/JP2002533927A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 半導体ダイキャリアは、少なくとも１つの半導体ダイを保持するためのキャビティを画成するハウジングと、導電性の複数のリードと、貫通形成されたカバープレートとを含んでいる。このハウジングは、絶縁性の複数の側壁と、該側壁に結合される端板とを含んでいる。側壁及び端板は、単一部材のユニットとして一緒に成形しうる。１つ以上の側壁がリードを受け入れるための開口を含んでおり、内部リード部分がキャビティ内に延び、外部リード部分が側壁からハウジング外に延びるようになっている。側壁は、カバープレートを受けるための凹部を含みうる。カバープレートにあるアパーチャは、ハウジング内に保持された半導体ダイが環境に露出するのを可能にする。

Description

【発明の詳細な説明】
【０００１】 関連出願 本出願の要旨は、１９９４年３月１１日に出願され参照によりこの明細書に明
確に組み込まれる「組立式半導体チップキャリア(Prefabricated Semiconductor
Chip Carrier)」と題する米国特許願０８/２０８,５８６号；１９９５年６月５日
に出願され参照によりこの明細書に明確に組み込まれる「半導体チップキャリア
の製造方法(Method of Manufacturing A Semiconductor Chip Carrier)」と題す
る米国特許願０８/４６５,１４６号；１９９５年６月７日に出願され参照により
この明細書に明確に組み込まれる「両面ダイ接着プレートを有する半導体ダイキ
ャリア(Semiconductor Die Carrier Having Double-Sided Die Attach Plate)」
と題する米国特許願０８/４８７,１０３号；１９９５年６月７日出願の米国特許
願０８/４８７,１００号の継続出願として１９９７年７月２９日に出願され参照
によりこの明細書に明確に組み込まれる「隣接リード間に誘電エポキシを有する
半導体ダイキャリア（Semiconductor Chip Carrier Having A Dielectric Epoxy
Between Adjacent Leads）」と題する米国特許願０８/９０２,０３２号；１９９
５年６月７日に出願され参照によりこの明細書に明確に組み込まれる「薄型半導
体ダイキャリア(Low Profile Semiconductor Die Carrier)」と題する米国特許願
０８/４８２,００号；１９９７年１１月１５日に出願され参照によりこの明細書
に明確に組み込まれる「相互接続ダイを有する多重チップモジュール(Multi-Chip
Module Having Interconnect Dies）」と題する米国特許願０８/９７０,３７９号
；及び１９９８年３月３日に出願され参照によりこの明細書に明確に組み込まれ
る「水平及び垂直配置で装着するための半導体ダイパッケージ（Semiconductor
Die Package For Mounting In Horizontal And Upright Configurations)」と題
する米国特許願０９/０３３,４８０号に関連している。発明の背景
【０００２】
【発明の分野】
本発明は、内部に保持した半導体を雰囲気に露出させる開放形キャビティを有
する半導体ダイパッケージに関し、特に、人間が指の先端を半導体ダイに乗せる
のを可能にするようになっている開放形キャビティの半導体ダイパッケージに関
するものである。
【０００３】
【関連技術の説明】
半導体ダイもしくはチップは、マイクロ回路もしくは集積回路が創生されてい
る電気素子である。該マイクロ回路はプリント回路板上で相互に接続されて、ほ
んの少しばかり例を挙げれば、ラジオ，テレビジョン，コンパクトディスクプレ
ーヤ及びコンピュータにおいて使用するためのより大きい電気回路を形成する。
半導体ダイは脆いので、環境から守るために半導体ダイパッケージ内に収容され
ている。コンピュータやコンパクトディスクプレーヤのような電子装置の内部を
見れば、複数の半導体ダイパッケージが搭載され電気的に相互に接続されている
１つ以上のプリント回路板があることが分かる。
【０００４】 半導体ダイパッケージが含んでいるハウジングは、半導体ダイを保持すると共
に、同ハウジングの底部もしくは側部から延びる導電リードもしくはピンを保持
している。該導電リードはこのハウジング内で半導体ダイに電気的に接続されて
いる。該導電リードの外部端部はプリント回路板上の導電路に半田付けされてい
る。これにより、半導体ダイパッケージがプリント回路板に固定されると共に、
電気信号が半導体ダイとプリント回路板上の他の素子との間に流れるのを可能に
している。
【０００５】 通常の半導体ダイパッケージにおいて、ハウジングは、半導体ダイが環境にさ
らされて損傷するのを防止するために半導体ダイを覆っている。このハウジング
は、環境に対して、気密に封止されるか、プラスチック内に入れられるか、或い
はその他の手段で封止されている。封止されたパッケージのあるものは、半導体
ダイ及びリードの再加工を可能にするため、半導体ダイを損傷することなく或い
はこの半導体ダイ及びリード間に接続するワイヤを損傷することなく、開くこと
ができる。これらのパッケージは、再加工の完了後に、再封止される。パッケー
ジを再封止する工程は複雑でありその実行が困難である。
【０００６】 ある適用例においては、半導体ダイを環境にさらすことが望ましいことがある
。半導体ダイには、例えば環境状態を感知するセンサとして機能するものがある
。その結果、感知機能を実行するために、半導体ダイの少なくとも一部は環境に
さらされていなければならない。例えば、半導体ダイは、識別のため人間の指紋
を感知するためのセンサとして機能しうる。この場合、感知を可能にするため人
間の指が半導体ダイに接触しなければならない。通常の半導体ダイパッケージは
このような適用例には使用できないが、その理由は、上述したように、パッケー
ジが環境に対する露出を防止するため半導体ダイを覆い封止するように設計され
ているからである。
【０００７】
【発明の概要】
本発明は、上述した事情を考慮してなされたものであり、パッケージに保持さ
れた半導体ダイを環境にさらす開放形キャビティを有する経済的な半導体ダイパ
ッケージの提供を目的としている。
【０００８】 本発明の別の目的は、パッケージに保持された半導体ダイを環境にさらす開放
形キャビティを有する頑丈で信頼性のある半導体ダイパッケージを提供すること
である。
【０００９】 本発明の更なる目的は、開放形キャビティを有する半導体ダイパッケージを製
造するための経済的な方法を提供することである。
【００１０】 本発明のその他の目的及び利点は、以後の説明中に部分的に述べられており、
また、同説明から部分的に明らかであるか、或いは本発明を実施することにより
習得しうる。本発明の該目的及び利点は、冒頭の特許請求の範囲において特に指
摘した構成要素及び組合せにより実現され達成される。
【００１１】 上述の目的を達成するため、また、本発明の目的によると、この明細書に具体
化され一般的に記載されているように、本発明は、少なくとも１つの半導体ダイ
を保持するためのキャビティを画成するハウジングと、導電性の複数のリードと
、カバープレートとを有する半導体ダイパッケージから構成されている。このハ
ウジングは、絶縁性の複数の側壁と、該側壁に結合される端板とを含んでいる。
導電性の複数のリードは少なくとも１つの側壁を貫いて延びており、各リードが
キャビティ内に延びる内部リード部分と、少なくとも１つの側壁の外部に延びる
外部リード部分とを含んでいる。カバープレートは、端板に対峙して側壁に結合
されると共に、キャビティ内に保持された少なくとも１つの半導体ダイを環境に
露出させるため貫通形成されたアパーチャを含んでいる。
【００１２】 更に、本発明は、（１）少なくとも１つの半導体ダイを保持するためのキャビ
ティを画成するハウジングと導電性の複数のリードとを含み、該ハウジングが複
数の絶縁性の側壁と該側壁に結合される端板とを含み、前記導電性の複数のリー
ドが前記側壁の少なくとも１つを貫いて延び、各リードが前記キャビティ内に延
びる内部リード部分と前記側壁の少なくとも１つの外部に延びる外部リード部分
とを含んでいる、パッケージアセンブリを形成する工程と、（２）前記端板に対
峙して前記側壁に結合するためのカバープレートであって、前記キャビティに保
持された前記少なくとも１つの半導体ダイを環境に露出させるため貫通形成され
たアパーチャを含む前記カバープレートを形成する工程とを備える半導体ダイパ
ッケージの製造方法から構成されている。
【００１３】 言うまでもなく、以上の一般的記載及び以下の詳細な記載は、例示的かつ説明
的なものに過ぎず、権利を主張している通りの本発明を限定するものではない。
【００１４】 この明細書に組み込まれてその一部を構成する添付図面は、本発明の実施例（
単数又は複数）を例示しており、その説明と共に、本発明の原理を明らかにする
のに役立っている。
【００１５】
【好適な実施例の説明】
次に、添付図面に示した本発明の例示的な実施例について詳しく言及しよう。
可能な場合には必ず、同一又は同様の部分を参照するために、図面全体にわたり
同一の参照符号を使用する。
【００１６】 図１及び図２は、本発明に従って半導体ダイを保持するための半導体ダイパッ
ケージ１０の一実施例を示している。図１は、半導体ダイパッケージと（図示せ
ず）２に示した半導体ダイの分解組立図を提供している。図１及び図２に示すよ
うに、半導体ダイパッケージ１０は、１つ以上の半導体ダイ１００を保持するた
めのハウジング２００と、このハウジング２００内に保持されるリード３００と
、ハウジング２００の頂部に配置されるカバープレート４００とを含んでいる。
【００１７】 ハウジング２００は複数の側壁２１０と端板２２０とを含んでいる。図１及び
図２に示すように、リード３００はハウジング２００の側壁２１０から延びてい
る。図２は、ハウジング２００の両側壁２１０ａ，２１０ｂから延びる単一列の
リード３００を示しているが、該リード３００は、側壁２１０の１つ以上から延
長していてよいし、また、一列以上となって側壁２１０から延長していてよい。
【００１８】 キャビティ２３０がハウジング２００の内部に画成されている。このキャビテ
ィ２３０内に、例えばエポキシ樹脂のような接着剤を使用して端板２２０に装着
することにより、１つ以上の半導体ダイ１００を収容しうる。言うまでもなく、
半導体ダイ１００は、接着剤以外の手段によりキャビティ２３０内に装着しても
よく、また端板２２０以外の構造に装着してもよい。ボンディングワイヤ，テー
プ，自動ボンディング，ジャンパー及び／又はその他の導電材料のような導電性
の材料（図１及び図２には示していない）を使用してリード３００を半導体ダイ
に電気的に接続しうる。リード３００の全てが半導体ダイに電気的に接続される
必要はない。リード３００のうちのあるものは、ハウジング２００内のどの導電
性の材料にも接続しなくてもよい。二者択一的に或いは付加的に、リード３００
のうちのあるものは、ハウジング２００に対して内部又は外部にある電磁障害（
electromagnetic interference＝EMI）又は静電放電（electrostatic discharge
＝ESD）シールド，ハウジング２００内に含まれる接地平面又は電源平面（power
plane)，或いはハウジング内の別の電気素子に電気的に接続してもよい。
【００１９】 囲繞材料（図示せず）で上述した導電性の材料の全て又は一部と半導体ダイの
一部とを覆うことができる。カバープレート４００はアパーチャ４１０を含んで
いる。カバープレート４００をハウジング２００に装着したときに、アパーチャ
４１０は少なくとも１つの半導体ダイの一部を露出させる。従って、半導体ダイ
パッケージ１０は、半導体ダイの表面がカバープレート４００にあるアパーチャ
４１０を介して露出する開放形キャビティの構造を有して。この点について、ハ
ウジング２００のキャビティ２３０をカバープレート４００を介して露出させる
ことが必要ではないが可能である。例えば、本発明による開放形キャビティの配
列は、カバープレートが半導体ダイ（単数又は複数）の表面と面一であるときに
、半導体ダイ（単数又は複数）とカバープレート４００との間の隙間が囲繞材料
又は別のシーラント又はフィッティングで閉じられているときに、或いは半導体
ダイ（単数又は複数）とカバープレート４００との間の隙間が開いているときに
、実現されうる。
【００２０】 ハウジング２００については図３〜図７に関連して更に詳細に説明する。上述
したように、ハウジング２００は、側壁２１０と、該側壁２１０に接続される端
板２２０と、１つ以上の半導体ダイを受けるためのキャビティ２３０とを有して
いる。好適な一実施例においては、キャビティ２３０は１つの半導体ダイを受け
入れているが、キャビティ２３０の大きさ及び／又は形を適当に作ることにより
複数の半導体ダイを収容しうる。キャビティ２３０は、例えば、端板２２０にあ
る凹部，１つ以上の側壁２１０にある凹部，或いは端板２２０と１つ以上の側壁
２１０との双方にある凹部を含め、側壁２１０及び端板２２０の内面により、ハ
ウジング２００の内部中に画成されうる。勿論、キャビティ２３０の全部又は一
部を、側壁２１０及び端板２２０内に配置される他の構造によって画成してもよ
い。
【００２１】 １つ以上の側壁２１０は、リード３００を受けるためそこに貫通形成された開
口２１２を含むのが好ましい。該開口２１２はリード３００の挿入に適応する形
状に形成しうる。図５に最も良く示すように、開口２１２は、リード３００を受
け取り保持するため矩形となっていてよい。或いは、開口２１２は、リード３０
０の保持と正確な位置決めとを容易にするため、墓石状に、即ち２つの角張った
隅部が２つの丸みのある隅部と対峙するほぼ矩形に形作ってもよい。
【００２２】 図６に示すように、開口２１２の底部は端板２２０の頂部と面一でよい。その
結果、半導体ダイ（単数又は複数）１００は側壁２１０の開放表面に接近して配
置され、人間が指を半導体ダイの表面上に置くことをより容易にする。
【００２３】 図６に示された実施例において、端板２２０の厚さは、側壁２１０が端板２２
０から延びている距離よりも実質的に厚い。この構成は本発明にとって必要な要
素ではないが、パッケージが指紋感知用ダイを収容するのに使用されるときには
、幾つかの利点をもたらす。厚い端板２２０は、半導体ダイ１００を支持するた
めの安定かつ堅牢な基台を提供すると共に、例えば、人間がハウジング２００内
の半導体ダイを押圧するときのように、圧力が半導体ダイにかかるときに、折れ
たり、曲がったり、撓んだりすることがない。このパッケージがプリント回路板
もしくはその他の基板に装着されるときに、エポキシ樹脂のような接着剤を塗布
して基板にハウジング２００を固定してよい。その結果、パッケージに加わる外
力は厚い端板２２０を介して基板に伝えられるので、リード３００に作用する剪
断力が小さくなる。短い側壁２１０は、指でハウジング２００内の半導体ダイに
容易にアクセスすることを可能にすると共に、指の広い表面積が半導体ダイに接
触するのを可能にする。勿論、このような適用例について或いはその他の適用例
についても、パッケージは、半導体ダイに対するアクセスを制限するため、或い
は指向性のアクセスを可能にするため、もっと大きな高さの側壁２１０を有して
いてよい。更に、側壁２１０は、半導体ダイに対して傾斜した指向性のアクセス
を容易にするため異なる高さを有していてよい。キャビティの寸法及びそのアパ
ーチャ比は、パッケージが使用される適用例の目的に適合するように設計しうる
。指紋センサとして使用される場合、キャビティ２３０は、センサであるダイを
収容すると共に、指がセンサであるダイに接触するのを許容するような大きさに
作られる。
【００２４】 内壁２２５は、側壁２１０ｂに隣接しそこから離間して設けられる。この内壁
２２５はキャビティの全長にわたり延びていてよい。導電性のエポキシ樹脂のよ
うな導電材料（図示せず）が内壁２２５と側壁２１０ｂとの間に採用されていて
よい。側壁２２５は、導電材料を保持すると共に、その導電材料が半導体ダイに
達するのを防止するための障壁として機能しうる。該導電材料は、側壁２１０ｂ
から延びるリード３００を一緒に電気的に接続する。
【００２５】 側壁２１０及び端板２２０は、液晶ポリマーのような絶縁性の高分子材料から
成形するのが好ましい。適切な液晶ポリマーの一例は、ヘキスト−セラニーズ社
（Hoechst-Celanese）から入手しうるＶＥＣＴＲＡ Ｅ１３０ｉ（登録商標）で
ある。勿論、ハウジング２００は、任意の適当な有機もしくは無機材料から、或
いは諸材料の化合物から形成しうる。開口２１２は、成形により側壁２１０に作
るか、或いは側壁２１０から材料を除去することにより成形後に作ることができ
る。更に、これらの側壁２１０は、単一ユニットとして一緒に形成してもよいし
、或いは、別々に成形してから、接着剤その他の適当な手段を用いて互いに結合
してもよい。端板２２０は、側壁２１０と一緒に成形して単一部材のユニットを
形成するか、或いは、端板２２０を別個に形成し、その後取り付けてよい。図３
〜図７は、側壁２１０及び端板２２０の単一材料の一体モールド構造を有するハ
ウジング２００の実施例を示している。勿論、側壁２１０及び端板２２０は異な
る材料から形成されていてよい。
【００２６】 半導体ダイ（単数又は複数）は接着剤を用いて端板２２０に直接に装着しうる
。半導体ダイを装着するためのプラットフォーム（図示せず）は、端板２２０の
一部として形成してもよく、或いは別個に形成して端板２２０の一部として取り
付けてもよい。このプラットフォームは、リード３００，側壁２１０及び／又は
カバープレート４００に関する半導体ダイ（単数又は複数）の頂面のレベルを調
節するのに使用しうる。
【００２７】 図６及び図７に示すように、側壁２１０ａ及び２１０ｂはその上縁に沿って外
側に舌状部２１４を含んでいてよい。また、側壁２１０の頂部はカバープレート
４００を受けるための凹部２１６を含んでいてよい。接着剤は、カバープレート
４００をハウジング２００に固定するために、カバープレート４００の縁部及び
／又は凹部に塗布もしくは付着しうる。カバープレート４００をハウジング２０
０に装着するためのその他の機構も同様に使用可能である。例えば、カバープレ
ート４００は凹部を使用することなくハウジング２００に接着しうるし、カバー
プレート４００はハウジング２００にクリップ又はスナップで留めたり、圧力嵌
めしたり、ヒートシールしたり、或いはその他の手段で恒久的に又は取外し自在
に取着しうる。
【００２８】 図７は、ハウジング２００にある開口２１２の詳細図を提供している。図示の
ように、開口２１２の外側端部は、挿入中、リード３００を案内して開口２１２
の中に入れるために外方に張り出している。好適な実施例において、リード３０
０は、ハウジング２００にある穿孔した開口２１２に挿入される。別法として、
ハウジング２００は、例えば射出成形技術により、リード３００を囲んで成形さ
れうる。
【００２９】 図８，図９及び図１０は、導電リード３００の一実施例を示している。図８及
び図９に示すように、導電リード３００はほぼＬ形である。各導電リード３００
は、内部リード部分３１０と、安定化部分３２０と、外部リード部分３３０とを
含んでいる。内部リード部分３１０は、ハウジング２００内の半導体ダイ（単数
又は複数）或いはその他の電気素子への直接又は間接的な接続を容易にするため
、ハウジング２００の内側にある。この内部リード部分３１０は、ハウジング２
００の開口２１２内へのリード３００の挿入を容易にするため、安定化部分３２
０と比較して相対的に細くてよい。傾斜した中間部分３１５が内部リード部分３
１０を安定化部分３２０に結合している。傾斜した中間部分３１５は、挿入の際
にリード３００がハウジング２００内に入り込むのを防止している。内部リード
部分３１０は、リードを半導体ダイ（単数又は複数）に接続するのに使用される
導電材料に接触するための平らなボンディング面３１２を含んでいてよい。この
ボンディング面３１２は、信頼性のある電気接続を確実にするため、金その他の
高導電材料でメッキすることができる。電気接続を確立するために特別のリード
３００の使用を企図していなければ、ボンディング面３１２を形成する必要はな
い。
【００３０】 好適な一実施例において、安定化部分３２０は、開口２１２内で、ハウジング
２００の内壁に摩擦係合する。摩擦係合の強度は、リード３００をハウジング２
００内に保持するのに十分であればよい。或いは、リード３００は適当な接着剤
を用いてハウジング２００に結合しうる。更に、ハウジング２００、即ちちょう
ど側壁２１０がリード３００を囲むように成形されうる。好適な実施例において
、安定化部分３２０は、その高さが幅よりも大きい矩形断面を有している。開口
２１２が墓石形状であるときには、開口２１２の丸みのある隅部が、この丸みの
ある隅部に対峙する安定化部分３２０の側部を開口３１２の平らな側部に押し付
けて、リード３００を端板２２０に接して正確に位置決めする。また、リード３
００の安定化部分３２０の隅部が開口２１２の丸みのついた隅部に押し入り、リ
ード３００の固定に役立っている。
【００３１】 外部リード部分３３０は、ハウジング２００の側壁２１０から延びると共に、
安定化部分３２０と同一の軸向き寸法を有していて、曲り難い、丈夫で剛なリー
ドを造っている。リード３００は、側壁２１０を貫いて、垂直方向に離間した複
数の列もしくは層になって配列されると共に、１つ以上の側壁２１０から延びて
いてよい。ほぼＬ形のリード３００は、プリント回路板その他の基板に表面実装
するように設計されている。外部リード部分は、ハウジング２００から遠くに位
置する端部に脚部３３１を含んでいる。この脚部３３１は、例えばプリント回路
板である基板の表面上にあるボンディングパッドへの表面実装を容易にする。
【００３２】 更に、リード３００は脚部３３１に突起部もしくはつま先部３３１ａを有して
いる。このつま先部３３ａは、半田付けスペースを増すと共に、標準ＴＱＦＰの
オープントップ型ソケットのためのつま先形状を提供する。勿論、つま先部３３
１ａは省略してもよいし、或いは他の端部形状に代えてもよい。脚部というより
、むしろ外部リード部分３３０の末端部は、台じり状の端部，カールした端部，
或いはガル翼状の形状を有していてよい。或いは、外部リード部分３３０は、例
えばメッキスルーホール（ＰＴＨ）技術のようなその他の手段によって、プリン
ト回路板又はその他の基板に結合するよう適応していてよい。
【００３３】 リード３００は、金属素材を打ち抜いてＬ形とし、その後機械加工により仕上
げるのが好ましい。このようにして、リード３００は、製造中に曲がらないので
即ち、製造中に曲がるように設計されていないので、非常に剛になる。従って、
リード３００は、プリント回路板のような基板に装着されるときに曲げに耐える
と共に、頑丈で安定した接続を可能にする。これは、曲がったり、或いは破断し
たりすることなく繰り返しの押圧力を吸収しなければならない指紋センサの適用
例において特に重要である。
【００３４】 図１１及び図１２はカバープレート４００を例示している。図１１に側方から
示してあるように、カバープレート４００は、ハウジング２００の凹部２１６内
への受け入れを容易にするため、平らでよい。他に選択可能な代案として、カバ
ープレート４００は、例えば、ハウジング２００への装着を助成するため、舌状
部，アパーチャ，或いは突起部を含んでいてよい。また、カバープレート４００
は、環境と半導体ダイとの間の距離を制限するため、かつ指の広い面積が半導体
ダイに接触しうるように、薄くなっている。例えば、カバープレート４００は、
３.１ｍｍ（０.００８ｉｎ）以下の厚さを有しうる。図１２は若干心外れしたア
パーチャ４１０を示しているが、これは、本発明には必要ではない。カバープレ
ート４００におけるアパーチャの大きさ，形状，位置及び数は、露出すべき半導
体ダイの面積，位置及び数に基づいて選択しうる。ある適用例において、カバー
プレート４００は、例えば、銅又は別の導電金属のような導電材料から形成され
ていてよい。例えば、指紋センサとして設計されたパッケージにおいて、導電材
料を使用してカバープレート４００を形成し、半導体ダイ（単数又は複数）に触
れる前に人間の指から静電気を放電するようにしてよい。
【００３５】 図１３は、半導体ダイ１００をリード３００に電気的に接続するための一実施
例を示している。その他の配置も同様に使用してよく、図１３に示した配置は本
発明を限定するものと考えてはならない。更に、図１３は端板２２０に直接に装
着された単一の半導体ダイ１００を示しているが、言うまでもなく、複数の半導
体ダイ１００をハウジング２００内に装着してよい。端板２２０に直接に装着す
る代わりに、半導体ダイ（単数又は複数）は、セラミック基板又は回路基板のよ
うな電気的にアクティブである介在基板に装着してよい。また、ハウジング２０
０は、１９９７年１１月１５日に出願された「相互接続されたダイを有する多重
チップモジュール(Multi-Chip Module Having Interconnected Dies)」と題する
米国特許願０８/９７０,３７９号に開示されたような１つ以上の相互接続ダイを
含んでいてよく、該米国特許願は参照によりこの明細書に組み込まれる。
【００３６】 図１３に示すように、導電材料５００は、半導体ダイ１００の周囲に形成され
たボンディングパッドにリード３００を相互接続するのに使用されている。導電
材料５００は、例えば、ワイヤボンディング，テープ自動ボンディング（ＴＡＢ
），絶縁基板上の導電トレース，相互接続ダイ及びジャンパーワイヤ、その他、
上述の材料の組合せである。図１３は、リード３００及び半導体ダイ１００間の
直接ワイヤボンディングとしての導電材料５００を示している。この導電材料５
００は、良好な電気接続を確立するためにリード３００のボンディング面３１２
に接触することが好ましい。
【００３７】 図１３は、半導体ダイ１００がハウジング２００の端板２２０の中心にないこ
とを示している。この配置は、下方周辺領域の右側にボンディングパッド１１０
が集中している半導体ダイ１００に適している。半導体ダイは、電気接続のため
対応するリード３００に対して下方周辺領域の右側にあるボンディングパッド１
１０を中心に置くように装着されている。従って、ボンディングパッド１１０の
第１端にあるボンディングパッド１１０−１への電気的接続のためのワイヤボン
ディング結線５００−１の長さは、ボンディングパッド１１０の第２端にあるボ
ンディングパッド１１０−ｎへの電気的接続のためのワイヤボンディング結線５
００−ｎと実質的に同一長さである。その結果、ワイヤボンディング結線５００
−１〜５００−ｎがバランスする。この配置は本発明の必須部分ではない。代案
として、半導体ダイ１００は、ハウジング２００内に装着されるときに中心に置
かれてもよく、また、電気接続は既知の技術に従って確立してもよい。
【００３８】 図１３において側壁２１０ｂから延びるリード３００は、半導体ダイ１００に
電気的に接続されていない。リード３００のうちの幾分か、或いは全ては電気的
に絶縁されていてよく、また、パッケージが装着されるプリント回路板その他の
基板への安定的な装着を可能にするためだけに使用しうる。リード３００の１つ
以上は、接地平面，電源平面（power plane)，或いはＥＭＩ又はＥＳＤ遮蔽材に
接続しうる。更に、リード３００のうちその他のものは、直接的又は間接的に、
半導体ダイに接続しうる。好適な一実施例において、側壁２１０ｂから延びるリ
ード３００は、導電性のエポキシ樹脂もしくはペーストを用いて互いに電気的に
接続されると共に、ハウジング２００内に収容されたＥＭＩ遮蔽材に、或いはハ
ウジング２００の外部にあるＥＳＤ遮蔽材に接続されている。導電性のエポキシ
樹脂もしくはペーストは、リードをカバープレート４００に結合するために使用
してよく、それにより、カバープレートから、このエポキシ樹脂もしくはペース
トを通り、リードを通り、ＰＣＢ上の接地に至るＥＳＤ放電路を提供する。
【００３９】 図１４は、図１３に示したボンディング配置を有する半導体ダイパッケージの
断面を例示している。図１５は、図１４をクローズアップした図である。図１４
及び図１５に示すように、カバープレート４００は、側壁２１０の頂部にある凹
部２１６内で、内壁２２５の頂部上に着座している。図示のように、内壁２２５
は、側壁２１０ｂを貫いて延びるリード３００を孤立もしくは隔離させている。
内部リード部分３１０のボンディング面３１２は、半導体ダイ１００のアクティ
ブ面がカバープレート４００の近くに配置されうるように、半導体ダイ１００の
アクティブ面の下方に位置付けしてよい。導電材料５００は、リード３００の内
部リード部分３１０を半導体ダイ１００上のボンディングパッドに接続する。リ
ード３００の外部リード部分は、プリント回路板のような基板への表面実装のた
め側壁２１０ａ，２１０ｂから延びている。図示のように、脚部の底面はハウジ
ング２００の底面よりも若干下方に延びていてよい。これにより、パッケージが
装着されるプリント回路板その他の基板にハウジング２００を固定するエポキシ
樹脂のような接着剤を同ハウジングの底面に塗布もしくは付着するための余裕が
もたらされる。アパーチャ４１０は、半導体ダイ１００の一部を環境に露出させ
るように配置されている。
【００４０】 半導体ダイ（単数又は複数）をリード３００に電気的に接続した後、囲繞材料
を使用して、リード３００の内部リード部分３１０の全て又は一部，導電材料５
００，及びこの導電材料が接続される半導体ダイ（単数又は複数）の一部を封止
しうる。このような場合、囲繞材料は、ハウジング２００内に露出したリード３
００の部分に接着してよい。
【００４１】 図１６及び図１７は、半導体ダイパッケージ１０用の省略可能なキャップ６０
０を例示する異なる図である。キャップ６００は、ハウジング２００及びカバー
プレート４００に嵌って、パッケージングの後及びリフロー工程の間、半導体ダ
イパッケージ１０を保護する。一実施例において、キャップ６００は半導体ダイ
パッケージ１０の頂部にパチンと嵌められている。或いは、キャップ６００は、
別の手段により半導体ダイパッケージ１０に着脱自在に取り付けられていてよい
。例えば、キャップ６００は、ハウジング２００又はカバープレート４００を滑
動して進み、滑動して外れるものであってよい。或いは、キャップ６００は、ヒ
ンジ（図示せず）を用いてハウジング２００又はカバープレート４００に取り付
けられていてよい。この場合、キャップ６００は、必要なときに半導体ダイ（単
数又は複数）を露出させるため揺動して開きうる。
【００４２】 図１６及び図１７に示した実施例において、キャップ６００は、上面６１０と
、キャップ６００を半導体ダイパッケージ１０に取外し自在に保っておくため側
壁２１０を保持する２つのばね側板６２０ａ，６２０ｂとを含んでいる。上面６
１０は、ほぼ平らであるが、摘み・載置兼用装置がキャップ６００及び半導体ダ
イパッケージ１０を摘んでそれを基板の半田パッド上に載置することができるよ
うに、若干の湾曲を有している。
【００４３】 キャップ６００は、ばね側板６２０ａ，６２０ｂにばね力を与えるため例えば
ステンレス鋼のような弾性材料から形成しうる。図１７に示すように、ばね側板
６２０ａ，６２０ｂは、上面６１０に対して角度α1，α2を形成している。角度
α1，α2は、同じでも異なっていてもよい。角度α1，α2は例えば８０°とする
ことができる。半導体ダイパッケージ１０のリードを半田付けした後、キャップ
６００は、ハンドル６３０を用いて除去することができる。キャップ６００は、
再使用可能であっても、使い捨て可能であってもよい。
【００４４】 半導体ダイ（単数又は複数）１００をハウジング２００内に装着してリード３
００に電気的に結合（例えば、ワイヤボンディング）した後、カバープレート４
００をハウジング２００の頂部に固定する。ある適用例において、半導体ダイ１
００は、センサとして機能するために、パッケージングの後に露出されていてよ
い。リード３００をプリント回路板その他の基板に半田付けするとき、半導体ダ
イパッケージ１０が高温のリフロー工程の作用を受けて損傷することがありうる
。キャップ６００は、ハウジング２００に嵌ってカバープレート４００にあるア
パーチャを閉止すると共に、このリフロー工程の間、そして水によるカスケード
洗浄及び／又は熱風乾燥のようなその他の関連工程の間、半導体ダイ１００を保
護する。キャップ６００は、洗浄溶液，吹付け空気，そして半導体ダイ（単数又
は複数）を損傷させるかも知れないその他の処理又は環境状態の衝撃から半導体
ダイを遮蔽する。勿論、キャップ６００は、平素は半導体ダイを同様に保護する
のに使用されるが、感知の際には取り外してよい。
【００４５】 言うまでもなく、当業者は、本発明の範囲もしくは精神から逸脱することなく
種々の改変及び変更を行なうことができる。本発明のその他の実施例は、この明
細書を考慮したり、ここに開示された本発明を実施したりすることから、当業者
にとって自明であろう。この明細書及び実施例は一例としてだけで考慮されるべ
きであり、本発明の真の範囲及び精神は冒頭の特許請求の範囲により指示されて
いる。
【図面の簡単な説明】
【図１】 本発明による半導体ダイパッケージの実施例の分解図である。
【図２】 組み立てられたときの図１の半導体ダイパッケージを示している。
【図３】 図１に示した半導体ダイパッケージのハウジングの実施例についての頂面図を
示している。
【図４】 図３に示したハウジングの側面を示している。
【図５】 図４に示したハウジングの側面をクローズアップした図を示している。
【図６】 図３に示したハウジングの断面を示している。
【図７】 図６に示したハウジングの断面をクローズアップした図を示している。
【図８】 図１に示した半導体ダイキャリアにおいて使用するためのリードの実施例につ
いての種々の図の１つである。
【図９】 図１に示した半導体ダイキャリアにおいて使用するためのリードの実施例につ
いての種々の図の１つである。
【図１０】 図１に示した半導体ダイキャリアにおいて使用するためのリードの実施例につ
いての種々の図の１つである。
【図１１】 図１に示した半導体ダイパッケージと一緒に使用するカバープレートの実施例
の側面を示している。
【図１２】 図１１に示したカバープレートの上面を示している。
【図１３】 図１の半導体ダイパッケージにおいて使用するためのボンディング配置を示し
ている。
【図１４】 図１３に示したようなボンディング配置を有する半導体ダイパッケージの断面
を示している。
【図１５】 図１４に示した半導体ダイパッケージの断面をクローズアップした図を示して
いる。
【図１６】 図１による半導体ダイパッケージ用のキャップについての種々の図の１つであ
る。
【図１７】 図１による半導体ダイパッケージ用のキャップについての種々の図の１つであ
る。
【図１８】 図１による半導体ダイパッケージ用のキャップについての種々の図の１つであ
る。
【符号の説明】
１０…半導体ダイパッケージ、１００…半導体ダイ、２００…ハウジング、２
１０…側壁、２１０ａ…第１側壁、２１０ｂ…第２側壁、２１２…開口、２１６
…凹部、２２０…端板、２２５…内壁、２３０…キャビティ、３００…リード、
３１０…内部リード部分、３３０…外部リード部分、４００…カバープレート、
４１０…アパーチャ。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ， ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，Ｋ Ｅ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ， ＴＪ，ＴＭ)，ＡＥ，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ， ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，Ｃ Ｒ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＤＭ，ＥＥ，ＥＳ，ＦＩ ，ＧＢ，ＧＤ，ＧＥ，ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ， ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，Ｋ Ｚ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ， ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，Ｓ Ｌ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ ，ＶＮ，ＹＵ，ＺＡ，ＺＷ (72)発明者 クリシュナプラ， ラクシュミナラシンハ アメリカ合衆国， フロリダ州， デルレ イ ビーチ， レイバーズ サークル 581 ナンバー288 (72)発明者 リ， ユン アメリカ合衆国， フロリダ州， ボーカ レイトン， デラウェア コート 19322

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 半導体ダイパッケージであって、 少なくとも１つの半導体ダイを保持するためのキャビティを画成すると共に、
    複数の絶縁性の側壁と、該側壁に結合される端板とを含むハウジングと、 前記側壁の少なくとも１つを貫いて延びる導電性の複数のリードであって、各
    リードが、前記キャビティ内に延びる内部リード部分と、前記側壁の少なくとも
    １つの外部に延びる外部リード部分とを含んでいる、前記複数のリードと、 前記端板に対峙して前記側壁に結合されると共に、前記キャビティに保持され
    た前記少なくとも１つの半導体ダイを環境に露出させるため貫通形成されたアパ
    ーチャを含むカバープレートと、 を備える半導体ダイパッケージ。
  2. 【請求項２】 前記側壁及び前記端板は単一部材のユニットである、請求項
    １に記載の半導体ダイパッケージ。
  3. 【請求項３】 前記外部リード部分は実質的にＬ形である、請求項１に記載
    の半導体ダイパッケージ。
  4. 【請求項４】 前記側壁は前記カバープレートを受けるための凹部を含む、
    請求項１に記載の半導体ダイパッケージ。
  5. 【請求項５】 前記カバープレートにある前記アパーチャは前記少なくとも
    １つの半導体ダイの上面の大部分を露出させる大きさに作られている、請求項１
    に記載の半導体ダイパッケージ。
  6. 【請求項６】 前記カバープレートは前記キャビティの少なくとも一部分に
    わたり広がっていて該少なくとも一部分を覆っている、請求項１に記載の半導体
    ダイパッケージ。
  7. 【請求項７】 前記導電性の複数のリードは前記側壁の少なくとも２つから
    延びている、請求項１に記載の半導体ダイパッケージ。
  8. 【請求項８】 前記ハウジングは、前記少なくとも２つの側壁のうちの第１
    側壁から延びるリードを、前記少なくとも２つの側壁のうちの第２側壁から延び
    るリードから隔離する内壁を含んでいる、請求項７に記載の半導体ダイパッケー
    ジ。
  9. 【請求項９】 前記端板は前記少なくとも１つの半導体ダイを支持するよう
    に適応している、請求項１に記載の半導体ダイパッケージ。
  10. 【請求項１０】 半導体ダイパッケージを製造するための方法であって、 導電性の複数のリードと、少なくとも１つの半導体ダイを保持するためのキャ
    ビティを画成するハウジングとを含み、該ハウジングが、複数の絶縁性の側壁と
    、該側壁に結合される端板とを含み、前記導電性の複数のリードの各々が、内部
    リード部分が前記キャビティ内に延び外部リード部分が前記側壁の少なくとも１
    つの外部に延びるように、前記側壁の少なくとも１つを貫いて延びている、パッ
    ケージアセンブリを形成する工程と、 前記端板に対峙して前記側壁に結合するためのカバープレートであって、前記
    キャビティに保持された前記少なくとも１つの半導体ダイを環境に露出させるた
    め貫通形成されたアパーチャを含む前記カバープレートを形成する工程と、 を備える半導体ダイパッケージの製造方法。
  11. 【請求項１１】 前記パッケージアセンブリを形成する前記工程は、 前記側壁の少なくとも１つに形成された開口を具備して前記ハウジングを成形
    すること、及び 前記導電性の複数のリードを前記側壁の少なくとも１つにある前記開口に挿入
    すること、 を備える、請求項１０に記載の半導体ダイパッケージの製造方法。
  12. 【請求項１２】 前記パッケージアセンブリを形成する前記工程は、 前記導電性の複数のリードを所定位置に保持すること、及び 前記導電性の複数のリードを囲んで前記ハウジングを成形すること、 を備える、請求項１０に記載の半導体ダイパッケージの製造方法。
  13. 【請求項１３】 前記パッケージアセンブリを形成する前記工程は、前記側
    壁及び前記端板を単一部材のユニットとして成形する工程を含んでいる、請求項
    １０に記載の半導体ダイパッケージの製造方法。
  14. 【請求項１４】 前記外部リード部分は実質的にＬ形である、請求項１０に
    記載の半導体ダイパッケージの製造方法。
  15. 【請求項１５】 前記パッケージアセンブリを形成する前記工程は、前記カ
    バープレートを受けるための凹部を前記側壁に形成することを含んでいる、請求
    項１０に記載の半導体ダイパッケージの製造方法。
  16. 【請求項１６】 前記カバープレートにある前記アパーチャは前記少なくと
    も１つの半導体ダイの上面の大部分を露出させる大きさに作られている、請求項
    １０に記載の半導体ダイパッケージの製造方法。
  17. 【請求項１７】 前記カバープレートを前記ハウジングに結合する工程を更
    に備える、請求項１０に記載の半導体ダイパッケージの製造方法。
  18. 【請求項１８】 前記カバープレートは前記キャビティの少なくとも一部を
    覆っている、請求項１７に記載の半導体ダイパッケージの製造方法。
JP2000590210A 1998-12-22 1999-12-22 開放形キャビティの半導体ダイパッケージ Withdrawn JP2002533927A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/218,180 US6307258B1 (en) 1998-12-22 1998-12-22 Open-cavity semiconductor die package
US09/218,180 1998-12-22
PCT/US1999/030493 WO2000038231A1 (en) 1998-12-22 1999-12-22 Open-cavity semiconductor die package

Publications (1)

Publication Number Publication Date
JP2002533927A true JP2002533927A (ja) 2002-10-08

Family

ID=22814065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000590210A Withdrawn JP2002533927A (ja) 1998-12-22 1999-12-22 開放形キャビティの半導体ダイパッケージ

Country Status (6)

Country Link
US (3) US6307258B1 (ja)
EP (1) EP1149418A1 (ja)
JP (1) JP2002533927A (ja)
KR (1) KR20010099916A (ja)
AU (1) AU2375100A (ja)
WO (1) WO2000038231A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018520521A (ja) * 2015-07-15 2018-07-26 日本テキサス・インスツルメンツ株式会社 チップ埋め込み技術を用いるオープンキャビティパッケージ

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19831570A1 (de) 1998-07-14 2000-01-20 Siemens Ag Biometrischer Sensor und Verfahren zu dessen Herstellung
JP2001005951A (ja) * 1999-06-24 2001-01-12 Nec Shizuoka Ltd 指紋読み取り装置における静電気除去方法、指紋読み取り装置及び指紋読み取り装置を備えた端末装置
ATE280976T1 (de) * 2000-03-24 2004-11-15 Infineon Technologies Ag Gehäuse für biometrische sensorchips
DE10016135A1 (de) * 2000-03-31 2001-10-18 Infineon Technologies Ag Gehäusebaugruppe für ein elektronisches Bauteil
US6787388B1 (en) * 2000-09-07 2004-09-07 Stmicroelectronics, Inc. Surface mount package with integral electro-static charge dissipating ring using lead frame as ESD device
AU2001289011A1 (en) * 2000-09-21 2002-04-02 Datatronic Distribution Incorporated Hermetically sealed component assembly package
US7174627B2 (en) * 2001-01-26 2007-02-13 Irvine Sensors Corporation Method of fabricating known good dies from packaged integrated circuits
FR2822229A1 (fr) * 2001-03-14 2002-09-20 St Microelectronics Sa Microcapteur capacitif
US6649832B1 (en) * 2001-08-31 2003-11-18 Cypress Semiconductor Corporation Apparatus and method for coupling with components in a surface mount package
US7030482B2 (en) 2001-12-21 2006-04-18 Intel Corporation Method and apparatus for protecting a die ESD events
US6653723B2 (en) * 2002-03-09 2003-11-25 Fujitsu Limited System for providing an open-cavity low profile encapsulated semiconductor package
US6924496B2 (en) * 2002-05-31 2005-08-02 Fujitsu Limited Fingerprint sensor and interconnect
US7146029B2 (en) * 2003-02-28 2006-12-05 Fujitsu Limited Chip carrier for fingerprint sensor
US20050009239A1 (en) * 2003-07-07 2005-01-13 Wolff Larry Lee Optoelectronic packaging with embedded window
US20050093119A1 (en) * 2003-10-31 2005-05-05 Abounion Technology, Corp. Window type case for memory card
KR100792670B1 (ko) * 2006-06-13 2008-01-09 주식회사 애트랩 반도체 장치 및 접촉센서 장치
JP4844829B2 (ja) * 2006-10-27 2011-12-28 ソニー株式会社 カメラモジュール
US9114398B2 (en) 2006-11-29 2015-08-25 Canon U.S. Life Sciences, Inc. Device and method for digital multiplex PCR assays
US20080192446A1 (en) * 2007-02-09 2008-08-14 Johannes Hankofer Protection For Circuit Boards
US8522051B2 (en) * 2007-05-07 2013-08-27 Infineon Technologies Ag Protection for circuit boards
EP2252469B1 (en) * 2008-03-11 2012-10-24 Rolic Ltd. Optical biometric security element
JP5175974B2 (ja) * 2009-03-31 2013-04-03 アルプス電気株式会社 容量型湿度センサ及びその製造方法
US9400911B2 (en) 2009-10-30 2016-07-26 Synaptics Incorporated Fingerprint sensor and integratable electronic display
US9336428B2 (en) * 2009-10-30 2016-05-10 Synaptics Incorporated Integrated fingerprint sensor and display
US9274553B2 (en) 2009-10-30 2016-03-01 Synaptics Incorporated Fingerprint sensor and integratable electronic display
US8836132B2 (en) 2012-04-03 2014-09-16 Analog Devices, Inc. Vertical mount package and wafer level packaging therefor
CN102901921B (zh) * 2012-09-21 2015-01-14 中国空间技术研究院 一种用于单粒子试验的通用芯片保护装置
CN103323627B (zh) * 2013-06-20 2015-08-12 中国空间技术研究院 一种单粒子试验样品开帽保护装置
TWI644601B (zh) * 2017-03-03 2018-12-11 致伸科技股份有限公司 指紋辨識模組的治具及指紋辨識模組的製造方法
US11774519B2 (en) * 2019-08-27 2023-10-03 Texas Instruments Incorporated Shielded sensor structure and method of making same

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4167647A (en) 1974-10-02 1979-09-11 Santa Barbara Research Center Hybrid microelectronic circuit package
US4331831A (en) 1980-11-28 1982-05-25 Bell Telephone Laboratories, Incorporated Package for semiconductor integrated circuits
FR2511549A1 (fr) 1981-08-14 1983-02-18 Comatel Perfectionnements apportes aux ensembles de contacts a souder
US4437718A (en) * 1981-12-17 1984-03-20 Motorola Inc. Non-hermetically sealed stackable chip carrier package
US4677526A (en) 1984-03-01 1987-06-30 Augat Inc. Plastic pin grid array chip carrier
US4616406A (en) 1984-09-27 1986-10-14 Advanced Micro Devices, Inc. Process of making a semiconductor device having parallel leads directly connected perpendicular to integrated circuit layers therein
JPS6182447A (ja) 1984-09-29 1986-04-26 Toshiba Corp 半導体装置
US4654472A (en) 1984-12-17 1987-03-31 Samuel Goldfarb Electronic component package with multiconductive base forms for multichannel mounting
US4649229A (en) 1985-08-12 1987-03-10 Aegis, Inc. All metal flat package for microcircuitry
US4705917A (en) 1985-08-27 1987-11-10 Hughes Aircraft Company Microelectronic package
US4675472A (en) * 1986-08-04 1987-06-23 Beta Phase, Inc. Integrated circuit package and seal therefor
JPS6474795A (en) 1987-09-17 1989-03-20 Matsushita Electronics Corp Method of mounting semiconductor device
US4879808A (en) 1988-08-10 1989-11-14 Barnes Group Inc. Method for making plastic leaded chip carrier
US5022144A (en) 1989-03-02 1991-06-11 Explosive Fabricators, Inc. Method of manufacture power hybrid microcircuit
JPH02301182A (ja) 1989-05-16 1990-12-13 Matsushita Electric Ind Co Ltd 薄型実装構造の回路基板
US5008734A (en) 1989-12-20 1991-04-16 National Semiconductor Corporation Stadium-stepped package for an integrated circuit with air dielectric
US4991291A (en) 1989-12-29 1991-02-12 Isotronics, Inc. Method for fabricating a fold-up frame
JPH04258176A (ja) 1991-02-12 1992-09-14 Mitsubishi Electric Corp 半導体圧力センサ
US5371408A (en) * 1991-11-29 1994-12-06 Motorola, Inc. Integrated circuit package with removable shield
JPH05226803A (ja) 1992-02-10 1993-09-03 Matsushita Electric Works Ltd 実装回路基板
US5414293A (en) * 1992-10-14 1995-05-09 International Business Machines Corporation Encapsulated light emitting diodes
KR970005706B1 (ko) 1994-01-24 1997-04-19 금성일렉트론 주식회사 고체촬상소자 및 그 제조방법
JP2928987B2 (ja) * 1995-03-31 1999-08-03 日本航空電子工業株式会社 コンタクト及びその製造方法
KR0148733B1 (ko) * 1995-04-27 1998-08-01 문정환 고체 촬상 소자용 패키지 및 그 제조방법
US5861602A (en) * 1995-07-24 1999-01-19 International Business Machines Corporation Snap together PCMCIA cards with laser tack welded seams
US5952714A (en) * 1995-08-02 1999-09-14 Matsushita Electronics Corporation Solid-state image sensing apparatus and manufacturing method thereof
US5767447A (en) * 1995-12-05 1998-06-16 Lucent Technologies Inc. Electronic device package enclosed by pliant medium laterally confined by a plastic rim member
JP4024335B2 (ja) 1996-01-26 2007-12-19 ハリス コーポレイション 集積回路のダイを露出させる開口部を有する集積回路装置とその製造方法
US5956415A (en) 1996-01-26 1999-09-21 Harris Corporation Enhanced security fingerprint sensor package and related methods
NL1003315C2 (nl) * 1996-06-11 1997-12-17 Europ Semiconductor Assembly E Werkwijze voor het inkapselen van een geïntegreerde halfgeleiderschake- ling.
US6078102A (en) * 1998-03-03 2000-06-20 Silicon Bandwidth, Inc. Semiconductor die package for mounting in horizontal and upright configurations
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
US6331452B1 (en) * 1999-04-12 2001-12-18 Verdicom, Inc. Method of fabricating integrated circuit package with opening allowing access to die

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018520521A (ja) * 2015-07-15 2018-07-26 日本テキサス・インスツルメンツ株式会社 チップ埋め込み技術を用いるオープンキャビティパッケージ

Also Published As

Publication number Publication date
EP1149418A1 (en) 2001-10-31
US20030003626A1 (en) 2003-01-02
AU2375100A (en) 2000-07-12
US6307258B1 (en) 2001-10-23
US6709891B2 (en) 2004-03-23
KR20010099916A (ko) 2001-11-09
WO2000038231A9 (en) 2000-11-02
US6475832B2 (en) 2002-11-05
WO2000038231A1 (en) 2000-06-29
US20020008308A1 (en) 2002-01-24

Similar Documents

Publication Publication Date Title
JP2002533927A (ja) 開放形キャビティの半導体ダイパッケージ
US7176062B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
JP5216717B2 (ja) 小型シリコンコンデンサマイクロフォンおよびその製造方法
US8329507B2 (en) Semiconductor package, integrated circuit cards incorporating the semiconductor package, and method of manufacturing the same
US6803651B1 (en) Optoelectronic semiconductor package device
US6843421B2 (en) Molded memory module and method of making the module absent a substrate support
JPH0221645A (ja) 半導体集積回路デバイス用の端部で実装するサーフェス・マウント・パッケージ
US7220915B1 (en) Memory card and its manufacturing method
US6111761A (en) Electronic assembly
US6657298B1 (en) Integrated circuit chip package having an internal lead
CN111613614A (zh) 系统级封装结构和电子设备
JP2003282609A (ja) 指紋認識用半導体装置及びその製造方法
US6713876B1 (en) Optical semiconductor housing and method for making same
US20040262704A1 (en) Semiconductor package with an optical sensor which may be fit inside an object
CN112897451A (zh) 传感器封装结构及其制作方法和电子设备
US6734546B2 (en) Micro grid array semiconductor die package
JP2003051562A (ja) 半導体装置
JP5437670B2 (ja) 電子回路ユニット
US6936495B1 (en) Method of making an optoelectronic semiconductor package device
JP3351711B2 (ja) 半導体装置用基板及びその製造方法、及び半導体装置、カード型モジュール、情報記憶装置
JP2001230345A (ja) 半導体装置及びその製造方法並びにその製造に用いられるリードフレーム
TW594948B (en) Package for an electrical device
US20020063163A1 (en) Microminiature card
JPH0739244Y2 (ja) 混成集積回路装置
KR100369501B1 (ko) 반도체패키지

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061215

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20070502

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090901