JP2002530916A - 増幅器により発生するｄｃオフセット及びノイズを減少させる手段を有する回路 - Google Patents

増幅器により発生するｄｃオフセット及びノイズを減少させる手段を有する回路

Info

Publication number
JP2002530916A
JP2002530916A JP2000583156A JP2000583156A JP2002530916A JP 2002530916 A JP2002530916 A JP 2002530916A JP 2000583156 A JP2000583156 A JP 2000583156A JP 2000583156 A JP2000583156 A JP 2000583156A JP 2002530916 A JP2002530916 A JP 2002530916A
Authority
JP
Japan
Prior art keywords
output
circuit
input
chopper
chp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000583156A
Other languages
English (en)
Inventor
アントニウス バッカー
ヨハン エッチ ホイシング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002530916A publication Critical patent/JP2002530916A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/303—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters using a switching device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/38—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers
    • H03F3/387—DC amplifiers with modulator at input and demodulator at output; Modulators or demodulators specially adapted for use in such amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/81—Inputs or outputs are crossed during a first switching time, not crossed during a second switching time

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 増幅器（ＡＭＰ）は、この増幅器（ＡＭＰ）により発生するＤＣオフセット及びノイズを減少させるために、１組のチョッパ（ＣＨＰｉ，ＣＨＰｏ）を具備する。最適なノイズリダクションを得るために、この１組のチョッパ（ＣＨＰｉ，ＣＨＰｏ）は、高周波数で動作する。結果として、ＤＣオフセットのキャンセルは、この１組のチョッパ（ＣＨＰｉ，ＣＨＰｏ）におけるスイッチのいわゆる電荷注入がＤＣオフセットを発生させるので、最適にはならない。この問題を克服するために、増幅器（ＡＭＰ）は、例えば他の組のチョッパ（ＣＨＰｆｉ，ＣＨＰｆｏ）により形成される他のオフセットのキャンセル手段を更に具備する。この他の組のチョッパ（ＣＨＰｆｉ，ＣＨＰｆｏ）は、比較的低い周波数で動作する。１組のチョッパ（ＣＨＰｉ，ＣＨＰｏ）と他の組のチョッパ（ＣＨＰｆｉ，ＣＨＰｆｏ）との組合せは、最適なＤＣオフセットキャンセルと最適なノイズキャンセルとを保証する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、回路の入力部から入力信号を入力するための入力部及び回路の出力
部に出力信号を送る出力部を有する増幅器と、この増幅器により発生するＤＣオ
フセット及びノイズを減少させる手段とを有する回路に関する。
【０００２】 このような回路は、図１に示されるような技術の一般的なものから公知である
。この公知の回路は、入力ノード５及び入力ノード６を有する差動入力部５，６
と出力ノード７及び出力ノード８を有する差動出力部７，８とを持つ増幅器ＡＭ
Ｐを有する。この回路は更に、回路の差動入力部１，２と増幅器ＡＭＰの差動出
力部５，６との間に縦続接続するように配される入力チョッパＣＨＰｉ及びこの
入力チョッパＣＨＰｉと同期する出力チョッパＣＨＰｏを有し、この出力チョッ
パＣＨＰｏは、増幅器ＡＭＰの差動出力部７，８と回路の差動出力部３，４との
間に縦続接続するように配される。この公知の回路の動作は、以下のようである
。入力信号Ｖｉｎが差動入力部１，２に供給される。この入力信号Ｖｉｎに応答
して、出力信号Ｖｏｕｔが差動出力部３，４へ送られる。入力チョッパＣＨＰｉ は、第１フェーズＰＨ１中には差動入力部１，２の入力端子１及び２をそれぞれ
差動入力部５，６の入力ノード５及び６と、又は第２フェーズＰＨ２中には差動
入力部１，２の入力端子１及び２をそれぞれ差動入力部５，６の入力ノード６及
び５と交互に結合するように配される。出力チョッパＣＨＰｏは、第１フェーズ
ＰＨ１中には差動出力部７，８の出力ノード７及び８をそれぞれ差動出力部３，
４の出力端子３及び４と、又は第２フェーズＰＨ２中には差動出力部７，８の出
力ノード７及び８をそれぞれ差動出力部３，４の出力端子４及び３と交互に結合
するように配される。入力信号Ｖｉｎは、入力チョッパＣＨＰｉ及び出力チョッ
パＣＨＰｏが存在しなかった場合とほぼ同じやり方で出力信号Ｖｏｕｔに変換さ
れる。しかしながら、入力チョッパＣＨＰｉ及び出力チョッパＣＨＰｏが存在す
ることによって、増幅器ＡＭＰにより発生するオフセットが除去される。このオ
フセットは図１においてＶｏｓで示される。増幅器ＡＭＰにより発生するノイズ
も入力チョッパＣＨＰｉ及び出力チョッパＣＨＰｏにおけるスイッチのスイッチ
ング周波数よりも低い周波数にかなり減少される。増幅器ＡＭＰにより発生する
ノイズを減少させるために、上述のスイッチング周波数は、できる限り高くなけ
ればならない。
【０００３】 この公知の回路の問題は、高いスイッチング周波数に対し、入力チョッパＣＨ
Ｐｉ及び出力チョッパＣＨＰｏのスイッチによって起きるいわゆる電荷注入(cha
rge injection)が出力信号ＶｏｕｔにおけるＤＣオフセットの原因となることで
ある。よって、公知の回路に関し、最適なＤＣオフセットのリダクションは、ス
イッチング周波数が低い場合にのみ達成される。この場合ノイズリダクションは
最適ではない。他方では、最適なノイズリダクションは、スイッチング周波数が
高い場合に達成される。しかしながら、この場合ＤＣオフセットのリダクション
は最適ではない。よって、この公知の回路に関し、最適なＤＣオフセットのリダ
クション及び最適なノイズリダクションが同時に達成されることはない。
【０００４】 本発明の目的は、増幅器のノイズ及びオフセットを減少する改良された回路を
提供することである。
【０００５】 このために、本発明に従って、冒頭の段落において規定されたタイプの回路は
、この回路が増幅器により発生するＤＣオフセットを更に減少させる他の手段を
更に有することを特徴とする。
【０００６】 本発明は、ノイズリダクションは公知の回路によって既に最適に達成されてい
るので、他の手段がノイズのリダクションを処理する必要のないという識見に基
づいている。言い換えると、本発明の回路によって、ＤＣオフセットのリダクシ
ョンの問題と増幅器のノイズリダクションの問題とが分けられる。
【０００７】 増幅器により発生するＤＣオフセットを更に減少させる他の手段は、例えば回
路の差動入力部と入力チョッパＣＨＰｉとの間に縦続接続されるように配された
他の入力チョッパ及び出力チョッパＣＨＰｏと回路の差動出力部との間に縦続接
続されるように配された他の出力チョッパを有する。この他の出力チョッパは、
この他の入力チョッパと同期する。これら他の入力チョッパ及び他の出力チョッ
パにおけるスイッチのスイッチング周波数は、入力チョッパ及び出力チョッパに
おけるスイッチのスイッチング周波数よりもかなり低い。
【０００８】 増幅器により発生するＤＣオフセットを更に減少させる他の手段は、他のノイ
ズリダクションシステムにより形成されてもよい。それは例えば請求項６に記載
のやり方で形成されてもよい。
【０００９】
【発明の実施の形態】
本発明を添付される図面を参照してより詳細に説明する。
【００１０】 図２は、本発明に係る回路の第１実施例の回路図を示す。回路は、この回路の
入力端子１及び２の間において使用可能である入力信号Ｖｉｎを入力するための
入力ノード５及び６と、この回路の出力端子３及び４に出力信号Ｖｏｕｔを送る
ための出力ノード７及び８とを持つ増幅器ＡＭＰを有する。増幅器ＡＭＰによっ
て発生するＤＣオフセット及びノイズを減少させるために、この回路は、入力チ
ョッパＣＨＰｉ、他の入力チョッパＣＨＰｆｉ、出力チョッパＣＨＰｏ及び他の
出力チョッパＣＨＰｆｏを更に具備する。これら入力チョッパＣＨＰｉ及び他の
入力チョッパＣＨＰｆｉは、入力端子１及び２と入力ノード５及び６との間に縦
続接続され、他の入力チョッパＣＨＰｆｉは、入力端子１及び２と入力チョッパ
ＣＨＰｉとの間に縦続接続されている。出力チョッパＣＨＰｏ及び他の出力チョ
ッパＣＨＰｆｏは、出力ノード７及び８と出力端子３及び４との間に縦続接続さ
れ、他のチョッパＣＨＰｆｏは、出力チョッパＣＨＰｏと出力端子３及び４との
間に縦続接続されている。
【００１１】 この回路の動作は以下のようである。前記入力チョッパＣＨＰｉ及び出力チョ
ッパＣＨＰｏは、第１クロック端子ＣＬＫＨと基準端子ＧＮＤとの間において使
用可能である高周波クロック信号を入力する。そうすることにより、増幅器ＡＭ
Ｐにより発生するＤＣオフセット及びノイズがかなり減少する。最適なノイズリ
ダクションを得るために、高周波クロック信号の周波数はできる限り高くする。
原理的に、増幅器ＡＭＰにより発生するＤＣオフセットは、実質的にキャンセル
される。しかしながら、入力チョッパＣＨＰｉ及び出力チョッパＣＨＰｏにおけ
るスイッチより引き起こされるいわゆる電荷注入が、出力チョッパＣＨＰｏの出
力部でのＤＣオフセットの原因となる。出力チョッパＣＨＰｏの出力部において
ＤＣオフセットを取り除くために、これら他の入力チョッパＣＨＰｆｉ及び他の
出力チョッパＣＨＰｆｏは、第２クロック端子ＣＬＫＬと基準端子ＧＮＤとの間
において使用可能である低周波数クロック信号を入力する。これら他の入力チョ
ッパＣＨＰｆｉ及び他の出力チョッパＣＨＰｆｏが比較的低い周波数で動作する
ので、他の入力チョッパＣＨＰｆｉ及び他の出力チョッパＣＨＰｆｏは、ＤＣオ
フセットを生じさせない。他の入力チョッパＣＨＰｆｉ及び他の出力チョッパＣ
ＨＰｆｏのノイズリダクションは最適ではない。しかしながらこれは、増幅器Ａ
ＭＰにより発生するノイズが入力チョッパＣＨＰｉ及び出力チョッパＣＨＰｏに
よって既にキャンセルされているので何ら問題は起きない。よって、入力チョッ
パＣＨＰｉ、他の入力チョッパＣＨＰｆｉ、出力チョッパＣＨＰｏ及び他の出力
チョッパＣＨＰｆｏの組合せは、最適なＤＣオフセットのリダクション及び増幅
器ＡＭＰの最適なノイズリダクションも保証する。低周波数クロック信号の周波
数が比較的低くならなければならないのだが、この回路の最大の伝達周波数が実
際にはこの低周波数信号の値の半分に制限されるので、不必要に低いのを選択す
べきではないことを述べておく。
【００１２】 図３は、本発明に係る回路の第２実施例の回路図を示す。第１実施例に対する
大きな差は、この回路は他の入力チョッパＣＨＰｆｉ及び他の出力チョッパＣＨ
Ｐｆｏを有さないことである。出力チョッパＣＨＰｏの出力部でのＤＣオフセッ
トのキャンセルが、別のやり方で実施される。これは、回路の最大の伝送周波数
がかなり高くなるという有利な効果を持つ。この回路は入力端子１及び２の間に
接続されるスイッチＳＷを具備する。このスイッチＳＷの制御電極は、制御端子
ＳＴＵＰに接続されている。この回路は更に、出力端子３に接続される入力部と
出力部とを備えるアナログ／ディジタル変換器ＡＤＣ、このアナログ／ディジタ
ル変換器ＡＤＣの出力部に接続される入力部と出力部とを備えるディジタル処理
回路及びこのディジタル処理回路ＤＰＣの出力部に接続される入力部と増幅器Ａ
ＭＰに結合される出力部とを備えるディジタル／アナログ変換器ＤＡＣを有する
。
【００１３】 回路の動作は以下のようである。回路の始動時に、入力チョッパＣＨＰｉの入
力部は、制御端子ＳＴＵＰと基準端子ＧＮＤとの間において使用可能である始動
信号ＶＳＴの制御下で短絡される。出力チョッパＣＨＰｏの出力部におけるＤＣ
オフセットが測定され、増幅器ＡＭＰのＤＣオフセットを適応させるために、こ
の増幅器ＡＭＰにフィードバックされる。この測定は実際に回路の始動中に出力
チョッパＣＨＰｏの出力部において前記信号をサンプリングすることにより達成
される。このサンプリングがアナログ領域(analog domain)で行われる場合、不
要なサンプリングキャパシタの漏れがあるという問題を避けるために、このサン
プリングはディジタル領域(digital domain)で行われる。このために、アナログ
／ディジタル変換器ＡＤＣは、アナログ出力信号Ｖｏｕｔをこのアナログ出力Ｖ ｏｕｔ のディジタル表現に変換する。このディジタルサンプリングは、ディジタ
ル処理回路ＤＰＣによって行われる。このディジタル処理回路ＤＰＣによって送
られたディジタル出力信号は、増幅器ＡＭＰのＤＣオフセットを適応させるため
のディジタル／アナログ変換器ＤＡＣによってアナログ信号に変換される。これ
らアナログ／ディジタル変換器ＡＤＣ、ディジタル処理回路ＤＰＣ及びディジタ
ル／アナログ変換器ＤＡＣによって作られる帰還ループは、この回路の出力部３
及び４におけるＤＣオフセットが事実上零になるまで活動している。このとき、
始動信号ＶＳＴは、スイッチＳＷをオフにし、回路は入力信号Ｖｉｎを出力信号
Ｖｏｕｔに転送する準備をする。増幅器ＡＭＰのＤＣオフセットの適応は、例え
ば、この増幅器ＡＭＰ内の差動入力ペアの一方のトランジスタの電流を制御する
ことで達成される。例として、出力チョッパＣＨＰｏからの差動信号は、他の増
幅器ＡＭＰｆによってシングルエンド出力信号(single-ended output signal)Ｖ ｏｕｔ に転送される。
【００１４】 この回路が連続して動作する必要がない場合、「始動手順」は、ディジタル領
域で行われる各サンプリングの後に、例えばリキャリブレーション(re-calibrat
ion)を行うことで時々繰り返されることが可能である。これは、始動が完了した
後に温度変化による電位のＤＣオフセットが回避されるという利点を有する。
【００１５】 信号が変化しているけれども、第１及び第２実施例に関しての差動信号として
表示される。本発明は、シングルエンド信号でも実行可能である。そして、例え
ば図２において、入力端子２及び／又は出力端子４が基準端子ＧＮＤに接続され
ることも可能である。本発明の回路は、個別部品と集積回路とで実施される。全
てのタイプのトランジスタを使用することも可能である。
【図面の簡単な説明】
【図１】 図１は、増幅器のＤＣオフセット及びノイズを減少する公知の回
路の回路図である。
【図２】 図２は、本発明に係る回路の第１実施例の回路図である。
【図３】 図３は、本発明に係る回路の第２実施例の回路図である。
【符号の説明】
１，２ 入力端子 ３，４ 出力端子 ５，６ 差動入力部 ７，８ 差動出力部 ＣＨＰｉ 入力チョッパ ＣＨＰｏ 出力チョッパ ＡＭＰ 増幅器 ＣＬＫ クロック端子 ＧＮＤ 基準端子
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １， 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ Ｆターム(参考） 5J069 AA01 CA13 CA41 FA18 KA02 KA34 KA56 MA08 MA11 TA01 5J091 AA01 CA13 CA41 FA18 KA02 KA34 KA56 MA08 MA11 TA01 5J092 AA01 CA13 CA41 FA18 KA02 KA34 KA56 MA08 MA11 TA01 UR01

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 回路の入力部から入力信号を入力するための入力部及び前記
    回路の出力部に出力信号を送る出力部を有する増幅器と、前記増幅器により発生
    するＤＣオフセット及びノイズを減少させる手段とを有する回路において、前記
    回路は、前記増幅器により発生する前記ＤＣオフセットを更に減少させる他の手
    段を更に有することを特徴とする回路。
  2. 【請求項２】 請求項１に記載の回路において、前記増幅器により発生する
    前記ＤＣオフセット及び前記ノイズを減少させる前記手段は、前記回路の前記入
    力部と前記増幅器の前記入力部との間に縦続接続されるように配される入力チョ
    ッパ及び前記入力チョッパと同期する出力チョッパを有し、前記出力チョッパは
    、前記増幅器の前記出力部と前記回路の前記出力部との間に縦続接続されるよう
    に配されることを特徴とする回路。
  3. 【請求項３】 請求項２に記載の回路において、前記増幅器により発生する
    前記ＤＣオフセットを更に減少させる前記他の手段は、前記回路の前記入力部と
    前記入力チョッパとの間に縦続接続をするように配される他の入力チョッパ及び
    前記他の入力チョッパと同期する他の出力チョッパを有し、前記他の出力チョッ
    パは、前記出力チョッパと前記回路の前記出力部との間に縦続接続をするように
    配されることを特徴とする回路。
  4. 【請求項４】 請求項３に記載の回路において、前記入力チョッパ及び前記
    出力チョッパは、高周波チョッパとして動作可能であり、前記他の入力チョッパ
    及び前記他の出力チョッパは、低周波チョッパとして配されることを特徴とする
    回路。
  5. 【請求項５】 請求項１又は２に記載の回路において、前記増幅器により発
    生する前記ＤＣオフセットを更に減少させる前記他の手段は、始動信号の制御下
    で前記入力信号を短絡させるスイッチング手段と、前記増幅器の前記ＤＣオフセ
    ットを適応させるために前記増幅器にサンプリングされた出力信号をフィードバ
    ックする手段とを有することを特徴とする回路。
  6. 【請求項６】 請求項５に記載の回路において、前記サンプリングされた出
    力信号をフィードバックする手段は、前記回路の前記出力部に結合された入力部
    及び出力部を備えるアナログ／ディジタル変換器と、前記アナログ／ディジタル
    変換器の前記出力部に結合された入力部及び出力部を備えるディジタル処理回路
    と、前記増幅器の前記ＤＣオフセットを適応させるために前記増幅器に結合され
    た出力部及び前記ディジタル処理回路の前記出力部に結合された入力部を備える
    ディジタル／アナログ変換器とを有することを特徴とする回路。
JP2000583156A 1998-11-12 1999-10-28 増幅器により発生するｄｃオフセット及びノイズを減少させる手段を有する回路 Pending JP2002530916A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98203827 1998-11-12
EP98203827.5 1998-11-12
PCT/EP1999/008329 WO2000030249A1 (en) 1998-11-12 1999-10-28 Circuit comprising means for reducing the dc-offset and the noise produced by an amplifier

Publications (1)

Publication Number Publication Date
JP2002530916A true JP2002530916A (ja) 2002-09-17

Family

ID=8234327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000583156A Pending JP2002530916A (ja) 1998-11-12 1999-10-28 増幅器により発生するｄｃオフセット及びノイズを減少させる手段を有する回路

Country Status (5)

Country Link
US (2) US6262626B1 (ja)
EP (1) EP1055284A1 (ja)
JP (1) JP2002530916A (ja)
KR (1) KR20010034031A (ja)
WO (1) WO2000030249A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504882B2 (en) 2005-09-09 2009-03-17 Nec Electronics Corporation Differential amplifier circuit and semiconductor device
JP2009517895A (ja) * 2005-10-27 2009-04-30 インターナショナル レクティファイアー コーポレイション ゼロオフセット性能を備えたオペアンプ回路
JP2010539793A (ja) * 2007-09-14 2010-12-16 アナログ デバイシーズ インク 改良されたローパワー、ローノイズアンプシステム
JP2011160288A (ja) * 2010-02-02 2011-08-18 Renesas Electronics Corp 積分回路
JP2012502581A (ja) * 2008-09-11 2012-01-26 アナログ デバイセス インコーポレーテッド チョッパ安定化増幅器内のオフセットおよびリップルの抑制のための自動補正フィードバックループ
JP2012068265A (ja) * 2011-12-21 2012-04-05 Seiko Npc Corp 赤外線検出器
WO2012053133A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 チョッパ増幅器、アクティブフィルタ、基準周波数生成回路
JP2014036420A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 信号サンプル回路および無線受信機
JP2014116713A (ja) * 2012-12-07 2014-06-26 Toyohashi Univ Of Technology 差動増幅器およびこれを使用する信号増幅装置
JP2017005488A (ja) * 2015-06-10 2017-01-05 セイコーエプソン株式会社 回路装置及び電子機器
JP2021500784A (ja) * 2017-10-20 2021-01-07 シナプティクス インコーポレイテッド 増幅器フリッカノイズ及びオフセットを緩和するシステム及び方法
WO2021038390A1 (ja) * 2019-08-29 2021-03-04 株式会社半導体エネルギー研究所 半導体装置、及びその動作方法
US11647306B2 (en) 2019-06-25 2023-05-09 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and camera

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6538503B2 (en) * 2001-02-22 2003-03-25 Texas Instruments Incorporated Instrumentation amplifier and method for obtaining high common mode rejection
JP2002314354A (ja) * 2001-04-10 2002-10-25 Mitsubishi Electric Corp 多段増幅回路
EP1274166A1 (fr) * 2001-07-04 2003-01-08 Koninklijke Philips Electronics N.V. Reduction de sensibilité d'un amplificateur à une tension de décalage
US6734723B2 (en) * 2002-04-05 2004-05-11 Maxim Integrated Products, Inc. Chopper chopper-stabilized operational amplifiers and methods
US7092538B2 (en) * 2002-04-15 2006-08-15 Knowles Electronics, Llc Switched microphone buffer
US6750703B1 (en) * 2002-12-24 2004-06-15 Silicon Integrated Systems Corp. DC offset canceling circuit applied in a variable gain amplifier
US7091771B2 (en) * 2003-01-21 2006-08-15 Cirrus Logic, Inc. Segmented chopping amplifier
US6900959B1 (en) 2003-03-31 2005-05-31 Western Digital Technologies, Inc. Disk drive comprising an offset-nulling amplifier for detecting a back EMF voltage of a voice coil motor
TWI232028B (en) * 2004-04-23 2005-05-01 Sunplus Technology Co Ltd Gain circuit, A/D converter circuit and common operational amplifier thereof
DE102004021863A1 (de) * 2004-05-04 2005-12-01 Infineon Technologies Ag Sensorelement zum Bereitstellen eines Sensorsignals und Verfahren zum Betreiben eines Sensorelementes
CN1314202C (zh) * 2004-05-12 2007-05-02 凌阳科技股份有限公司 共享运算放大器及应用其的增益电路与模拟/数字转换电路
US7295061B1 (en) * 2004-09-02 2007-11-13 Marvell International Ltd. Fully integrated programmable gain chopper amplifier with self DC offset suppression
US7262654B2 (en) * 2005-01-14 2007-08-28 Cirrus Logic, Inc. Circuits and methods for minimizing chopping artifacts at the output of a chopper-stabilized operational amplifier
JP2007049285A (ja) * 2005-08-08 2007-02-22 Seiko Instruments Inc チョッパアンプ回路および半導体装置
US7671672B2 (en) * 2005-12-22 2010-03-02 Sirf Technology, Inc. Baseband noise reduction
US7933361B2 (en) * 2006-04-05 2011-04-26 Integrated System Solution Corp. Hybrid DC-offset reduction method and system for direct conversion receiver
US7321261B2 (en) * 2006-04-11 2008-01-22 Sigmatel, Inc. Full swing amplifying circuit and applications thereof
US7348839B2 (en) * 2006-08-23 2008-03-25 Newport Media, Inc. Method and apparatus for DC offset cancellation in amplifiers
US7385443B1 (en) * 2007-01-31 2008-06-10 Medtronic, Inc. Chopper-stabilized instrumentation amplifier
US8265769B2 (en) * 2007-01-31 2012-09-11 Medtronic, Inc. Chopper-stabilized instrumentation amplifier for wireless telemetry
US7391257B1 (en) * 2007-01-31 2008-06-24 Medtronic, Inc. Chopper-stabilized instrumentation amplifier for impedance measurement
US9615744B2 (en) 2007-01-31 2017-04-11 Medtronic, Inc. Chopper-stabilized instrumentation amplifier for impedance measurement
US9788750B2 (en) * 2007-04-30 2017-10-17 Medtronic, Inc. Seizure prediction
US8781595B2 (en) 2007-04-30 2014-07-15 Medtronic, Inc. Chopper mixer telemetry circuit
US8594779B2 (en) * 2007-04-30 2013-11-26 Medtronic, Inc. Seizure prediction
US8099073B1 (en) * 2007-05-22 2012-01-17 Marvell International Ltd. Noise reduction in amplifier circuitry using single-sideband chopper stabilization
US7623053B2 (en) 2007-09-26 2009-11-24 Medtronic, Inc. Implantable medical device with low power delta-sigma analog-to-digital converter
US20090082691A1 (en) * 2007-09-26 2009-03-26 Medtronic, Inc. Frequency selective monitoring of physiological signals
US7714757B2 (en) * 2007-09-26 2010-05-11 Medtronic, Inc. Chopper-stabilized analog-to-digital converter
US8380314B2 (en) 2007-09-26 2013-02-19 Medtronic, Inc. Patient directed therapy control
EP2211986B1 (en) 2007-10-16 2013-11-20 Medtronic, Inc. Therapy control based on a patient movement state
US20090118597A1 (en) * 2007-11-05 2009-05-07 Mills Perry A Neural Signal Processing
US7724170B2 (en) * 2007-12-02 2010-05-25 The Chinese University Of Hong Kong Sensor interface devices and amplifiers
US9072870B2 (en) 2008-01-25 2015-07-07 Medtronic, Inc. Sleep stage detection
US8478402B2 (en) * 2008-10-31 2013-07-02 Medtronic, Inc. Determining intercardiac impedance
US20100113964A1 (en) * 2008-10-31 2010-05-06 Wahlstrand John D Determining intercardiac impedance
US9770204B2 (en) 2009-11-11 2017-09-26 Medtronic, Inc. Deep brain stimulation for sleep and movement disorders
GB201006212D0 (en) * 2010-04-14 2010-06-02 Rolls Royce Goodrich Engine Co A signal processing circuit
US8072262B1 (en) 2010-06-28 2011-12-06 Texas Instruments Incorporated Low input bias current chopping switch circuit and method
JP5501317B2 (ja) * 2011-09-21 2014-05-21 株式会社半導体理工学研究センター 時間差増幅回路
EP2611028A1 (en) 2011-12-30 2013-07-03 Dialog Semiconductor GmbH Multi-stage fully differential amplifier with controlled common mode voltage
US8829988B2 (en) 2012-09-14 2014-09-09 Infineon Technologies Ag Chopped circuit with AC and DC ripple error feedback loops
US9595922B2 (en) 2012-11-19 2017-03-14 Infineon Technologies Ag Chopper amplifier
US9439150B2 (en) 2013-03-15 2016-09-06 Medtronic, Inc. Control of spectral agressors in a physiological signal montoring device
US9521979B2 (en) 2013-03-15 2016-12-20 Medtronic, Inc. Control of spectral agressors in a physiological signal monitoring device
JP6363822B2 (ja) * 2013-05-15 2018-07-25 ルネサスエレクトロニクス株式会社 信号処理回路、およびレゾルバデジタルコンバータ
DE102014111208B4 (de) 2013-08-23 2019-06-19 Analog Devices Inc. Vorrichtungen und Verfahren für Zerhackerverstärker
EP2871772B1 (en) 2013-11-08 2020-01-08 Nxp B.V. Mixer
US9246484B2 (en) 2014-03-07 2016-01-26 Analog Devices, Inc. Apparatus and methods for input bias current reduction
US9294037B2 (en) 2014-03-24 2016-03-22 Analog Devices Global Apparatus and methods for autozero amplifiers
US9496833B2 (en) 2014-04-08 2016-11-15 Analog Devices, Inc. Apparatus and methods for multi-channel autozero and chopper amplifiers
WO2016018383A1 (en) 2014-07-31 2016-02-04 Hewlett-Packard Development Company Live migration of data
WO2016036347A1 (en) 2014-09-02 2016-03-10 Hewlett Packard Enterprise Development Lp Serializing access to fault tolerant memory
US9924904B2 (en) 2014-09-02 2018-03-27 Medtronic, Inc. Power-efficient chopper amplifier
WO2016064417A1 (en) 2014-10-24 2016-04-28 Hewlett Packard Enterprise Development Lp End-to-end negative acknowledgment
WO2016122637A1 (en) 2015-01-30 2016-08-04 Hewlett Packard Enterprise Development Lp Non-idempotent primitives in fault-tolerant memory
WO2016122642A1 (en) 2015-01-30 2016-08-04 Hewlett Packard Enterprise Development Lp Determine failed components in fault-tolerant memory
WO2016122610A1 (en) 2015-01-30 2016-08-04 Hewlett Packard Enterprise Development Lp Preventing data corruption and single point of failure in a fault-tolerant memory
US10402261B2 (en) 2015-03-31 2019-09-03 Hewlett Packard Enterprise Development Lp Preventing data corruption and single point of failure in fault-tolerant memory fabrics
US9614481B2 (en) * 2015-03-31 2017-04-04 Analog Devices, Inc. Apparatus and methods for chopping ripple reduction in amplifiers
KR102293056B1 (ko) 2015-07-30 2021-08-27 삼성전자주식회사 디지털 아날로그 변환기
US9729109B2 (en) 2015-08-11 2017-08-08 Analog Devices, Inc. Multi-channel amplifier with chopping
US10145734B2 (en) * 2016-08-22 2018-12-04 Semiconductor Components Industries, Llc Methods and apparatus for a light sensor
KR102090017B1 (ko) * 2016-08-30 2020-03-17 에스케이하이닉스 주식회사 노이즈 입력에 강인한 수신기
US10193634B2 (en) 2016-09-19 2019-01-29 Hewlett Packard Enterprise Development Lp Optical driver circuits
US10389342B2 (en) * 2017-06-28 2019-08-20 Hewlett Packard Enterprise Development Lp Comparator
RU2724989C1 (ru) * 2019-11-21 2020-06-29 Акционерное общество "ПКК МИЛАНДР" КМОП усилитель с чоппер стабилизацией и способ калибровки

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2316788A1 (fr) * 1975-07-01 1977-01-28 Commissariat Energie Atomique Procede et dispositif d'elimination de la tension residuelle d'erreur d'un amplificateur
US4210872A (en) * 1978-09-08 1980-07-01 American Microsystems, Inc. High pass switched capacitor filter section
US4392112A (en) * 1981-09-08 1983-07-05 Rca Corporation Low drift amplifier
US4430622A (en) * 1981-11-19 1984-02-07 Gte Laboratories Incorporated Offset correction circuit
US4587443A (en) * 1984-08-27 1986-05-06 Signetics Corporation Auto-zero sample and hold circuit
US4714843A (en) * 1985-08-30 1987-12-22 Thomson Components-Mostek Corporation Semiconductor chip power supply monitor circuit arrangement
US4939516B1 (en) * 1988-06-13 1993-10-26 Crystal Semiconductor Corporation Chopper stabilized delta-sigma analog-to-digital converter
US5061900A (en) * 1989-06-19 1991-10-29 Raytheon Company Self-zeroing amplifier
US5206602A (en) * 1992-04-30 1993-04-27 Hewlett-Packard Company Biomedical amplifier circuit
US5410270A (en) * 1994-02-14 1995-04-25 Motorola, Inc. Differential amplifier circuit having offset cancellation and method therefor
US5600275A (en) * 1994-04-29 1997-02-04 Analog Devices, Inc. Low-voltage CMOS comparator with offset cancellation
US5486788A (en) * 1994-10-07 1996-01-23 Sgs-Thomson Microelectronics, Inc. Chopper stabilized operational transconductance amplifier
US5793243A (en) * 1994-12-22 1998-08-11 Medar, Inc. Method of stabilizing an electronic signal integrator
US5585756A (en) * 1995-02-27 1996-12-17 University Of Chicago Gated integrator with signal baseline subtraction
WO1996037951A1 (en) * 1995-05-23 1996-11-28 Analog Devices, Inc. Switched capacitor offset suppression
US5736895A (en) * 1996-01-16 1998-04-07 Industrial Technology Research Institute Biquadratic switched-capacitor filter using single operational amplifier
JP3125675B2 (ja) * 1996-03-29 2001-01-22 三菱電機株式会社 容量型センサインターフェース回路
US5663680A (en) * 1996-04-04 1997-09-02 Nordeng; Arnold E. Chopper stabilized amplifier having an additional differential amplifier stage for improved noise reduction
US6313685B1 (en) * 1999-05-24 2001-11-06 Level One Communications, Inc. Offset cancelled integrator
US6509777B2 (en) * 2001-01-23 2003-01-21 Resonext Communications, Inc. Method and apparatus for reducing DC offset

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504882B2 (en) 2005-09-09 2009-03-17 Nec Electronics Corporation Differential amplifier circuit and semiconductor device
JP2009517895A (ja) * 2005-10-27 2009-04-30 インターナショナル レクティファイアー コーポレイション ゼロオフセット性能を備えたオペアンプ回路
JP2010539793A (ja) * 2007-09-14 2010-12-16 アナログ デバイシーズ インク 改良されたローパワー、ローノイズアンプシステム
JP2012502581A (ja) * 2008-09-11 2012-01-26 アナログ デバイセス インコーポレーテッド チョッパ安定化増幅器内のオフセットおよびリップルの抑制のための自動補正フィードバックループ
JP2011160288A (ja) * 2010-02-02 2011-08-18 Renesas Electronics Corp 積分回路
WO2012053133A1 (ja) * 2010-10-19 2012-04-26 パナソニック株式会社 チョッパ増幅器、アクティブフィルタ、基準周波数生成回路
JP2012068265A (ja) * 2011-12-21 2012-04-05 Seiko Npc Corp 赤外線検出器
JP2014036420A (ja) * 2012-08-10 2014-02-24 Toshiba Corp 信号サンプル回路および無線受信機
JP2014116713A (ja) * 2012-12-07 2014-06-26 Toyohashi Univ Of Technology 差動増幅器およびこれを使用する信号増幅装置
JP2017005488A (ja) * 2015-06-10 2017-01-05 セイコーエプソン株式会社 回路装置及び電子機器
JP2021500784A (ja) * 2017-10-20 2021-01-07 シナプティクス インコーポレイテッド 増幅器フリッカノイズ及びオフセットを緩和するシステム及び方法
US11647306B2 (en) 2019-06-25 2023-05-09 Panasonic Intellectual Property Management Co., Ltd. Solid-state imaging device and camera
WO2021038390A1 (ja) * 2019-08-29 2021-03-04 株式会社半導体エネルギー研究所 半導体装置、及びその動作方法

Also Published As

Publication number Publication date
US20010011923A1 (en) 2001-08-09
US6911864B2 (en) 2005-06-28
WO2000030249A1 (en) 2000-05-25
US6262626B1 (en) 2001-07-17
KR20010034031A (ko) 2001-04-25
EP1055284A1 (en) 2000-11-29

Similar Documents

Publication Publication Date Title
JP2002530916A (ja) 増幅器により発生するｄｃオフセット及びノイズを減少させる手段を有する回路
US7518440B1 (en) Dual path chopper stabilized amplifier and method
US5410270A (en) Differential amplifier circuit having offset cancellation and method therefor
US7319425B2 (en) Comparator-based switched capacitor circuit for scaled semiconductor fabrication processes
US9496833B2 (en) Apparatus and methods for multi-channel autozero and chopper amplifiers
US8599053B2 (en) Switched-capacitance gain amplifier with improved input impedance
EP0593069B1 (en) Switchable compensation for improved oscillator performance
US8072262B1 (en) Low input bias current chopping switch circuit and method
EP1585220A2 (en) Successive approximation analog to digital converter
DE60227651D1 (de) Offsetspannungskompensation mit hohem tastverhältnis für operationsverstärker
JP3222276B2 (ja) コンパレータ回路およびコンパレータ回路の制御方法
EP2064812A2 (en) Signal conditioning circuit, a comparator including such a conditioning circuit and a successive approximation converter including such a circuit
US5734276A (en) Circuit and method for reducing distortion in a track and hold amplifier
US5764100A (en) Filter
US7034729B2 (en) Adding circuit suitable for sigma-delta modulator circuits
JP2002290158A (ja) 自励振動式電力増幅器
US6384678B2 (en) Silent start
EP2378660A2 (en) A Signal Processing Circuit
JP2002076780A (ja) パワーアンプ回路の出力電力調整方法及びパワーアンプ回路
JP3156616B2 (ja) トランジスタ回路
JP2004179875A (ja) スイッチトキャパシタ増幅回路および電子機器
JP2000165280A (ja) 直流帰還回路
JP3591162B2 (ja) アクティブフィルタ
US4644291A (en) Operational amplifier
JPH1051272A (ja) 同調制御方式

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20061024

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061025

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090508

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104