JP2002526848A - マルチポートメモリを含む装置 - Google Patents

マルチポートメモリを含む装置

Info

Publication number
JP2002526848A
JP2002526848A JP2000572853A JP2000572853A JP2002526848A JP 2002526848 A JP2002526848 A JP 2002526848A JP 2000572853 A JP2000572853 A JP 2000572853A JP 2000572853 A JP2000572853 A JP 2000572853A JP 2002526848 A JP2002526848 A JP 2002526848A
Authority
JP
Japan
Prior art keywords
memory
port
clock
access
ports
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000572853A
Other languages
English (en)
Inventor
ポール ヴィラージ
デァ ヴェルフ アルバート ヴァン
レオナルドゥス エッチ エム セヴァ
ロードヴァイク ピー ベルフロイド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2002526848A publication Critical patent/JP2002526848A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/16Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 データ処理システムは、時分割多重マルチポートメモリを含む。メモリアクセスのタイミングは、各ポートからメモリへのアクセスのためのタイムスロットにおいて規定される。タイミングは、前のタイムスロットの間のアクセスの完了を示すレディ信号に応答してハンドシェイクで非同期的に生成される。

Description

【発明の詳細な説明】
【0001】
【背景技術】
時分割多重アクセスを備えるマルチポートメモリは、Transactions of the in
stitute of Electronics Information and Communication Engineers, Volume
J80 No.3(1997) 頁223乃至226 に公開されたT.Sazaki, K,Takano, N.Oda, H.Kob
ayashi, 及びT.Nakamuraによる題名“Time Division Pseudo Multi-Port Regist
er File with Wave Pipelining”という文献から既知である。同様の回路が、th
e Journal of Solid State Circuits vol.26 No.24(April 1991) 頁549乃至554
に公開されたKenichi Endo, Tsuneo Matsumura, 及びJunzo Yamadaによる題名“
Pipelined, Time-showing Access Technique for an integrated Multiport mem
ory”という文献から既知である。
【0002】 Sazaki等は、疑似マルチポートメモリのモジュールのアーキテクチャを述べて
いる。マルチポートメモリは、別個のポートを介して単一のメモリコア(memory
core)へデータを記憶すること及び該単一のメモリコアからデータを検索する
ことを可能にするモジュールである。現実のマルチポートメモリのポートは、メ
モリ設計の不可欠な部分である。典型的には、これらのポートは、相互のタイミ
ング間で関係を持たない(実際、同一アドレスを同時に読み取ること及び書き込
むことが禁止されていることを除いては独立している)。
【0003】 疑似マルチポート(PMP)メモリは、メモリ機能が標準的なシングルポートメ
モリにより実施されるということにおいて異なる。該ポートは、クロックサイク
ル内のタイムスロットにおいてこのメモリに逐次アクセスすることによりシミュ
レートされる。前記ポート各々に対するデータ、アドレス及び制御入力は、クロ
ック入力の立ち上がり縁(rising edge)においてサンプリングされる。クロッ
クは、メモリアクセスのシーケンスもトリガする。
【0004】 Sazaki等により開示された回路は、メモリへアクセスするタイムスロットを規
定するために300MHzクロックの逐次周期(successive period)を用いる。3個
のポートがある。100Mhzクロックが、これらポートへのアクセスサイクルを規定
するのに用いられる。Endo等及び我々は共にメモリにアクセスするクロック縁を
ポラリタス(polaritus)する。
【0005】 原則的に、メモリからのデータは、各100Mhzサイクルの終端でしか必要とされ
ないが、メモリアクセスから導かれる結果がラッチされる場合、該データは前記
サイクルの終端より前に利用可能である。データが利用可能になる時間とサイク
ルの終端との間の時間間隔は、とりわけ、100MHzクロックサイクルのより早い部
分でメモリへアクセスするポートからより大きくなる。この時間間隔の間に、デ
ータは、組合せ論理回路を通過するかもしれない。これは、回路、特に、幾つか
のアプリケーションのために設計されている集積回路にメモリが埋め込まれ、斯
様な組合せ論理が容易に装置の設計に盛り込まれ得るようなアプリケーションに
特定の回路を加速するために用いられ得る。
【0006】
【発明の目的】
とりわけ、本発明の目的は、データがメモリから入手可能になる時間と全ての
ポートがメモリへアクセスすることが可能になるメモリアクセスサイクルの終端
との間の時間間隔を増大させることにある。
【0007】
【発明の開示】
本発明による装置及びその実施例は特許請求の範囲に記載されている。ハンド
シェイクを用いてメモリへのアクセスのためのタイムスロットを生成することに
より、メモリへのアクセスは、ポートがアクセスされる周波数のN倍の周波数に
おいて動作する高い周波数クロックのサイクルに応じてタイムスロットが生成さ
れる場合より速くなる。
【0008】 前記タイムスロットが非同期的に規定されるので、アクセスの完了とメモリか
らデータが利用可能になるクロックサイクルの終端との間により多くの時間が残
る。残存する時間において、前記メモリからのデータを組合せ論理演算に用い、
かかる演算の結果を前記サイクルの終端において記憶することが出来る。これが
前記回路を加速する。前記組合せ論理演算により生成される遅延は前記クロック
サイクルのかなりの部分であっても良い。N個のポートがある場合、メモリアク
セスは前記クロックサイクルの始めに開始し、データは該クロックサイクルの始
めからMタイムスロット後にポートにおいて利用可能になり、その場合、前記組
合せ回路の遅延は前記クロックサイクルの(N-M)/N以上であっても良い。これは
、各タイムスロットが前記クロックサイクルの1/N未満を占める必要があり、該
クロックサイクルの1/Nである必要はないからである。
【0009】 メモリにおいて内的に、ハンドシェイクがシステムクロックよりN倍以上速い
内部クロック信号を生成するのに用いられても良い。ここで、Nはポートの数で
ある。この内部クロックは、同期式の設計スタイルの意味における時間の基準と
してポートシェルにおいて用いられる。斯くして、前記メモリの設計及びテスト
は同期式回路の場合と同様に行われても良く、このことが設計及びテストをかな
り簡略化する。
【0010】 提案されたアーキテクチャでは、10個以上のポートを備えるメモリが実現さ
れ得る。実際には、ポートの数の上限は、(システム)クロックの周期及びメモ
リサイクルの時間の比率により与えられる。
【0011】 従来のマルチポートメモリと比較して、本発明のマルチポートメモリは、第一
ポート以外の全てのポートに対するより長い読取りアクセス時間を犠牲にして所
要のシリコン面積及び消費電力を削減する。前記シリコン面積は、ポートの数に
比例する(従来技術では二次比例)。消費電力は殆どポートの数に依存しない(
従来技術においては線形)。
【0012】 非同期式制御器がローカルクロックの生成のために用いられても良い。斯様な
制御器は非常に小さく、略々20ゲート相当の大きさである。それ故、内部クロ
ックはPLLを用いずにローカルに生成される。その代わり、メモリからのレディ
信号(ready signal)が次のクロック縁を生成するのに用いられる。このアプロ
ーチは3つの利点を持つ。即ち、 −PLLが不要となり、その結果、IC障害の源が除去される。 −必要面積が少なくなる(略々10倍小さくなる)。 −レイアウトがより簡単である(付加的な変則的なブロックが無い)。 −システムクロックがゲートされる場合に内部クロックを完全にディスエーブル
にすることが出来るので電力を節約する。 −逐次メモリアクセスが最大限圧縮されるので、最短アクセス時間を与える。
【0013】 本発明のこれらの及び他の特徴を、以下の図を参照して説明する。
【0014】
【本発明を実施するための最良の形態】
図1は、埋め込みマルチポートメモリ10を備える装置を示している。当該装
置は論理回路17を含み、論理回路17は多数のポート12a乃至12cを介し
てマルチポートメモリ10に結合される。該メモリの出力ポートは、組合せ論理
回路14a乃至14bに結合される。組合せ論理回路14a乃至14bの出力は
、レジスタ16a乃至16bに結合され、そして該レジスタは、論理回路17に
結合される出力を持つ。当該装置は、論理回路17、マルチポートメモリ10及
びレジスタ16a乃至16bに結合されるクロック回路18を有する。
【0015】 動作時、当該装置は、クロック回路18からのクロック信号による同期の下で
動作し、情報をパイプライン処理する。あるクロックサイクルにおいて、論理回
路17は、マルチポートメモリ10に対するアドレス信号A、データ入力信号D、
ポート選択信号PS及び書込みイネーブル(write-enable)/読取り信号WEを作成
する。あるポートに対するポート選択信号PSがクロックサイクルにおいてアクテ
ィブである場合、マルチポートメモリ10は、このポートに対するアドレス信号
Aにより決定されるアドレスにおいてWE信号に依存してデータを読取る又は書込
む。
【0016】 ポートを介する読取りの場合、次のクロックサイクルにおいて、データが、メ
モリ10から読取られ、メモリ10のこのポートに対応する出力Dに供給される
。次いで、このデータは組合せ回路14a乃至14bにおいて処理され、この次
のクロックサイクルの終端、即ち、マルチポートメモリがデータを出すクロック
サイクルの終端で、処理の結果がレジスタ16a乃至16bにおいてラッチされ
る。組合せ論理回路14a乃至14bは、中間記憶領域なしにデータを処理する
。一例として、組合せ論理回路14aは、加算15を行うことが示されているが
、異なるポートからのデータを組み合わせるか、又は一個のポートからのデータ
しか用いないで、他の論理及び/又は算術演算が用いられても良い。
【0017】 後述するように、マルチポートメモリからのデータは、このデータが該メモリ
から利用可能になるクロックサイクルの終端以前に利用可能になる。クロックサ
イクルの終端までの時間は、該クロックサイクルの終端においてレジスタ16a
乃至16bに結果を記憶する前にデータに組合わせ論理演算を施すために用いら
れる。更に次のクロックサイクルにおいて、データは他の処理のためにレジスタ
16a乃至16bから論理回路17へ送られる。論理回路17は、クロック信号
によりクロックされる他のレジスタを含んでも良い。
【0018】 ポートのタイプに依存して、付加的な入力及び出力が該ポートに関連付けられ
る。3つのタイプ、即ちR(読取り専用(read only))、W(書込み専用(writ
e only))及びR/W(読取り/書込み(read or write))がある。読取り機
能を備えるポートは、データ出力Qを持つ。書込み機能を備えるポートは、デー
タ入力Dを持つ。R/Wポートは、読取りと書込みとの間で選択する書込みイネ
ーブル入力WEを持つ。PMPメモリの各ポートは、同期インタフェースを備え
る標準的なシングルポートメモリのポートに相当する。全ての入力はクロック入
力CLKの立ち上がり縁においてクロックされる。そして、逐次、ポート0をは
じめとして全てのポートが供される。
【0019】 図2はポート1を介する読取りアクセスのタイミング図を示している。2個の
ポートが同一アドレス位置に同時にアクセスする(一方は書込みで、他方は読取
り又は書込み)場合に現実のマルチポートメモリで起こり得る読取り/書込みの
競合が、ポートが順次供されることから決して起こらないだろう。ここでは、説
明の目的のために全てのポートはR/Wタイプのものになるだろう。読取り専用
及び書込み専用のタイプのポートは、R/Wポートの単なる派生物である。
【0020】 図3は、一般的なPMPアーキテクチャのブロック図を示している。このPMPアー
キテクチャは、マルチプレクサシェル30、非同期式制御器32及びRAM又はROM
インスタンス34から成る。
【0021】 図4は、マルチプレクサシェルのブロック図を示している。マルチプレクサシ
ェルは、構成に依存する。このマルチプレクサシェルは、標準セル方式において
マルチポートファンクションを実施する。図の左側において、第1ポート以外の
各ポートの入力信号(A, D, PS, WE)は、クロック入力CLKの立ち上がり縁にお
いてレジスタ40に記憶される。第1ポートの入力信号は記録(register)され
ない。これら信号は、メモリモジュールに直接伝播することが出来る。前記レジ
スタに続くマルチプレクサ42は、ポートの1個に対応する(記録された)A, D
, PS及びWE入力からの選択をなす。この選択は、アクティブポートを保持するカ
ウンタ43により制御される。MUXシェルにおける全てのフリップフロップ及び
メモリモジュールは、ローカルクロック信号clkIntによりトリガされる。
【0022】 図5は、3ポートPMPに対するMUXシェル内部の信号波を示している。内部クロ
ックclkIntのクロック周期はメモリのアクセス時間(サイクル時間)に等しい。
これは、メモリのレディ出力を用いることにより達成される。これは、(1)メ
モリアクセスがclkIntの立ち上がり縁により開始され、(2)該メモリがRYmem
をローにすることにより自身のビジー状態を通知し、(3)非同期式制御器がcl
kIntをロー(low)にすることにより応答し、(4)しばらくの後にメモリアク
セス完了がハイレベルのRYmemにより合図されるというように機能する。この最
後のイベントは、全てのポートが供給されるまでこのシーケンスを再始動する。
【0023】 読取りアクセスは、メモリから読取られるデータがアクティブポートに対応す
るQレジスタ/ラッチにコピーされなければならない点で書込みアクセスと異な
る。最短読取りアクセス時間は、データがラッチ44に記憶される場合に果たさ
れ得る。ラッチは、ストローブ[i]信号(i=0...,各ポートに対し1つ
)により制御される。アクティブポートのストローブ信号は、読取りアクセス時
間に等しい幅を持つ0-1-0パルスである(図5参照)。ストローブの間、ラッチ
[44]は透過的(transparent)で、さもなければ最新の値が維持される。
【0024】 ストローブのバスは次式の通りclkInt, actPort, RYmem及び“read”から演繹
される。 Strobe[i] = read & actPort[i] & (NOT clkInt) & (NOT RYmem)
【0025】 ActPortバスを駆動するシフトレジスタ45はアクティブポートを保持する。
即ち、アクティブポートに対応するビットはハイであり、他のビットはローであ
る。信号readは、読取りアクセスが進行中であることを示す。信号“read”は、
Dフリップフロップ46で生成され、Dフリップフロップ46はclkIntのアクティ
ブ縁においてアクティブポートからCS及び(NOT WE)の論理“AND”をコピーす
る。ClkIntがローである場合、信号actPort及び信号readは有効(valid)である
。RYmemの立ち上がり縁は、メモリからのデータが有効であることを示し、従っ
て、このイベントの後ストローブはローになることができる。
【0026】 非同期式制御器は構成に依存しない。非同期式制御器は、多数の補助回路及び
非同期式の有限状態機械(FSM)から成る。非同期式制御器は各ポートのサービ
ス(port service)に対する内部クロック上の立ち上がり縁を生成する。アクテ
ィブポートが、対応するPS入力により制御されているメモリアクセスを要求する
場合、内部クロック上の立ち上がり縁はclkInt及びRYmem信号のペア(clkIntが
メモリをトリガし、RYmemがメモリアクセスの完了を示す)を介するメモリとの
ハンドシェイクをもたらす。アクティブポートが選択されない場合、ハンドシェ
イクは、RYdumと呼ばれるダミーレディ信号を作成する補助回路で実行される。
【0027】 この制御器は、外部クロックCLKによりトリガされ、MUXシェルがpreLastを介
して最後のポートが完了されていること合図するまで内部クロック上の立ち上が
り縁を生成し続ける。
【0028】 図6は、内部クロックclkIntの合成を示している。AND-OR60のゲートは、外
部クロックをFSM62からのクロックとマージ(merge)する。FSM62は、信号
遷移グラフ(STG)により正式に記述され得る明確に規定された振舞い(behavio
ur)を持つ。STGは、非同期式回路に対するイベントベースの仕様である。STGは
トランジション(transitions)及びプレース(places)より成る。トランジシ
ョンは入力又は出力信号の値の変化を表わす。プレースはトランジションの事前
条件及び事後条件を表わす。プレースはトークンでマークされることができ、こ
れは、回路において対応する条件を保持することを意味する。トランジションの
全ての事前条件がマークされる場合、該トランジションは発火(fire)しても良
く、これはトークンがその事前条件から除去され、その事後条件に付加されるこ
とを意味する。STGは非同期式回路の振舞いだけでなく、該回路が動作する環境
の振舞いをも明示することに注意されたい。トランジションのプレースと結合す
るペアにより記述される因果関係は、回路及びその環境が信号の遷移に対してど
のように反応することが出来るかを表わす。STGにおいてプレースは円で、トラ
ンジションは箱(box)で示され、厳密に1つの先行点及び1つの後続点を備え
るプレース(無条件のプレース)は省略される。トランジションのラベル(labe
l)は、各々立ち上がり縁及び立ち下がり縁を示す“+”又は“−”に先立つ信
号名から成る。
【0029】 FSM62のSTGが図7に与えられている。信号RYportは、メモリハンドシェイク
又はダミーハンドシェイクのどちらかの完了を示す。信号restartは、開始信号
と同じであるが、少し遅延する(clkIntがロウになる場合に変化する)。
【0030】 図8はrestartを生成する回路を示している。STGが与えられると、スピードに
依存しない回路に同等の振舞い(equivalent behaviour)を合成することが可能
である。このジョブのために我々は、the University Politecnica de Cataluny
a, Barcelonaにおいて開発され、J.Cortadella, M.Kishinevsky, A.Kondratyev,
L.Lavagno 及びA.Yakovlev”により”IEICE Transaction on Information and
System”, volume”E80-D”, number = 3 March 1997, 頁315乃至325において公
開された表題”Petrify:a tool for manipulating concurrent specifications
and synthesis of asynchronous controllers”という文献に記載されているツ
ールPETRIFYを用いている。
【0031】 信号RYはPMPモジュールのグローバルのレディ状態(global ready state)を
示す。図5においてRYの波形は3個のポートに与えられる。このレディ信号は外
部クロックをFSMからのクロックとマージするために用いられる。
【0032】 図9はレディ回路を与える。この回路は、RY及びCLKの論理AND90が第一内部
クロックパルスをもたらすように設計される。機能的にはレディ状態はRYport及
びstartの論理AND90である。しかしながら、CLKがローになる前にRYがハイに
なるのを防ぐため、レディ状態はMuller-C素子92を介してCLKと組み合わされ
る。(Mulller-C素子は、両方の入力がハイである場合に‘1’に変化し、両方
の入力がローである場合に‘0’に変化する。)単純なANDゲートはジョブをし
ないだろう。なぜなら、これは、clkIntが多量にロードされる場合に小さすぎる
クロックパルスを潜在的にもたらし得るからである。
【0033】 図10は、RYdum信号を作成する回路を示している。実際には、この回路は内
部クロックの立ち上がり縁においてメモリのCS入力をサンプリングするフリップ
フロップである。ポートがメモリアクセスをもたらさないということを意味する
零がサンプリングされる場合、正に前述したRYmemのようにRYdumは1-0-1パルス
を生成しなければならない。これは、内部クロックがローになる場合にFFの非同
期セット入力をアクティブな状態にすることで得られる。
【0034】 望ましくないデッドロック状態から状態機械をリセットするために、図11に
おいて与えられるリセット回路が設計されている。外部クロックの立ち上がり縁
におけるPMPの状態が最終/初期状態に等しくない場合リセット回路はリセット
パルスを生成する。制御器がEMCに起因してデッドロック状態に陥っている場合
、この回路もアクティブになるだろう。シェル30における組合せ遅延は、RYpo
rtを介するCLKIntからの最小遅延より短くなるべきである。
【図面の簡単な説明】
【図1】 埋め込みマルチポートメモリを備える装置を示す。
【図2】 マルチポートメモリのタイミング図を示す。
【図3】 一般的なマルチポートメモリモジュールを示す。
【図4】 MUXシェルを示す。
【図5】 MUXシェルにおける信号の波形を示す。
【図6】 クロック生成回路を示す。
【図7】 有限状態機械の状態図を示す。
【図8】 再始動遅延回路を示す。
【図9】 RY回路を示す。
【図10】 ダミーレディ回路を示す。
【図11】 リセット回路を示す。
【符号の説明】
10 マルチポートメモリ 12a ポート 12b ポート 12c ポート 14a 組合せ論理回路 14b 組合せ論理回路 16a レジスタ 16b レジスタ 17 論理回路 18 クロック回路 30 マルチプレクサシェル 32 非同期式制御器
───────────────────────────────────────────────────── フロントページの続き (71)出願人 Groenewoudseweg 1, 5621 BA Eindhoven, Th e Netherlands (72)発明者 セヴァ レオナルドゥス エッチ エム オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6 (72)発明者 ベルフロイド ロードヴァイク ピー オランダ国 5656 アーアー アインドー フェン プロフ ホルストラーン 6 Fターム(参考) 5B015 HH01 HH03 JJ18 KB81 KB91 NN01 NN08 PP08 5B060 CA08 KA02

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】 時分割多重マルチポートメモリ及び各ポートから該メモリへ
    のアクセスのためのタイムスロットを規定するタイミング制御回路を有するデー
    タ処理装置であり、前記タイミング制御回路が前のタイムスロットの間のアクセ
    スの完了を示すレディ信号に応じて、前記タイムスロットの少なくとも1つを非
    同期的に開始するために、ハンドシェイクのインタフェースを介して前記メモリ
    に結合されることを特徴とするデータ処理装置。
  2. 【請求項2】 クロック回路及び前記メモリが機能的に埋め込まれている論
    理回路を有し、該論理回路は前記クロック回路からのクロック信号によりクロッ
    クされ、該クロック回路はタイムスロットのサイクルを開始する前記タイミング
    制御回路に結合されており、該タイムスロットのサイクルは前記クロック信号の
    周期の一部を占めることを特徴とする請求項1に記載のデータ処理装置。
  3. 【請求項3】 少なくとも2個の前記ポートが前記サイクルの同一の位相に
    おいて前記論理回路からの制御信号を受信し、前記メモリが前記少なくとも2個
    のポート上のデータを前記論理回路に、該少なくとも2個のポートの各1個に関
    して、該少なくとも2個のポートの当該1個に対する前記タイムスロットにおけ
    るアクセスの完了を示す前記レディ信号によりトリガされる関連の時間において
    逐次に出力することを開始することを特徴とする請求項1に記載のデータ処理装
    置。
  4. 【請求項4】 組合せ論理回路及び該組合せ論理回路を介して前記ポートの
    データ出力に結合されるレジスタを有し、前記レジスタがデータが前記ポートか
    ら初めて利用可能にされたクロックサイクルの完了時に、該ポートからの該デー
    タの組合せ論理処理により得られる結果を記憶するために、前記クロック回路に
    結合されるクロック入力を持つことを特徴とする請求項3に記載のデータ処理装
    置。
  5. 【請求項5】 −前記メモリがアクセスを開始する開始信号を受信するスタ
    ートアクセス入力及びアクセスの完了時にレディ信号を生成するアクセスレディ
    出力を持ち、 −前記タイミング制御回路が、あるタイムスロットに対するアクセスを、先行す
    るタイムスロットの完了時の前記レディ信号の受信に応じて開始する前記開始信
    号を生成するため、前記スタートアクセス入力及び前記アクセスレディ出力に結
    合されることを特徴とする請求項1に記載のデータ処理装置。
  6. 【請求項6】 前記メモリが該メモリに非選択信号を供するポートに接続さ
    れるタイムスロットにおいて前記開始信号に応じて前記レディ信号を生成するた
    め、前記メモリと並列に結合される、ダミーレディ信号生成回路を有することを
    特徴とする請求項5に記載のデータ処理装置。
  7. 【請求項7】 2個以上のポート及び前記タイムスロットのサイクルにおい
    て該ポートを前記メモリに逐次結合するマルチプレクサを有し、他のいかなるポ
    ートより前に前記メモリに結合される前記ポートの最初のポート以外の各ポート
    は、前記サイクルのはじめからデータを保持する関連のレジスタを介して前記マ
    ルチプレクサに結合されていることを特徴とする請求項2に記載のデータ処理装
    置。
  8. 【請求項8】 全てのポートに対するデータアドレス及び制御入力が、入力
    クロックの共通縁において実質上同時にサンプリングされ、該ポートは順に逐次
    前記メモリへアクセスし、前記順のはじめ以外は前記入力クロックから非同期的
    にタイミングが合わせられることを特徴とする請求項1に記載のデータ処理装置
JP2000572853A 1998-09-25 1999-09-03 マルチポートメモリを含む装置 Pending JP2002526848A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP98203219 1998-09-25
EP98203219.5 1998-09-25
PCT/EP1999/006550 WO2000019438A1 (en) 1998-09-25 1999-09-03 Device containing a multi-port memory

Publications (1)

Publication Number Publication Date
JP2002526848A true JP2002526848A (ja) 2002-08-20

Family

ID=8234152

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000572853A Pending JP2002526848A (ja) 1998-09-25 1999-09-03 マルチポートメモリを含む装置

Country Status (5)

Country Link
US (1) US6742088B1 (ja)
EP (1) EP1046172B1 (ja)
JP (1) JP2002526848A (ja)
DE (1) DE69910172T2 (ja)
WO (1) WO2000019438A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004218A (ja) * 2006-06-26 2008-01-10 Renesas Technology Corp 半導体集積回路装置
JP2019149221A (ja) * 2012-03-02 2019-09-05 株式会社半導体エネルギー研究所 記憶装置および半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4230189B2 (ja) * 2002-10-03 2009-02-25 株式会社日立製作所 ディスクアレイ装置、及びその電源供給方法
US7948786B2 (en) * 2008-02-06 2011-05-24 Micron Technology, Inc. Rank select using a global select pin
CN105740177B (zh) * 2014-12-08 2019-05-21 台湾积体电路制造股份有限公司 信号传输的控制方法和装置、以及信号锁存装置
US10168938B2 (en) * 2016-11-25 2019-01-01 Hughes Network Systems, Llc LDPC decoder design to significantly increase throughput in ASIC by utilizing pseudo two port memory structure
CN118538263A (zh) * 2024-07-25 2024-08-23 中科亿海微电子科技(苏州)有限公司 一种对fpga bram读写冲突的时序控制方法及电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01315857A (ja) * 1988-06-16 1989-12-20 Oki Electric Ind Co Ltd 共有メモリアクセス方式
JPH04229488A (ja) * 1990-07-27 1992-08-18 Internatl Business Mach Corp <Ibm> 仮想マルチポートram構造
JPH04369725A (ja) * 1991-06-18 1992-12-22 Fuji Electric Co Ltd メモリアクセス制御装置及びメモリアクセス制御方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4967398A (en) * 1989-08-09 1990-10-30 Ford Motor Company Read/write random access memory with data prefetch
US5204841A (en) * 1990-07-27 1993-04-20 International Business Machines Corporation Virtual multi-port RAM
US5341473A (en) * 1990-08-09 1994-08-23 Nec Corporation System of transferring data in a multi-CPU arrangement using address generators
US5301340A (en) * 1990-10-31 1994-04-05 International Business Machines Corporation IC chips including ALUs and identical register files whereby a number of ALUs directly and concurrently write results to every register file per cycle
IL109921A (en) * 1993-06-24 1997-09-30 Quickturn Design Systems Method and apparatus for configuring memory circuits
US5612923A (en) * 1996-05-09 1997-03-18 Northern Telecom Limited Multi-port random access memory
US6314499B1 (en) * 1997-11-14 2001-11-06 Lucent Technologies Inc. Non-preemptive memory locking mechanism in a shared resource system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01315857A (ja) * 1988-06-16 1989-12-20 Oki Electric Ind Co Ltd 共有メモリアクセス方式
JPH04229488A (ja) * 1990-07-27 1992-08-18 Internatl Business Mach Corp <Ibm> 仮想マルチポートram構造
JPH04369725A (ja) * 1991-06-18 1992-12-22 Fuji Electric Co Ltd メモリアクセス制御装置及びメモリアクセス制御方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004218A (ja) * 2006-06-26 2008-01-10 Renesas Technology Corp 半導体集積回路装置
JP2019149221A (ja) * 2012-03-02 2019-09-05 株式会社半導体エネルギー研究所 記憶装置および半導体装置

Also Published As

Publication number Publication date
EP1046172B1 (en) 2003-08-06
DE69910172D1 (de) 2003-09-11
US6742088B1 (en) 2004-05-25
WO2000019438A1 (en) 2000-04-06
EP1046172A1 (en) 2000-10-25
DE69910172T2 (de) 2004-05-19

Similar Documents

Publication Publication Date Title
US4685088A (en) High performance memory system utilizing pipelining techniques
US5793688A (en) Method for multiple latency synchronous dynamic random access memory
KR100225662B1 (ko) 동기형 다이나믹 ram
JP3013714B2 (ja) 半導体記憶装置
US4712190A (en) Self-timed random access memory chip
JPH11167514A (ja) 動作速度が異なるdramに対処できるメモリ制御機能を備えたコンピュータ・システム
JP6293322B2 (ja) 時間分割多重化された多重ポートメモリ
JPH076182A (ja) 単一ポートramゼネレータ
US5761150A (en) Synchronous memory with pipelined write operation
JP3020008B2 (ja) マルチポート・メモリのためのパイプライン型多重化
US5922076A (en) Clocking scheme for digital signal processor system
JP2002526848A (ja) マルチポートメモリを含む装置
US6961280B1 (en) Techniques for implementing address recycling in memory circuits
JPH10144071A (ja) 半導体記憶装置
US6240028B1 (en) Simplified peripheral logic for memory device
JPH07182849A (ja) Fifoメモリ
JPH05265701A (ja) Fifoメモリ
JP2697772B2 (ja) 情報処理装置
JPH0353671B2 (ja)
JPH09509002A (ja) フィールドメモリおよび関連技術の改善
JP2003076602A (ja) メモリ制御方法およびメモリ制御回路
JPH04149655A (ja) メモリカード試験システム
JPH10247392A (ja) アドレスカウンタ回路及び半導体メモリ装置
Jerraya et al. Case Study: Modular Design Using Behavioral Synthesis
Nedjah et al. Dual-port Memory Configuration

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060901

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070323

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100224

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100324

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100518